JPH0522626A

JPH0522626A - 同期分離回路

Info

Publication number: JPH0522626A
Application number: JP3194742A
Authority: JP
Inventors: Takao Takahashi; 孝夫高橋
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-07-09
Filing date: 1991-07-09
Publication date: 1993-01-29

Abstract

(57)【要約】【目的】ＨＤＴＶ方式のビデオ信号から同期信号を分離
する際に、同期信号の誤検出を防止するようする。【構成】同期分離回路１及び２を設ける。同期分離回路
１の応答性は遅くし、同期分離回路２の応答性は速くす
る。同期分離回路１の出力から、ノイズ成分を除去し
て、クランプパルスを形成する。このクランプパルスを
クランプパルスとして、同期分離回路２に供給する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、特にＨＤＴＶ（高品
位テレビジョン）信号でＴＢＣ回路を構成する場合に用
いて好適な同期分離回路に関する。

【０００２】

【従来の技術】ＨＤＴＶ用のＶＴＲでは、ベースバンド
信号を時間軸処理してからテープに記録するため、フィ
ールドメモリ或いはフレームメモリを用いたＴＢＣ（時
間軸補正）回路を設ける必要がある。

【０００３】ＶＴＲに備えらるフレームメモリに対する
アドレスは、水平及び垂直同期信号と、サンプリングク
ロックにより進められる。すなわち、フレームメモリに
対する水平方向の書込みアドレスは、サンプリングクロ
ックにより進められ、その垂直方向の書込みアドレス
は、水平同期信号により進められるとともに、水平同期
信号により水平方向のアドレスがリセットされる。

【０００４】このように、フレームメモリを備えたＶＴ
Ｒには、フレームメモリのアドレスを制御するための同
期信号が必要である。ビデオ信号から同期信号を得るた
めの同期分離回路は、従来、ビデオ信号のクランプ部分
を所定のクランプレベルになるようにクランプし、それ
を所定のスライスレベルでスライスする構成とされる。
ところが、このような従来の同期分離回路では、ノイズ
による誤動作やレベル変動によりタイミングのずれが生
じる可能性がある。フレームメモリのアドレスを制御す
るためには、同期信号の検出に高い精度が要求され、同
期信号の誤検出は許容されない。このため、このような
従来の同期分離回路を用いるのは適当でない。なぜな
ら、同期信号が誤検出されると、水平方向のアドレスが
リセットされてしまったり、垂直方向のアドレスが誤っ
進められてしまうからである。

【０００５】つまり、従来の同期分離回路においては、
同期分離回路を構成するクランプ回路の応答が遅いと、
レベル変動の影響を受け易く、信号レベルに対するスラ
イスレベルが変動し、高い精度で同期信号を検出できな
い。クランプ回路の応答を速くすると、シンクチップレ
ベルより低くまで垂れ下がるノイズがクランプされてし
まい、同期信号が抜けなくてってしまう可能性がある。

【０００６】そこで、フレームメモリのアドレスを制御
するための同期分離回路として、ノイズやレベル変動の
影響を受けにくい構成のものが提案されている。このよ
うな同期分離回路は、同期信号の誤検出を防止するため
に、論理回路が組入れられている。すなわち、同期信号
の間隔を計測し、所定間隔で検出される信号だけを同期
信号として扱い、所定時間から外れて検出された信号
は、ノイズとして処理するようにしている。

【０００７】

【発明が解決しようとする課題】ところが、上述のよう
に同期信号の間隔を計測し、所定時間で検出される信号
だけを同期信号として扱うような構成の同期分離回路で
は、アナログ回路の他に、論理演算を行うディジタル回
路が必要になる。ビデオ信号を扱うためには、このディ
ジタル回路として、高速動作が可能なものが必要にな
る。このため、消費電力が大きくなると共に、コストア
ップになる。また、回路規模の小型化が困難である。

【０００８】したがって、この発明の目的は，誤検出が
防止できる同期分離回路を提供することにある。

【０００９】

【課題を解決するための手段】この発明は、第１及び第
２の同期分離回路を設け、第１の同期分離回路の応答特
性よりも第２の同期分離回路の応答性を鋭くなし、入力
ビデオ信号を第１及び第２の同期分離回路に供給し、第
１の同期分離回路の出力から、所定のパルス幅より広い
或いは所定のパルス幅より狭いノイズ成分を除去してク
ランプパルスを形成し、クランプパルスを第２の同期分
離回路に供給し、第２の同期分離回路の出力から同期信
号を得るようにした同期分離回路である。

【００１０】

【作用】応答性の遅いクランプ回路４を有する同期分離
回路１と、応答性の速いクランプ回路７を有する同期分
離回路２とが設けられている。応答性の遅いクランプ回
路４では、レベル変動が生じる。このため、この同期分
離回路１出分離された同期信号には、タイミングのずれ
が生じる。しかしながら、この同期分離回路２の出力か
ら、ノイズを除去できる。

【００１１】一方、応答性の速いクランプ回路７では、
直流レベルを一定にできるので、この同期分離回路２で
分離された同期信号には、タイミングのずれが生じな
い。そして，このクランプ回路７に対するクランプパル
スとして、同期分離回路１の出力が用いられる。同期分
離回路１の出力中からは、ノイズ成分を除去できるの
で、同期分離回路２では、ノイズによる誤動作を生じな
い。

【００１２】

【実施例】この発明の一実施例について、以下の順序で
説明する。ａ．一実施例の全体構成ｂ．一実施例の動作説明ｃ．同期分離回路具体構成ｄ．クランプパルス発生回路の具体構成ｅ．同期分離回路の具体構成

【００１３】ａ．一実施例の全体構成図１は、この発明の一実施例の構成を示すものである。
図１において、１及び２は、同期分離回路である。入力
端子３からのビデオ信号が同期分離回路１に供給される
と共に、同期分離回路２に供給される。同期分離回路１
は、クランプ回路４と、スライス回路５とから構成され
る。クランプ回路４は、ビデオ信号の例えばバックポー
チのクランプ部分を所定のレベルＶ_aにクランプするも
のである。このクランプ回路４の応答性は、同期分離回
路２のクランプ回路１の応答性に比べて遅いものとされ
ている。入力端子３からのビデオ信号は、クランプ回路
４でクランプされた後、スライス回路５に供給される。
スライス回路５でクランプ回路４の出力か所定のスライ
スレベルＶ_bでスライスされる。

【００１４】スライス回路４の出力がクランプパルス発
生回路６に供給される。クランプパルス発生回路６は、
同期分離回路１から出力される信号のうち、所定の同期
パターンから外れて出力されるノイズを除去するもので
ある。クランプパルス発生回路６で、ノイズ成分が除去
され、バックポーチのクランプ部分のタイミングに対応
した信号が形成される。このクランプパルス発生回路６
の出力が同期分離回路２のクランプパルスとされる。

【００１５】同期分離回路２は、クランプ回路７と、ス
ライス回路８とから構成される。入力端子３からのビデ
オ信号がクランプ回路７に供給される。クランプ回路７
には、クランプパルス発生回路６からクランプパルスが
供給される。このクランプ回路７は、クランプパルス発
生回路６からのクランプパルスを用いて、ビデオ信号の
例えばバックポーチのクランプ部分を所定レベルＶ_Cに
なるようにクランプするものである。このクランプ回路
７は、同期分離回路１のクランプ回路４に比べて応答性
が速くされている。

【００１６】クランプ回路７の出力がスライス回路８に
供給される。スライス回路８で、クランプ回路７の出力
が所定のスライスレベルＶ_dでスライスされる。このス
ライス回路８の出力が出力端子１０から取り出され、複
合同期信号を得ることができる。

【００１７】ｂ．動作説明図１に示すこの発明の一実施例の動作について説明す
る。図１において、入力端子３に図２Ａに示すようなビ
デオ信号が入力されたとする。このビデオ信号は、直流
レベルの変動が生じると共に、このビデオ信号中には、
ヒゲ状のノイズＮ₁が含まれている。

【００１８】このビデオ信号が同期分離回路１に供給さ
れると共に、同期分離回路２に供給される。同期分離回
路１のクランプ回路４で、図２Ｂに示すように、このビ
デオ信号のクランプ部分がクランプレベルとなるよう
に、クランプされる。このクランプ回路の応答性が遅い
ので、クランプ後のビデオ信号にも、図２Ｂに示すよう
に、直流分の変動がやや残っている。このクランプ回路
４の応答性が遅いことから、このクランプ回路４は、ノ
イズＮ₁に対して動作しない。このクランプ回路でクラ
ンプされたビデオ信号がスライスレベルＶ_bでスライス
される。これにより、スライス回路５からは、図２Ｃに
示すような信号が出力される。

【００１９】クランプ回路４の応答性が遅いので、ビデ
オ信号の直流レベルに対するスライスレベルが変動す
る。このため、このスライス回路５から出力される同期
信号（図２Ｃ）のエッジのタイミイングにずれが生じ、
クランプパルス発生回路４から出力される同期信号のパ
ルス幅ｔ₀は一定しない。また、このスライス回路５の
出力中には、ノイズＮ₁による信号Ｎ₂が含まれてい
る。

【００２０】クランプパルス発生回路６で、このスライ
ス回路５中のノイズＮ₁によりる信号Ｎ₂が除去され
る。そして、クランプパルス発生回路６から、図２Ｄに
示す所定のパルス幅ｔ₁のパルス信号がクランプパルス
として、クランプ回路７に供給される。

【００２１】また、図２Ａに示すようになビデオ信号が
同期分離回路２のクランプ回路７に供給される。クラン
プ回路７で、図２Ｅに示すように、このビデオ信号がク
ランプパルス発生回路６からのクランプパルス（図２
Ｄ）によりクランプされる。クランプ回路７の応答性は
速いので、図２Ｅに示すように、このビデオ信号は、所
定のクランプレベルＶ_cにクランプされる。なお、クラ
ンプパルス発生回路６で、ノイズＮ₁のタイミングで
は、クランプ回路７にクランプパルスが供給されない。
このため、クランプ回路７の応答性が速くても、ノイズ
Ｎ₁がクランプされることはない。

【００２２】このクランプされたビデオ信号がスライス
回路８で所定のスライスレベルＶ_dでスライスされる。
スライス回路８からは、図２Ｆに示すような信号が出力
される。クランプ回路７の応答性は速いので、ビデオ信
号の直流レベルに対するスライスレベルは一定である。
このため、このスライス回路８から出力される同期信号
のエッジのタイミングは一定しており、同期信号のパル
ス幅ｔ₂は一定している。但し、このスライス回路８の
出力中には、ノイズＮ₁による信号Ｎ₂が含まれるが、
論理回路等を用いたマスキング回路で除去することが可
能である。

【００２３】ｃ．同期分離回路の具体構成図３は、同期分離回路１の具体構成を示すものである。
図３において、クランプ回路４は、クランプコンデンサ
２１及び放電抵抗３０と、コンパレータ２２と、スイッ
チ回路２３とから構成される。

【００２４】クランプコンデンサ２１の一端が入力端子
２０に接続される。クランプコンデンサ２１の他端がス
イッチ回路２３の一端に接続されると共に、コンパレー
タ２２の一方の入力端子に接続される。

【００２５】電源端子２５と接地間に、抵抗２６、抵抗
２７、抵抗２８の直列接続が接続される。抵抗２７と抵
抗２８との接続点からクランプレベルＶ_aが得られる。
抵抗２５と抵抗２７との接続点がコンパレータ２２の他
方の入力端子に接続されると共に、スイッチ回路２３の
他端に接続される。抵抗２６と抵抗２７との接続点がコ
ンパレータ２４の他端に接続される。コンパレータ２４
の出力が出力端子２９から取り出される。

【００２６】この同期分離回路１の動作について説明す
る。スイッチ回路２３は、例えばハイレベルのスイッチ
制御信号でオンし、ローベルのスイッチ制御信号でオフ
される。このスイッチ制御信号は、コンパレータ２２か
ら出力される。

【００２７】入力端子２４にブランキング期間のビデオ
信号が供給されるときには、コンパレータ２２の出力が
ハイベルになり、スイッチ回路２３がオンする。このた
め、クランプコンデンサ２１がスイッチ回路２３を介し
て抵抗２７と抵抗２８との接続点から与えられる電圧に
より充電され、クランプコンデンサ２１の電圧がクラン
プレベルＶ_aになる。

【００２８】映像期間では、コンパレータ２２の出力が
ローレベルになるので、スイッチ回路４がオフする。こ
のため、クランプコンデンサ２１には、ブランキンク期
間中に蓄えられた直流分が保存される。映像期間中に入
力端子２４から供給されるビデオ信号は、クランプコン
デンサ２１を介してコンパレータ２４の一方の入力端子
に供給される。クランプコンデンサ２１には、ブランキ
ング期間中に蓄えられた直流分が保存されるので、直流
レベルが一定に保たれる。このようにして、入力端子２
４からのビデオ信号のクランプ部分のレベルがクランプ
レベルＶ_aになるように、クランプされる。

【００２９】このクランプされたビデオ信号は、コンパ
レータ２４の一方の入力端子に供給されると共に、コン
パレータ２４の一方の入力端子に供給される。コンパレ
ータ２４の他方の入力端子には、抵抗２６と抵抗２７と
の接続点からスライスレベルＶ_b以下の部分がコンパレ
ータ２４から出力される。このコンパレータ２４の出力
が出力端子２９から取り出される。

【００３０】この同期分離回路１は、コンパレータ２
２、２４と、スイッチ回路２２とから構成される。演算
増幅器が不要な構成とされているので、この同期分離回
路１は、ＣＭＯＳトランジスタで集積回路化することが
容易である。

【００３１】ｄ．クランプパルス発生回路の具体的構成図４は、クランプパルス発生回路６の一例を示すもので
ある。クランプパルス発生回路６は、図４に示すよう
に、モノマルチ（モノステーブルマルチバイブレータ）
３４、３５、３６と、ＡＮＤゲート３２及び３３から構
成される。図４において、入力端子３１からの信号がＡ
ＮＤゲート３２に反転されて供給される。これと共に、
入力端子３１からの信号がＡＮＤゲート３３に供給され
ると共に、時定数がτ₁のモノマルチ３４に供給され
る。モノマルチ３４の出力がＡＮＤゲート３３に反転さ
れて供給される。ＡＮＤゲート３３の出力が時定数がτ
₂のモノマルチ３５に供給される。モノマルチ３５は、
ＡＮＤゲート３３の出力の立ち上がりでトリガされる。
モノマルチ３５の出力が時定数がτ₃のモノマルチ３６
に供給される。モノマルチ３６は、モノマルチ３５の出
力の立ち下がりでトリガされる。モノマルチ３６の出力
がＡＮＤゲート３２に供給される。ＡＮＤゲート３２の
出力が出力端子３７から取り出される。

【００３２】図５Ａに示すようなビデオ信号が入力され
ると、図５Ｂに示すような信号Ｓ１が入力端子３１に供
給される。入力端子３１から、図５Ｂに示すような信号
Ｓ１が供給されると、この信号Ｓ１の立ち上がる時点で
モノマルチ３４がトリガされる。モノマルチ３４から
は、図５Ｃに示すようにパルス幅τ₁の信号Ｓ２が出力
される。信号Ｓ１がハイレベルで、モノマルチ３４の出
力がローレベルの間では、図５Ｄに示すように、ＡＮＤ
ゲート３３の出力がハイレベルになる。ＡＮＤゲート３
３の出力信号Ｓ３の立ち上がりで、モノマルチ３５から
は、図５Ｅに示すように、パルス幅τ₂の信号Ｓ４が出
力される。このモノルルチ３５の出力の立ち下がりでモ
ノマルチ３６がトリガされる。モノマルチ３６の出力が
ＡＮＤゲート３７に供給され、ＡＮＤゲート３６から
は、図５Ｆに示すような出力信号Ｓ６が出力される。な
お、時定数τ₁は、負極性パルス幅よりや短めに設定さ
れる。時定数τ₂は、クランプパルスがバックポーチの
クランプ部分に一致するように、設定される。図５Ｂに
示すように、入力端子３４にパルス幅の狭いノイズめが
含まれていたとする。この場合には、ノイズＮは所定の
パルス幅がないので、ノイズＮは遮断される。

【００３３】図５Ａに示すように、ノイズＮを含むビデ
オ信号が供給されたとする。この場合、入力端子３４か
らは、図５Ｂに示すような信号が出力される。この入力
信号の立ち上がりで、モノマルチ３１がトリガされる。
これにより、モノマルチ３１からは、図５Ｃに示すよう
な信号が出力される。この信号がＡＮＤゲート３４に供
給される。

【００３４】ＡＮＤゲート３４からは、図５Ｄに示すよ
うな信号が出力される。この信号がモノマルチ３３に供
給さる。モノマルチ３３からは、図５Ｅに示すような信
号が出力される。

【００３５】ｅ．同期分離回路の具体的構成図６は、同期分離回路２の具体構成を示すものである。
図６において、クランプ回路７は、クランプコンデンサ
４１と、スイッチ回路４２とから構成される。スライス
回路８は、コンパレータ４３により構成される。

【００３６】クランプコンデンサ４１の一端が入力端子
４４に接続される。クランプコンデンサ４１の他端がス
イッチ回路４２の一端に接続されると共に、コンパレー
タ４３の一方の入力端子に接続される。スイッチ回路４
２は、端子４８からの制御信号により開閉される。

【００３７】電源端子５０と接地間に抵抗４５、抵抗４
６、抵抗４７の直列接続が接続される。抵抗４６と抵抗
４７の接続点からクランプレベルＶ_cが得られる。抵抗
４５と抵抗４６との接続点がスイッチ回路４２の他端に
接続される。抵抗４５と抵抗４６の接続点がコンパレー
タ４３の他方の入力端子に接続される。コンパレータ４
３の出力が出力端子４９から取り出される。

【００３８】端子４８からは、クランプパルス発生回路
６からのクランプパルスが供給される。このクランプパ
ルスにより、スイッチ回路４２がオン／オフされる。ス
イッチ回路４２がオンされると、スイッチ回路４２を介
してクランプコデンサに充電電流が流れる。スイッチ回
路４２がオフされる間、クランプコンデンサ４１にはこ
の時の直流分が保存される。これにより、入力端子４４
からのビデオ信号がクランプデンアツＶc にクランプさ
れる。

【００３９】このクランプされたビデオ信号がコンパレ
ータ４３の一方の入力端子に供給される。コンパレータ
４３の他方の入力端子には、抵抗４５と抵抗４６の接続
点からスライスレベルＶ_bが与えられる。このコンパレ
ータ４３の出力から同期信号がえられ、この同期信号が
出力端子４９から取り出される。

【００４０】

【発明の効果】この発明によれば、応答性の遅いクラチ
ンプ回路４を有する同期分離回路１と、応答性の速いク
ランプ回路７を有する同期分離回路２とが設けられてい
る。応答性の遅いクランプ回路４では、直流レベルを完
全に一定にできない。このため、この同期分離回路１で
分離された同期信号には、タイミングのずれが生じる。
しかしながら、この同期分離回路２の出力からは、ノイ
ズ分を除去できる。

【００４１】一方、応答性の速いクランプ回路７では、
直流分を一定にできるので、この同期分離回路２で分離
された同期信号には、タイミングのずれが生じない。そ
して、このクランプ回路７に対するクランプパルスとし
て、同期分離回路１の出力が用いられる。同期分離回路
１の出力中からは、ノイズ成分を除去できるので、同期
分離回路２では、ノイズによるクランプレベルの変動が
生じない。

【００４２】したがって，この発明によれば、ノイズ成
分により誤動作せずに、また、レベル変動に影響を受け
ずに、タイミングが一定の同期信号を分離できるる。ま
た、この発明によれば、複雑なディジタル回路を用いる
必要がないので、コストダウンが図れる。更に、演算増
幅器や、高速動作を行う論理回路を必要としないので、
ＣＭＯＳトラジスタで集積回路化することが容易であ
り、小型、低電力化が図れる。

【図面の簡単な説明】

【図１】この発明の一実施例のブロック図である。

【図２】この発明の一実施例の説明に用いる波形図であ
る。

【図３】第１の同期分離回路の具体構成を示すブロック
図である。

【図４】クランプパルス発生回路の具体構成を示すブロ
ック図である。

【図５】クランプパルス発生回路の説明に用いるタイミ
ング図である。

【図６】第２の同期分離回路の具体構成を示すブロック
図である。

【符号の説明】

１，２同期分離回路４，７クランプ回路５，８スライス回路

Claims

【特許請求の範囲】【請求項１】第１及び第２の同期分離回路を設け、上
記第１の同期分離回路の応答特性よりも上記第２の同期
分離回路の応答性を鋭くなし、入力ビデオ信号を上記第
１及び第２の同期分離回路に供給し、上記第１の同期分
離回路の出力から、所定のパルス幅より広い或いは所定
のパルス幅より狭いノイズ成分を除去してクランプパル
スを形成し、上記クランプパルスを上記第２の同期分離
回路に供給し、上記第２の同期分離回路の出力から同期
信号を得るようにした同期分離回路。