KR100220768B1 - 동기신호 디텍터 - Google Patents

Abstract

분리단에 의해 디지털 텔레비젼 신호에 포함되어 있는 동기 펄스를 검출하기 위한 회로 장치에서, 텔레비젼 신호 부분이 분리단에서 분리되고 동시에 순간 샘플링 값이 동기 펄스의 레벨 방향으로 기억된 샘플링 값을 초과하는 시간 간격 동안 기억된 샘플링 값은 순간 샘플링 값으로 대체되고 동시에 마커펄스가 발생되는 것이 제공된다.

연속하는 동기 펄스 사이의 각 시간 간격에서 기억된 샘플링 값은 모든 시간 간격에 의해서 동일한 미리 설정 가능한 시점에서 소거된다. 이런 소거 과정의 최종 마커펄스는 검출되는 동기펄스를 나타낸다.

Description

동기신호 디텍터

본 발명은 디지털 텔레비젼 신호에 포함되어 있고 진폭이 대략 피크 레벨까지 신장하는 수평 또는 수직 동기 펄스를 검출하기 위한 디지털 회로장치(digital circuit arrangement)에 관한 것으로, 피크레벨 방향으로 커트오프 레벨을 초과하는 텔레비젼 신호의 신호 부분이 분리되는 분리단을 포함한다.

동기 펄스를 검출하기 위한 이 형의 회로 장치로 이 펄스는 피크레벨 쪽 방향으로 커트오프 레벨을 초과하는 텔레비젼 신호의 신호부분이 분리단에서 분리되는 식으로 주로 검출된다. 분리된 신호 부분은 다소간은 동기 펄스를 나타낸다. 그러나, 이 과정은 텔레비젼 신호가 교란되면 심각한 에러로 뒤덮힌다. 즉, 동기 펄스가 커트오프 레벨을 초과하는 적당한 진폭을 갖지 않으면, 동기 펄스는 분리되지 않는다. 추가 문제는 커트오프 레벨이 때때로 올바른 값을 갖지 않아 틀린 동기신호가 검출되거나 또는 동기신호가 검출되지 않는 것이다.

종래 기술의 회로 장치의 대다수에 있어서, 커트오프 레벨은 동기 펄스가 기대되는, 예를 들어 다음의 위상 제어회로에 의해 결정되는 시점에서 텔레비젼 신호의 레벨이 결정되고 다음에 커트오프 레벨이 약간 낮은 레벨로 선정되는 식으로, 찾아진다. 그러나, 이 과정은 텔레비젼 신호의 레벨이 결정되는 간격이 동기펄스와 정확하게 일치될 때에만 가능하다. 아무리 적더라도 다음의 위상 제어 루우프의 비동기가 생기는 경우에는 텔레비젼 신호의 레벨은 이번에는, 예를 들면, 신호의 포오치(porch) 부분에서 결정된다. 이것은 즉시 잘못된 커트오프 레벨을 결과한다.

유럽특허출원 0,244,239는 동기펄스의 에지가 검출되는, 동기펄스를 위한 분리단을 공개하고 있다.

찾아진 신호는 다음에 커트오프 레벨을 발생하는데 이용된다. 그러나, 이것은 동기 펄스의 에지 가파름(edge steepness)에 대한 확정된 가정을 요한다. 이 경계 조건이 존재할 때에만 펄스의 에지는 검출될 수 있다. 그러나, 에지에 대한 기준에 더 이상 도달되지 않으면, 예를 들면 교란된 텔레비젼 신호의 경우에, 텔레비젼 신호의 잘못된 신호 부분이 동기펄스로 검출될 수 있다. 이것은 다음에 위에서 설명한 결과를 갖는 잘못된 커트오프 레벨의 확정을 결과한다.

본 발명은 모두 문장에서 규정한 형의, 특히 교란된 텔레비젼 신호의 경우에 동기 펄스의 실패 없는 인식을 가능케 하는 디지털 회로 장치를 제공하는 것을 그 목적으로 한다.

발명에 따르면, 이 목적은, 텔레비젼 신호 부분이 분리단에서 분리되고 동시에 순간 샘플링 값이 동기 펄스의 레벨 방향으로 기억된 샘플링 값을 초과하는 시간 간격 동안 기억된 샘플링 값은 순간 샘플링 값으로 대체되며 마커펄스(marker pulse)가 발생되는 레벨 디텍터가 제공되고, 연속하는 동기 펄스 사이의 각 시간 간격에서, 기억된 샘플링 값은 모든 시간 간격에 대해 동일한 소정의 시점에서 소거되고, 기억된 샘플링 값이 소거전의 최종 마커펄스가 항상 검출되는 동기 펄스를 나타내는 식으로, 성취된다.

연속하는 동기 펄스 사이에 샘플링 값을 가지고 있는 기억장치(store)는 모든 시간 간격에서 동일한 소정의 시점에서 소거된다. 이 시점에서 시작하여, 실제 샘플링 값은 결과적으로 항상 영의 값과 비교되고, 따라서 신호 부분이 분리단에서 처음으로 분리될 때 이번에 얻어지는 샘플링 값은 대개는 영을 초과하겠고, 따라서 이 샘플링 값은 메모리에 들여보내지고 동시에 마커펄스가 정해진다.

그후에, 마커펄스는 샘플링 값이 기억된 샘플링 값보다 높은 값을 가지면 분리단에서 신호 부분의 분리시에만 발생된다. 이것은 다음 번 메모리 소거 과정까지 계속된다.

이와 같이 동작하여, 기억장치의 두 소거과정 사이에 일어나는 최종 마커펄스는 텔레비젼 신호의 최대 레벨에 상당하는 마커펄스인 것이 보장된다. 결과적으로 이 마커펄스는 검출되는 동기 펄스를 나타낸다.

따라서 동기 펄스를 검출하기 위한 회로 장치에 있어서 두 개의 기준이 사용된다. 제1 기준은 텔레비젼 신호는 피크레벨 쪽으로 커트오프 레벨을 초과하는 것이다.

이 신호부분은 분리단에서 알려진 방법으로 분리된다.

앞에서 설명한 것처럼, 커트오프 레벨은 그러나 어떤 상황에서는 잘못된 값을 가지므로, 제2 기준이 사용된다.

제2 기준은 샘플링 값의 상대적인 레벨이 동기 펄스를 결정하는데 동시에 고려된다는 것에 있다. 이것은 동기펄스가 가장 높은 레벨을 갖는다는 가정에 기초하고 있다. 이 가정은 텔레비젼 신호가 교란될지라도 옳다.

메모리의 두 소거과정 사이의 각 시간 간격에서 레벨 검출은 영에서부터 다시 시작되고, 결과적으로 텔레비젼 신호의 변동 레벨은 어떠한 부정적 효과를 갖지 않으므로 전체 텔레비젼 신호 또는 동기 펄스의 레벨 변동은 더 이상 교란 영향을 갖지 않는다. 그래서 동기 펄스 레벨이나 펄스파형에 대한 확정된 가정을 하는 것도 또한 필요하지 않다.

이 회로 장치는 커트오프 레벨이 결정되는 방법을 마음대로 선택할 수 있다는 이점을 갖는다. 커트오프 레벨이 틀리게 결정되었을 지라도 메모리의 두 소거 과정 사이의 최종 마커펄스는 높은 확률도로 정화한 동기 펄스를 나타내므로, 어느 경우에도 틀린 커트오프 레벨의 경우일지라도 다음의 위상 제어 루우프의 동기화는 상당히 용이해진다. 이와 같이, 다음의 위상 제어 루우프는 상당히 빨라진 방법으로 동기화 된다. 피크레벨이 다음의 위상 제어 루우프의 신호에 의존해서, 동기펄스가 예상되는 시점에서 피크레벨의 레벨이 어느 것으로 결정되는가에 의존해서 레벨값이 텔레비젼 신호에서 취해지는 식으로 결정된다면, 위상 제어 루우프는 매우 빠른 방법으로 올바르게 동기화 되므로, 피크레벨의 값도 또한 적당한 값으로 신속하게 정정된다.

이것에 더하여, 동기펄스의 레벨 방향으로 텔레비젼 신호에 존재하는 그러나 그들 레벨에는 도달하지 않는 모든 혼신은 억제되고 다음의 회로 장치 예를 들면 위상 제어 루우프의 동기화의 교란을 결과하지 않으므로, 회로 장치는 매우 신뢰성이 있고 혼신이 없는 방법으로 동작한다.

발명의 추가 실시예에 따라서 기억된 샘플링 값이 모든 구간에서 소거되는 시점은 화상 내용을 포함하여, 각 화상선이나 각 필드(field) 각각의 액티브 부분(active portion)의 끝에 놓이는 것을 제공하여 준다.

메모리가 소거되는 시점에서 시작하여, 소거 과정 바로 전에 그리고 이 간격에서 동기 펄스가 생기므로 다음에 나타나는 마커 펄스는 비교적 높은 확률도로 실제 동기 펄스의 검출을 나타내는 마커펄스가 될 것이다.

교란되지 않은 텔레비젼 신호로는 제1 마커펄스 다음에 추가 마커펄스가 나타나지 않는다.

발명의 또 다른 실시예에 따라서 회로 장치는 계수기(counter)를 포함하는 디지털 위상 제어 루우프가 뒤따르고 기억된 샘플링 값의 소거는 계수기의 미리 정해진 계수 위치에서 시작되는 것을 제공한다.

발명에 따른 디지털 회로 장치는 일반적으로 디지털 위상 제어 루우프가 뒤따른다. 디지털 위상 제어 루우프는, 위상 비교기에서 위상 제어 루우프로부터의 신호와 외부로부터 가해지는 신호사이의 위상차를 결정하는 것을 목적으로 하는 계수기를 포함한다. 유익하게도 이 계수기는 동시에, 두 개의 연속하는 동기 펄스 사이의 정해진 시간 간격에서 샘플링 값 기억 장치를 소거하는데 사용될 수 있다.

발명의 추가 실시예에서 마커펄스는 위상 제어 루우프에 포함된 위상 비교기에 가해지고 정해진 계수 위치전에 결정되는 마지막 위상 측정 값 만이 위상 비교기 다음에 배치되는 루우프 필터에 가해진다.

디지털 위상 제어 루우프로 시간 간격에서 정해지는 다수의 위상 측정값에서 단 하나의 위상 측정값을 추가로 처리하는 것이 즉 예를 들어 다음의 루우프 필터에 그것을 인가함으로써 간단한 방법으로 가능하다. 이와 같이 본 발명에 따른 회로 장치에서 기억 장치의 소거 과정 전에 언제나 최종 마커펄스만을 간단한 방법으로 평가하는 것이 가능하다.

제1도는 수평동기 펄스의 검출을 위한 디지털 회로 장치의 기본 회로도.

제2도는 커트오프 레벨이 올바르게 경정되었을 때, 제1도의 회로 장치에 나타나는 몇가지 신호의 시간에 대한 변화를 보여주는 도면.

제3도는 커트오프 레벨이 틀리게 결정된 경우에 있어서 제2도의 신호를 보여주는 도면.

* 도면의 주요부분에 대한 부호의 설명

1 : 저역 필터 10,19,26 : 레지스터

2,3,14 : 비교기 22 : 멀티플렉서

4 : 동기화 증폭기 5 : 펄스파형기

발명의 실시예는 이제 첨부된 도면과 관련해서 더 자세히 설명한다.

제1도에 나타낸 기본 회로도는 수평 동기펄스의 검출을 위한 회로장치를 도시한다. 이 회로장치는 정해진 간격에서 텔레비젼 신호의 레벨을 결정하고 이 레벨에 의존해서 커트오프 레벨을 결정하는 분리단과 함께 동작한다.

동기펄스를 검출하기 위한 실제 회로장치는 저역필터(1)가 뒤따르는데, 저역필터에서 고주파 신호 부분이 이 저역 필터에 가해진 디지털 텔레비젼 신호로부터 제거된다. 저역필터는 비교기(2)가 뒤따른다.

비교기(2)에서 저역필터(1)의 출력신호는 우선 반전되고 다음에 확정된 커트오프 레벨과 비교된다. 이 커트오프 레벨은 그것이 무엇보다도 화상 내용을 포함하고 있는 액티브 신호 부분을 분리하도록 선택되었다. 비교기(2)에서 동기 신호만의 분리는 아직 이루어지지 않는다. 비교기(2) 다음에 비교기(2)에 의해 나타나는 신호로부터 피크레벨 쪽 방향으로 가변의 커트오프 레벨을 초과하는 신호 부분을 분리하는 추가 비교기(3)가 있다. 가변의 커트오프 레벨은 동기화 증폭기(synchronization amplifier)(4)의 도움으로 결정되고, 동기화 증폭기는 정해진 간격에서 비교기(2)에 의해 나타나는 신호레벨을 결정하고 가변 커트오프 레벨을 결정한 피크값의 진폭의 절반으로 확정한다. 동기화 증폭기(4)는 예를 들면, 도면에서 보이지 않는, 제1도에 나타낸 회로 다음에 배치되는 위상 제어 루우프에 의해 제어된다.

비교기(3)는 펄스파형기(pulse shaper)가 뒤따르는데, 양의 에지(positive edge)가 비교기(3)에 의해 나타나는 신호를 검출하고 설정 가능 시간 지연 후에 펄스를 발생한다.

펄스 파형기(5)에 의해 발생된 펄스는 수평 동기펄스를 검출하기 위한 디지털 회로 장치에 가해지며, 신호입력(11)이 디지털, 저역필터되고 반전된, 비교기(2)에서 정해진 커트오프 레벨과 비교된 텔레비젼 신호를 받는 레지스터(10)에 클록신호를 주는 것을 목적으로 한다. 레지스터(10)의 출력(12)은 비교기(14)의 제1 입력(13) 및 레지스터(16)의 입력(15)에 가해진다.

비교기(14)의 출력(17)은, 출력(20)이 마커펄스를 공급하고 또한 멀티플렉서(22)의 입력(21)에 연결되는 추가 레지스터(19)의 입력에 연결된다. 멀티플렉서(22)의 출력(23)은 레지스터(25)의 입력(24)에 연결되는데, 레지스터는 레지스터(19)처럼 디지털 텔레비젼 신호의 샘플링 속도(sampling rate)와 일치하는 클록신호(CLK)에 의해 클록신호를 받는다. 레지스터(25)의 출력(26)은 비교기(14)의 제2입력(27) 및 멀티플렉서(22)의 제1입력(28)에 연결된다. 멀티플렉서(22)의 제2 입력(29)은 레지스터(16)의 출력(30)에 연결된다. 이 레지스터는 또한 클록신호(CLK)에 의해 클록신호를 받는다.

레지스터(16) 및 (17)은, 두 개의 동기펄스 사이의 설정 가능 시점에서 생기는, 예를 들면 도면에서는 보이지 않으나마 회로 장치 다음에 배치되는 위상 제어 루우프로부터 취할 수 있는 신호에 의해 리세트된다.

제1도에 나타낸 회로장치의 동작 모드는 이제 회로 장치에서 생기는, 제2도 및 제3도에 나타낸 몇 가지 신호와 관련해서 더 상세히 설명된다.

제2도의 도면은 동기화 증폭기(4)에서 결정되는 커트오프 레벨이 올바른 값을 갖는다는 사실에 기초한다.

제2도는 저역필터(1)의 출력신호를 나타내는 신호(A)를 보여준다. 이 신호는 제2도의 도면에서는 대략 세 화상선에 대해서 나타낸 디지털 텔레비젼 신호이다. 제2도의 신호는 알기 쉽게 하기 위해서 아날로그 형태로 나타냈다. 실제 실시에서는 디지털 텔레비젼 신호의 불연속 샘플링 값(discrete sampling values)이 관련된다.

제2도에서 또한 보이는 신호(B)는 제2도에서는 보이지 않는 정해진 커트오프 레벨과 비교되는 신호(A)의 반전된 신호를 나타내는데, 커트오프 레벨은 무엇보다도 액티브 신호 부분을 분리하는 것을 목정으로 한다.

신호(B)는 비교기(2)의 출력 신호를 나타낸다.

비교기(3)에서 신호(B)는 동기화 증폭기(4)에서 발생되고 도면에서 신호변동(C)으로 나타낸 커트오프 레벨과 비교된다. 비교기(3)에서 이루어지는 비교에서, 동기펄스 또는 피크레벨 쪽 방향으로 커트오프 레벨(C)를 초과하는, 신호(B)의 신호 부분이 분리된다. 이 분리된 신호부분은 비교기(3)의 출력신호를 나타내고 제2도에서 신호변동(D)로 나타내었다. 신호(B)의 레벨이 커트오프 레벨(C)보다 위에 있을 때에만 펄스가 신호변동(D)에서 나타나는 것은 명백할 것이다.

펄스(D)는 신호(D)의 각 양의 에지후에 예를 들면 계수기에 의해 주어질 수 있는 설정가능 시간 지연 후에 펄스를 발생하는 펄스파형기에서 처리되어 펄스를 형성한다. 펄스 파형기의 출력 펄스는 제2도에서 신호변동(E)로 나타내었다.

신호변동(E)에 따르는 이 펄스는 현재의 기술 상태에 따라서 검출된 동기 펄스로 바로 사용되고 따라서 예를 들어 다음의 위상 제어 루우프에 가해진다는 것을 유의하도록 한다.

제1도에서 보이는 회로 장치에서, 이 펄스는 그러나 레지스터(10)에 클록펄스를 주는 추가 임무를 갖는다. 신호(E)가 펄스를 나타낼 때 신호(B)의 새 값이 레지스터(10)에 반드시 들어간다. 비교기(14)에서 레지스터(10)에 기억된 샘플링 값이 레지스터(25)에 기억된 샘플링 값에 비교된다. 새로운 샘플링 값은 펄스(E)가 생길 때에만 레지스터(10)에 들어가므로, 비교기(14)에서는 새로운 비교는 텔레비젼 신호의 신호 부분이 비교기(3)에서 분리될 때에만 이루어진다. 레지스터(10)에 기억된 샘플링 값이 레지스터(25)에 기억된 샘플링 값을 초과한단면, 비교기(14)는 레지스터(19)로 들어가는 펄스를 출력(17)에 공급한다. 클록신호(CLK)의 다음의 클록펄스에서 이 펄스는 레지스터(19)의 출력(20)에 나타나고 마커펄스를 나타낸다. 이 펄스는 동시에 멀티플렉서(22)를 입력(28)으로부터 입력(29)으로 전환시키는데 사용된다.

이것은 이전에 레지스터(16)에 들여보내졌고, 레지스터(10)에 기억되어 있었던 실제 샘플링 값이 레지스터(25)의 입력(24)에 가해져 클록펄스(CLK)의 다음의 클록 펄스에서 이 레지스터에 기억되는 결과가 된다.

최종 결과는, 펄스가 신호(E)에 나타나면, 레지스터(10)에 기억된 순간 샘플링 값이 이전에 레지스터(25)에 기억된 샘플링 값을 초과하는 경우 이번엔 순간 샘플링 값이 반드시 레지스터(25)에 들어가는 것이다.

레지스터(19)의 출력은, 마커펄스 및 멀티플렉서(22)의 제어신호를 나타내는데, 제2도에서 신호변동(S)으로 나타나 있다. 제2도에 도시한 경우에, 커트오프 레벨(C)은 올바르게 결정되었는데, 신호(A)나 (B)가 각각 동기펄스를 포함하고 있는 시점에서만 펄스가 신호(S)에 생긴다.

제2도는 추가로 설정 가능 시점에서 레지스터(10) 및 (25)을 리세트하는 것을 목적으로 하는 신호(F_HPLL)를 보여준다. 이 신호는 예를 들면, 도면에는 보이지 않으나 회로장치 바로 다음에 나오는 위상 제어 루우프로부터 취해진다. 신호(F_HPLL)의 각 펄스에서 순간 샘플링 값의 기억된 샘플링 값에 대한 비교는, 레지스터(25)가 신호(F_HPLL)의 펄스에 의해 소거되었으므로 우선은 영의 신호값에 대한 비교가 이루어지는 식으로, 처음부터 다시 시작된다.

이것은, 그 결과, 신호(E)의 펄스에 의해 레지스터(10)에 들어간 최초 샘플링 값은, 레지스터(10)에 들어간 샘플링 값이 일반적으로 영을 초과할 것이므로, 또한 레지스터(25)에도 들어간다. 그 후에는 새로운 샘플링 값은, 이전에 이 레지스터에 기어된 샘플링 값을 초과하고 동시에 펄스(E)가 생길 때에만, 레지스터(25)에 들여 보내진다.

제2도에서 보이는 예에서, 레지스터(25)는 신호(F_HPLL)의 두 펄스 사이의 시간 간격에서 단지 한번만 다시 값이 주어진다. 왜냐하면 이 간격에서 텔레비젼 신호는 가변의 커트오프 레벨을 단지 한번 초과하기 때문이다.

이것은, 이 예에서 가변의 커트오프 레벨은 신호(C)에 응답하여 올바르게 결정되었다는 사실에 기인한다.

제3도는 제2도와 같은 신호를 보여주는데, 차이점은 이 경우에는 커트오프 레벨(C)이 틀리게 결정되었다는 것이다. 이것은, 동기화 증폭기(4)가 가변의 커트오프 레벨의 결정시 의존하게 되는 텔레비젼 신호의 레벨을 결정하는 시점이 잘못 선정된 것에 기인한다. 이 시점이, 예를 들어, 제1도의 회로 장치 다음에 배치되는 위상 제어 루우프로부터 취해지면, 이것은 위상 제어 루우프가 정확하게 동기화 되지 않았다는 사실에 기인한다.

제3도에서 보이는 신호변동(A) 및 (B)는 제2도의 신호변동과 동일하다. 신호 변동(C)에 따른 가변의 커트오프 레벨은 그러나, 위에서 설명한 관계 때문에, 틀린 값을 갖는다.

이것은, 포오치와 함께 동기펄스가 분리될 뿐만 아니라 신호부분도 분리되는 결과가 된다. 제3도에 보이는 예에서, 이것은 그 결과로서 신호(D) 즉 비교기(3)의 출력신호는 신호(A)의 두 개의 동기펄스 사이에서 값을 여러번 변경하는 것이 된다. 신호(E)의 펄스가 신호(D)의 양의 에지에 응답하여 펄스 파형기(5)에서 발생된다.

새로운 샘플링 값이 신호(E)의 각 펄스에 응답하여 레지스터(10)에 들어가고, 비교기(14)에 의해 이 샘플링 값은 이전에 레지스터(25)에 기억된 샘플링 값과 비교된다.

이 과정은 신호(F_HPLL)의 각 펄스마다 처음부터 다시 시작된다.

제3도에 보이는 예에서, 두개의 마커펄스가 신소(F_HPLL)의 두 펄스 사이에서 발생된다. 신호(F_HPLL)의 펄스 이후의 신호변동(S)에 따르는 제1 마커펄스는, 이 시점에서 텔레비젼 신호의 신호부분이 분리되고 관련 샘플링 값이 이 시점에서 아직 영의 값을 갖는 레지스터(25)에 기억된 샘플일 값을 초과하므로, 발생된다.

다음의 제2 마커펄스는, 이 시점에서 신호(E)의 펄스가 마찬가지로 생기는데 이것은 신호 부분이 텔레비젼 신호에서 분리된 것을 의미하고 그 밖에 신호(B)의 관련 샘플링 값이 신호(E) 및 (S) 각각의 첫 번째 펄스와 관련된 샘플링 값을 초과하므로 발생된다. 제3도에 보이는 예에서, 이것은 제2 마커펄스는 신호(B)의 반전된 경우에 화상 내용을 포함하고 제1 펄스와 관련된 액티브 신호의 값보다 약간 높은 신호값을 갖는 포오치의 에지로부터 나오기 때문에 그러하다.

신호(F_HPLL)의 펄스에 의해 이루어지는 샘플링 값 기억 장치의 두 소거 과정 사이에서 언제나 마지막에 생기는 신호(S)의 마커펄스는 검출되는 동기신호를 나타낸다.

제3도에 보이는 예에서는, 신호 변동(C)에 따르로 커트오프 레벨의 값이 대강의 틀린 방법으로 결정되었는데, 소거과정 전의 이 최종 동기펄스는 포오치에 의해 트리거 된다. 그러나 포오치는 동기 펄스 전의 영역에서 비교적 짧으므로, 이 마커펄스는 신호(B)에 정말로 포함된 동기 펄스와 비교해서 시간상 약간 틀리게 배열된다.

예를 들어 장치의 바로 다음에 배치되는 위상 제어 루우프는 그러나 이미 실질적으로 정확하게 동기화 되었을 것이고, 따라서 동기화 증폭기가 가변의 커트오프 레벨의 값을 결정하기 위해 신호(B)의 레벨을 검출하는 시점도 또한 이미 실질적으로 정확하게 되었다. 이것은 커트오프 레벨이 천천히 증가하는 결과가 된다. 커트오프 레벨(C)이 증가하는 동안에 동기펄스는 이번에는 정확한 시점에 검출되고, 따라서 위상 제어 루우크는 정확하게 동기화 된다. 이것은 다시, 이제는 레벨 검사가 동기화 증폭기에 의해 올바른 시점에서 이루어지므로, 커트오프 레벨은 제2도에 보이는 커트오프 레벨(C)의 값에 도달할 때까지 아직 더 증가하는 결과가 된다. 그 다음에 제3도에서 보이는, 다음의 위상 제어 루우프의 비동기 상태에서 시작하여, 제2도에서 보이는 신호변동이 생기는 올바르게 동기화된 상태가 달성된다.

비교기(2) 및 (3)으로 되어 있는, 제1도의 회로 장치에서 사용되는 분리단, 동기화 증폭기(4) 및 펄스파형기(5)는 분명히 더 간단한 구조로 될 수 있다. 예를 들면 단지 동기화 증폭기(4) 및 비교기(3)에 의해 실행될 수 있다. 그 밖에, 커트오프 레벨은 예를 들면 에지 가파름을 측정함으로써 동기 펄스의 에지를 검출하려고 할 때, 다른 방법으로 결정된다.

Claims (6)

1. 피크 레벨 방향으로 커트오프 레벨을 초과하는 텔레비젼 신호들의 신호 부분들이 분리되는 분리단을 포함하는, 디지털 텔레비젼 신호에 포함되어 있고, 진폭이 대략 피크 레벨까지 신장하는 수평 또는 수직 동기 펄스들을 검출하기 위한 디지털 회로 장치에 있어서, 텔레비젼 신호부분들이 상기 분리단에서 분리되고 동시에 순간 샘플링 값이 동기 펄스들의 레벨 방향으로 기억된 샘플링 값을 초과하는 시간 간격동안 상기 기억된 샘플링 값이 순간 샘플링 값으로 대체되고 마커 펄스가 발생되도록 하는 레벨 디텍터와, 연속하는 동기 펄스들 사이의 각 시간 간격에서 상기 기억된 샘플링 값을 모든 시간 간격들에 대해 동일한 소정의 시점에서 소거하는 소거 수단을 포함하며, 상기 기억된 샘플링 값의 소거전의 최종 마커 펄스가 항상 검출된 동기 펄스를 나타내는 것을 특징으로 하는 디지털 회로 장치.
2. 제1항에 있어서, 상기 소거 수단은, 모든 간격에서, 화상 내용을 포함하는 화상선의 액티브 부분의 끝에 위치하는 시점에서 상기 기억된 샘플링 값을 소거하는 것을 특징으로 하는 디지털 회로 장치.
3. 제1항 또는 제2항에 있어서, 상기 소거 수단은 상기 회로 장치 다음에 연결되는 계수를 포함한 디지털 위상 제어 루우프 포함하며, 상기 기억된 샘플링 값의 소거가 상기 계수기의 미리 설정 가능한 계수 위치에서 트리거되는 것을 특징으로 하는 디지털 회로 장치.
4. 제3항에 있어서, 상기 마커 펄스는 상기 위상 제어 루우프에 제공된 위상 비교기에 인가되고, 상기 미리 설정 가능한 계수 위치 전에 최종 결정된 위상 측정 값만이 상기 위상 비교기 다음에 설치되는 루우프 필터에 인가되는 것을 특징으로 하는 디지털 회로 장치.
5. 제2항에 있어서, 상기 레벨 디텍터는, 텔레비젼 신호 부분들이 상기 분리단에서 분리되는 상기 시간 간격들 동안에, 상기 텔레비젼 신호의 순간 샘플링 값과 기억장치(25)에 기억된 샘플링 값을 비교하고 순간 샘플링 값이 상기 동기 펄스의 레벨 방향으로 상기 기억된 샘플링 값을 초과하는 경우에 상기 순간 샘플링 값을 상기 기억 장치(25)에 기억시키기 위한 신호를 발생하는 비교기로 제공되는 것을 특징으로 하는 디지털 회로 장치.
6. 제5항에 있어서, 상기 순간 샘플링 값을 기억시키기 위한 신호는 또한 마커펄스로 사용되는 것을 특징으로 하는 디지탈 회로장치.

Images