KR900009252Y1 - 텔리텍스트 수평 동기신호의 지터 제거회로 - Google Patents
텔리텍스트 수평 동기신호의 지터 제거회로 Download PDFInfo
- Publication number
- KR900009252Y1 KR900009252Y1 KR2019860019309U KR860019309U KR900009252Y1 KR 900009252 Y1 KR900009252 Y1 KR 900009252Y1 KR 2019860019309 U KR2019860019309 U KR 2019860019309U KR 860019309 U KR860019309 U KR 860019309U KR 900009252 Y1 KR900009252 Y1 KR 900009252Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- pulse width
- output
- synchronizing
- monostable multivibrator
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
- H04N7/0357—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for error detection or correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/284—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator monostable
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/05—Synchronising circuits with arrangements for extending range of synchronisation, e.g. by using switching between several time constants
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Television Systems (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 고안의 회로 구성도.
제 2 도는 제 1 도의 수직 신호검출기 및 제 2 펄스폭 설정기의 실시예를 나타낸 회로도.
제 3 도는 제 1 도의 주요부분에 대한 신호 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 위상동기 루프 20 : 적분기
30 : 카운터
40 : 수직신호 검출기 및 제 2 펄스폭 설정기
50 : 제 1 단안정 멀티 바이브레이터 55 : 제 2 펄스폭 설정기
60 : 제 2 단안정 멀티 바이브레이터
본 고안은 텔리텍스트(Teletext)수평동기 신호의 지터(Jitter)제거회로에 관한 것으로, 특히 입력되는 텔리텍스트의 합성 비데오 신호에서 수평동기 신호를 분리해 의사합성(Pseudo Composite)동기신호를 만들어 지터를 제거하는 회로에 관한 것이다.
종래에는 텔레텍스트에 합성 비데오 신호에서 합성동기 신호와 텔레텍스트 데이터의 추출시 합성동기 신호에 노이즈(Noise)가 혼입되기 때문에 수평동기 신호의 위상이 조금씩 흔들려서 화면의 위상이 찌그러지는 지터현상이 발생하는 문제점이 있었다.
본 고안은 상기한 바와같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 텔리텍스트의 합성 비데오 신호에서 수평동기 신호를 분리하여 의사 합성 동기 신호를 발생시키는 텔리텍스트 수평동기 신호의 지터 제거회로를 제공하는데 목적이 있다.
상기한 바와같은 목적을 달성하기 위하여 본 고안은, 텔리텍스트 합성 비데오 신호가 인가되어 합성동기 신호와 수평동기 신호를 분리하는 위상동기 루프와, 상기한 위상동기 루프에 출력되는 합성동기 신호를 적분하는 적분기와, 상기 적분기의 출력신호에서 수직귀선 기간이 끝날때에 스크린의 수평 라인을 카운트하는 카운터와, 상기한 카운터의 출력신호에서 수직신호와 후술하는 제 2 단안정 멀티 바이브레이터의 펄스폭을 설정하는 수직신호 검출기 및 제 2 펄스폭 설정기와, 상기한 위상동기 루프에서 출력되는 수평동기 신호를 입력하여 트리거시키는 제 1 단안정 멀티 바이브레이터와, 상기한 제 1 단안정 멀티 바이브레이터의 출력펄스폭을 결정하는 제 1 펄스폭 설정기와, 상기한 제 1 단안정 멀티 바이브레이터의 출력신호에 의해 트리거 되고, 수직신호 검출기 및 제 2 펄스폭 설정기의 출력신호에 따라 시정수가 결정되어 의사합성 동기 신호를 발생하는 제 2 단안정 멀티 바이브레이터를 포함하여 이루어지는 것을 특징으로 하는 텔리텍스트 수평동기 신호의 지터 제거회로.
이하 본 고안의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제 1 도는 본 고안의 회로구성도를 나타낸 것으로, 텔리텍스트 합성 비데오 신호가 인가되는 위상 동기 루프(Phase Locked Loop. 10)는 합성동기 신호(Composite Sync Signal)와 수평동기 신호(Horizontal Sync Signal)를 분리하여 출력하고, 분리된 합성동기 신호는 적분기(20)에 의해 적분되어 카운터(30)에 인가되며, 상기 위상동기 루프(10)에서 분리된 수평동기 신호에 의해 카운터(30)는 동기되어서 출력된 신호가 수직신호 검출기 및 제 2 펄스폭 설정기(40)에 인가된다.
한편, 위상동기 루프(10)에서 분리되어 출력된 수평동기 신호가 제 1 단안정 멀티바리브레이터(50)를 동기시키면 멀티 바이브레이터(50)의 정출력단(Q)에서 출력되는 신호는 제 1 펄스폭 설정기(55)에 의해 설정된 시정수에 따라 펄스폭이 결정되어서 위상동기 루프(10)에 궤환시키고, 부출력단(Q)신호는 제 2 단안정 멀티 바이브레이터(60)를 동기시키며, 동기된 제 2 단안정 멀티 바이브레이터(60)는 수직신호검출기 및 제 2 펄스폭 설정기(40)에서 펄스폭의 시정수가 결정됨에 따라 의사합성 동기 신호를 출력한다.
이를 제 3 도에 도시한 신호 파형도를 참조하여 상세히 설명한다.
수신되는 텔리텍스트 합성 비데오 신호는 위상 동기루프(10)에 의해 제 3 도 (a)와 같은 합성동기 신호와 제 3 도 (e)와 같은 수평동기 신호로 분리된다.
위상동기 로프(10)에서 출력되는 신호 중 제 3 도 (a)와 같은 합성동기 신호는 적분기(20)에 인가되어 제 3 도 (b)와 같이 적분되어 카운터(30)에 인가된다. 이때 제 3 도 (b)와 같이 수직 귀선 기간이 끝나는 때에 카운터(30)가 동작된다.
상기 카운터(30)는 스크린 256개 수평라인을 카운트하여 발생되는 최초의 비트(Bit)가 수직신호 검출기 및 제 2 펄스폭 설정기(40)에 인가되어 제 3 도 (d)와 같은 수직신호가 출력된다.
이 출력된 수직신호(제 3 도 (d))는 제 2 단안정 멀티 바이브레이터(60)에 인가되어 수직신호 검출기 및 제 2 펄스폭 설정기(40)에 의해 설정된 신호에 따라 펄스폭이 결정된다. 여기서 수직신호 검출기 및 제 2 펄스폭 설정기(40)의 일실시예를 나타내는 상세회로도를 제 2 도에 도시하였다.
카운터(30)의 출력이 제 3 도 (c)와 같이 로우레벨로 떨어지면 제 2 단안정 멀티 바이브레이터(60)는 저항(R2), 콘덴서(C1)의 시정수(R2C1)에 의해 제 3 도 (g)에 나타낸 바와같은 펄스폭(T2)이 저항(R2), 콘덴서(C1)의 시정수(R2C1)와 저항(R1), 콘덴서(C2)의 시정수(R1C2)에 의해 출력펄스폭이 제 3 도 (g)에 나타낸 바와같은 펄스폭(T3)으로 된다. 카운터(30)의 출력이 하이레벨인 경우는 트랜지스터(TR1)이 오프되어 시정수(R2C1)에 의해 폭스폭(T2)이 고정된다.
즉, 제 3 도 (d)에서 점선으로 표시한 곳에서 트랜지스터(TR1)가 도통하게 되어 제 3 도 (g)에 도시한 바와같이 펄스폭이 T3로 줄어든다.
한편 위상동기 루프(10)에서 발생되는 신호중 제 3 도 (e)와 같은 수평동기 신호는 제 1 단안정 멀티 바이브레이터(50)에 인가되어 동기시키는데, 제 1펄스폭 설정기(55)에서 설정된 시정수에 따라 제 1 단안정 멀티 바이브레이터(50)의 출력펄스는 펄스폭(T1)이 설정되어 제 3 도 (f)와 같은 파형이 제 2 단안정 멀티 바이브레이터(60)에 입력되어 트리거 된다.
상기 제 2 단안정 멀티 바이브레이터(60)의 출력펄스는 수직신호검출기 및 제 2 펄스폭 설정기(40)에 의해 설정된 신호에 따라 펄스폭이 결정된 파형과 제 1 단안정 멀티 바이브레이터(50)에서 출력되는 제 3 도 (f)와 같은 신호와 합성되어 제 3 도 (g)와 같은 의사 합성동기 신호를 출력한다.
즉, 위상동기 루프(10)에서 출력되는 제 3 도 (a)의 “가”부분에서 수직신호 검출기 및 제 2 펄스폭 설정기(40)의 제 3 도 (d)와 같은 출력신호가 제 2 단안정 멀티 바이브레이터(60)에 인가되므로 제 3 도 (g)에 도시된 바와같이 펄스폭이 T2에서 T3로 등화되어 의사합성 동기 신호가 출력된다.
상기한 의사합성 동기 신호는 텔리텍스트 시스템의 프로세서(Processor)에 입력되어 시스템 내부의 수직동기 신호를 만드는데 기준이 되고, 이러한 의사헙성 동기 신호는 입력 비데오 신호에 노이즈가 많이 있어도 화면에 나타나는 지터 현상을 제거할 수 있다.
상기한 바와같은 본 고안에 의하면 텔리텍스트 시스템에서 입력되는 비데오 신호에 노이즈가 혼입되어도 지터현상이 제거되어 스크린의 선명한 화상을 얻을 수 있는 효과가 있다.
Claims (1)
- 텔리텍스트 합성 비데오 신호가 인가되어 합성동기 신호와 수평동기 신호를 분리하는 위상동기 루프(10)와, 상기한 위상동기 루프(10)에 출력되는 합성동기 신호를 적분하는 적분기(20)와, 상기 적분기(20)의 출력신호에서 수직귀선 기간이 끝날때에 스크린의 수평 라인을 카운트하는 카운터(30)와, 상기한 카운터(30)의 출력신호에서 수직신호와 후술하는 제 2 단안정 멀티 바이브레이터(60)의 펄스폭을 설정하는 수직신호 검출기 및 제 2 펄스폭 설정기(40)와, 상기한 위상동기 루프(10)에서 출력되는 수평동기 신호를 입력하여 트리거시키는 제 1 단안정 멀티 바이브레이터(50)와, 상기한 제 1 단안정 멀티 바이브레이터의 출력펄스폭을 결정하는 제 1 펄스폭 설정기(55)와, 상기한 제 1 단안정 멀티 바이브레이터(50)의 출력신호에 의해 트리거 되고, 수직신호 검출기 및 제 2 펄스폭 설정기(40)의 출력신호에 따라 시정수가 결정되어 의사합성 동기 신호를 발생하는 제 2 단안정 멀티 바이브레이터(60)를 포함하여 이루어지는 것을 특징으로 하는 텔리텍스트 수평동기 신호의 지터 제거회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860019309U KR900009252Y1 (ko) | 1986-12-03 | 1986-12-03 | 텔리텍스트 수평 동기신호의 지터 제거회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860019309U KR900009252Y1 (ko) | 1986-12-03 | 1986-12-03 | 텔리텍스트 수평 동기신호의 지터 제거회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880014002U KR880014002U (ko) | 1988-08-31 |
| KR900009252Y1 true KR900009252Y1 (ko) | 1990-10-06 |
Family
ID=19257667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860019309U KR900009252Y1 (ko) | 1986-12-03 | 1986-12-03 | 텔리텍스트 수평 동기신호의 지터 제거회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900009252Y1 (ko) |
-
1986
- 1986-12-03 KR KR2019860019309U patent/KR900009252Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880014002U (ko) | 1988-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4580165A (en) | Graphic video overlay system providing stable computer graphics overlayed with video image | |
| KR860000089B1 (ko) | 수평주사 주파수 체배회로 | |
| KR100221438B1 (ko) | 동기 클록 발생 회로 | |
| GB2074810A (en) | Colour framing signal generators | |
| KR900009252Y1 (ko) | 텔리텍스트 수평 동기신호의 지터 제거회로 | |
| EP0474498B1 (en) | Synchronizing circuit | |
| JP3092938B2 (ja) | 画像表示装置用ディジタル同期回路 | |
| KR100220768B1 (ko) | 동기신호 디텍터 | |
| EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JP2517441B2 (ja) | テレビカメラの同期回路 | |
| JPH07307727A (ja) | データ信号のサンプリング方法及びその回路 | |
| JP2997013B2 (ja) | 垂直同期再生回路 | |
| JPH0528849Y2 (ko) | ||
| KR100202542B1 (ko) | 영상신호처리기의 휘도/색신호 분리회로 | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| KR950002212Y1 (ko) | 수직동기 분리회로 | |
| KR19980016570A (ko) | 수평동기 분리기 | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| JP2517443B2 (ja) | テレビカメラの同期回路 | |
| JPH0340667A (ja) | ビデオ信号の同期回路 | |
| KR0165763B1 (ko) | 자막위치 정보 검출장치 | |
| KR930009182B1 (ko) | 합성영상신호로부터 합성동기신호 및 디지탈데이타 분리시스템 | |
| JPS5898815A (ja) | 同期信号回路 | |
| JPH0218636B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |