JPH07504549A - 補助ビデオ・データ・デコーダ装置 - Google Patents

補助ビデオ・データ・デコーダ装置

Info

Publication number
JPH07504549A
JPH07504549A JP5515666A JP51566693A JPH07504549A JP H07504549 A JPH07504549 A JP H07504549A JP 5515666 A JP5515666 A JP 5515666A JP 51566693 A JP51566693 A JP 51566693A JP H07504549 A JPH07504549 A JP H07504549A
Authority
JP
Japan
Prior art keywords
signal
period
video signal
window
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5515666A
Other languages
English (en)
Other versions
JP3289106B2 (ja
Inventor
タルツ,ジユリ
Original Assignee
トムソン コンシユーマ エレクトロニクス インコーポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トムソン コンシユーマ エレクトロニクス インコーポレイテツド filed Critical トムソン コンシユーマ エレクトロニクス インコーポレイテツド
Publication of JPH07504549A publication Critical patent/JPH07504549A/ja
Application granted granted Critical
Publication of JP3289106B2 publication Critical patent/JP3289106B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/435Processing of additional data, e.g. decrypting of additional data, reconstructing software from modules extracted from the transport stream
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/025Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0355Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/08Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、垂直帰線消去期間にビデオ信号中に存在する情報の検出に関する。
発明の背景 ビデオ信号は、典型的には、複数の水平ライン期間を有する垂直表示期間すなわ ちフィールド(例えば、NTSCビデオシステムでは、毎フィールド2H,5ラ イン)を含んでいる。各垂直期間と水平期間の始まりは、複合ビデオ信号中に含 まれている垂直同期パルスと水平同期パルスによりそれぞれ識別される。各垂直 期間の間には、ビデオ信号中の情報を表示しない部分がある。例えば、垂直帰線 消去期間は各フィールドにおいてほぼ最初の20水平ライン期間に及んでいる。
その上、垂直帰線消去期間に隣接するいくつかのライン期間(例えば、21番目 のライン)は、ビデオ表示装置の過走査領域内にあり、目に見えない。
帰線消去期間と過走査期間には表示される画像情報が無いので、これらの期間の 中に補助情報成分(例えば、文字放送(teletext)あるいは“クローズ ド・キャプション(closed caption)”データ)を挿入すること ができる。連邦通信委員会(FCC)規則のような標準は、垂直期間内の情報の 配置を含む、各種の補助情報の型式を規定している。例えば、現在の“クローズ ド・キャプション”基準(例えば47(FRfi gIs、 +19および73 .6112を参照)では、クローズド・キャプションのASCII文字に対応す るディジタルデータは第1フイールドの21番目のラインすなわちライン21に なければならないと明記されている。
補助ビデオ情報を抽出する第1のステップは、補助情報のある位置を見つけるこ とである。補助情報の形式に依り種々の方法が用いられる。例えば、フレーミン グ(framing)コード型式のような文字放送データの特性を認識すること は文字放送データの位置を見つける1つの方法である。ライン21の“クローズ ド・キャプション”情報を捜し出すには、例えば、水平同期パルスを計数するこ とにより、ビデオラインを計数する。
補助ビデオ情報は捜し出された後に抽出しなければならない。ディジタルデータ の場合、“データ・スライサ”を使用して、ビデオ信号を2進データに変換する 。データ・スライサは、典型的には、ビデオ信号レベルを、スライスレベルとし て知られる基準レベルと比較することにより動作する。スライスレベルを超える ビデオ信号レベルが比較されると、論理“1”を生じる。スライスレベルよりも 低いビデオ信号レベルは論理“0″を生じる。
−例として、ビデオ信号のライン21におけるクローズドφキャプションφデー タは、IRE単位0〜IRE単位50の信号振幅範囲を呈する。IRE単位0〜 IRE単位50の信号振幅範囲に対しては、IRE単位25のスライスレベルが 適当である。
、すべてのビデオ信号に対して一定のスライスレベルでは適当でない。ビデオ信 号の振幅はビデオ信号源に依り変動する。変動するビデオ信号に対して一定のス ライスレベルを使用すると、抽出されたデータを論理“0”または論理“1”の 方へ不都合にかたよらせ、誤ったデータ抽出を生じる。例えば、ビデオ信号振幅 範囲がIRE単位0〜50でなく IRE単位0〜20であるならば、スライス レベルはIRE単位25よりもIRE単位10が望ましい。IRE単位0〜IR E単位2oの信号振幅範囲に対するスライスレベルとしてIRE単位25を使1 用すると、信号は決してスライスレベルを超えないので、論理“1”は決して抽 出されない。従って、スライスレベルを入力ビデオ信号の振幅に適合させること が望ましい。
クローズド・キャプション・データのような補助情報成分のフォーマットは、適 応性スライスレベル機能を容易にする手段を含んでいる。FCC基準に明記され ているように、ライン21におけるクローズド・キャプション信号は、°ランー インークロツタ(run−in cl o c k)” (RI C)と称する 基準正弦波形の7サイクルのバーストを有するビデオ信号の“バックポーチ”期 間の後に始まる。ライン21期間の後半に、補助ビデオデータ信号のRIC基準 成分のあとに、実際のクローズド・キャプション・データを表わすデータ信号成 分が続く。クローズド・キャプション・データの基準により、RIC信号の振幅 はデータ信号の振幅と同一に設定される。従って、RIC信号の振幅の平均は、 そのあとに続くデータ信号に対し適当なスライスレベルとなる。
RIC信号の振幅に基づいてスライスレベルを設定する方法は、イー・ロドリゲ スーカバゾス(E、 Rod+igucx−Cxwx+os)氏外による、米国 特許出願第850.199号に開示されている。ロドリゲスーカバゾス氏外によ り開1示されているように、スライスレベルは、RIC信号の整数サイクルにわ たる期間の間、RIC信号の振幅の平均値に一致するように調節される。望まし い期間は、RIC信号の整数サイクルにわたる“平均化ウィンドウ(avera ging window)”を作り出すことにより定められる。例えば、クロー ズド・キャプション・データに関するFCC仕様書(例えば、47CFR991 5、1+9および73.682参照では)、RIC信号期間内に503kHrR IC波形の7サイクルが生じるよう指定されている。1サイクルの持続期間およ びRIC期間1はそれぞれ約2μsおよび14μsである。従って、ロドリゲス ーカバドス氏外により提案されたように、RIC期間内に中心を置く幅10μs のウィンドウは、所望の通りに、実質的に整数、すなわち約5サイクルにわたる 。ウィンドウ期間の間、RIC波形の振幅の平均値は所望のスライスレベルとな る。
RIC信号に基づいて正確なスライスレベルを設定するには、補助ビデオデータ を含んでいる1ライン期間内にRIC信号の位置を正確に見つける必要がある。
クローズド・キャプション・データに関するFCC仕様書には、RIC信号は第 1フイールドのライン21で水平同期パルスの前縁から約10μs後に始まり水 平同期パルスの後縁から約24μs後に終わると指定されている。
FCCの仕様書は、RIC信号の位置を所望の通り正確に見つけ出すために水平 同期パルスからの一定の遅延を使用させているように考えられる。例えば、ロド リゲスーカバゾス氏外により開示されたシステムでは、水平同期パルスの前縁か ら12μs遅延して始まる10μsのウィンドウは、水平同期パルスの前縁後1 2μsから22μsまでの時間間隔に及んでいる。このウィンドウ配置は、水平 同期パルスの前縁後10μsから24μsまでの間に生じるRIC信号内に中心 があり、従って、RIC信号の実質的に整数サイクルを含む。
前述した、RIC信号を捜し出す遅延法は、複合ビデオ信号に関してFCCが指 定した値と正確に一致する信号のタイミングに依存する。テレビジョンシステム では種々の形式の同期信号が発生される。例えば、同期分離回路は複合ビデオ信 号を供給し、一方、水平位相固定ループ(P L L)は偏向の目的で一定の同 期波形を発生する。複合ビデオ信号から同期分離回路出力を発生することにより 、同期分離回路の信号は複合ビデオ信号中にある実際のビデオ情報のタイミング と同期する。典型的な状態では、水平PLL波形のタイミングはまた複合ビデオ 信号と同期する。従って、典型的な状態では、いずれの同期信号源も、ビデオ信 号中のRIC信号を捜し出すIために正確なタイミング基準を供給する。
しかしながら、成る種のビデオ信号源は、複合ビデオ同期信号と水平PLLの出 力との間に短時間ではあるが重大なタイミング差を存在せしめる。例えば、ビデ オカセットレコーダ(V CR)の複数ビデオ読取りヘッドを切り換えると、公 称の期間64μsとは著しく異なる異常な水平ライン期間を生じることがある。
このライン期間の偏差は、水平PLL内に混乱状態を生じ、これは同期分離回路 出力における複合同期信号と水平PLL出力における水平パルス波形との間の相 当な位相変移として1現われる。PLLの固定作用により混乱状態は徐々に直さ れ、位相誤差は画面に表示され始める前に大体除去される。しかしながら、垂直 帰線消去期間内および過走査期間内のライン期間には、重大な位相変移が存在す ることもある。例えば、ライン21には、10μs程度の位相変移が存在するか も知れない。その結果、同期分離回路の出力に表示されるライン21における情 報の実際のタイミングは、水平PLLの出力により表示されるタイミングとは異 なる。従って、同期分離回路の出力はライン21に関するビデオ信号のタイミン グを正確に表示すするが、水平PLL出力は正確に表示しないかも知れない。
前述の説明は、同期分離回路の出力が、ライン21のRIC信号を捜し出すのに 望ましいタイミング基準であす ることを示している。しかしながら、システムの制約により、水平PLLからの 水平同期信号をタイミング基準として使用しなければならないかも知れない。こ の場合、水平PLL出力とビデオ信号との間の位相変移のために、RIC信号の 探索が不確実となり、多分、データのスライスレベルが不正確となり、その結果 、抽出された補助データは劣化する。
発明の概要 本発明の原理に従って、補助ビデオ情報信号を復号化する補助ビデオ情報デコー ダは、調節可能な閾値レベルを有するデータ・スライサを含んでいる。閾値レベ ルは、補助ビデオ情報信号の基準成分の周期的に変わる振幅に応じて調整される 。閾値レベルの調整は、制御期間の間に生じる。制御期間のタイミングは、制御 期間がRIC信号の実質的に整数サイクルを含むように、基準成分のタイミング に対して調整することができる。
図面の簡単な説明 第1図は補助ビデオデータ波形の一例を示す。
第2図は本発明の実施例をブロック図で示す。
第3図のAおよび第3図のBは、第2図の実施例の動作を理解するのに役立つフ ローチャートを示す。
第4図および第5図は、第2図の実施例の動作を理解するのに有用な信号波形を 示す。
図面の簡単な説明 第2図に示す本発明の実施例の動作は、第1図に示すFCC標準の“クローズド ・キャプション”信号に従う“クローズド・キャプション”データに関して説明 する。
更に以下に述べるように、本発明は、文字放送のような、他の型式の補助ビデオ データの抽出にも利用できる。
第2図で、複合ビデオ信号V I DEOはデータ・スライサ210に入力され る。データ・スライサ210は、VIDEO信号中に含まれている補助ビデオデ ータ(例゛えば、クローズド・キャプション・データ)を、第2図でDSOUT 信号として識別されるディジタルデータ・ストリームに変換する。DSOUT信 号の論理″0″および論理“1″のレベルは、それぞれ、データ・スライサ21 0内に保持されるスライスレベルよりも低いVIDEO信号のレベルおよびスラ イスレベルを超えるVIDEO信号のレベルを表わす。スライスレベルは、マイ クロプロセッサ200の制御の下にデータ・スライサ210により発生される。
先に述べたように、データ・スライサ210を実施するのに適するデータ・スラ イサ構成の一例は、先に参照したロドリゲスーカバゾス氏外による出願中の米国 特許出願第850,199号に述べられている。ロドリゲスーカバゾス氏外によ り開示されたデータ・スライサでは、RIC(ラン−イン・クロック)信号の発 生と一致するウィンドウ期間の間にRIC信号の平均振幅に等しいスライスレベ ルを設定する。更に以下に述べるように、第2図のシステムは、第3図に示す手 順を実行することにより、ウィンドウ期間とRIC信号のタイミングを一致させ るように動作する。
第2図と第3図に示すシステムの動作は、種々の状況に応じて開始される。例え ば、新しいV I DEO信号源を作動するには、スライスレベルの精度を確認 する必要がある。前述したように、ビデオカセットレコーダ(VCR)のような 信号源は、データ・スライサ210にスライスレベル誤差を発生するのに十分な タイミングの不一致を生じることがある。構成要素の経年劣化や環境条件(例え ば、熱、雑音など)がシステムのタイミングに悪影響を及ぼしていないことを確 かめるために、スライスレベルの決定に関連するタイミングを定期的に確認する ことが望ましい。第2図は、開示されたシステムを作動する信号を示していない 。
マイクロプロセッサ200は、第2図に示すシステムを作動する刺激(例えば、 周期的な事象または新しいビデオ信号源の選択)を受け取ると、第3図のAと第 3図のBに示すルーチンを実行する。第1に、マイクロプロセッサ200はデー タ・スライサ210のスライスレベルを、V I DEO信号の補助ビデオデー タ信号の予想される最大範囲を超える値に初期設定する(第3図のAのステップ 300)。スライスレベルの初期設定は、第2図の制御信号INITによって行 われる。例えば、データ・スライサ210のスライスレベルは、信号INITで 作動されるプルアップ回路網によって適当に高い値にされる。入力信号の最大範 囲を超えるスライスレベルを設定すると、入力信号の遷移は決してスライスレベ ルを横切らないので、最初はDSOUT信号に遷移は現われない。
ステップ300において、スライスレベルが初期設定された後、このシステムは 、VIDEO信号のライン21がラインカウンタ(第2図に示されていない)か らのLINE信号で示されて現われる迄、ステップ305で待機している。種々 のラインカウンタの構成例が知られている ステップ305においてライン21が検出されると、マイクロプロセッサ200 はライン21期間の間にDSOUT信号をモニターしてDSOUT信号に遷移が 生じているかどうかを決定する(ステップ310)。もし遷移が検出されなけれ ば、データ・スライサ210のスライスレベルは、マイクロプロセッサ200か らの信号RI CCNTの制御の下に予め定められる量だけ減少される(ステッ プ345)。例えば、ロドリゲスーカバゾス氏外により開示されたデータ・スラ イサ構成では、切換可能な帰還回路が作動されて、スライスレベルを調節する。
例えば、ステップ300で、スライスレベルが最大データ値を超える値である時 に帰還回路を作動すると、スライスレベルは減少する。従って、帰還回路をRI CCNT信号の制御下で作動することにより、ステップ345においてスライス レベルが減少される。帰還回路を予め定められた時間作動することにより、スラ イスレベルは予め定められた量だけ減少される。例えば、マイクロプロセッサ2 00は、RIC信号が生じることが予期されるならば、ライン21期間の前半に DSOUT信号に遷移が生じているかテストしくステップ310)、もし遷移が 検出されなければ、ライン21期間の後半にスライスレベルは減少される(ステ ップ345)。
ライン21期間の間にDSOUT信号に遷移が検出されるまで、ステップ305 .310および345は繰り返される。遷移が検出されるときスライスレベルは 高い値から減少されているので、遷移の検出は雑音の存在よりもむしろデータの 存在を表わしているものと考えられる。その結果、スライスレベルが低振幅の信 号あるいは水平同期パルスに出力の遷移を生じさせるのに十分なだけ減少する前 に、大振幅のデータパルスがスライスレベルを横切り、出力の遷移を生じる。
以下に述べるように、RIC信号の最大値を検出すると、ウィンドウ期間とRI C信号のタイミングの一致が確かめられる。ウィンドウがRIC信号と時間的に 一致Iしている時、ウィンドウ期間の間にスライスレベルを調節するとスライス レベルは、所望のように、RIC信号の平均振幅に等しくなる。従って、補助ビ デオデータを正確に抽出することができる。
ステップ315でDSOUT信号の遷移が検出されると、ステップ315で変数 5TAGEの値が1に設定される。以下に説明するように、第3図のAと第3図 のBに示すルーチンは3段階の動作を含んでいることがある。
第1段階は常に実行されるが、第2段階と第3段階は必要とされないこともある 。変数5TAGEの値は、どの段階の動作が実行されているかを示す。
各段階は第3図のAのステップ320で始まる。ステップ320の間の第2図の システムの動作は第3図のBに更に詳しく示されている。一般に、第3図のAと 第3図のBに示されている動作では、各段階の動作に対しウィンドウ期間の間に スライスレベルを調節する。ビデオ信号に対するウィンドウ期間のタイミングは 各動作段階で異なる。スライスレベルが調節された後、ウィンドウ期間に対して 設定されたタイミングが所望のスライスレベルを生じているかどうかを決定する ためにテストされる。
この手順は、マイクロプロセッサ200がタイムアウト(t imeou t) 期間を開始する、第3図のBのステップ3201で始まる。タイムアウト期間の 目的は、各段階の動作の初めに、スライスレベルの調節が行われる期間を与える ことである。ビデオ信号に対するウィンドウ期間のタイミングが正しくなければ 、発生されるスライスレベルは所望の値(例えば、RIC信号振幅の平均値)で はないかも知れない。しかながら、最初は、スライスレベルの妥当性はあとで以 下に述べるルーチンでテストされるので、発生されるスライスレベルは重要でな い。タイムアウト期間の間に重要なことは、安定したスライスレベルを確立する ことである。従って、タイムアウト期間は、スライスレベルが安定するのに十分 な期間でなけれはばならない。タイムアウト期間の長さは、:選択されるデータ ・スライサ21に依り異なる。ロドリゲスーカバゾス氏外により開示されている ようなデータ・スライサの場合、1秒のタイムアウト期間が適当である。
ステップ3201でタイムアウト期間が開始された後、信号RI CCNTはス テップ3202で論理“0”に設定される。第2図に示すように、信号RI C CNTは2つの機能(カウンタ250とデータ・スライサ210)を制御する。
カウンタ250は、以下に述べるように、スライスレベルを調節するウィンドウ 期間のタイミング1のテストの一部としてDSOUT信号のパルスをカウントす るのに使用される。RI CCNT信号が論理“0”である時、RESET信号 はインバータ290を介して論理“1′に設定され、カウンタ250は動作不能 にされる。論理″0″の信号RICCNTは、データ・スライサ210のスライ スレベル調節機能を動作可能にする。
RICCNT信号が論理“1”の時、カウンタ250は動作可能にされ、スライ スレベルの調節はデータ・スライサ210において動作不能にされる。カウンタ とデ−タ・スライサを同時に動作可能にすることにより生じ得る問題については 、前述したロドリゲスーカバゾス氏外による出願において更に詳しく述べるられ ている。
ステップ3202でカウンタを動作不能に(スライスレベルの調節を可能に)し た後、例えば、第1フイールドのライン21にクローズド・キャプション・デー タの補助ビデオ情報を含んでいると考えられるラインが検出されるまで、ステッ プ3203で休止になる。次に、ステップ3204で、タイムアウト期間が終了 したかどうか確かめるために、マイクロプロセッサ200がテストする。もしテ ストが失敗すれば、ステップ3206で、ルーチンは継続する。もしタイムアウ ト期間が終了して、スライスレベルの調節が完了したことが示されると、RIC CNT信号はステップ3205で論理“1”に設定され、カウンタ250を動作 可能にし、ステップ3206でルーチンは継続する。
ステップ3207で、ゲートパルス発生器230は、可変幅ゲート期間パルス信 号RI CGATEを発生する。
以下に更に説明するように、ゲート期間パルスは可変幅であることを特徴とし、 ビデオ信号とスライスレベル調節ウィンドウのタイミングを調節するのに都合が よい。
可変幅であることの特徴は、ゲート期間パルスの終端は5YNC信号の前縁に対 して固定される一部5YNC信号の前(後)縁に対するゲート期間パルスの開始 の遅れを変えることにより生み出される。ゲート期間パルスは、可変遅延装置2 20からの信号GATEONに応答して始まる。5YNC信号の前縁に対するG ATEON信号の遅延は可変遅延装置220により変えられ、ゲート期間パルス の開始を所望通りの位置にする。ゲート期間パルスの終端は、5YNC信号の前 縁から一定の時間(例えば、32μs)遅延して生じるGATEOFF信号によ り定められる。一定の遅延は、第2図の固定遅延装置260により発生される。
第4図に示すRI CGATE信号の波形は、ゲート期間パルスの開始の遅延の 変化とゲート期間パルスの終端の一定の遅延を示す。GATEON信号とGAT EOFF信号は第4図に示されていない。
ステップ3206で、可変遅延装置220より供給される遅延値は、マイクロプ ロセッサ200からの信号5ETDELにより設定される。第3図のBに示すル ーチンにおいて、各段階の動作に対して異なる遅延値がステップ3206で設定 される。第3図のBに示す遅延値(すなわち、第1段階の8μs1第2段階の1 6μsそして第3段階の0μs)は以下に述べる理由により選定された。ステッ プ3207に示すパルス幅の値は、ゲートパルスが5YNC信号の前縁から一定 の遅延32μs(固定遅延装置260から)後に終了するものと仮定する。一定 の遅延32μsからステップ3206に示す遅延値を引くと、第1段階、第2段 階および第3段階のそれぞれについてステップ3207に示しであるパルス幅の 値24μ5116μsおよび32μsが得られる。パルス幅24μ5116μs および32μsを表わすRICGATE波形を、第4図のA1第4図のBおよび 第4図のCにそれぞれ示す。
ステップ3208で、ステップ3207で発生されるゲート期間パルスの間のD SOUT信号の最初の遷移が原因となり、10μsのウィンドウパルスが、ウィ ンドウパルス発生器240により、RICWND信号に発生1される。ウィンド ウパルスの発生はアンドゲート270の出力において5TART信号によりトリ ガーされる。
5TART信号は、RI CGATE信号とD S 0tJT信号の論理積であ る。従って、DSOUT信号の遷移は、ゲート期間パルス信号RI CGATE の間、5TART信号に現われる。RI CGATE信号の任意の1つのゲート 期間パルスの間に10μsのパルスが1つだけRICGATE信号に発生するよ うに、ウィンドウパルス発生器は“ワンショット”設計にすべきである。
10μsのウィンドウパルスは、RICCNT信号が1論理“0″であればスラ イスレベルが調節される期間を定め、RI CCNT信号が論理“1”であれば DSOUT信号のパルスが計数される期間を定める。ステップ3209で、RI  CCNT信号の値がテストされる。もしRI CCNT信号が論理“1”でな ければ、ステ・ツブ3210で示されるように、スライスレベルの調節はウィン ドウ期間の間に行われる。ステップ3203〜3210は、前述のように、タイ ムアウト期間がステップ3204で定められるように終了するまで繰り返される 。タイムアウト期間が終了すると、スライスレベルは安定したと考えられ、RI CCNT信号はステップ3205で論理“1”に設定される。その後ステップ3 209で行われるR+CCNT信号の値のテストは良好な結果を生じ、第3図の Bのステップ3210でよりもむしろ第3図のAのステップ370で実行が継続 されるであろう。
前述のように、10μsのウィンドウパルスはRIC波形の完全な約5サイクル にわたる。しかしながら、第1図に示すように、ライン21にはRIC信号は7 サイクルだけしか生じていない。従って、第4図のAに見らレルように、RIC WND信号のウィンドウとRIC信号とのタイミングのずれによりRIC信号の 7サイクルのうち少なくとも一部はウィンドウの外側になる。かなりのタイミン グのずれがあると、ウィンドウ期間の間のRIC信号は5サイクルよりも相当少 なくなる。その上、ウィンドウ内のサイクルの数は整数のサイクルではないかも 知れない。従って、RIC信号の実質的な整数サイクルの間にスライスレベルを 調節するスライスレベル発生法では、正確なスライスレベルは作り出されないか も知れない。
RIC信号に対するウィンドウの位置は、ウィンドウ期間の間に生じるRIC信 号のサイクルの数を計数することにより確認される。例えば、ビデオ信号中に補 助ビデオデータが存在していると仮定し、計数値が5に等しくなれば、10μs のウィンドウ期間の間にRIC信号の5サイクルが生じていなかったこと、また ウィンドウ配置誤差がかなり存在していることが分る。ここで述べた計数動作は ステップ370でカウンタ250により行われる。
第3図のAのステップ370で、ウィンドウ期間の間にDSOUT信号に発生す るパルスはカウンタ250により計数される。RI CCNT信号が論理“0” である(スライスレベルの調節が可能とされる)限り、カウンタ250はRES ET信号によってクリヤされた状態に保持される。第3図のBのステップ320 5でRICCNTが論理“1”に設定され、計数動作を可能とする1(スライス レベル調節を不能とする)と、計数値はウィンドウパルス期間の間のみ行われる 。なぜならば、DSOUT信号でRI CWND信号をゲートするアンドゲート 280の出力によりカウンタ250のクロック信号が供給されるからである。従 って、ウィンドウ期間の間DSOUT信号のパルスはカウンタ250をクロック 制御する。パルスの数は、ウィンドウ期間の終りに計数値CNTVALで表わさ れる。
ウィンドウ期間の終りにカウンタ250からの計数値は、ステップ335で、マ イクロプロセッサ200により検討される。カウンタ250で計数されるパルス は、RIC信号のサイクルを表わすか、または、スライスレベルを横切る他の信 号の遷移を表わす。しかしながら、もし計数値CNTVALが5に等しければ、 ウィンドウ期間の間にRIC信号の5サイクルが検出されたものと推定される。
ウィンドウ期間の間にRIC信号以外の、丁度5個のパルスを含んでいる他の信 号がスライスレベルを横切る可能性は無視できるほど低い。従って、ウィンドウ 期間の間にRIC信号の5サイクルが検出されれば、第4図のAに示すように5 YNC信号はV I DEO信号と正しく同期していることが分り、第3図のA のルーチンは出口となる(ステップ360)。
ステップ335で、もし計数値が5に等しくなければ、補助ビデオデータが存在 しない(ステップ310と365で検出された遷移はRIC信号でないデータに よって生じた)か、あるいは、第1段階の動作で修正することのできないタイミ ング誤差がV I DEO信号と5YNC信号の間に存在する。何れの場合も、 タイミング誤差を除去するために、第2段階の手順にはいる(ステップ355. 350.320)。
第3図に示す第1段階の間のシステムの動作は、5YNC信号とV I DEO 信号とのかなりのタイミングのずれを解決するようウィンドウのタイミングを適 合させる。
例えば、第4図のAに示す状態(タイミングのずれがない)を変更してVIDE O信号が5YNC信号よりも約5μsだけ進むようにする。変更されたタイミン グを第は5YNC信号の立上り後、第4図のAに示す10μsではなく、約5μ sで始まる。ここで述べたタイミングでは、5YNC信号の立上り後8μsで始 まるゲート期間パルスの前にRIC信号の少なくとも完全な1サイクルが生じる 。しかしながら、RIC信号の約6サイクルはゲート期間パルスの初めの期間に 生じる。RI CWND信号のウィンドウパルスは、ゲート期間内のRIC信号 の最初のパルスに対応するゲート期間内の最初の出力1信号の遷移の発生後直ち に始まる。その結果、ゲート期間内のRIC信号の約6サイクルのうち5サイク ルは所望の通りにウィンドウパルス期間内に生じる。
もしVIDEO信号が5YNC信号よりも5μs以上(例えば、8μs)進んで いれば、第1段階の動作のタイミング適合能力にもかかわらず、ウィンドウ期間 の間に生じるRIC信号は5サイクルよりも少なくなる。この状態を第5図のB に示す。その結果、計数値CNTVALは5に等しくならず、計数値CNTVA Lのテスト(第3図のステップ335)は失敗する。それ以上の処置を取らなけ れば、CNTVALのテストの失敗は、補助ビデオデータが存在していなかった ことを示す。従って、V I DEO信号が5YNC信号よりも8μs以上進ん でいる場合、第1段階の動作だけでは、補助ビデオデータを検出して所望通りに RIC信号を捜し出せるよう信号のタイミングを適合させることはできない。し かしながら、前述したVCRの動作では、ライン21でVlDEO信号5YNC 信号よりも10μs以上進む。従って、第1段階を超えたタイミング適合能力が 必要とされる。5YNC信号よりもV I DEO信号が進んでいる極端な場合 に対応するために、第3図に示すルーチンの中に以下に述べる第3段階が含まれ る二 VIDEO信号が5YNC信号よりも遅れている場合、第1段階の動作により、 VIDEO信号が5YNC信号よりも進んでいる前述の場合よりもかなり大きな タイミングのずれを修正することができる。第4図のAに示す第1段階の動作で は、幅24μsのゲート期間パルスは5YNC信号の立上りから32μs後に終 了する。10μsのウィンドウパルスは、ゲート期間内の第1の遷移に応答して 、24μsのゲートパルス期間内の任意の所で始まる。ゲート期間パルスが終了 してもウィンドウパルスは終了しない。その結果、RIC信号は5YNC信号の 立上りから30μS (SYNC信号からのビデオ信号の遅れ約20μsに相当 する)も遅れて始まり、ウィンドウ期間内に遷移を生じ、それによってゲート期 間の終了前にウィンドウパルスを開始する。このタイミング状態(第5図のCを 参照)では、RIC信号の7サイクルのうち5サイクルが所望通りにウィンドウ 期間内に入る。従って、第1段階の動作では、V I DEO信号が5YNC信 号よりも20μsまで遅れる状態にウィンドウのタイミングを適合させることが できる。
しかしながら、VIDEO信号が5YNC信号よりも、5YNC信号の立上りか らゲート期間の始まりまで(第4図のAに示すように第1段階では8μsの遅延 )の期間以上に遅れている時には、V I DEO信号の特性により、第1段階 はここに述べた通りに動作しないようにされる。第4図のAの例示的タイミング の場合、もしVIDEO信号が5YNC信号よりも8μs以上遅れていれば、V IDEO信号のライン20の終端はゲート期間パルスの中にまで達する。この状 態を第5図のDに示す。
ゲート期間内のライン20の終端における信号遷移はスライスレベルを横切るの で、データ・スライサ210はゲート期間の初めにパルスを発生する。ライン2 0からのビデオデータによって発生されるパルスは、ライン21からRICパル スを開始するよりもしろ、ウィンドウ期間を開始する。その結果、ウィンドウ期 間の位置はライン20からのビデオデータと関連し、所望のライン21からのR IC信号とは関連しない。
もしライン20からのビデオデータがウィンドウパルスをトリガーすれば、ウィ ンドウ期間の間のパルスは、ライン20からのビデオデータによって発生され、 ライン21からのRICパルスによって発生されない。なぜならば、ライン20 の終りに開始される10μsのウィンドウ期間は、ライン21が終了してから少 なくとも10μs後に始まるRIC信号と重ならないからである。
ライン20のデータに応答してウィンドウ期間の間に生じるパルスはカウンタ2 50によって計数されるが、その結果生じる値CNTVALが丁度5に等しくな り第3図のステップ335におけるテストを満足することは起こりそうもない。
従って、ゲート期間の間にスライスレベルを横切るライン20におけるビデオデ ータの遷移は、ライン21における補助ビデオデータの存在とは無関係に、計数 値CANVALのテスト(ステップ335)を失敗させるかも知れない。
従って、ライン21においてVIDEO信号が5YNC信号よりも8μs以上遅 れている場合、第1段階の動作だけでは、補助ビデオデータを検出しRIC信号 を捜し出すため所望通りにウィンドウのタイミングを調節することはできないか も知れない。測定の結果、前述の■CRの動作により、V I DEO信号は5 YNC信号よりもライン21において10μs以上遅れることが示されている。
以下に述べるように、この状態に対応するために、第2段階が含まれている。
以上の説明を要約すると、第1段階の終りで、もしステップ335においてCN TVALのテストが失敗する(5に等しくない)ならば、以下の3つの状態が存 在し得る。V I DEO信号は5YNC信号よりも8μs以上遅れる。VID EO信号は5YNC信号よりも8μsだけ進む;またはVIDEO信号のう゛イ ン21に補助データが存在しない。これらの可能性のうちの第1(遅れ)は、第 1段階に続く第2段階で処理される。もし第2段階でCNTVAL値5が得られ なければ、第2の可能性(進み)が第3段階でテストされる。第3段階の後のC NTVAL値が正しくなければ、ステップ360において、′補助ビデオデータ が無い7という。表示がなされる。
ステップ350において変数5TAGEが増加された後、第3図のステップ32 0に戻ることにより第2段階に入る。第2段階で、VIDEO信号のタイミング は5YNC信号のタイミングよりも遅れるものと仮定される。
この状態を第4図のBに示す。第2段階で実行されるルーチンは、第1段階につ いて第3図のAと第3図のBに示すものと同じであるが、ただし、第3図のBの ステップ3206が実行される時、遅延発生器220により発生される遅延はマ イクロプロセッサ200により16μsに(第1段階におけるような8μsでは ない)設定される。その結果、RI CGATE信号のゲート期間パルスの開始 (ステップ3206および3207)並びに、DSOUT信号の遷移に応答する R I CWND信号のウィンドウパルスの発生(ステップ320 B)は、第 1段階のタイミングと比較して5YNC信号から更に8μs遅延される。第4図 のBに示すようにこの追加の遅延によりVIDEO信号は、ライン20がゲート 期間と重ならずに、5YNC信号より16μsも遅れる。従って、第2段階では 、VIDEO信号が5YNC信号よりも遅れている時、ウィンドウのタイミング を、RIC信号の5サイクルに確実にわたるよう所望通りに適合させることがで きる。
もし第2段階でCNTVAL値が5に等しくなければ(ステップ350)、ステ ップ350で変数5TAGEを増加してからステップ320に戻ることにより第 3段階に入る。第3段階で、実行された手順は第1段階および第2段階と同じで あるが、遅延発生器220で与えら1れる遅延はステップ320で0に設定され る。第4図のCは、遅延値が0ではウィンドウ期間はVIDEO信号が5YNC 信号より16μsも進んでいるタイミング状態に所望の通りに適合できることを 示している。
任意の動作段階のステップ335でCNTVAL値のテストが成功すると、ゲー ト期間信号の開始について設定された遅延(第1段階、第2段階、第3段階に対 しての遅延値はそれぞれ、8μ5116μs10μs)は、ウィンドウ期間パル スを移動させR,IC信号と正確に整合させるのに十分であることが示される。
第3図に示すルーチンで決定される遅延は、マイクロプロセッサ200で貯えら れ、RIC信号に基づきデータ・スライサ210のデータ抽出スライスレベルを 決定するために必要に応じて使用される。貯えられた遅延値は、これまで述べた タイミング確認手順を引き起こす事象が発生するまで使用される。
どの動作段階でもステップ335におけるCNTVAL値のテストが成功しなけ れば、ステップ360で“補助ビデオデータ無し”という表示がなされる。この システムは特定の用途により要求される通りに応答する。例えば、システムは待 機して、予め定められた遅延の後に、あるいはチャンネルの変更のような事象の 後に、これまで述べた手順を繰り返すこともできる。
本発明は“クローズド・キャプション・データ”に関連して説明してきたが、他 の型式の補助ビデオデータ(例えば、文字放送)にも本発明は利用できる。他の 型式のデータの場合、このシステムはある程度の変更を要することもある。例え ば、文字放送の基準では、文字放送のデータはいくつかのビデオライン(例えば 、ライン17からライン20まで)に現れる。従って、文字放送システムでは第 2図に示すライン信号は、前述したラインカウンタ以外の他の手段で発生しなけ ればならないかも知れない。その上、ライン21以外のラインにおける補助ビデ オデータは、前述したものよりも大きなタイミング誤差を水平PLL信号に対し て呈する。従って、他の型式の補助ビデオデータの場合、第3図のAと第3図の Bで示した動作段階1〜3で使用した遅延値を変更する必要がある。あるいは、 遅延値を必要に応じて追加したり削除したりするために、動作段階の数を変更す ることもできる。
ここに開示したシステムの動作は、別の補助データ型式に応じるために他の方法 で変更することもある。例えば、もし基準信号(ここで述べた実施例におけるR IC信号)の型式が変化すれば、そのデータ型式の変化に応じて正しく動作する ために、ここに開示したハードウェアあるいはソフトウェアは容易に変更するこ とができる。
この種の変更には、ここで述べた例示的RIC信号とは異なる特性(例えば、振 幅、波形、周波数)を有する基準信号に対してシステムを適合させることも含ま れる。
本発明のこれ以外の変更も当業者には明白であるかも知れない。例えば、マイク ロプロセッサ200内のソフトウェアの実行によって遂行されているものとして 前述した第3図に示す機能(例えば、制御機能)を実施するためにハードウェア も使用できる。あるいは、第2図に別々のハードウェアブロックとして示す機能 (例えば、i遅延発生、パルス発生、カウンタ)は、マイクロプロセッサ200 が遂行する動作の中へ組み入れることもできる。
これらの変更は、特許請求の範囲で定められる本発明の範囲内にあるものとする 。
88 圀8° 量 ■ レー

Claims (7)

    【特許請求の範囲】
  1. 1.ビデオ信号を処理するシステムにおいて、該ビデオ信号は該ビデオ信号の複 数の周期的水平ライン期間のうちの少なくとも1つの期間の間に生じる補助情報 成分を含んでおり、該補助情報成分は周期的に変化する振幅を有する基準成分を 含んでおり、前記システムにおける装置であって、 前記ビデオ信号に応答して、制御信号により定められる制御期間の間、前記基準 成分の前記振幅に関連した閾値レベルを澱定し、且つ前記ビデオ信号が前記閾値 レベルを超えた時に第1の値をとり、前記ビデオ信号が前記閾値レベル以下であ る時に第2の値をとる出力信号を前記装置の出力に供給する手段と、 前記制御信号のタイミングが前記基準成分のタイミングに対して調節され、前記 制御期間が前記基準成分の前記周期的に変化する振幅の実質的に整数のサイクル を含むように前記制御信号を発生する手段とを含んでいる、前記装置。
  2. 2.前記制御信号を発生する手段が、 前記ビデオ信号に応答し、前記制御期間の間に生じる前記基準成分の前記周期的 振幅の変化の計数値を供給する手段と、 前記計数値を供給する手段に結合され、前記補助情報成分を含むことが予期され る前記水平ライン期間の開始時刻を示す同期信号に応答し、前記基準成分の前記 実質的に整数サイクルが前記制御期間の間生じたことを前記計数値が示すまで前 記開始時刻に対する前記制御期間の時間関係を変更する手段とを含んでいる請求 項1記載の装置。
  3. 3.前記時間関係を変更する手段が前記計数値を評価する手段を含んでいる請求 項2記載の装置。
  4. 4.前記計数値を評価する手段が、マイクロプロセッサから成る請求項3に記載 の装置。
  5. 5.前記制御信号を発生する手段が、 開始信号に応答して始まり、前記制御期間にほぼ等しい持続期間を有するウイン ドウ期間を設定する手段と、動作可能期間の間、前記閾値レベルと交差する前記 ビデオ信号の第1の信号遷移に応答して前記開始信号を発生する手段と、 前記補助情報成分を含んでいる前記水平ライン期間の始まりを示す同期信号に応 答して、前記動作可能期間が前記水平ライン期間の開始後に可変遅延を始めるよ うに前記動作可能期間を設定する手段と、 前記ウインドウ期間が前記基準成分の前記周期的に変化する振幅の前記実質的に 整数サイクルに亘るまで前記可変遅延を変更する手段とを含んでいる、請求項1 記載の装置。
  6. 6.前記可変遅延変更手段が、 前記ビデオ信号に応答し、前記ウインドウ期間の間に生じる前記周期的振幅変化 の計数値を供給する手段と、前記計数値を評価する手段とを含んでいる、請求項 5記載の装置。
  7. 7.前記ビデオ信号は、前記補助情報成分を含むことが予期される水平ライン期 間の間、前記補助情報成分の欠如を示す傾向にあり、 前記制御信号発生手段が前記補助情報成分の前記欠如の検出に応答して第2の制 御信号を発生する、請求項1記載の装置。
JP51566693A 1992-03-11 1993-02-08 補助ビデオ・データ・デコーダ装置 Expired - Fee Related JP3289106B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US850,199 1992-03-11
US07/850,199 US5371545A (en) 1992-03-11 1992-03-11 Auxiliary video data slicer with adjustable window for detecting the run in clock
PCT/US1993/000825 WO1993018614A1 (en) 1992-03-11 1993-02-08 Auxiliary video data decoder with large phase tolerance

Publications (2)

Publication Number Publication Date
JPH07504549A true JPH07504549A (ja) 1995-05-18
JP3289106B2 JP3289106B2 (ja) 2002-06-04

Family

ID=25307533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51566693A Expired - Fee Related JP3289106B2 (ja) 1992-03-11 1993-02-08 補助ビデオ・データ・デコーダ装置

Country Status (10)

Country Link
US (1) US5371545A (ja)
EP (1) EP0630546B1 (ja)
JP (1) JP3289106B2 (ja)
KR (1) KR100314161B1 (ja)
CA (1) CA2131712C (ja)
DE (1) DE69326546T2 (ja)
MX (1) MX9301327A (ja)
SG (1) SG64915A1 (ja)
TW (1) TW242211B (ja)
WO (1) WO1993018614A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2120436T3 (es) * 1992-06-01 1998-11-01 Thomson Multimedia Sa Separador de datos auxiliares de video.
US5666167A (en) * 1992-09-15 1997-09-09 Thomson Consumer Electronics, Inc. Bias control apparatus for a data slicer in an auxiliary video information decoder
US5543852A (en) * 1994-06-02 1996-08-06 Index Systems, Inc. Apparatus and methods for avoiding loss of closed caption data when using extended data services
US5657088A (en) * 1995-12-22 1997-08-12 Cirrus Logic, Inc. System and method for extracting caption teletext information from a video signal
US5870446A (en) * 1996-03-11 1999-02-09 Adtran, Inc. Mechanism for automatically adjusting the phase of a transmission strobe clock signal to correct for misalignment of transmission clock and data signals
FR2748882B1 (fr) * 1996-05-14 1998-06-26 Thomson Multimedia Sa Procede et dispositif de correction d'erreur de synchronisation
US5838382A (en) * 1996-06-26 1998-11-17 Intel Corporation Method and apparatus for optimizing starting point for run-in clock recovery
US5953065A (en) * 1996-06-26 1999-09-14 Intel Corporation Method and apparatus for common vertical blanking interval scan line decoding
US5926491A (en) * 1996-06-26 1999-07-20 Intel Corporation Noise tolerant run-in clock recovery method and apparatus
US5812217A (en) * 1996-06-26 1998-09-22 Intel Corporation Automatically adjusting anti-ghosting filter coefficients when the coefficients exceed particular values
US6377308B1 (en) * 1996-06-26 2002-04-23 Intel Corporation Method and apparatus for line-specific decoding of VBI scan lines
US5812207A (en) * 1996-12-20 1998-09-22 Intel Corporation Method and apparatus for supporting variable oversampling ratios when decoding vertical blanking interval data
US6415439B1 (en) 1997-02-04 2002-07-02 Microsoft Corporation Protocol for a wireless control system
DE19820909A1 (de) * 1998-05-09 1999-11-25 Thomson Brandt Gmbh Datenaufbereitungseinrichtung
JP2000197016A (ja) * 1998-12-24 2000-07-14 Toshiba Ave Co Ltd データ抽出回路
US6556247B1 (en) 1999-12-30 2003-04-29 Microsoft Corporation Method and system for decoding data in the horizontal overscan portion of a video signal
US6704058B2 (en) * 1999-12-30 2004-03-09 Microsoft Corporation System and method of adaptive timing estimation for horizontal overscan data
US7150028B1 (en) 1999-12-30 2006-12-12 Microsoft Corporation Method and system for downloading, storing and displaying coupon data using the horizontal overscan portion of a video signal
US6937289B1 (en) 1999-12-30 2005-08-30 Microsoft Corporation Method and system for downloading and storing interactive device content using the horizontal overscan portion of a video signal
JP3788253B2 (ja) * 2001-03-12 2006-06-21 ソニー株式会社 データスライス回路
JP2002300542A (ja) * 2001-04-03 2002-10-11 Mitsubishi Electric Corp データスライサ回路
US7061995B2 (en) * 2001-10-31 2006-06-13 Intel Corporation Apparatus and method to generate an adaptive slicer threshold for binary data
JP4109004B2 (ja) * 2002-04-01 2008-06-25 松下電器産業株式会社 データ信号抜き取り装置
EP1414240A1 (en) * 2002-10-24 2004-04-28 Sony International (Europe) GmbH Method and means for detecting video lines containing additional information
US7317489B2 (en) * 2004-01-09 2008-01-08 Analog Devices, Inc Teletext data detection by data content based synchronization and error reduction
TWI320661B (en) * 2006-09-22 2010-02-11 Mstar Semiconductor Inc Apparatus and method for detecting vertical blanking interval signals
TWI384864B (zh) * 2009-11-23 2013-02-01 Sunplus Technology Co Ltd 時序區間設定裝置
US8340239B2 (en) * 2010-01-04 2012-12-25 Himax Media Solutions, Inc. Decoder and method for adaptively generating a clock window
EP2357816B1 (en) 2010-01-08 2012-09-19 Himax Media Solutions, Inc. Decoder and method for adaptively generating a clock window
CN102131061B (zh) * 2010-01-20 2013-12-04 承景科技股份有限公司 调适产生时钟窗口的方法及译码器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1523307A (en) * 1975-12-09 1978-08-31 Aston Electronic Dev Data slicing apparatus and method
US4222073A (en) * 1977-10-19 1980-09-09 Matsushita Electric Industrial Co., Ltd. Multiplexed information signal receiving system
NL7902093A (nl) * 1979-03-16 1980-09-18 Koninkl Philips Electronics Nv Zelfinstellend filter met een vertragingsschakeling.
FR2462073A1 (fr) * 1979-07-17 1981-02-06 Thomson Csf Procede et dispositif pour l'extraction de donnees numeriques en presence de bruit et de distorsions
JPS56169974A (en) * 1980-06-02 1981-12-26 Hitachi Ltd Receiver for multiplex information signal
JPS598485A (ja) * 1982-07-05 1984-01-17 Matsushita Electric Ind Co Ltd 文字多重放送受信機
US4638358A (en) * 1982-07-19 1987-01-20 Matsushita Electric Industrial Co., Ltd. Sampling clock reproducing circuit
FR2565448B1 (fr) * 1984-06-04 1986-10-10 France Etat Procede et dispositif d'extraction de synchronisation pour systeme de diffusion a multiplexage temporel de signaux numeriques et analogiques
JPS6248940A (ja) * 1985-08-27 1987-03-03 Hitachi Ltd エンジン制御装置
JPS62154986A (ja) * 1985-12-27 1987-07-09 Toshiba Corp スライス装置
US4786985A (en) * 1986-08-21 1988-11-22 Ampex Corporation Method and apparatus for extracting binary signals included in vertical blanking intervals of video signals
FR2608873B1 (fr) * 1986-12-23 1989-03-24 Radiotechnique Compelec Dispositif de reception de donnees numeriques comportant un circuit de reconnaissance de debut de paquet
DE3729235A1 (de) * 1987-09-02 1989-03-16 Ant Nachrichtentech Verfahren zum wiedergewinnen von binaerinformationen aus einem stoerbehafteten basisbandsignal sowie anordnung
FR2651632B1 (fr) * 1989-09-06 1994-06-03 Tonna Electronique Procede et dispositif d'alignement de signaux video et de detection de presence de donnees numeriques recurrentes dans un signal video.
FR2652697A1 (fr) * 1989-10-03 1991-04-05 Sgs Thomson Microelectronics Extracteur de donnees numeriques dans un signal video.
US5223930A (en) * 1991-10-18 1993-06-29 Zenith Electronics Corporation Data recovery system using dot clock counting

Also Published As

Publication number Publication date
US5371545A (en) 1994-12-06
KR100314161B1 (ko) 2001-12-28
EP0630546B1 (en) 1999-09-22
EP0630546A1 (en) 1994-12-28
SG64915A1 (en) 1999-05-25
DE69326546D1 (de) 1999-10-28
WO1993018614A1 (en) 1993-09-16
DE69326546T2 (de) 2000-01-05
KR950700665A (ko) 1995-01-16
CA2131712A1 (en) 1993-09-16
TW242211B (ja) 1995-03-11
CA2131712C (en) 2003-07-15
MX9301327A (es) 1993-10-01
JP3289106B2 (ja) 2002-06-04

Similar Documents

Publication Publication Date Title
JPH07504549A (ja) 補助ビデオ・データ・デコーダ装置
US5517249A (en) Auxiliary video data slicer with adaptive slicing level capability
JP3362850B2 (ja) 補助ビデオ・データ・スライサ
US5463423A (en) Auxiliary video data detector and data slicer
JPS5824284A (ja) マイクロプロセッサのタイミングをビデオ信号に合せる装置
US5223930A (en) Data recovery system using dot clock counting
GB2140240A (en) Generating timing pulses such as television horizontal and vertical synchronising pulses
JP3092938B2 (ja) 画像表示装置用ディジタル同期回路
JPH1013796A (ja) 文字多重データサンプリング回路
EP0756799A1 (en) Device for deriving a clock signal from a synchronizing signal and a video recorder provided with the device
JP2001509986A (ja) ディジタル同期信号分離器
JP3603962B2 (ja) ビデオ信号中の情報検出装置
EP0592518B1 (en) Horizontal line counter insensitive to large phase shifts of video
KR100220768B1 (ko) 동기신호 디텍터
CN1033127C (zh) 提高水平时间计数精确度的视频信号处理设备
US5784121A (en) Vertical synchronisation signal detector
JP4206783B2 (ja) 同期分離回路
JP3319189B2 (ja) 走査線番号カウント回路
JP3279140B2 (ja) 水平同期信号保護装置
JP2997013B2 (ja) 垂直同期再生回路
JPH0414541B2 (ja)
JPH09289597A (ja) Tv信号検出回路
JPS5936470B2 (ja) 垂直基準パルス発生回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090322

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110322

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees