KR910005746B1 - 스테이션 검출회로 - Google Patents

스테이션 검출회로 Download PDF

Info

Publication number
KR910005746B1
KR910005746B1 KR1019870015622A KR870015622A KR910005746B1 KR 910005746 B1 KR910005746 B1 KR 910005746B1 KR 1019870015622 A KR1019870015622 A KR 1019870015622A KR 870015622 A KR870015622 A KR 870015622A KR 910005746 B1 KR910005746 B1 KR 910005746B1
Authority
KR
South Korea
Prior art keywords
signal
horizontal
output
synch
synchronous
Prior art date
Application number
KR1019870015622A
Other languages
English (en)
Other versions
KR890011381A (ko
Inventor
심순선
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019870015622A priority Critical patent/KR910005746B1/ko
Publication of KR890011381A publication Critical patent/KR890011381A/ko
Application granted granted Critical
Publication of KR910005746B1 publication Critical patent/KR910005746B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/05Synchronising circuits with arrangements for extending range of synchronisation, e.g. by using switching between several time constants

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Circuits Of Receivers In General (AREA)
  • Synchronizing For Television (AREA)

Abstract

내용 없음.

Description

스테이션 검출회로
도면은 본 발명의 실시예에 따른 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 수평동기분리부 2 : 자동주파수제어부
3 : 수평동기발생부 4 : 동기정형부
5 : 낸드게이트 6 : 저역통과필터
7 : 마이크로컴퓨터 8 : 비데오처리부
9 : RF 모듈레이터
본 발명은 TV, VTR 등 TV 방송관련 민생용 전자기기의 영상신호를 판별하는 스테이션 검출(Station Detection)회로에 관한 것이다.
종래에는 영상신호를 판별하기 위하여 수직동기신호를 이용하였기 때문에 약전계 지역에서 영상신호의 검출이 어려웠을 뿐만 아니라, VTR 등에서는 플레이시 동기신호반별을 용이하게 하기 위해서 채널 선국, 채널 메모리 및 채널 서어치 기능을 동작하지 않게 해야하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해소하기 위하여 발명된 것으로, 약전계 지역에서 영상판별감도를 높일 수 있고, VTR 등에서 플레이 및 스톱 동작등에서 채널 선국, 채널 메모리 및 채널 서어지 기능을 수행할 수 있는 스테이션 검출회로를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 튜너에서 출력되는 비데오신호에서 수평동기신호를 분리하는 수평동기분리부와, 상기 수평동기분리부에서 분리된 수평동기신호를 트리거하는 자동주파수제어부와, 기준수평동기신호를 발생하는 수평동기발생부와, 상기 수평동기발생부에서 출력되는 수평동기신호를 미분하여 비데오신호의 주파수와 동일하게 하는 동기정형부와, 상기 동기정형부의 출력신호 및 상기 수평동기분리부의 출력신호를 논리연산하는 낸드게이트와, 상기의 낸드게이트의 출력신호를 논리레벨전압으로 변환하는 저역통과필터와, 상기 저역통과필터의 출력신호에 따라 채널 선국, 채널 메모리 및 채널 서어치 기능을 수행하는 마이크로 컴퓨터로 구성되어, 노이즈가 많은 지역에서는 기준 수평동기신호발생기를 두어 영상신호에서 분리된 수평동기신호와 비교하므로서 노이즈가 많은 지역에서는 노이즈와 수평동기를 정확히 판별하며 노이즈에 대한 보호를 향상시킬 수 있고, VCR 등에서 별도의 동기판별회로를 두어 플레이 및 스톱 동작등에서 채널 선국, 채널 메모리 및 채널 서어치 기능을 수행할 수 있는 특징이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다..
도면은 본 발명의 회로도이다. 이에 도시된 바와 같이 튜너의 디모듈레이터로부터 출력되는 비데오신호로부터 수평동기를 분리하기 위한 동기분리회로(1)와, 이 동기분리회로(1)에서 분리된 수평동기를 자동주파수제어부(Automatic Frequency Control, AFC)(2) 및 낸드케이트(5)의 일측입력단자에 인가하며, 자동주파수제어부(2)의 출력을 주파수(fH)가 가변저항(VR1)과 콘덴서(C1)에 의해 조정되는 수평동기발생부(3)에 인가함과 아울러 수평동기발생부(3)에서 발생된 기준 수평동기신호가 AFC 회로(2)에 다시 인가되도록 연결된다. 그리고 상기 수평동기발생부(3)의 출력은 동기정형부(4)에 의해 완전한 수평동기가 되어 낸드게이트(5)의 다른 입력단자에 인가되고, 상기 낸드게이트(5)의 출력신호는 저역통과필터(6)를 통해 마이크로 컴퓨터(7)에 인가되도록 연결된다.
여기서, 마이크로 컴퓨터(7)의 액티브(Active) 입력상태가 로우이면 저역통과필터(6)로만 구성하고, 액티브 입력상태가 하이이면 저역통과필터(6)의 뒷단에 인버어터를 연결하여 구성할 수도 있다.
상기 동기정형부(4)의 상세한 구성은 수평동기발생부(3)의 출력을 콘덴서(C1)에 연결하고, 콘덴서(C1)를 가변저항(VR1), 다이오드(D1) 및 저항(R2)에 각각 연결하며, 저항(R2)을 저항(R3) 및 인버어터(Q1)의 입력에 각각 연결하고, 인버어터(Q1)의 출력을 저항(R5) 및 인버어터(Q2)의 입력에 각각 연결하며, 인버어터(Q2)의 출력을 저항(R7) 및 낸드게이트(5)의 다른 입력단자에 연결하여, 상기 수평동기발생부(3)의 출력을 콘덴서(C2)와 가변저항(VR2)으로 구성된 미분회로와, 수평동기파형의 네가티브 부분을 클램핑하기 위한 다이오드(D1)와, 이중으로 연결된 인버어터(Q1,Q2)로 구성된다. 도면의 미설명부호중 8은 비데오처리부이고 9는 RF 모듈레이터이다.
이와 같이 구성된 본 발명의 동작을 도면을 참조하여 설명한다.
튜너의 디모듈레이터(Demodulator)로부터 입력되는 비데오신호는 수평동기분리회로(1)와 비데오처리부(8)에 인가된다.
비데오신호가 수평동기분리부(1)에 인가되면 수평동기가 분리되어 낸드게이트(5)의 일측입력단자와 AFC(2)에 입력되고, AFC(2)에 입력된 수평동기는 AFC(2)를 트리거시킨다.
수평동기발생부(3)에서 발생되는 수평동기신호는 동기정형부(4)에 인가되어 콘덴서(C2)와 가변저항(VR2)에 의해 미분되고, 점(A)에서의 하이레벨 펄스는 인버터용 트랜지스터(Q1)를 온시키므로서 하이펄스는 반전되며, 인버터용 트랜지스터(Q2)를 통해 다시 반전되므로 완전한 수평동기가 된다.
동기정형부(4)에서 인가된 완전한 수평동기신호와 비데오신호에서 수평동기분리부(1)를 통해 분리된 수평동기신호가 낸드게이트(5)에 인가되어 동기가 있을 때 로우레벨신호를 출력하므로 저역통과필터(6)의 출력단에는 로우상태가 유지된다.
따라서, 로우레벨신호가 마이크로 컴퓨터(7)에 인가되면 마이크로 컴퓨터(7)는 이 상태를 판정하여 프로그램되어 있는 정보신호에 따라 채널 선국, 채널 메모리, 채널 서어치 기능을 수행하게 된다.
이때 수평동기발생부(3)에서 발생되는 기준 주파수는 가변저항(VR1)에 의해 조정되며, 수평동기발생부(3)에서 출력되는 수평동기가 콘덴서(C2)와 가변저항(VR2)에 의해서 미분될 때 기울기는 가변저항(VR2)에 의해 조정되어 비데오신호의 주기(Duration)와 동일하게 한다.
본 발명에 따르면 수평동기신호를 사용하므로서 약전계 지역에서도 영상신호검출 감도를 높일 수 있고, 별도의 수평동기신호와 비데오신호에서 분리된 수평동기를 비교판정함으로써 노이즈가 많은 지역에서도 정확하게 수신상태를 판별할 수 있으며, VTR등에서도 별도의 동기검출회로를 사용함으로써 녹화모드를 제외한 모든 모드에서 검출기능을 갖을 수 있다.

Claims (2)

  1. 튜너에서 출력되는 비데오신호에서 수평동기신호를 분리하는 수평동기분리부(1)와, 상기 수평동기분리부(1)에서 분리된 수평동기신호를 트리거하는 자동주파수제어부(2)와, 기준 수평동기신호를 발생하는 수평동기발생부(3)와, 상기 수평동기발생부(3)에서 출력되는 수평동기신호를 미분하여 비데오신호의 주기와 동일한 신호를 발생하는 동기정형부(4)와, 상기 동기정형부(4)의 출력신호 및 상기 수평동기분리부(1)의 출력신호를 논리연산하는 낸드게이트(5)와, 상기의 낸드게이트(5)의 출력신호를 논리레벨전압으로 변환하는 저역통과필터(6)와, 상기 저역통과필터(6)의 출력신호에 따라 채널 메모리 및 채널 서어치 기능을 수행하는 마이크로 컴퓨터(7)로 구성되는 것을 특징으로 하는 스테이션 검출회로.
  2. 제1항에 있어서, 동기정형부는 콘덴서(C2) 및 가변저항(VR2)으로 이루어진 미분회로와, 클램핑용 다이오드(D1)와, 인버터(Q1)(Q2)를 이단접속하여 구성되는 것을 특징으로 하는 스테이션 검출회로.
KR1019870015622A 1987-12-31 1987-12-31 스테이션 검출회로 KR910005746B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870015622A KR910005746B1 (ko) 1987-12-31 1987-12-31 스테이션 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870015622A KR910005746B1 (ko) 1987-12-31 1987-12-31 스테이션 검출회로

Publications (2)

Publication Number Publication Date
KR890011381A KR890011381A (ko) 1989-08-14
KR910005746B1 true KR910005746B1 (ko) 1991-08-02

Family

ID=19267880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870015622A KR910005746B1 (ko) 1987-12-31 1987-12-31 스테이션 검출회로

Country Status (1)

Country Link
KR (1) KR910005746B1 (ko)

Also Published As

Publication number Publication date
KR890011381A (ko) 1989-08-14

Similar Documents

Publication Publication Date Title
US4894719A (en) Synchronizing signal automatic selecting circuit
US4942472A (en) Detection circuit for a video tape recorder signal
KR910005746B1 (ko) 스테이션 검출회로
US5467140A (en) Vertical synchronous signal separation apparatus
KR820001003B1 (ko) 자동이득제어 개폐신호회로
US4999707A (en) Synchronizing signal separating circuit separating synchronizing signal from a composite video signal
US4812907A (en) Sync pulse separator system
KR940002753Y1 (ko) 녹화제어회로
JPS61172494A (ja) バ−ストゲ−ト・パルス発生器
US5175620A (en) Synchronism detecting circuit utilizing pulse width
EP0059379A2 (en) Noise detecting circuit and television receiver employing the same
CA2013532C (en) Synchronizing signal separating circuit
EP0116424B1 (en) Television receivers
US3746786A (en) Noise detecting circuit for television receivers and the like
CA1208760A (en) Vertical interval data blanker
CA1171911A (en) Signal detector circuit
KR890005751Y1 (ko) 영상 신호 출력 제어회로
JP3252968B2 (ja) 垂直同期分離回路
JPH0510463Y2 (ko)
KR890003754B1 (ko) 신호 무입력시 자동 정지회로
JP3019315B2 (ja) Afcロック判別回路
KR910003610Y1 (ko) Vtr의 pal/secam테이프 자동판별 및 제어시스템
GB2238443A (en) Video synchronising signal detection
JPS62250773A (ja) 一致回路
KR910004442Y1 (ko) 브이티알의 무신호 입력시 일시정지 모우드수행회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020726

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee