JPS587725Y2 - パルス遅延回路 - Google Patents

Description

【考案の詳細な説明】 この考案は特にパルス幅の短かいパルスを遅延するパル
ス遅延回路に関する。

従来、パルスを所定時間遅延するパルス遅延回路として
たとえば第１図に示すような回路が知られている。

この回路は、たとえば第２図ａのようなパルスが入力端
子１に印加されると、増幅器２と抵抗３とを通してコン
デンサ４に充電され、このコンデンサ４のｔ位が増幅器
５のスレッショールドレベルを越えると、増幅器５の出
力端つまり出力端子６に第２図すのような出力（遅延パ
ルス）が出力されるもので゛ある。

しかしながら、上記した従来の遅延回路では特にパルス
幅の短かいパルスを長時間遅延させることができないと
いう欠点がある。

すなわち、遅延時間ｔｄを長くする場合、抵抗３および
コンデンサ４の各値を大きくする必要があるが、両者ま
たはいずれか一方を大きくすると、コンデンサ４の電位
が増増器５のスレッショールドレベルを越える前に入力
パルスが無くなるため出力が出なくなってしまうのであ
る。

この考案は上記事情に鑑みてなされたもので、その目的
とするところは、簡単な回路で特にパルス幅の短かいパ
ルスを長時間遅延することが可能なパルス遅延回路を提
供しようとするものである。

以下、この考案の一実施例について図面を参照して説明
する。

第３図において、入力パルスが印加される入力端子１１
は増幅器１２の入力端に接続され、この増幅器１２の出
力端は図示極性のダイオード１３を介して第１コンデン
サ１４の一端に接続され、この第１コンデンサ１４の他
端は接地される。

上記ダイオード１３と第１コンデンサ１４と接続点は抵
抗１５を介して第２コンデンンサ１６の一端に接続され
、この第２コンデンサ１６の他端は接地される。

また、上記第２コンデンサ１６には抵抗１７が並列に接
続される。

しかして上記抵抗１５と第２コンテ゛ンサ１６の接続点
はスイッチ回路たとえば増幅器１８の入力端に接続され
、この増幅器１８の出力端は出力端子１９に接続される
。

次に、上記のような構成において動作を説明する。

たとえば゛、第２図ａのようなパルスが入力端子１１に
印加されると、増幅器１２とダイオード１３とを通して
第１コンテ゛ンサ１４を急速に略電源電圧まで充電する
。

このとき、入力パルスが除かれても、第１コンデンサ１
４の充電電荷はダイオード１３により増幅器１２を通し
ての放電を阻止されるので、第１コンデンサ１４の充電
電荷は抵抗１５を通して第２コンデンサ１６を充電する
。

これにより、第２コンテ゛ンサ１６の電位は増幅器１８
のスレッショールドレベルより高くなり、その出力端つ
まり出力端子１９に第２図すのような遅延パルスが出力
される。

この場合、人力パルスの幅が短かくても、第１コンデン
サ１４が充電されれば遅延時間ｔｄを充分延ばすことが
できる。

以上詳述したようにこの考案によれば、第１コンデンサ
を入力パルスに応じて急速に充電しこの第１コンデ゛ン
サに充電された電荷により抵抗を介して第２コンテ゛ン
サを充電し、この第２コンテ゛ン力に充電された電荷に
応じてスイッチ回路をスイッチングさせることにより、
このスイッチ回路の出力から上記入力パルスに対する遅
延パルスを得るようにしたので、きわめて簡単な回路で
特にパルス幅の短かいパルスを長時間遅延することが可
能なパルス遅延回路を提供できる。

【図面の簡単な説明】

第１図は従来のパルス遅延回路を示す構成国、第２図ａ
、ｌ）は人力パルスおよびそれに対する遅延パルスの波
形図、第３図はこの考案の一実施例を示す構成国である
。 １１・・・・・・入力端子、１２・・・・・・増幅器、
１３・・・・・・ダイオード、１４・・・・・・第１コ
ンテ゛ンサ、１５・・・・・・抵抗、１６・・・・・・
第２コンテ゛ンサ、１８・・・・・・スイッチ回路、１
９・・・・・・出力端子。

Claims (1)

【実用新案登録請求の範囲】
1. 入力パルスがダイオードを介して供給されその人力パル
   スによって急速に充電される第１コンテ゛ンサと、この
   第１コンテ゛ンサに充電された電荷により抵抗を介して
   充電される第２コンデンサと、この第２コンデンサに並
   列接続される抵抗と、前記第２コンデンサに充電された
   電荷に応じてスイッチング作動するスイッチ回路とを具
   備し、前記スイッチ回路の出力から前記入力パルスに対
   する遅延パルスを得るようにしたことを特徴とするパル
   ス遅延回路。