JP2513285B2 - サンプリングパルス発生回路 - Google Patents
サンプリングパルス発生回路Info
- Publication number
- JP2513285B2 JP2513285B2 JP63265396A JP26539688A JP2513285B2 JP 2513285 B2 JP2513285 B2 JP 2513285B2 JP 63265396 A JP63265396 A JP 63265396A JP 26539688 A JP26539688 A JP 26539688A JP 2513285 B2 JP2513285 B2 JP 2513285B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- resistor
- sampling pulse
- input
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサンプリングパルス発生回路の改良に関す
る。
る。
従来、この種の回路は第３図に示すようにNORゲート
等を用いて抵抗11とコンデンサ12による遅延を利用して
サンプリングパルスを発生させていた。
等を用いて抵抗11とコンデンサ12による遅延を利用して
サンプリングパルスを発生させていた。
この回路動作を各部の波形を示した第４図を用いて説
明する。まず、パルス入力端子１に入力されたパルスＥ
がNORゲート８により反転してＦとなり、これが抵抗11
とコンデンサ12により遅延されてＧとなる。Ｇの波形が
NORゲート９のスレッショールドレベルVTを横切るとき
にNORゲート９は出力が変化し、Ｈの波形を出力する。
次に波形ＨとＦをNORゲート10に入力し、サンプリング
パルスＩが出力端子７より出力される。
明する。まず、パルス入力端子１に入力されたパルスＥ
がNORゲート８により反転してＦとなり、これが抵抗11
とコンデンサ12により遅延されてＧとなる。Ｇの波形が
NORゲート９のスレッショールドレベルVTを横切るとき
にNORゲート９は出力が変化し、Ｈの波形を出力する。
次に波形ＨとＦをNORゲート10に入力し、サンプリング
パルスＩが出力端子７より出力される。
上述した従来の回路ではNORゲートのスレッショール
ドレベルVTのバラツキがそのままパルス巾のバラツキに
なってしまうため、パルス巾が安定しないという欠点が
ある。
ドレベルVTのバラツキがそのままパルス巾のバラツキに
なってしまうため、パルス巾が安定しないという欠点が
ある。
また、この構成でサンプリングパルスＩの巾を変えよ
うとすると、NORゲートのVTが一定であるため、抵抗11
を外付ボリュームとするしかない。この構成ではIC化の
際に２つの端子を余分に必用とする。
うとすると、NORゲートのVTが一定であるため、抵抗11
を外付ボリュームとするしかない。この構成ではIC化の
際に２つの端子を余分に必用とする。
本発明のサンプリングパルス発生回路は比較器と入力
パルスを分圧する抵抗と、前記入力パルスを遅延させる
抵抗とコンデンサを有している。
パルスを分圧する抵抗と、前記入力パルスを遅延させる
抵抗とコンデンサを有している。
さらに、本発明では、入力パルスをインピーダンス変
換素子を介して入力し、同素子と基準点間に可変インピ
ーダンス素子を設けている。
換素子を介して入力し、同素子と基準点間に可変インピ
ーダンス素子を設けている。
このように、本発明では比較器により入力パルスを抵
抗分割した波形と抵抗とコンデンサにより遅延させた波
形を比較してサンプリングパルスを発生させており、さ
らに、可変インピーダンスによってパルス巾を制御して
いる。
抗分割した波形と抵抗とコンデンサにより遅延させた波
形を比較してサンプリングパルスを発生させており、さ
らに、可変インピーダンスによってパルス巾を制御して
いる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一参考例のサンプリングパルス発生
回路の回路図である。１はパルス入力端子、２と３は入
力パルスを遅延させるための抵抗とコンデンサ、４と５
は入力パルスを分圧するための抵抗、６は比較器、７は
出力端子である。
回路の回路図である。１はパルス入力端子、２と３は入
力パルスを遅延させるための抵抗とコンデンサ、４と５
は入力パルスを分圧するための抵抗、６は比較器、７は
出力端子である。
この動作を第２図の各部の波形を用いて説明する。入
力端子１に入力されたパルスＡは抵抗4,5により分圧さ
れて波形Ｃとなり、この波形Ｃと抵抗２とコンデンサ３
により遅延された波形Ｂとが比較器６により引き算さ
れ、サンプリングパルスＤが出力端子７より出力され
る。
力端子１に入力されたパルスＡは抵抗4,5により分圧さ
れて波形Ｃとなり、この波形Ｃと抵抗２とコンデンサ３
により遅延された波形Ｂとが比較器６により引き算さ
れ、サンプリングパルスＤが出力端子７より出力され
る。
したがって、抵抗とコンデンサのバラツキ以外はパル
ス巾の変動はなくなり、安定したサンプリングパルスを
発生することができる。
ス巾の変動はなくなり、安定したサンプリングパルスを
発生することができる。
第５図は本発明の一実施例を示す。21はパルス入力端
子、22はインピーダンス変換のための抵抗、23はコンデ
ンサ25の放電時間を変化させるボリウム、24はコンデン
サ25の充電時間を決める抵抗、26,27は分圧用の抵抗、2
8は比較器、29は出力端子である。この動作を各部の波
形を示した第６図により説明する。入力端子21に入力さ
れたパルスＡが抵抗22,26,27で分圧されて波形Ｃとな
る。一方、パルスＡは抵抗22とコンデンサ25により遅延
されて波形Ｂとなる。これらが比較器28により引き算さ
れてサンプリングパルスＤが出力端子28より出力され
る。
子、22はインピーダンス変換のための抵抗、23はコンデ
ンサ25の放電時間を変化させるボリウム、24はコンデン
サ25の充電時間を決める抵抗、26,27は分圧用の抵抗、2
8は比較器、29は出力端子である。この動作を各部の波
形を示した第６図により説明する。入力端子21に入力さ
れたパルスＡが抵抗22,26,27で分圧されて波形Ｃとな
る。一方、パルスＡは抵抗22とコンデンサ25により遅延
されて波形Ｂとなる。これらが比較器28により引き算さ
れてサンプリングパルスＤが出力端子28より出力され
る。
ここでコンデンサ25が放電する場合の等価抵抗RDCは RDC＝R3＋R1R2（R4＋R5） となるため、ボリウム23を変化させれば、コンデンサ25
の放電時間が変化し、第６図に示すＢの波形の充電開始
時の電位ｖを変化させられるため、サンプリングパルス
Ｄの幅を容易に変化させることができる。また、第６図
の回路を集積回路化した場合も抵抗22とボリウム23の接
点を外部端子に出し、抵抗22とボリウム23を外付けにす
れば安定にしかも容易にパルス巾を可変できるサンプリ
ングパルス発生回路が構成できる。
の放電時間が変化し、第６図に示すＢの波形の充電開始
時の電位ｖを変化させられるため、サンプリングパルス
Ｄの幅を容易に変化させることができる。また、第６図
の回路を集積回路化した場合も抵抗22とボリウム23の接
点を外部端子に出し、抵抗22とボリウム23を外付けにす
れば安定にしかも容易にパルス巾を可変できるサンプリ
ングパルス発生回路が構成できる。
以上説明したように本発明は比較器により入力パルス
の分圧波形と、遅延させた波形とを引き算することでサ
ンプリングパルスを発生しており、さらに入力パルスの
インピーダンスを高くしてボリウムで遅延用コンデンサ
の放電時間を変化させることでパルス巾の調整をしてい
るため、安定なパルス巾であって容易にパルス巾を可変
できる安定なサンプリングパルスを発生できる効果があ
る。
の分圧波形と、遅延させた波形とを引き算することでサ
ンプリングパルスを発生しており、さらに入力パルスの
インピーダンスを高くしてボリウムで遅延用コンデンサ
の放電時間を変化させることでパルス巾の調整をしてい
るため、安定なパルス巾であって容易にパルス巾を可変
できる安定なサンプリングパルスを発生できる効果があ
る。
第１図は本発明の一参考例の回路図、第２図は第１図の
動作波形図、第３図は従来のサンプリングパルス発生回
路図、第４図は第３図の動作波形図、第５図は本発明の
他の実施例の回路図、第６図は第５図の動作波形図であ
る。
動作波形図、第３図は従来のサンプリングパルス発生回
路図、第４図は第３図の動作波形図、第５図は本発明の
他の実施例の回路図、第６図は第５図の動作波形図であ
る。
Claims (1)
- 【請求項１】入力されたパルス信号に同期して所望のパ
ルス巾のサンプリングパルスを発生する回路において、
前記入力パルスのインピーダンス変換装置を有し、前記
インピーダンス変換装置の出力に第１、第２の抵抗と可
変インピーダンス素子が接続され、前記第２の抵抗の他
端は第３の抵抗と比較器の入力端子に接続され、前記第
１の抵抗の他端はコンデンサと前記比較器のもう一方の
入力端子に接続され、前記可変インピーダンス素子、コ
ンデンサと第３の抵抗の他端は基準点に接続されている
ことを特徴とするサンプリングパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63265396A JP2513285B2 (ja) | 1988-10-20 | 1988-10-20 | サンプリングパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63265396A JP2513285B2 (ja) | 1988-10-20 | 1988-10-20 | サンプリングパルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02112315A JPH02112315A (ja) | 1990-04-25 |
| JP2513285B2 true JP2513285B2 (ja) | 1996-07-03 |
Family
ID=17416587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63265396A Expired - Lifetime JP2513285B2 (ja) | 1988-10-20 | 1988-10-20 | サンプリングパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2513285B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5337566Y2 (ja) * | 1974-02-26 | 1978-09-12 | ||
| JPS5338949U (ja) * | 1976-09-08 | 1978-04-05 | ||
| JPS57163836U (ja) * | 1981-04-09 | 1982-10-15 | ||
| JPS6054515A (ja) * | 1983-09-05 | 1985-03-29 | Hitachi Ltd | 遅延回路 |
-
1988
- 1988-10-20 JP JP63265396A patent/JP2513285B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02112315A (ja) | 1990-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102405B2 (en) | Pulse-width modulation circuit and switching amplifier using the same | |
| EP0089158B1 (en) | Clock controlled dual slope voltage to frequency converter | |
| US4775841A (en) | Voltage to frequency conversion circuit with a pulse width to period ratio proportional to input voltage | |
| JP2513285B2 (ja) | サンプリングパルス発生回路 | |
| JPH0410807A (ja) | クロック信号発生回路 | |
| JP3606959B2 (ja) | デューティ比可変のパルス信号発生回路 | |
| SU739557A1 (ru) | Устройство дл возведени в степень | |
| SU1413700A1 (ru) | Генератор | |
| JPS587725Y2 (ja) | パルス遅延回路 | |
| JPH0114729B2 (ja) | ||
| JPH0212752Y2 (ja) | ||
| RU1772877C (ru) | Преобразователь напр жени с защитой от асимметрии | |
| JPH0728736Y2 (ja) | 電圧−周波数変換回路 | |
| JPH0582775B2 (ja) | ||
| JPS5814095B2 (ja) | 波形整形回路 | |
| JPH07202702A (ja) | ディジタル−アナログ変換回路 | |
| KR900000669Y1 (ko) | 순차 타이머회로 | |
| JPS63275219A (ja) | 逓倍回路 | |
| JPS63236409A (ja) | 遅延時間制御回路 | |
| JP2685831B2 (ja) | 可変周波数パルス発振器 | |
| SU949812A1 (ru) | Преобразователь аналоговых сигналов во временной интервал | |
| JP2000278097A5 (ja) | ||
| JPS61164322A (ja) | パルス位相シフト回路 | |
| JPH0821835B2 (ja) | 電圧制御発振回路 | |
| JPS6399611A (ja) | のこぎり波発生回路 |