JPH05226981A - 可変長高精度パルス発生器 - Google Patents
可変長高精度パルス発生器Info
- Publication number
- JPH05226981A JPH05226981A JP3058157A JP5815791A JPH05226981A JP H05226981 A JPH05226981 A JP H05226981A JP 3058157 A JP3058157 A JP 3058157A JP 5815791 A JP5815791 A JP 5815791A JP H05226981 A JPH05226981 A JP H05226981A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- voltage
- constant current
- variable
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000004044 response Effects 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【目的】 可変でありながら高精度のパルスを発生する
パルス発生器を提供する。 【構成】 複数の異なる値の定電流を発生する定電流源
（１４）と、蓄えられた電荷に対応した電圧を出力する
電荷蓄積手段（１８）と、入力信号に応じて切り換わる
とともに、前記定電流源によるランプ電圧発生のための
前記電荷蓄積手段への充電時間制御するゲート手段（２
０）と、前記ランプ電圧について第１のレベルを検出す
る第１の比較器（２６）と、前記ランプ電圧について第
２のレベルを検出する第２の比較器（２８）と、前記第
１、第２の比較器によって前記第１、第２のレベルが検
出される間であって前記入力信号が存在する間におい
て、出力パルスを発生する論理手段（３０）とを具備す
る。
パルス発生器を提供する。 【構成】 複数の異なる値の定電流を発生する定電流源
（１４）と、蓄えられた電荷に対応した電圧を出力する
電荷蓄積手段（１８）と、入力信号に応じて切り換わる
とともに、前記定電流源によるランプ電圧発生のための
前記電荷蓄積手段への充電時間制御するゲート手段（２
０）と、前記ランプ電圧について第１のレベルを検出す
る第１の比較器（２６）と、前記ランプ電圧について第
２のレベルを検出する第２の比較器（２８）と、前記第
１、第２の比較器によって前記第１、第２のレベルが検
出される間であって前記入力信号が存在する間におい
て、出力パルスを発生する論理手段（３０）とを具備す
る。
Description
【０００１】
【産業上の利用分野】この発明は、可変長高精度パルス
発生器に係り、詳しくは、そのパルス期間が定電流源か
ら得られるランプ電圧の関数であることを特徴する可変
長高精度パルス発生器に関する。
発生器に係り、詳しくは、そのパルス期間が定電流源か
ら得られるランプ電圧の関数であることを特徴する可変
長高精度パルス発生器に関する。
【０００２】
【従来の技術】画像処理システムにおけるＡ／Ｄ変換の
ような高速処理においては、６ｎｓ程度の小さな積分用
ウインドウを得ることが要求される。このような高速Ａ
／Ｄ変換処理は、電圧電流変換スイッチングシステムと
題され、本出願と同時に提出された継続中の出願に示さ
れている。この継続中の出願は、リチャード Ｈ マッ
クモロー ジュニア（Richard H.McMorrw Jr）およびハ
ンス ウイーダン（HansWeedon）によって発明され、本
出願と同じ承継人に承継されている。
ような高速処理においては、６ｎｓ程度の小さな積分用
ウインドウを得ることが要求される。このような高速Ａ
／Ｄ変換処理は、電圧電流変換スイッチングシステムと
題され、本出願と同時に提出された継続中の出願に示さ
れている。この継続中の出願は、リチャード Ｈ マッ
クモロー ジュニア（Richard H.McMorrw Jr）およびハ
ンス ウイーダン（HansWeedon）によって発明され、本
出願と同じ承継人に承継されている。
【０００３】上述の様な適用においては、ある短い時間
（１秒まで）を超える継続期間において、Ａ／Ｄコンバ
ータのビット数に対応した精度でウインドウが一定であ
ることが必要である。例えば、１０ビットのＡ／Ｄコン
バータにおいては、１秒あるいはそれ以下の時間のウイ
ンドウの継続期間は、１０００分の１の精度で安定する
ことが必要である。したがって、６ｎｓのウインドウに
おける許容誤差は、６ｐｓあるいはそれ以下である。現
在においては、この程度の精度は適当な長さの無終端
（無反射）ディレイラインケーブルを用いるパルス反射
技術によって達成されている。
（１秒まで）を超える継続期間において、Ａ／Ｄコンバ
ータのビット数に対応した精度でウインドウが一定であ
ることが必要である。例えば、１０ビットのＡ／Ｄコン
バータにおいては、１秒あるいはそれ以下の時間のウイ
ンドウの継続期間は、１０００分の１の精度で安定する
ことが必要である。したがって、６ｎｓのウインドウに
おける許容誤差は、６ｐｓあるいはそれ以下である。現
在においては、この程度の精度は適当な長さの無終端
（無反射）ディレイラインケーブルを用いるパルス反射
技術によって達成されている。
【０００４】
【発明が解決しようとする課題】しかし、この技術は調
整が困難であった。また、このシステムは異なるディレ
イ、すなわち、異なるパルス長を得るために長さの異な
るケーブル間で２つのスイッチを有している。
整が困難であった。また、このシステムは異なるディレ
イ、すなわち、異なるパルス長を得るために長さの異な
るケーブル間で２つのスイッチを有している。
【０００５】Ａ／Ｄ変換に用いられる積分期間を決定す
る発生パルスのためのウインドウが望ましい。
る発生パルスのためのウインドウが望ましい。
【０００６】この発明の目的は、改良されたパルス発生
器を提供することであり、可変長のパルスを高精度に発
生することができるパルス発生器を提供することであ
る。
器を提供することであり、可変長のパルスを高精度に発
生することができるパルス発生器を提供することであ
る。
【０００７】この発明の他の目的は、次の通りである。 高速であっても極めて安定しているパルス発生器を提
供することである。
供することである。
【０００８】ナノセコンド（ｎｓ）以下の可変長高精
度パルスをピコセコンド（ｐｓ）の精度で発生すること
ができるパルス発生器を提供することである。
度パルスをピコセコンド（ｐｓ）の精度で発生すること
ができるパルス発生器を提供することである。
【０００９】ナノセコンドのパルスレンジであって
も、その精度が１／１０００であるパルス発生器を提供
することである。
も、その精度が１／１０００であるパルス発生器を提供
することである。
【００１０】精度誤差がパルス自体の長さ応じて変化
し、相対精度が実質的に一定を維持するパルス発生器を
提供することである。
し、相対精度が実質的に一定を維持するパルス発生器を
提供することである。
【００１１】簡単で、ローコストで、信頼性の高い可
変長パルス発生器を提供することである。
変長パルス発生器を提供することである。
【００１２】
【課題を解決するための手段】この発明は、複数の異な
る値の定電流を発生する定電流源と、蓄えられた電荷に
対応した電圧を出力する電荷蓄積手段と、入力信号に応
じて切り換わるとともに、前記定電流源によるランプ電
圧発生のための前記電荷蓄積手段への充電時間を制御す
るゲート手段と、前記ランプ電圧について第１のレベル
を検出する第１の比較器と、前記ランプ電圧について第
２のレベルを検出する第２の比較器と、前記第１、第２
の比較器によって前記第１、第２のレベルが検出される
間であって前記入力信号が存在する間において、出力パ
ルスを発生する論理手段とを具備することを特徴とす
る。
る値の定電流を発生する定電流源と、蓄えられた電荷に
対応した電圧を出力する電荷蓄積手段と、入力信号に応
じて切り換わるとともに、前記定電流源によるランプ電
圧発生のための前記電荷蓄積手段への充電時間を制御す
るゲート手段と、前記ランプ電圧について第１のレベル
を検出する第１の比較器と、前記ランプ電圧について第
２のレベルを検出する第２の比較器と、前記第１、第２
の比較器によって前記第１、第２のレベルが検出される
間であって前記入力信号が存在する間において、出力パ
ルスを発生する論理手段とを具備することを特徴とす
る。
【００１３】好ましい実施態様においては、前記電荷蓄
積手段はコンデンサである。また、前記定電流源は、要
求されるパルス幅に応じた定電流値を選択するパルス幅
選択手段を有している。また、前記ゲート手段は、前記
電荷蓄積手段を交互に充放電可能にするために前記電荷
蓄積手段を接地点に短絡させる。前記各比較器は、検出
すべきレベルを決定する参照入力を有する。前記論理手
段はＡＮＤゲートである。
積手段はコンデンサである。また、前記定電流源は、要
求されるパルス幅に応じた定電流値を選択するパルス幅
選択手段を有している。また、前記ゲート手段は、前記
電荷蓄積手段を交互に充放電可能にするために前記電荷
蓄積手段を接地点に短絡させる。前記各比較器は、検出
すべきレベルを決定する参照入力を有する。前記論理手
段はＡＮＤゲートである。
【００１４】
【作用】ランプ電圧を発生するためのコンデンサに供給
される一定電流のレベルに応じた傾きを有する前記ラン
プ電圧上の２つの異なる電圧を検出することによって決
定されるパルス期間において、入力信号に対応したパル
スを発生し、これにより、可変でありながら高精度のパ
ルスが発生される。
される一定電流のレベルに応じた傾きを有する前記ラン
プ電圧上の２つの異なる電圧を検出することによって決
定されるパルス期間において、入力信号に対応したパル
スを発生し、これにより、可変でありながら高精度のパ
ルスが発生される。
【００１５】
【実施例】以下図面を参照してこの発明の実施例につい
て説明する。
て説明する。
【００１６】図１は、この発明の一実施例である可変長
高精度パルス発生器の構成を示すブロック図であり、図
２は図１に示す回路各部の波形を示す波形図である。
高精度パルス発生器の構成を示すブロック図であり、図
２は図１に示す回路各部の波形を示す波形図である。
【００１７】この発明は、定電流源を有した可変長高精
度パルス発生器を提供する。定電流源としては、例え
ば、オペアンプの固定化フィードバックを有したＦＥＴ
などがあり、異なる値の複数の定電流を発生させる。定
電流の値としては、例えば、２，４，６，８，１６ｍＡ
などである。定電流源は蓄電デバイスを充電する。蓄電
デバイスとしては出力電圧が蓄積された電荷に比例する
コンデンサなどがある。入力信号に対応したゲート手段
が、コンデンサへの充電時間を制御し、コンデンサはこ
の充電時間中にランプ電圧を発生する。入力電圧はパル
ス発生のために要求される何らかのクロック信号であ
り、そのパルスは、例えばＡ／Ｄ変換のためのウインド
ウを作るために使用される。ランプ（電圧）が上昇して
いる間は、一対の比較器は、発生すべきパルスの精密な
幅を決定するランプに沿って２つの異なる点を検出す
る。ＡＮＤ回路のような論理デバイスが２つの比較器の
検出結果および最終的に精密パルスを発生するための原
入力信号の関連に応答する。第１の比較器によるランプ
の検出はパルスを発生させ、第２の比較器によるランプ
の検出はパルスを停止させる。そして、パルスは、入力
パルスがある限りは、これら２つの検出の間において継
続する。すなわち、入力パルスは得るべきパルスより長
くなければならない。ランプ発生のコンデンサの放電か
ら欠陥を取り除くために、出力電圧もアンドがとられ
る。
度パルス発生器を提供する。定電流源としては、例え
ば、オペアンプの固定化フィードバックを有したＦＥＴ
などがあり、異なる値の複数の定電流を発生させる。定
電流の値としては、例えば、２，４，６，８，１６ｍＡ
などである。定電流源は蓄電デバイスを充電する。蓄電
デバイスとしては出力電圧が蓄積された電荷に比例する
コンデンサなどがある。入力信号に対応したゲート手段
が、コンデンサへの充電時間を制御し、コンデンサはこ
の充電時間中にランプ電圧を発生する。入力電圧はパル
ス発生のために要求される何らかのクロック信号であ
り、そのパルスは、例えばＡ／Ｄ変換のためのウインド
ウを作るために使用される。ランプ（電圧）が上昇して
いる間は、一対の比較器は、発生すべきパルスの精密な
幅を決定するランプに沿って２つの異なる点を検出す
る。ＡＮＤ回路のような論理デバイスが２つの比較器の
検出結果および最終的に精密パルスを発生するための原
入力信号の関連に応答する。第１の比較器によるランプ
の検出はパルスを発生させ、第２の比較器によるランプ
の検出はパルスを停止させる。そして、パルスは、入力
パルスがある限りは、これら２つの検出の間において継
続する。すなわち、入力パルスは得るべきパルスより長
くなければならない。ランプ発生のコンデンサの放電か
ら欠陥を取り除くために、出力電圧もアンドがとられ
る。
【００１８】図１に示す可変長高精度パルス発生器１０
は、その入力端子１２においてクロック信号Ｖｐを受け
る。定電流源１４は、コンデンサ１８のような電荷蓄積
デバイスに接続されている接続点１６に定電流を与え
る。信号Ｖｐがゲート２０をオン状態にしてい間は、コ
ンデンサ１８は接地点に短絡され、定電流源１４からの
電流は、接続点１６とスイッチ２０を通って接地点に流
れる。一方、ゲート２０がオープン状態のときは、接続
点１６からの電流はコンデンサ１８を通って接地点に流
れ、このコンデンサ１８を充電する。定電流源１４は異
なる値の定電流を発生することができ、それらの電流は
パルス幅セレクタ２４の作用によって選択される。パル
ス幅セレクタ２４は、単に定電流源１４のゲインを変化
させるゲイン制御回路でよい。コンデンサ１８の出力電
圧ＶRは、ランプ電圧であり、比較器２６、２８に供給
される。これら比較器２６、２８には比較電圧Ｖ1,Ｖ2
が各々供給されている。比較器２６は、ランプ電圧ＶR
が比較電圧Ｖ1に達する点を検出し、それを示す出力Ｗ1
を発生する。比較器２８はランプ電圧ＶRが比較電圧Ｖ1
より高い第２の比較電圧（スレショルドレベル）Ｖ2に
達したときに出力Ｗ2を発生する。ＡＮＤゲート３０
は、出力Ｗ1とＷ2が入力され、さらに、信号Ｖｐが入力
されるときは、電圧信号Ｖ0を発生する。
は、その入力端子１２においてクロック信号Ｖｐを受け
る。定電流源１４は、コンデンサ１８のような電荷蓄積
デバイスに接続されている接続点１６に定電流を与え
る。信号Ｖｐがゲート２０をオン状態にしてい間は、コ
ンデンサ１８は接地点に短絡され、定電流源１４からの
電流は、接続点１６とスイッチ２０を通って接地点に流
れる。一方、ゲート２０がオープン状態のときは、接続
点１６からの電流はコンデンサ１８を通って接地点に流
れ、このコンデンサ１８を充電する。定電流源１４は異
なる値の定電流を発生することができ、それらの電流は
パルス幅セレクタ２４の作用によって選択される。パル
ス幅セレクタ２４は、単に定電流源１４のゲインを変化
させるゲイン制御回路でよい。コンデンサ１８の出力電
圧ＶRは、ランプ電圧であり、比較器２６、２８に供給
される。これら比較器２６、２８には比較電圧Ｖ1,Ｖ2
が各々供給されている。比較器２６は、ランプ電圧ＶR
が比較電圧Ｖ1に達する点を検出し、それを示す出力Ｗ1
を発生する。比較器２８はランプ電圧ＶRが比較電圧Ｖ1
より高い第２の比較電圧（スレショルドレベル）Ｖ2に
達したときに出力Ｗ2を発生する。ＡＮＤゲート３０
は、出力Ｗ1とＷ2が入力され、さらに、信号Ｖｐが入力
されるときは、電圧信号Ｖ0を発生する。
【００１９】パルス発生器１０の動作は、図２に示す波
形を参照することにより、より詳細に理解することがで
きる。図２において、入力電圧ＶPは期間ｔのパルス５
０を有している。ランプ電圧ＶRは、点５４から始まり
点５６で終わる正の傾きのランプ５２を有している。こ
の正の傾きは、電圧ＶPから形成されるのでその期間は
電圧ＶPと一致している。点５６の先において、電圧ＶR
は、経路５８に沿って減少する。比較器２６によって発
生される電圧Ｗ1は、パルス６０によって表され、ラン
プ５２が比較電圧Ｖ1を横切る点６２から始まり、電圧
ＶRの減少部分５８が降下して再び比較電圧Ｖ1を横切る
点６３で終わっている。同様に、比較器２８の出力電圧
Ｗ2は、ランプ５２が比較電圧Ｖ2を横切る点６４から始
まって、電圧ＶRの減少部分が再び比較電圧５２を横切
る点６６で終わっており、これにより、パルス６８が形
成されている。そして、ＡＮＤゲート３０でこれら３つ
の電圧Ｗ1,Ｗ2,ＶPの論理積をとることにより、電圧Ｗ
1,Ｗ2,ＶPがすべてハイレベルとなている期間において
のみ出力パルス７０（Ｖｏ´）が得られる。この回路に
よれば、高精度で極めて安定したパルス７０が作成され
る。
形を参照することにより、より詳細に理解することがで
きる。図２において、入力電圧ＶPは期間ｔのパルス５
０を有している。ランプ電圧ＶRは、点５４から始まり
点５６で終わる正の傾きのランプ５２を有している。こ
の正の傾きは、電圧ＶPから形成されるのでその期間は
電圧ＶPと一致している。点５６の先において、電圧ＶR
は、経路５８に沿って減少する。比較器２６によって発
生される電圧Ｗ1は、パルス６０によって表され、ラン
プ５２が比較電圧Ｖ1を横切る点６２から始まり、電圧
ＶRの減少部分５８が降下して再び比較電圧Ｖ1を横切る
点６３で終わっている。同様に、比較器２８の出力電圧
Ｗ2は、ランプ５２が比較電圧Ｖ2を横切る点６４から始
まって、電圧ＶRの減少部分が再び比較電圧５２を横切
る点６６で終わっており、これにより、パルス６８が形
成されている。そして、ＡＮＤゲート３０でこれら３つ
の電圧Ｗ1,Ｗ2,ＶPの論理積をとることにより、電圧Ｗ
1,Ｗ2,ＶPがすべてハイレベルとなている期間において
のみ出力パルス７０（Ｖｏ´）が得られる。この回路に
よれば、高精度で極めて安定したパルス７０が作成され
る。
【００２０】パルス７０の長さを変化させることは図２
に示す波形を参照することによって理解できる。仮に、
パルス幅セレクタ２４が調整されて定電流源１４がより
大きな電流をコンデンサ１８に与えたとすれば、電圧Ｖ
Rは非常に急峻なランプ部分５２ａを有し、例えば、ラ
ンプ５２の正の傾きの２倍程度になる。この場合におい
て、ランプ５２ａはより早い点６２ａにおいて比較電圧
Ｖ1を遮り、経路５８ａは遅い点６３ａにおいて比較電
圧Ｖ1を遮り、これにより、電圧Ｗ1を構成するパルス６
０ａを生成する。同様に、ランプ５２ａはランプ電圧Ｖ
R５２と比較して、より早い点６４ａとより遅い点６６
ａにおいて比較電圧Ｖ2を横切る。これにより、パルス
６８ａ（Ｗ2）が生成される。
に示す波形を参照することによって理解できる。仮に、
パルス幅セレクタ２４が調整されて定電流源１４がより
大きな電流をコンデンサ１８に与えたとすれば、電圧Ｖ
Rは非常に急峻なランプ部分５２ａを有し、例えば、ラ
ンプ５２の正の傾きの２倍程度になる。この場合におい
て、ランプ５２ａはより早い点６２ａにおいて比較電圧
Ｖ1を遮り、経路５８ａは遅い点６３ａにおいて比較電
圧Ｖ1を遮り、これにより、電圧Ｗ1を構成するパルス６
０ａを生成する。同様に、ランプ５２ａはランプ電圧Ｖ
R５２と比較して、より早い点６４ａとより遅い点６６
ａにおいて比較電圧Ｖ2を横切る。これにより、パルス
６８ａ（Ｗ2）が生成される。
【００２１】パルス６０ａと６８ａが電圧ＶPと結合さ
れると、最終パルス７０ａ（Ｖo）はパルス７０の約半
分のパルス幅あるいは期間を有して形成される。すなわ
ち、２倍の傾斜によってパルス幅が半分にされている。
この高精度パルスを達成しながらパルス幅を可変にする
技術は、さらに、付加的な利点をも達成する。すなわ
ち、精度誤差は、パルスの長さとともに同様に変化し、
相対精度を依然として実質上一定にする。これは、図２
に示される２つのランプ電圧５２と５２ａを参照するこ
とで理解される。急峻なランプ５２ａはより小さな出力
パルス７０ａを作成しながらも、パルス長精度の相対誤
差は同じままである。なぜなら、点５４からパルス７０
ａに関連する点６２ａまでの距離は、点５４からより大
きなパルス６０に関連する点６２までの距離に比較して
相当に小さいからである。傾きが倍になってパルスが短
くなったことに従い、誤差期間は比例して１／２に減少
し、相対精度を同じにする。
れると、最終パルス７０ａ（Ｖo）はパルス７０の約半
分のパルス幅あるいは期間を有して形成される。すなわ
ち、２倍の傾斜によってパルス幅が半分にされている。
この高精度パルスを達成しながらパルス幅を可変にする
技術は、さらに、付加的な利点をも達成する。すなわ
ち、精度誤差は、パルスの長さとともに同様に変化し、
相対精度を依然として実質上一定にする。これは、図２
に示される２つのランプ電圧５２と５２ａを参照するこ
とで理解される。急峻なランプ５２ａはより小さな出力
パルス７０ａを作成しながらも、パルス長精度の相対誤
差は同じままである。なぜなら、点５４からパルス７０
ａに関連する点６２ａまでの距離は、点５４からより大
きなパルス６０に関連する点６２までの距離に比較して
相当に小さいからである。傾きが倍になってパルスが短
くなったことに従い、誤差期間は比例して１／２に減少
し、相対精度を同じにする。
【００２２】なお、極正を反対にすれば、構成要素３０
に代えてＯＲゲートを使用することもできる。また、こ
の発明に従って他の種々の変形例も可能である。
に代えてＯＲゲートを使用することもできる。また、こ
の発明に従って他の種々の変形例も可能である。
【００２３】
【発明の効果】以上説明したように、この発明によれ
ば、可変長のパルスを高精度に発生することができる。
また、高速処理が可能になり、かつ、高速であっても極
めて安定しているパルスを発生することができる。さら
に、精度誤差がパルス自体の長さ応じて変化し、相対精
度が実質的に一定を維持し、簡単でローコストで信頼性
が高いという効果を奏することができる。
ば、可変長のパルスを高精度に発生することができる。
また、高速処理が可能になり、かつ、高速であっても極
めて安定しているパルスを発生することができる。さら
に、精度誤差がパルス自体の長さ応じて変化し、相対精
度が実質的に一定を維持し、簡単でローコストで信頼性
が高いという効果を奏することができる。
【図１】この発明の一実施例の構成を示すブロック図で
ある。
ある。
【図２】図１に示す回路各部の波形を示す波形図であ
る。
る。
１０ 可変長高精度パルス発生器１０ １４ 定電流源 １８ コンデンサ ２０ ゲート ２６ 比較器 ２８ 比較器 ３０ ＡＮＤゲート
フロントページの続き (72)発明者 ハンス ウィードン アメリカ合衆国・マサチューセッツ・ 01970・サレム・ダニエルズ・ストリー ト・コート・１エイ (72)発明者 エンリコ ドラッツア アメリカ合衆国・マサチューセッツ・ 02116・ボストン・マールボロ・ストリー ト・167
Claims (6)
- 【請求項１】 複数の異なる値の定電流を発生する定電
流源と、 蓄えられた電荷に対応した電圧を出力する電荷蓄積手段
と、 入力信号に応じて切り換わるとともに、前記定電流源に
よるランプ電圧発生のための前記電荷蓄積手段への充電
時間を制御するゲート手段と、 前記ランプ電圧について第１のレベルを検出する第１の
比較器と、 前記ランプ電圧について第２のレベルを検出する第２の
比較器と、 前記第１、第２の比較器によって前記第１、第２のレベ
ルが検出される間であって前記入力信号が存在する間に
おいて、出力パルスを発生する論理手段とを具備するこ
とを特徴とする可変長高精度パルス発生器。 - 【請求項２】 前記電荷蓄積手段は、コンデンサである
ことを特徴とする請求項１記載の可変長高精度パルス発
生器。 - 【請求項３】 前記定電流源は、要求されるパルス幅に
応じた定電流値を選択するパルス幅選択手段を有してい
ることを特徴とする請求項１記載の可変長高精度パルス
発生器。 - 【請求項４】 前記ゲート手段は、前記電荷蓄積手段を
交互に充放電可能にするために、前記電荷蓄積手段を接
地点に短絡させることを特徴とする請求項２記載の可変
長高精度パルス発生器。 - 【請求項５】 前記各比較器は、検出すべきレベルを決
定する参照入力を有することを特徴とする請求項１記載
の可変長高精度パルス発生器。 - 【請求項６】 前記論理手段はＡＮＤゲートであること
を特徴とする請求項１記載の可変長高精度パルス発生
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US616437 | 1990-11-21 | ||
| US07/616,437 US5220203A (en) | 1990-11-21 | 1990-11-21 | Variable pulse width precision pulse generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05226981A true JPH05226981A (ja) | 1993-09-03 |
| JP2573104B2 JP2573104B2 (ja) | 1997-01-22 |
Family
ID=24469462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3058157A Expired - Lifetime JP2573104B2 (ja) | 1990-11-21 | 1991-02-28 | 可変長高精度パルス発生器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5220203A (ja) |
| EP (1) | EP0487177A1 (ja) |
| JP (1) | JP2573104B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5389829A (en) * | 1991-09-27 | 1995-02-14 | Exar Corporation | Output limiter for class-D BICMOS hearing aid output amplifier |
| FR2686759B1 (fr) * | 1992-01-29 | 1994-04-22 | Sgs Thomson Microelectronics | Dispositif de regulation de puissance pour un haut-parleur de poste de telephone pendant une sonnerie . |
| EP0563421B1 (de) * | 1992-03-31 | 1997-06-04 | Siemens Audiologische Technik GmbH | Schaltungsanordnung mit einem Schaltverstärker |
| US5198785A (en) * | 1992-05-29 | 1993-03-30 | Analog Devices, Inc. | Dual edge pulse width modulation system |
| JPH06203191A (ja) * | 1992-12-28 | 1994-07-22 | Takayama:Kk | べき乗回路 |
| US5379321A (en) * | 1993-02-01 | 1995-01-03 | Xerox Corporation | High speed PWM without linearity compromise at extreme duty cycles |
| KR100326344B1 (ko) * | 1993-03-17 | 2002-10-11 | 내셔널 세미콘덕터 코포레이션 | 스위칭레귤레이터용주파수편이회로 |
| US5528186A (en) * | 1994-03-22 | 1996-06-18 | Yokogawa Electric Corporation | Timing generator using digital signals to obtain accurate delay time and high resolution |
| US5841305A (en) * | 1997-03-20 | 1998-11-24 | Cypress Semiconductor Corp. | Circuit and method for adjusting duty cycles |
| US7834482B2 (en) | 2007-04-23 | 2010-11-16 | Qualcomm Incorporated | Apparatus and method for generating fine timing from coarse timing source |
| US11005455B2 (en) | 2019-04-04 | 2021-05-11 | Silanna Asia Pte Ltd | Generating voltage pulse with controllable width |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5894226A (ja) * | 1981-11-30 | 1983-06-04 | Sony Corp | 単安定マルチバイブレ−タ |
| JPH02214324A (ja) * | 1989-02-15 | 1990-08-27 | Mitsubishi Electric Corp | パルス発生回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2003587B2 (de) * | 1970-01-28 | 1975-11-06 | Vereinigte Flugtechnische Werkefokker Gmbh, 2800 Bremen | Schaltungsanordnung zur Steuerung des mittleren Widerstandes eines elektronischen Schaltgliedes durch Impulsbreitenmodulation |
| US3820029A (en) * | 1973-05-15 | 1974-06-25 | Halliburton Co | Precision voltage control monostable multivibrator |
| US3906247A (en) * | 1974-01-16 | 1975-09-16 | Gte Automatic Electric Lab Inc | Programmable proportional clock edge delay circuit |
| US3961271A (en) * | 1975-02-07 | 1976-06-01 | International Telephone And Telegraph Corporation | Pulse width and amplitude screening circuit |
| DE3137267C2 (de) * | 1981-09-18 | 1983-11-17 | Loher Gmbh, 8399 Ruhstorf | Schaltungsanordnung zur Erzeugung von breitenmodulierten Impulsfolgen |
| US4581544A (en) * | 1983-02-14 | 1986-04-08 | Sperry Corporation | Delayed monostable multivibrator |
| JPS60190010A (ja) * | 1984-03-12 | 1985-09-27 | Sony Corp | パルス幅変調信号による制御回路 |
| DE3619353A1 (de) * | 1986-06-09 | 1987-12-10 | Philips Patentverwaltung | Pulsbreitenmodulator |
| US4858097A (en) * | 1988-12-22 | 1989-08-15 | Wiltron Company | Switching power supply with an injection signal frequency locking circuit |
| US5045800A (en) * | 1990-03-23 | 1991-09-03 | Power Integrations, Inc. | Pulse width modulator control circuit |
-
1990
- 1990-11-21 US US07/616,437 patent/US5220203A/en not_active Expired - Fee Related
-
1991
- 1991-02-28 JP JP3058157A patent/JP2573104B2/ja not_active Expired - Lifetime
- 1991-04-12 EP EP91303271A patent/EP0487177A1/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5894226A (ja) * | 1981-11-30 | 1983-06-04 | Sony Corp | 単安定マルチバイブレ−タ |
| JPH02214324A (ja) * | 1989-02-15 | 1990-08-27 | Mitsubishi Electric Corp | パルス発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0487177A1 (en) | 1992-05-27 |
| US5220203A (en) | 1993-06-15 |
| JP2573104B2 (ja) | 1997-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7053506B2 (en) | Power converter control for automatic maximum power point tracking | |
| JP2573104B2 (ja) | 可変長高精度パルス発生器 | |
| JPH0754335B2 (ja) | ピーク値検出回路 | |
| US7583113B2 (en) | Sawtooth oscillator having controlled endpoints and methodology therefor | |
| KR970067266A (ko) | 위상 에러 신호 발생기 | |
| US9692434B2 (en) | Analog to digital converter | |
| KR20190089611A (ko) | 디지털 방식의 역전류를 차단할 수 있는 저전력 직류-직류 변환 장치 및 그것의 동작 방법 | |
| JPH06252718A (ja) | パルス幅変調パルス発生器 | |
| JP2512349B2 (ja) | 積分型アナログ・デジタル変換器 | |
| US5200752A (en) | Integrating analog to digital converter run-up method and system | |
| US5894282A (en) | Floating triangle analog-to-digital conversion system and method | |
| KR100374097B1 (ko) | 전기신호의아날로그/디지탈변환방법및그장치 | |
| JP2009038821A (ja) | アナログ信号比較器 | |
| CN215581086U (zh) | 应用于模拟抖频技术的三角波产生电路 | |
| SU1552377A1 (ru) | Преобразователь ток-частота с импульсной обратной св зью | |
| KR0180464B1 (ko) | 인덱스 펄스 발생회로 | |
| US4855970A (en) | Time interval measurement apparatus | |
| JPH02119314A (ja) | ゼロクロス電圧検出装置 | |
| US6094077A (en) | Dynamically controlled timing signal generator | |
| JPH03117912A (ja) | パルス発生回路 | |
| CN113395059A (zh) | 应用于模拟抖频技术的三角波产生电路 | |
| JPH0218601Y2 (ja) | ||
| RU2115150C1 (ru) | Релейный регулятор | |
| SU1334310A1 (ru) | Устройство дл управлени транзисторами двухтактного преобразовател | |
| JPH0783967A (ja) | ピークホールド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960723 |