KR920002976Y1 - 전류 안정화 장치 - Google Patents

전류 안정화 장치 Download PDF

Info

Publication number
KR920002976Y1
KR920002976Y1 KR2019910020012U KR910020012U KR920002976Y1 KR 920002976 Y1 KR920002976 Y1 KR 920002976Y1 KR 2019910020012 U KR2019910020012 U KR 2019910020012U KR 910020012 U KR910020012 U KR 910020012U KR 920002976 Y1 KR920002976 Y1 KR 920002976Y1
Authority
KR
South Korea
Prior art keywords
resistor
transistor
current
voltage
circuit
Prior art date
Application number
KR2019910020012U
Other languages
English (en)
Inventor
게오르그 카스페르코피쯔 볼프디트리히
Original Assignee
엔. 브이. 필립스 글로아이람펜파브리켄
아이. 엠. 레르너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL8300499A external-priority patent/NL8300499A/nl
Application filed by 엔. 브이. 필립스 글로아이람펜파브리켄, 아이. 엠. 레르너 filed Critical 엔. 브이. 필립스 글로아이람펜파브리켄
Priority to KR2019910020012U priority Critical patent/KR920002976Y1/ko
Application granted granted Critical
Publication of KR920002976Y1 publication Critical patent/KR920002976Y1/ko

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00Electricity: power supply or regulation systems
    • Y10S323/907Temperature compensation of semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

내용 없음.

Description

전류 안정화 장치
제1a도는 공지의 전류 안정화 장치도.
제1b도는 제1a도에 도시된 전류 안정화 장치의 전류-전압 특성 곡선도.
제2a도는 본 고안에 따른 전류 안정화 장치도.
제2b도는 제2a도에 도시된 전류 안정화 장치의 전류-전압 특성 곡선도.
본 고안은 전류 안정화 장치에 관한 것으로, 상기 장치는, 제1전원 단자와 제2전원 단자 사이에서 제1저항, 제2저항 및 제1트랜지스터의 콜렉터-에미터 경로의 직렬 장치를 구비하는 제1회로와, 제3단자와 제2전원 단자 사이에서 제1트랜지스터와 같은 전도형의 제2트랜지스터의 콜렉터-에미터 경로를 구비하는 제2회로를 구비하며, 상기 제1트랜지스터의 베이스는 제1항과 제2저항간의 접속점에 접속되며, 상기 제2트랜지스터의 베이스는 제1트랜지스터의 콜렉터에 접속된다.
상기 이러한 장치는 일반적으로 집적 회로에서 사용하기에 적합하다. 특히, 이러한 회로 장치는 한개의 칩으로 집적된 무선 수신기에서 사용될 수 있다.
상기의 회로 장치는 미국 특허 명세서 3,831,040호에 공지되어 있다.
상기 장치에 있어서, 제1회로의 전류는 불안정한 전류이며 제2회로에 있어서의 전류는 안정화된 전류이다. 제1저항으로 조정될 수 있는 제1회로의 전류가 다이오드로서 구성된 제1트랜지스터의 양단간에 실제적으로 일정한 전압을 발생시킨다는 점에서 안정화가 이루어질 수 있다.
제2회로의 전류를 공급 전압의 변화에 대하여서 확실하게 안정화시키기 위하여 제1트랜지스터의 베이스와 콜렉터 사이에 제2저항을 배열하며 제2트랜지스터의 베이스는 제1트랜지스터의 콜렉터에 접속된다. 공급 전압 변화의 경우에, 다이오드로서 구성된 제1트랜지스터의 양단간의 전압 변화는 다이오드의 차동 저항 양단의 전압 변화와 같다. 제2회로에서의 전류를 방금 기술된 이러한 전압 변화에 관계없이 하기 위하여 차동 저항의 양단 전압은 제2저항의 양단 전압에 의해 보상된다.
그러나, 다이오드의 차동 저항은 다이오드를 통해 흐르는 전류와 반비례한다. 제2저항의 특정값에 대하여 이것은 제2저항 양단의 전압 변화는 특정한 한 전류에 대한 따라서 특정한 한 공급 전압에 대한 차동 저항 양단의 전압 변화와 같다는 것을 의미한다. 제2회로의 전류는 제한된 한도까지만 공급 전압 변화에 대하여 무관하다. 제2저항의 적정한 값에 있어서, 공지의 회로 장치는 제2회로의 전류를 직접 회로의 통상 범위인 대략 2 내지 10볼트의 전압 범위에서 5퍼센트 이내로 안정화시킨다.
본 고안의 목적은 공급 전압 변화에 대하여 보다 무관한 전류 안정화 장치를 제공하는데 있다. 서두에 기술된 바와같은 전류 안정화 장치는, 제1회로에서 제1저항 및 2저항과 직렬로 제3저항이 제2트랜지스터의 베이스의 접속점과 제1트랜지스터의 콜렉터 사이에 배열된 것을 특징으로 한다.
제3저항의 제2저항 양단간의 전압 변화를 제2저항 및 제3저항의 저항값 사이의 비율에 의해 결정되는 최대값으로 제한시킨다. 제3저항은 이때 제2저항 양단의 전압 변화가 큰 전압 범위에 걸쳐 차동 저항 양단의 전압 변화와 실제적으로 같도록 할 수 있다. 본 고안에 따른 전류 안전화 장치는, 제1회로에서, 제1트랜지스터의 콜렉터-에미터 경로와 직렬로 베이스가 콜렉터에 접속되어 있는 제4트랜지스터의 콜렉터-에미터 경로가 배열되며, 제2회로에서, 제4저항이 제2트랜지스터의 에미터와 제2전원 단자 사이에 배열된 것을 특징으로 한다.
본 고안은 도면을 참고로 하여 좀더 상세히 기술하면 다음과 같다.
제1a도는 상기에 언급된 미국 특허 명세서 3,831,040호에 기술되어 있는 단계를 사용한 전류 안정화 장치의 공지된 형태를 도시한 것이다. 두 전원 단자(6) 및 (7)사이에서, 회로 장치는 제1저항(1), 제2저항(2), 베이스가 제1저항(1)과 제2저항(2)사이의 접속점에 접속된 제1트랜지스T1의 콜렉터-에미터 경로와, 다이오드로서 배열된 제2트랜지스터 T2의 콜렉터-에미터 경로의 직렬 장치로 이루어진 제1회로를 구비한다. 전원 단자(6) 및 (7) 사이에서, 회로 장치는 또한 개략으로 도시된 부하(5)와, 베이스가 트랜지스터 T1의 콜렉터에 접속된 제3트랜지스터 T3의 콜렉터-에미터 경로와, 저항(4)으로 구성된 제2회로를 구비한다. 제2회로에서의 전류 I2는 실제적으로와 같으며, 여기서 VBE는 다이오드로서 배열된 트랜지스터의 베이스-에미터 전압이며, R4는 저항(4)의 값이다. 트랜지스터 T3에 의해 부하(5)에 공급되는 전류 I2를 일정하게 하도록 하기 위해서는, 트랜지스터 T3의 베이스 전압이 일정해야만 한다. 제1회로를 통하는 전류 I1은 저항(1)에 의해 조정된다. 트랜지스터 T3의 베이스 전압 VB3은 대략 다음과 같다.
VB3=2VBE+2I1V0-I1R2
여기서 VBE는 트랜지스터 T1및 T2의 베이스-에미터 전압이며, r0는 다이오드로서 배열된 트랜지스터 T1및 T2의 차동 저항이고, R는 저항(2)의 저항값이다. 공급전압의 변화가 있을 경우 전류 I1역시 변화한다. 다음에 트랜지스터의 베이스-에미터 전압 VBE은 사실상 일정값을 유지한다. 상기 식으로부터 저항(2)의 양단 전압 변화가 차동 저항의 양단 전압 변화와 같거나 또는 R2=2r0이면, 베이스 전압 VB3및 따라서 전류 I2가 일정하다는 것을 알 수 있다.
공지된 바와같이, 다이오드의 차동 저항은 r0=KT/qI1과 동일하며, 여기서 K는 볼트만 상수, T는 절대 온도, q는 전자전하이다. R1의 값이 r0에 비하여 너무 적지 않을 때 근사값이 유효하여이 된다. 이것은 R2의 특정값에 대하여, 차동 저항 r0의 양단 전압 변화는 오직 공급 전압의 제한된 범위에 대해 저항 R2의 양단 전압 변화에 의해서 보상된다. 따라서, 전류 I2는 제한된 범위까지만 공급 전압 변화에 대하여 무관하다. 특정 R1값에 대하여, 전류 I2가 공급 전압 변화에 사실상 무관하게 되는 공급 전압 범위는 저항(2)의 값 R에 따라 결정된다. 이러한 것은 전류 I2가 공급 전압 V에 대하여 퍼센트 비율로 도시된 두개의 전류-전압 특성 곡선을 도시한 제1b도를 참조하여 좀더 자세히 설명하기로 한다. 특성 곡선 I에서 전류 I2의 변화는 가능한한 큰 공급 전압 범위에 대하여 최소이다. 이러한 목적으로 전류 R2의 값은 R2양단간의 전압 강하가 차동 저항 2r0의 양단의 전압 강하와 사실상 동일하게 되도록 선택되며, 이 차동 저항은 전류 I2가 안정화되어지는 전압범위의 중심과 사실상 대응하는 값을 갖는다.
그러므로 특성 곡선 I는 사실상 다음과 같다.
대략 2 내지 10볼트의 범위에 대한 I2의 변화는 대략 5퍼센트이다. 비의 비가 증가되면, 보다 낮은 전압과 보다 작은 전압 범위에서 안정화 실행된다. 특성 곡선 Ⅱ에서 안정화는 대략 2내지 5볼트 사이의 전압에 대해 실행된다.
보다 높은 전압에 대해서는 R2의 양단 전압 변화는 실제적으로 저항 2r의 양단 전압 변화보다 높아 과보상을 야기시켜 대략 2 내지 10볼트의 전압 범위에서의 전류 I2의 변화가 실제적으로 5퍼센트보다 크게 된다. 제2a도는 본 고안에 따른 전류 안정화 장치의 실시예를 도시하며 제1a도와 동일 부분은 동일 참조 번호를 사용한다. 제2a도의 전류 안정화 장치는, 트랜지스터 T3의 베이스 코넥션과 트랜지스터 T1의 콜렉터 사이에서 저항(1) 및 (2)와 직렬로 저항(3)이 배열되어 있다는 점에서 제1a도에 도시된 장치와 다르다. 저항(3)은 저항(2)의 양단 전압을 제한한다. 저항(3)이 차동 저항 양단간의 전압 변환에 대한 보상 전압을 실제적으로의 최대값으로 제한한다는 것을 알 수 있으며, 여기서 R3는 저항(3)의 값이다.
이 때문에 과보상되지 않는다. 적절하게 선택된 저항값 R3를 갖는 저항(3)의 추가로 인하여, 제1a도에 도시된 안정화 장치에 비하여 안정도가 2.5배 향상될 수 있다. 제2b도는 제2a도에 도시된 회로 장치에 대한 전류-전압 특성을 도시한 것이다.
대략 2 내지 10볼트의 범위에 대한 I2의 변화는 2퍼센트이다.
본 고안에서 도시된 실시예 이외에도 제1회로에서 2개의 트랜지스터 대신에 하나의 트랜지스터를 구비하여 제2회로에서 트랜지스터의 에미터 라인에 저항이 있거나 혹은 없는 전류 안정화 장치가 사용될 수 있다. NPN트랜지스터 대신에 본 고안에 따른 전류 안정화 장치는 PNP 트랜지스터를 사용할 수 있다.

Claims (2)

  1. 전류 안정화 장치로서, 제1전원 단자와 제2전원 단자간에서 제1저항, 제2저항, 베이스가 제1저항 및 제2저항간의 접속점에 접속된 제1트랜지스터의 콜렉터-에미터 경로의 직렬 장치로 이루어진 제1회로와, 제3단자와 제2전원 단자 사이에서 베이스가 제1트랜지스터의 콜렉터에 접속된 제2트랜지스터의 콜렉터-에미터 경로로 이루어진 제2회로를 구비하는 전류 안정화 장치에 있어서, 제1회로에서, 제2트랜지스터의 베이스의 접속점과 제1트랜지스터의 콜렉터 사이에서 제3저항이 제1저항 및 제2저항과 직렬로 배열된 것을 특징으로 하는 전류 안정화 장치.
  2. 제1항에 있어서, 제1회로에서 제1트랜지스터의 콜렉터-에미터 경로와 직렬로 제3트랜지스터의 콜렉터-에미터 경로가 배열되어 있으며, 제3트랜지스터의 베이스는 콜렉터에 접속되며 제2회로에서, 제2트랜지스터의 에미터와 제2전원 단자 사이에 제4저항이 배열된 것을 특징으로 하는 전류 안정화 장치.
KR2019910020012U 1983-02-10 1991-11-21 전류 안정화 장치 KR920002976Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910020012U KR920002976Y1 (ko) 1983-02-10 1991-11-21 전류 안정화 장치

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
NL8300499A NL8300499A (nl) 1983-02-10 1983-02-10 Stroomstabilisatieschakeling.
NL8300499 1983-02-10
KR1019840000589 1984-02-08
KR2019910020012U KR920002976Y1 (ko) 1983-02-10 1991-11-21 전류 안정화 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019840000589 Division 1983-02-10 1984-02-08

Publications (1)

Publication Number Publication Date
KR920002976Y1 true KR920002976Y1 (ko) 1992-05-11

Family

ID=27348416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910020012U KR920002976Y1 (ko) 1983-02-10 1991-11-21 전류 안정화 장치

Country Status (1)

Country Link
KR (1) KR920002976Y1 (ko)

Similar Documents

Publication Publication Date Title
US4350904A (en) Current source with modified temperature coefficient
JPS60118918A (ja) 直流電圧調整装置
US5327028A (en) Voltage reference circuit with breakpoint compensation
US4578633A (en) Constant current source circuit
US4091321A (en) Low voltage reference
US3522521A (en) Reference voltage circuits
US4556805A (en) Comparator circuit having hysteresis voltage substantially independent of variation in power supply voltage
US4590419A (en) Circuit for generating a temperature-stabilized reference voltage
US4555655A (en) Charging/discharging circuit
US4831323A (en) Voltage limiting circuit
KR920005258B1 (ko) 기준전압회로
US3536986A (en) Low level costant current source
US4114053A (en) Zero temperature coefficient reference circuit
KR920002976Y1 (ko) 전류 안정화 장치
EP0088477A1 (en) Current-discrimination arangement
EP0116995B1 (en) Current stabilizing arrangement
JPH02201512A (ja) 線形化された温度作用を有する電圧基準回路
US4571536A (en) Semiconductor voltage supply circuit having constant output voltage characteristic
US4559488A (en) Integrated precision reference source
GB2108796A (en) A constant current source circuit
US4177416A (en) Monolithic current supplies having high output impedances
JPH0158684B2 (ko)
JPH0413692Y2 (ko)
KR920004322Y1 (ko) 정전류회로
JP2650390B2 (ja) 比較装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee