KR930003740Y1 - 저전압 안정화 전원회로 - Google Patents
저전압 안정화 전원회로 Download PDFInfo
- Publication number
- KR930003740Y1 KR930003740Y1 KR2019890002121U KR890002121U KR930003740Y1 KR 930003740 Y1 KR930003740 Y1 KR 930003740Y1 KR 2019890002121 U KR2019890002121 U KR 2019890002121U KR 890002121 U KR890002121 U KR 890002121U KR 930003740 Y1 KR930003740 Y1 KR 930003740Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- output voltage
- power supply
- base
- vcc
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
Abstract
내용 없음.
Description
제1도는 본 고안의 회로도.
제2도는 종래의 회로도.
* 도면의 주요부분에 대한 부호의 설명
Q1-Q8: 트랜지스터 R1-R6: 저항
VR1: 가변저항 Vcc : 전원
V0: 출력전압
본 고안은 일반적인 IC 회로에 적용할 수 있는 저전압 안정화 전원회로에 관한 것으로, 특히 전원전압이 변해도 일정출력 전압을 얻을 수 있도록 한 것이다.
종래에는 제2도에 도시된 바와같이 다이오드(D1)의 애노우드와 트랜지스터(Q2)의 에미터에 전원(Vcc)을 접속하였고 이 다이오드(D1)의 캐소우드와 트랜지스터(Q2)의 베이스에는 트랜지스터(Q1)의 컬렉터와 저항(R1)의 일단을 공통 접속함과 아울러 트랜지스터(Q1)의 베이스와 트랜지스터(Q2)의 컬렉터에 다이오드(D0)에 애노우드를 공통 접속하였으며, 트랜지스터(Q1)의 에미터에 저항(R2)을 통하여 다이오드(D2)의 캐소우드와 다이오드(D3)의 애노우드 및 출력전압(V0)의 단을 접속한 후 이 다이오드(D3)의 캐소우드와 상기 저항(R1)의 다른 일단을 공통 접속하여 접지하였다.
이와같이 구성된 졸애의 회로에 있어서는 전원(Vcc)이 인가되면 초기에는 다이오드(D1)와 저항(R1)을 통하여서만 전류가 흐르다가 A점에 바이어스 전압이 인가될 때 비로소 트랜지스터(Q1)(Q2)와 저항(R2) 그리고 다이오드(D2)(D3)가 동작하여 출력전압(V0)단에 다이오드(D3)에 걸리는 일정전압이 나타나게 되었다.
이때, 트랜지스터(Q1)(Q2) 및 다이오드(D1)(D2)의 동작전류(I0)를 식으로 나타내면,(여기서 N은 전류밀도비)이 되었고, 다이오드(D3)에 흐르는 전류는 2I가 되어 결국 출력전압가 성립되었다.
그러나 이와같은 종래의 회로에 있어서는 상기 관계식에 나타나는 바와같이 출력전압(V0)이 (-)의 온도계수만 가지고 있어 보상작용을 하지 못하므로 온도에 대해서 직접적으로 영향을 받음은 물론 전원(Vcc)에 대해서 출력전압(V0)이 조금씩 변하는 단점이 있을 뿐만 아니라 어떠한 원하는 전압을 얻기 위해서는 별도로 회로를 재구성하여야 하는 단점이 있다.
본 고안은 이와같은 종래의 단점을 감안하여 안출한 것으로 전원이 변해도 출력전압은 항상 일정하게 유지될 수 있게 함은 물론 가변 저항을 조정함에 따라 원하는 출력전압을 얻을 수 있는 회로를 제공코져 한 것인바, 이를 첨부된 도면 제1도에 의하여 더욱 상세히 설명하면 다음과 같다.
전원(Vcc)단에 각각 저항(R2-R4)을 통하여 트랜지스터(Q2-Q5)의 에미터를 접속함과 아울러 베이스와 컬렉터가 접속된 트랜지스터(Q1)를 통하여는 저항(R1)을 접속하고, 트랜지스터(Q1)의 베이스에 베이스가 접속된 트랜지스터(Q2)의 컬렉터와 트랜지스터(Q5)의 베이스에 베이스가 접속된 트랜지스터(Q4)의 컬렉터 사이에는 트랜지스터(Q3)의 컬렉터와 베이스를 각각 접속한다. 또한, 상기 트랜지스터(Q2)(Q3)의 컬렉터 공통접점에는 출력전압(V0) 단자를 접속함과 아울러 에미터에 저항(R5)이 접속된 트랜지스터(Q6)의 베이스와 컬렉터를 접속하여 이에 에미터에 가변저항(VR1)이 접속된 트랜지스터(Q7)(Q8)의 베이스를 공통 접속하며, 상기 트랜지스터(Q4)(Q7)의 각 컬렉터와 트랜지스터(Q5)(Q8)의 각 컬렉터를 접속한 후 트랜지스터(Q5)의 컬렉터와 베이스를 접속하여서 구성된 것이다.
도면중 미설명 부호 R6는 저항이다.
이와같이 구성된 본 고안은 초기에 전원(Vcc)이 인가될 때 스타트 회로부인 저항(R1)(R2) 및 트랜지스터(Q1)(Q2)를 통하여 바이어스 전류가 흐르게 되며, 이렇게 트랜지스터(Q1)(Q2)가 온되면 트랜지스터(Q6)의 베이스에 트랜지스터(Q2)의 출력이 인가되어 트랜지스터(Q6)가 온되고, 이에따라 트랜지스터(Q7)(Q8)도 온 된다. 또한 트랜지스터(Q7)(Q8)가 온됨에 따라 트랜지스터(Q4)(Q5)가 온됨과 동시에 트랜지스터(Q3)도 온되어 결국 출력전압(V0)이 발생하게 된다.
이러한 과정을 거쳐 일다니 회로가 동작하면 출력전압(V0)을 결정하는 트랜지스터(Q4)(Q5)에 흐르는 전류(I0)는으로 나타나며, 출력전압으로 나타난다. 따라서, 이 회로의 온도특성은 상기의 출력전압(V) 관계식에서 나타난 바와같이 저항값을 포함하는 전반부는 (+)의 온도계수를 가지고, 후반부는 (-)의 온도계수를 가지므로 서로 보상작용을 하게되어 온도특성이 양호하게 된다.
또, 이 출력전압(V0)은 가변저항(VR1)의 값을 조정함에 따라 대략 0.7V에서 Vcc―Vsat정도까지 원하는 값을 임의로 얻을 수 있어 종래와 같이 원하는 전압을 얻기 위한 별도의 회로구성이 필요없어지며, 이때의 Vsat은 트랜지스터 포화시의 컬렉터-에비터간 전압으로 대략 0.2V이다.
또한, 본 고안은 저항(R2)과 함께 트랜지스터(Q3)를 복수 에미터 트랜지스터로 구성하므로써 전원(Vcc)이 변하여도 출력전압(V0)을 일정하게 유지시킬 수 있는 효과를 갖는 것이다.
Claims (1)
- 전원(Vcc)에 트랜지스터(Q1)(Q2) 및 트랜지스터(Q3)를 상호 접속하여 트랜지스터(Q2)의 출력에 의해 트랜지스터(Q3)가 제어되도록 스타트 회로를 구성하고, 상기 전원(Vcc)에 접속되는 저항(R2)과 트랜지스터(Q2)의 에미터와 컬렉터 사이에 접속되는 트랜지스터(Q3)로 출력전압(V0)을 일정하게 유지하도록 구성하며, 상기 트랜지스터(Q3)(Q6)의 각 베이스와 전원(Vcc) 사이에는 트랜지스터(Q4)(Q5)(Q7)(Q8) 및 가변저항(VR1)을 접속하여 이 가변저항(VR1)에 의해 출력전압(V0)을 조정할 수 있게 구성함을 특징으로 하는 저전압 안정화 전원회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019890002121U KR930003740Y1 (ko) | 1989-02-28 | 1989-02-28 | 저전압 안정화 전원회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019890002121U KR930003740Y1 (ko) | 1989-02-28 | 1989-02-28 | 저전압 안정화 전원회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900016270U KR900016270U (ko) | 1990-09-03 |
KR930003740Y1 true KR930003740Y1 (ko) | 1993-06-21 |
Family
ID=19284015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019890002121U KR930003740Y1 (ko) | 1989-02-28 | 1989-02-28 | 저전압 안정화 전원회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930003740Y1 (ko) |
-
1989
- 1989-02-28 KR KR2019890002121U patent/KR930003740Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900016270U (ko) | 1990-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4399399A (en) | Precision current source | |
JPS6093530A (ja) | 定電流源回路を有する差動増幅回路 | |
GB2143692A (en) | Low voltage ic current supply | |
EP1097415A1 (en) | Low power voltage reference with improved line regulation | |
US4578633A (en) | Constant current source circuit | |
US4268789A (en) | Limiter circuit | |
US5488329A (en) | Stabilized voltage generator circuit of the band-gap type | |
US4078199A (en) | Device for supplying a regulated current | |
US4217539A (en) | Stabilized current output circuit | |
EP0155039B1 (en) | Current-source arrangement | |
KR930003740Y1 (ko) | 저전압 안정화 전원회로 | |
JP2542623B2 (ja) | カレントミラ−回路 | |
KR950015208B1 (ko) | 쇼트키 전류 모우드 논리 회로 | |
US4786855A (en) | Regulator for current source transistor bias voltage | |
US4571536A (en) | Semiconductor voltage supply circuit having constant output voltage characteristic | |
US6693415B2 (en) | Current source | |
US5017858A (en) | Constant-current regulated power circuit | |
US4117391A (en) | Current stabilizing circuit | |
JPH0413692Y2 (ko) | ||
US4240024A (en) | Temperature compensated current source | |
JP2897515B2 (ja) | 電圧電流変換回路 | |
KR930006836Y1 (ko) | 자동 이득 조절회로 | |
JPS59205815A (ja) | デジタル信号で調整可能な端子電圧発生用集積回路 | |
KR900007848Y1 (ko) | 화상표시장치에서의 수직화상위치 조정회로 | |
JP2547896B2 (ja) | 電流反転回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20030520 Year of fee payment: 11 |
|
EXPY | Expiration of term |