KR930006836Y1 - 자동 이득 조절회로 - Google Patents

자동 이득 조절회로 Download PDF

Info

Publication number
KR930006836Y1
KR930006836Y1 KR2019880006235U KR880006235U KR930006836Y1 KR 930006836 Y1 KR930006836 Y1 KR 930006836Y1 KR 2019880006235 U KR2019880006235 U KR 2019880006235U KR 880006235 U KR880006235 U KR 880006235U KR 930006836 Y1 KR930006836 Y1 KR 930006836Y1
Authority
KR
South Korea
Prior art keywords
transistor
transistors
agc
current
control circuit
Prior art date
Application number
KR2019880006235U
Other languages
English (en)
Other versions
KR890021930U (ko
Inventor
이문기
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019880006235U priority Critical patent/KR930006836Y1/ko
Publication of KR890021930U publication Critical patent/KR890021930U/ko
Application granted granted Critical
Publication of KR930006836Y1 publication Critical patent/KR930006836Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
    • H03G3/3015—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable using diodes or transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

내용 없음.

Description

자동 이득 조절회로
제1도는 종래의 자동 이득 조절 회로도.
제2도는 본 고안에 따른 자동 이득 조절 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 증폭부 Q1∼Q9 : 트랜지스터
R1∼R6, Rc : 저항 D1, D2 : 다이오우드
본 고안은 자동이득 조절회로(AGC : Automatic Gain Control)회로에 관한 것으로, 특히 AGC 전류에 무관하게 바이어스를 설정하여 AGC전류의 크기에 제한없이 회로를 설계하도록 자동 이득 조절회로에 관한 것이다.
종래 자동 이득 조절회로의 구성은 제1도에서 보는 바와같이 전압 입력단(Vin)이 트랜지스터(Q1)(Q2)와 저항(R1)(R2)그리고 다이오우드(D1)(D2)로 구성된 증폭부(1)의 트랜지스터(Q1)(Q2)그리고 다이오우드(D1)(D2)로 구성된 증폭부(1)의 트랜지스터(Q1)(Q2)베이스에 각각 접속되고, 트랜지스터(Q1)(Q2)의 에미터는 다이오우드(D1)(D2)의 캐소우드에 각각 접속되는 동시에 일측이 접지된 저항(R1)(R2)에 각각 접속되고 상기 다이오우드(D1)(D2)의 각 애노우드 연결점은 트랜지스터(Q3)(Q4)에 의해 전류 미러형으로 구성된 AGC전압(AVT)이 인가되는 트랜지스터(Q5)의 콜렉터에 접속된 구성으로, 상기 회로구성의 동작상태를 살펴보면, 전압 입력단(Vin)의 전압이 증폭부(1)의 트랜지스터(Q1)(Q2)베이스에 각각 인가되면 증폭부(1)의 전압 이득(Voltage Gain)(Av)이로 표현된다.
여기서 e는 트랜지스터(Q1) 또는 트랜지스터(Q2)의 에미터 저항이고, re는 다이오우드(D1)(D2)의 저항이다.
그런데[lage : AGC전류=라 하고 AGC전압을 V(t)라 할때, lage=[V(t)-VㆍQ5]/R3이므로 전압 이득(Av)은이다.
즉, 상기식에서 알수 있듯이 전압 이득(Av)은 AGC전압[V(t)]에 의해서 제어된다.
상기 AGC전류(lage)가 "0"일때 트랜지스터(Q1)(Q2)의 에미터 바이어스는 트랜지스터(Q1)(Q2)의 베이스에 VB의 바이어스가 잡혀 있으면 VB-VBE가 된다.
그런데 AGC전류(lage)가 "0"이 아닐때는 다이오우드(D1)(D2)로 각각 lage/2의 전류가 흐르게 되고 트랜지스터(Q1)(Q2)의 에미터 전압은 VB-VBE+R1Iage/2가 Iage에 따라 트랜지스터(Q1)(Q2)의 에미터 및 베이스 바이어스가 변하게 된다.
즉, AGC전류(lage)가 바이어스에 영향을 주게 되므로 AGC전류(Iage)를 일정 크기 이하로 제한시켜야 하므로 설계시 많은 불편을 갖게 되는 문제점이 있었다.
이에 따라 본 고안은 상기한 문제점을 개선시키기 위해 안출된 것으로서, 간단한 회로를 추가연결하여 AGC전류에 무관하게 바이어스를 설정하므로 AGC전류의 크기에 제한없이 회로를 설계하도록 한 것으로, 이하 그의 기술구성을 첨부된 도면에 따라 설명하면 다음과 같다.
제2도는 본 고안에 따른 자동 이득 조절회로를 나타낸 것으로 그의 연결구성을 살펴보면, 전압 입력단(Vin)이 트랜지스터(Q1)(Q2)와 저항(Rc) 및 저항(R1)(R2)그리고 다이오우드(D1)(D2)로 구성된 증폭부(1)의 트랜지스터(Q1)(Q2)베이스에 각각 접속되고, 트랜지스터(Q1)(Q2)의 각 에미터는 다이오드(D1)(D2)의 캐소우드에 각각 연결되는 동시에 일측이 접지된 저항(R1)(R2)의 다른 일측단에 각각 연결되며 상기 다이오우드(D1)(D2)각 애노우드 연결점은 트랜지스터(Q3)(Q4)에 의해 전류 미러형으로 구성된 트랜지스터(Q3)의 콜렉터에 접속되고, 트랜지스터(Q4)의 콜렉터는 베이스로 AGC전압(VAT)이 인가되는 트랜지스터(Q5)의 콜렉터에 접속되도록 한 기존의 제1도에 회로에 있어서, 트랜지스터(Q9)를 AGC전류를 공급하는 트랜지스터(Q3)(Q4)와 전류 미러회로로 구성하고, 트랜지스터(Q9)의 콜렉터는 트랜지스터(Q8)의 콜렉터와 연결되어 트랜지스터(Q8)가 트랜지스터(Q6)(Q7)와 전류 미러 회로와 연결되고, 상기 트랜지스터(Q6)(Q7)의 에미터는 저항(R4)(R5)를 각각 거쳐 접지되며 트랜지스터(Q6)(Q7)의 콜렉터는 트랜지스터(Q6)(Q7)의 콜렉터는 트랜지스터(Q1)(Q2)의 에미터에 각각 접속되는 구성으로, 상기 회로구성의 동작상태 및 작용효과를 첨부된 도면에 따라 설명하면 다음과 같다. 제2도의 회로에서, 전압 입력단(Vin)의 전압이 증폭부(1)의 트랜지스터(Q1)(Q2)베이스에 각각 인가되면 증폭부(1)의 전압 이득(Av)이로 된다.
그러나 트랜지스터(Q9)는 트랜지스터(Q3)(Q4)와 전류미러 회로로 구성되어 있으므로 트랜지스터(Q9)에는 트랜지스터(Q3)(Q4)와 동일한 전류(Iage)가 흐르게 된다. 그리고 트랜지스터(Q8)도 트랜지스터(Q6)(Q7)와 전류미러 회로로 구성되어 있으므로 저항(R4)(R5)(R6)의 값을 정하여 그 크기가 R4=R5=R26로 되면 트랜지스터(Q6)(Q7)에는 트랜지스터(Q8)에 흐르는 전류의 1/2인전류가 각 흐르게 된다.
상기에 따라서 트랜지스터(Q3)에 흐르는 전류(Iage)가 다이오우드(D1)(D2)와 트랜지스터(Q6)(Q7)를 통하여 흐르게 되어 저항(R1)(R2)에는 AGC전압(AVT)에 의한 AGC전류(lage)가 전혀 영향을 주지 않게 되므로 AGC전류가 흐르는 경우에도 바이어스는 전혀 변화가 없게 된다.
즉, 본 고안의 자동 이득 조절 회로든 AGC전류(lage)가 크기에 제한이 없어 기존의 회로보다 더 넓은 AGC범위를 갖을 수 있게 되며 안정한 바이어스도 갖도록 동작하게 된다.
따라서 본 고안에 따른 자동 이득 조절회로는 이상의 설명에서와 같이, AGC전류에 관계없이 바이어스가 잡히게 되므로 AGC전류의 크기에 제한이 없이 회로를 설계할 수 있게 되며, 또한 폭넓은 AGC범위를 갖는 효과가 있게 된다.

Claims (1)

  1. 전원 입력단(Vin)의 전압을 베이스로 인가받는 트랜지스터(Q1)(Q2)와 저항(Rc) 및 저항(R1)(R2) 그리고 다이오우드(D1)(D2)로 구성되는 증폭부(1)와, 전류 미러형으로 구성되어 AGC전류를 공급하는 트랜지스터(Q3)(Q4)와, AGC전압이 인가되며 그 콜렉터 출력이 상기 트랜지스터(Q)(Q)의 베이스로 인가되는 트랜지스터(Q5)를 포함하는 자동이득 조절회로에 있어서, AGC전류를 공급하는 상기의 트랜지스터(Q3)(Q4)와 전류미러형으로 구성되는 트랜지스터(Q9)와, 상기 트랜지스터(Q9)의 콜렉터 출력을 콜렉터 베이스로 인가받는 트랜지스터(Q8)와, 상기 트랜지스터(Q8)와 전류미러형으로 구성되며 상기 트랜지스터(Q1)(Q2)의 에미터 출력단에 접속되어 AGC전류가 흐르게 하는 트랜지스터(Q6)(Q7)를 포함하여 AGC전류가 증폭부(1)의 바이어스에 영향을 주지않도록 구성하는 것을 특징으로 하는 자동 이득 조절회로.
KR2019880006235U 1988-04-29 1988-04-29 자동 이득 조절회로 KR930006836Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880006235U KR930006836Y1 (ko) 1988-04-29 1988-04-29 자동 이득 조절회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880006235U KR930006836Y1 (ko) 1988-04-29 1988-04-29 자동 이득 조절회로

Publications (2)

Publication Number Publication Date
KR890021930U KR890021930U (ko) 1989-11-03
KR930006836Y1 true KR930006836Y1 (ko) 1993-10-07

Family

ID=19274704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880006235U KR930006836Y1 (ko) 1988-04-29 1988-04-29 자동 이득 조절회로

Country Status (1)

Country Link
KR (1) KR930006836Y1 (ko)

Also Published As

Publication number Publication date
KR890021930U (ko) 1989-11-03

Similar Documents

Publication Publication Date Title
US4607232A (en) Low voltage amplifier circuit
US4268789A (en) Limiter circuit
US4259601A (en) Comparison circuit having bidirectional hysteresis
US4651033A (en) Device for complementary input signals using two circuits with different threshold voltages
JPH0546571B2 (ko)
US4194166A (en) Differential amplifier with a current mirror circuit
KR930006836Y1 (ko) 자동 이득 조절회로
JPH0823780B2 (ja) トランジスタ回路
US4851759A (en) Unity-gain current-limiting circuit
US4720643A (en) Peak catcher circuit
US4494088A (en) Oscillator with capacitor charged and discharged by current proportional to a reference current
EP0222435A1 (en) Automatic gain control including a current threshold circuit
JPH0622325B2 (ja) レベル変換回路
US5262688A (en) Operational amplifier circuit
KR950005811B1 (ko) 비교기 회로
KR930003740Y1 (ko) 저전압 안정화 전원회로
US4800585A (en) Saturating bipolar switch circuit for telephone dial pulsing
US6114904A (en) Fast amplifier output stage
JPS6314491Y2 (ko)
JP2622142B2 (ja) 電流比較回路
EP0320062B1 (en) Current mirror circuit, and video output amplifier circuit provided with the current mirror circuit
KR940002275Y1 (ko) 접힌 래치회로
JPH0321082Y2 (ko)
JPS6325775Y2 (ko)
KR900004796Y1 (ko) 자동이득 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020918

Year of fee payment: 10

EXPY Expiration of term