JP2622142B2 - 電流比較回路 - Google Patents
電流比較回路Info
- Publication number
- JP2622142B2 JP2622142B2 JP7029688A JP7029688A JP2622142B2 JP 2622142 B2 JP2622142 B2 JP 2622142B2 JP 7029688 A JP7029688 A JP 7029688A JP 7029688 A JP7029688 A JP 7029688A JP 2622142 B2 JP2622142 B2 JP 2622142B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- constant current
- collector
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電流比較回路、特に流出する入力電流値の、
ある値に対する大小を判別する電流比較回路に関するも
のである。
ある値に対する大小を判別する電流比較回路に関するも
のである。
上記型式の電流比較回路として本出願人は、第２図に
よって示される電流比較回路を提案している。
よって示される電流比較回路を提案している。
該第２図において、Q1,Q4,Q6はNPNトランジスター、Q
2,Q3,Q5はPNPトランジスター、５′は定電圧源、R1〜R3
は抵抗、１は電源端子、２は入力端子、４は出力端子、
３は抵抗R1の接続端子を示している。
2,Q3,Q5はPNPトランジスター、５′は定電圧源、R1〜R3
は抵抗、１は電源端子、２は入力端子、４は出力端子、
３は抵抗R1の接続端子を示している。
該第２図の構成にあって、電源端子１に電源電圧が印
加され、かつ５′の定電圧値をV1とすると、トランジス
ターQ1のコレクタには の電流が流れる。トランジスターQ2とQ3はカレントミラ
ーを構成しているので、ベース電流分を無視すると、ト
ランジスターQ3のコレクタ電流はI1にほぼ等しい。した
がってI1が比較対象としての基準電流値となる。ここで
入力端子２からI1Nの電流が流出する時、I1N＜I1の場
合、（I1−I1N）の分の電流は、トランジスターQ5が導
通しQ4が非導通となることにより、トランジスターQ5の
エミツタへ流れこむ。これにてトランジスターQ5のコレ
クタ電流とR2による電圧降下によりトランジスターQ6の
ベース電流がQ6の順方向電圧に達し、トランジスターQ6
は導通して出力４はローレベルとなる。
加され、かつ５′の定電圧値をV1とすると、トランジス
ターQ1のコレクタには の電流が流れる。トランジスターQ2とQ3はカレントミラ
ーを構成しているので、ベース電流分を無視すると、ト
ランジスターQ3のコレクタ電流はI1にほぼ等しい。した
がってI1が比較対象としての基準電流値となる。ここで
入力端子２からI1Nの電流が流出する時、I1N＜I1の場
合、（I1−I1N）の分の電流は、トランジスターQ5が導
通しQ4が非導通となることにより、トランジスターQ5の
エミツタへ流れこむ。これにてトランジスターQ5のコレ
クタ電流とR2による電圧降下によりトランジスターQ6の
ベース電流がQ6の順方向電圧に達し、トランジスターQ6
は導通して出力４はローレベルとなる。
一方、I1N≧I1の場合は、トランジスターQ5は非導通
となり、トランジスターQ5のコレクタ電流は０となる。
よってトランジスターQ6のベース電圧は接地レベルでト
ランジスターQ6は非導通となり出力４は、ハイレベルと
なる。このときI1N＝I1ではトランジスターQ4も非導通
であるが、I1N＞I1では（I1N−I1）分の電流はトランジ
スターQ4が導通して、そのエミツタより供給される。
となり、トランジスターQ5のコレクタ電流は０となる。
よってトランジスターQ6のベース電圧は接地レベルでト
ランジスターQ6は非導通となり出力４は、ハイレベルと
なる。このときI1N＝I1ではトランジスターQ4も非導通
であるが、I1N＞I1では（I1N−I1）分の電流はトランジ
スターQ4が導通して、そのエミツタより供給される。
この様に、該第２図の回路では、抵抗R1によって基準
電流I1が決定され、流出する入力電流I1NのI1に対する
大小比較がトランジスターQ4,Q5の構成により行なわ
れ、トランジスターQ6のオン・オフ結果として判定され
る構成となっている。
電流I1が決定され、流出する入力電流I1NのI1に対する
大小比較がトランジスターQ4,Q5の構成により行なわ
れ、トランジスターQ6のオン・オフ結果として判定され
る構成となっている。
上記第２図構成の比較回路においては、入力電流IIN
が基準電流I1にほぼ等しく、トランジスターQ5が導通←
→非導通の遷移領域にある状態ではトランジスターQ6の
導通→非導通或いは非導通→導通への切り変わりが瞬間
的に鋭く行なわれず、出力端子４の状態が発振気味にな
るおそれがある。
が基準電流I1にほぼ等しく、トランジスターQ5が導通←
→非導通の遷移領域にある状態ではトランジスターQ6の
導通→非導通或いは非導通→導通への切り変わりが瞬間
的に鋭く行なわれず、出力端子４の状態が発振気味にな
るおそれがある。
本発明は上記第２図示の比較回路の改良に関するもの
で、入出力特性にヒステリシスを持たせるための回路を
付加することにより、入力電流のしきい値付近ではスイ
ツチング動作の不安定性を解消しようとするものであ
る。
で、入出力特性にヒステリシスを持たせるための回路を
付加することにより、入力電流のしきい値付近ではスイ
ツチング動作の不安定性を解消しようとするものであ
る。
本発明では上記の不安定性を解消する構成として、定
電流を供給する定電流源（Q3）に接続された端子部
（２）に流れる電流値と前記定電流源からの定電流値と
の比較を、前記定電流源と端子部との接続点に対して互
いのエミッターが接続されるとともに互いのベースに基
準電圧が印加される特性の異なる第１と第２のトランジ
スター（Q4、Q5）と、該第２のトランジスターのコレク
ターにベースが接続される第３のトランジスター（Q6）
と、該第３のトランジスターのベースに接続された抵抗
からなる構成にて、前記定電流値と端子部の電流値が第
１の関係にある時第１のトランスターをオンとして前記
端子部に電流を供給するとともに第３のトランジスター
を第１の状態となし、一方前記定電流値と端子部の電流
値が第２の関係にある時第２のトランジスターをオンと
して前記抵抗に電流を流し前記第３のトランジスターを
第２の状態に移行させることで行なう電流比較回路にお
いて、 前記第２のトランジスターのコレクター及び第３のト
ランジスターのベースに接続され前記第２のトランジス
ターのコレクター電流が流れる前記抵抗による電圧降下
が所定値より大きい時にオンとなり所定値と同一及び所
定値よりも小さい時にオフとなる第４のトランジスター
（Q9）と、該第４のトランジスターのコレクターに定電
流を供給する定電流回路（６）と、該第４のトランジス
ターがオフの時に前記定電流回路の電流が供給されてオ
ンとなるエミッタ・ベースが短絡された第５（Q8）のト
ランジスターと、該第５のトランジスターとカレントミ
ラーを構成し、コレクターが前記端子部に接続された第
６のトランジスター（Q7）を設けることで実現させたも
のである。
電流を供給する定電流源（Q3）に接続された端子部
（２）に流れる電流値と前記定電流源からの定電流値と
の比較を、前記定電流源と端子部との接続点に対して互
いのエミッターが接続されるとともに互いのベースに基
準電圧が印加される特性の異なる第１と第２のトランジ
スター（Q4、Q5）と、該第２のトランジスターのコレク
ターにベースが接続される第３のトランジスター（Q6）
と、該第３のトランジスターのベースに接続された抵抗
からなる構成にて、前記定電流値と端子部の電流値が第
１の関係にある時第１のトランスターをオンとして前記
端子部に電流を供給するとともに第３のトランジスター
を第１の状態となし、一方前記定電流値と端子部の電流
値が第２の関係にある時第２のトランジスターをオンと
して前記抵抗に電流を流し前記第３のトランジスターを
第２の状態に移行させることで行なう電流比較回路にお
いて、 前記第２のトランジスターのコレクター及び第３のト
ランジスターのベースに接続され前記第２のトランジス
ターのコレクター電流が流れる前記抵抗による電圧降下
が所定値より大きい時にオンとなり所定値と同一及び所
定値よりも小さい時にオフとなる第４のトランジスター
（Q9）と、該第４のトランジスターのコレクターに定電
流を供給する定電流回路（６）と、該第４のトランジス
ターがオフの時に前記定電流回路の電流が供給されてオ
ンとなるエミッタ・ベースが短絡された第５（Q8）のト
ランジスターと、該第５のトランジスターとカレントミ
ラーを構成し、コレクターが前記端子部に接続された第
６のトランジスター（Q7）を設けることで実現させたも
のである。
即ち上記の構成にて、入力電流値が基準電流値に近づ
くと、入力端子から一定電流を分流する回路を設けて、
入力電流にオフセツトを持たせてヒステリシス特性とす
ることにより、安定したスイツチング動作を実現せんと
するものである。
くと、入力端子から一定電流を分流する回路を設けて、
入力電流にオフセツトを持たせてヒステリシス特性とす
ることにより、安定したスイツチング動作を実現せんと
するものである。
第１図は本発明に係る電流比較回路の一実施例を示す
回路図で、第２図の回路と同一構成部には同一記号を付
してある。図において、６は定電流源、Q7,Q8,Q9はトラ
ンジスターでQ7,Q8はカレントミラーを構成する。R2′
は抵抗R2と直列接続され、その接続点を上記トランジス
ターQ9のベースと接続する抵抗である。これらの回路構
成にて、本願のヒステリシス特性を比較回路を与える回
路を形成している。
回路図で、第２図の回路と同一構成部には同一記号を付
してある。図において、６は定電流源、Q7,Q8,Q9はトラ
ンジスターでQ7,Q8はカレントミラーを構成する。R2′
は抵抗R2と直列接続され、その接続点を上記トランジス
ターQ9のベースと接続する抵抗である。これらの回路構
成にて、本願のヒステリシス特性を比較回路を与える回
路を形成している。
次いで、該第１図実施例の動作につき説明する。
今、入力電流I1Nが基準電流I1に比べ十分に小さい
と、（I1−I1N）分の電流はトランジスターQ5のエミツ
タ電流となり、抵抗R2,R2′の電圧降下を生じさせトラ
ンジスターQ6及びQ9は導通状態となる。この結果、出力
端子４はローレベルとなるが、一方トランジスターQ9に
は定電流源６によって供給される電流I2が流れ、トラン
ジスターQ9のコレクタ電位はVCE(SAT)となるのでトラン
ジスターQ8及びQ7はカツトオフ状態になる。
と、（I1−I1N）分の電流はトランジスターQ5のエミツ
タ電流となり、抵抗R2,R2′の電圧降下を生じさせトラ
ンジスターQ6及びQ9は導通状態となる。この結果、出力
端子４はローレベルとなるが、一方トランジスターQ9に
は定電流源６によって供給される電流I2が流れ、トラン
ジスターQ9のコレクタ電位はVCE(SAT)となるのでトラン
ジスターQ8及びQ7はカツトオフ状態になる。
一方、入力I1Nの値がI1の値に近づいてトランジスタ
ーQ5のコレクタ電流が減少し、R2′との電圧降下による
トランジスターQ9のベース電位がトランジスターQ9のV
BE(ON)以下になると、トランジスターQ9はカツトオフ
し、その結果定電流源６からの電流I2はトランジスター
Q8のコレクタ及びQ7,Q8のベースに流れ込みQ7とQ8が導
通状態となる。トランジスターQ7及びQ8のベース電流を
無視すると、トランジスターQ7とQ8はカレントミラーを
構成しているので、トランジスターQ7のコレクタにはほ
ぼI2の電流が流れる。よってトランジスターQ5のエミツ
タ電流は、トランジスターQ7がオンとなったと同時に
（I1−I1N）から（I1−I1N−I2）に減少し、その瞬間に
Q6のベース電位がVBE(ON)以下となってトランジスターQ
6はカツトオフし、４はハイレベルとなる。
ーQ5のコレクタ電流が減少し、R2′との電圧降下による
トランジスターQ9のベース電位がトランジスターQ9のV
BE(ON)以下になると、トランジスターQ9はカツトオフ
し、その結果定電流源６からの電流I2はトランジスター
Q8のコレクタ及びQ7,Q8のベースに流れ込みQ7とQ8が導
通状態となる。トランジスターQ7及びQ8のベース電流を
無視すると、トランジスターQ7とQ8はカレントミラーを
構成しているので、トランジスターQ7のコレクタにはほ
ぼI2の電流が流れる。よってトランジスターQ5のエミツ
タ電流は、トランジスターQ7がオンとなったと同時に
（I1−I1N）から（I1−I1N−I2）に減少し、その瞬間に
Q6のベース電位がVBE(ON)以下となってトランジスターQ
6はカツトオフし、４はハイレベルとなる。
次にI1NがI1より大きい状態から減少する場合につい
て考える。
て考える。
この状態ではトランジスターQ5がオフであるためQ9も
オフとなっている。よってトランジスターQ7にはI2が流
れているので、（I1N＋I2−I1）分の電流がQ4のエミツ
タから供給されている。I1Nの減少によりQ4からの電流
が０となり、I1Nがさらに減少して（I1−I1N−I2）分の
電流がトランジスターQ5のエミツタに流れ込むと、R2′
との電圧降下によるトランジスターQ9のベース電位がV
BE(ON)となった瞬間に、Q9のコレクタ電位がVCE(SAT)ま
で降下し、トランジスターQ8及びQ7がカツトオフする。
するとトランジスターQ5のコレクタ電流はI2分だけ増加
するので、その結果トランジスターQ6のベース電位がV
BE(ON)を越えてトランジスターQ6がオン状態となり出力
４はローレベルとなる。
オフとなっている。よってトランジスターQ7にはI2が流
れているので、（I1N＋I2−I1）分の電流がQ4のエミツ
タから供給されている。I1Nの減少によりQ4からの電流
が０となり、I1Nがさらに減少して（I1−I1N−I2）分の
電流がトランジスターQ5のエミツタに流れ込むと、R2′
との電圧降下によるトランジスターQ9のベース電位がV
BE(ON)となった瞬間に、Q9のコレクタ電位がVCE(SAT)ま
で降下し、トランジスターQ8及びQ7がカツトオフする。
するとトランジスターQ5のコレクタ電流はI2分だけ増加
するので、その結果トランジスターQ6のベース電位がV
BE(ON)を越えてトランジスターQ6がオン状態となり出力
４はローレベルとなる。
トランジスターQ9がオンとなるために必要なトランジ
スターQ5のコレクタ電流をI3とすると出力４がローレベ
ルからハイレベルへスイツチングするI1Nのしきい値は
（I1−I3）であり、逆にハイレベルからローレベルへス
イツチングするI1Nのしきい値は（I1−I2−I3）で、そ
の差分I2分のヒステリシスを持つことになる。これによ
り、しきい値付近におけるスイツチングの安定性が得ら
れる。
スターQ5のコレクタ電流をI3とすると出力４がローレベ
ルからハイレベルへスイツチングするI1Nのしきい値は
（I1−I3）であり、逆にハイレベルからローレベルへス
イツチングするI1Nのしきい値は（I1−I2−I3）で、そ
の差分I2分のヒステリシスを持つことになる。これによ
り、しきい値付近におけるスイツチングの安定性が得ら
れる。
以上説明したように、入力電流が基準電流値に近づく
と、入力端子から電流を分流する回路を設けることによ
り、ヒステリシス特性を持たせることによって、入力電
流が基準電流値に近い時の、スイツチングの不安定性を
解消するという効果を得ることができる。
と、入力端子から電流を分流する回路を設けることによ
り、ヒステリシス特性を持たせることによって、入力電
流が基準電流値に近い時の、スイツチングの不安定性を
解消するという効果を得ることができる。
第１図は本発明に係る電流比較回路の一実施例を示す回
路図、第２図は先願に係る電流比較回路を示す回路図で
ある。 １……電漂端子、２……入力端子 ３……基準電流設定用抵抗の接続端子 ４……出力端子、5,5′……定電圧源 ６……定電流源、Q1〜Q9……トランジスタ R1〜R3……抵抗
路図、第２図は先願に係る電流比較回路を示す回路図で
ある。 １……電漂端子、２……入力端子 ３……基準電流設定用抵抗の接続端子 ４……出力端子、5,5′……定電圧源 ６……定電流源、Q1〜Q9……トランジスタ R1〜R3……抵抗
Claims (1)
- 【請求項１】定電流を供給する定電流源に接続された端
子部に流れる電流値と前記定電流源からの定電流値との
比較を、前記定電流源と端子部との接続点に対して互い
のエミッターが接続されるとともに互いのベースに基準
電圧が印加される特性の異なる第１と第２のトランジス
ターと、該第２のトランジスターのコレクターにベース
が接続された第３のトランジスターと、該第３のトラン
ジスターのベースに接続された抵抗からなる構成にて、
前記定電流値と端子部の電流値が第１の関係にある時第
１のトランジスターをオンとして前記端子部に電流を供
給するとともに第３のトランジスターを第１の状態とな
し、一方前記定電流値と端子部の電流値が第２の関係に
ある時第２のトランジスターをオンとして前記抵抗に電
流を流し前記第３のトランジスターを第２の状態に移行
させることで行なう電流比較回路において、 前記第２のトランジスターのコレクター及び第３のトラ
ンジスターのベースに接続され前記第２のトランジスタ
ーのコレクター電流が流れる前記抵抗による電圧降下が
所定値より大きい時にオンとなり所定値と同一及び所定
値よりも小さい時にオフとなる第４のトランジスター
と、該第４のトランジスターのコレクターに定電流を供
給する定電流回路と、該第４のトランジスターがオフの
時に前記定電流回路の電流が供給されてオンとなるエミ
ッタ・ベースが短絡された第５のトランジスターと、該
第５のトランジスターとカレントミラーを構成し、コレ
クターが前記端子部に接続された第６のトランジスター
を設けたことを特徴とする電流比較回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7029688A JP2622142B2 (ja) | 1988-03-23 | 1988-03-23 | 電流比較回路 |
| EP88106675A EP0288977A1 (en) | 1987-04-28 | 1988-04-26 | Current comparison circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7029688A JP2622142B2 (ja) | 1988-03-23 | 1988-03-23 | 電流比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01241915A JPH01241915A (ja) | 1989-09-26 |
| JP2622142B2 true JP2622142B2 (ja) | 1997-06-18 |
Family
ID=13427354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7029688A Expired - Lifetime JP2622142B2 (ja) | 1987-04-28 | 1988-03-23 | 電流比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2622142B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4646470B2 (ja) * | 2001-09-27 | 2011-03-09 | 三洋電機株式会社 | コンパレータ回路 |
-
1988
- 1988-03-23 JP JP7029688A patent/JP2622142B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01241915A (ja) | 1989-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0473806B2 (ja) | ||
| JPH07104372B2 (ja) | 電圧比較回路 | |
| EP0132863B1 (en) | Protection circuit | |
| JPH0546571B2 (ja) | ||
| JP2622142B2 (ja) | 電流比較回路 | |
| JPH0823780B2 (ja) | トランジスタ回路 | |
| EP0134925A1 (en) | Comparator circuit having full supply common mode input | |
| JP2683015B2 (ja) | 電流比較回路 | |
| JPH0758896B2 (ja) | モノリシツク集積化制御回路 | |
| JP2847149B2 (ja) | スイッチング回路 | |
| JP2776528B2 (ja) | 定電圧回路 | |
| JP2710362B2 (ja) | ３値論理回路 | |
| JPS6042520Y2 (ja) | 電流制限回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPS62296213A (ja) | 定電圧回路 | |
| JP2560195Y2 (ja) | 定電流回路 | |
| KR930006836Y1 (ko) | 자동 이득 조절회로 | |
| JPH0434567Y2 (ja) | ||
| JPS6156529B2 (ja) | ||
| KR940000251Y1 (ko) | 3진 인버터 회로 | |
| JP3064327B2 (ja) | モータ駆動回路 | |
| JP2901397B2 (ja) | 非線型増幅器 | |
| JPH0522051A (ja) | パルス電圧電流変換回路 | |
| JP2865296B2 (ja) | 利得制御装置 | |
| JP2710487B2 (ja) | 半導体発光素子駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |