JP2847149B2 - スイッチング回路 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はスイッチング回路に関するものであり、特に
サンプル・ホールド回路として適しており、第１ダイオ
ード及び第２ダイオードを有する第１直列ブランチと、
これに並列に接続された第３ダイオード及び第４ダイオ
ードを有する第２直列ブランチとを備え、少なくとも前
記２つの直列ブランチに共通の第１共通端子を、第１の
状態では第１共通端子に結合され、第２の状態では第１
共通端子から切り離される第１切替え可能電流源に接続
して成るダイオード・ブリッジを備え、 前記第１ブランチは第１及び第２ダイオードの接続点
に入力端子を有し入力電圧を受信させ、前記第２直列ブ
ランチは第３及び第４ダイオードの接続点に出力端子を
有している。前記スイッチング回路をサンプル・ホール
ド回路として用いる場合、前記出力端子を記憶キャパシ
タに接続し、第１状態がサンプリング状態であり、第２
状態が非導通状態である。

（従来の技術） 従来のサンプル・ホールド回路は、一方がPNPトラン
ジスタで実現され他方がNPNトランジスタ実現された２
つの電流源を同時に切替えることを特徴としている。

集積回路の通常の製造方法においては、PNPトランジ
スタの方が明らかに動作速度が遅い。さらに、種々のト
ランジスタのスイッチングの同期を完全にとることは困
難である。

米国特許第3,597,633号により、シングル・スイッチ
ング動作がなされる特にサンプル・ホールド回路として
適しているトランジスタによるスイッチング回路が開示
されているが、このスイッチング回路は電流源をスイッ
チングするものではない。

（課題を解決するための手段） 本発明によれば、サンプル・ホールド回路として適し
たスイッチング回路が提案されており、この中のNPNト
ランジスタを用いて好適になされるシングル電流源のス
イッチングにより主な所望の目的を十分に達成しうる。

本発明によるスイッチング回路は前記第３ダイオード
を第１トランジスタのベース・エミッタ通路によって構
成し、このトランジスタのコレクタを電源電圧源に接続
し、かつ、 前記２つのブランチの第２共通端子が第１ダイオード
及び第３ダイオードの接続点であり、かつ、 当該スイッチング回路はこの第２共通端子と前記供給
電圧源との間に挿入された第１抵抗を有し、かつ、 前記第１切替え可能電流源は、第２状態において第２
共通端子に結合されるように構成されていることを特徴
とする。

前記第１切替え可能電流源が、コントロール信号に応
答して前記サンプリング状態、前記非導通状態それぞれ
において、所定の強度の第２電流源を前記第１共通端子
と前記第２共通端子との間で切替えるようにした第１差
動段を有すことができる。

本発明によるスイッチング回路は、第１実施例におい
て、前記入力電圧と無関係に前記ブリッジを前記平衡状
態にするように入力電圧に応じて変化する等化電流を前
記第２共通端子に注入するように構成された電流発生器
を有する。

従って、前記電流発生器が所定の強度を有する第３電
流源から前記等化電流を発生するように構成された第２
切替え可能差動段である。前記第２差動段が第３トラン
ジスタ及び第４トランジスタを有し、それらのエミッタ
同士を直列接続した第２抵抗及び第３抵抗を介して結合
し、第２抵抗及び第３抵抗の接続点に前記第３電流源を
接続し、前記第３トランジスタのベースが前記入力電圧
を受信するように配置し、また、これらのトランジスタ
のコレクタを電圧源に接続し、前記第４トランジスタの
前記ベースが基準電圧を受信するように配置し、このト
ランジスタのコレクタを前記第２共通端子に接続した。
後者の実施例により、等化において優れた線型性が得ら
れる。

第２電流源が大きさ 但し、 V_H :入力信号Veの最大値 V_B :入力信号Veの最小値 R :第１抵抗の値 V_BE:トランジスタのベース・エミッタ電圧 V_CC:電源電圧 I :第１電流源の電流強度 を有するようにできる。

この方法で、所望の等化を実現するために全電流Ｉ′
を用いる。

従って、 の場合に、この補正の線型性が最適となる。

望ましい実施例によれば、前記ブリッジの前記平衡状
態が入力電圧及び供給電圧に無関係であり、そして、こ
の目的のため、前記第２電流源は、その電流が所定の法
則、すなわち、 に従って変化するように構成されている。

この実施例の有効な変形例によれば、前記第２電流源
は電源電圧の関数である強度を有する第４電流源に対し
比例係数Ｋを有する電流ミラー回路として構成して、そ
の電流の一部を入力電圧の関数である強度を有する第５
電流源に供給して前記第２電流源の電流強度が前記請求
項４に記載の法則に従うようにした。

前記第４電流源が第４抵抗を有し、このの第１端子を
電圧源に接続し第２端子を第５電流源に接続し、前記第
４電流源の前記電流が前記第４抵抗の値に線型的に依存
するように前記第４抵抗を設定した。

第２電流源と第４電流源との間の比例定数Ｋの値が ここで、R₄は前記第４抵抗の値である。

前記第５電流源が、ベースに前記入力電圧が供給され
コレクタが前記電圧源に接続されエミッタが第５抵抗及
び第７ダイオードに直列に接続された第５トランジスタ
と、コレクタが所望の電流を流すために第４抵抗の第２
端子に接続された第６トランジスタとを備え、第５抵抗
及び第７ダイオードの接続点を第６トランジスタのベー
スに接続する。

第６トランジスタ及び第７ダイオードの寸法は、これ
らが電流を比Ｎで流すよ うに定めてあり、かつ、比Ｎは ここで、は前記第５抵抗の値である。

第１差動段にトランジェント電流が流れるように、前
記サンプリング状態から前記非導通状態へと変化する間
に、前記第１共通端子にトランジェント電流を流すよう
に第２電流発生器を構成し得る。

好適変形例によれば、前記第２電流発生器は、前記第
２電流発生器が第７トランジスタを有し、このトランジ
スタのコレクタを電圧源に接続しエミッタを第１共通端
子に接続しベースを第６抵抗と直列接続した第８ダイオ
ードを介して前記電圧源に接続するとともに、さらに前
記ベースを第６電流源に接続するよう構成された第３ス
イッチング回路の出力端子にも接続し、この第６電流源
の電流強度が前記第１状態から前記第２状態へ変化が起
こる時に、第４電流源の電流値に比例するように構成す
る。第２、第４ダイオードは、ショットキィ・タイプで
ある方が有利である。

（実施例） 第１図は、サンプル・ホールド回路の典型的な回路図
を示す。ここでは、２つのブランチを有するダイオード
・ブリッジを示しており、そのブランチの一方はダイオ
ードD₁及びD₃から成っており、他方はダイオードD₂及び
D₄から成っている。ダイオードD₁及びD₂の接続点Ａをス
イッチ２を介して電流源I₂に接続する。ダイオードD₃及
びD₄の接続点Ｂをスイッチ１を介して電流源I₁に接続す
る。ダイオードD₁及びD₃の接続点は、サンプル化される
べき入力信号Veを受信するサンプリング装置の入力端子
を構成する。ダイオードD₂及びD₄の接続点は、サンプリ
ング装置の出力端子Ｓを構成する。この出力端子Ｓを、
電圧VsをたくわえるコンデンサＣに接続する。

サンプリング・モードでは、スイッチ１及び２は閉じ
ている。電圧Vsにより、コンデンサＣの端子間に電圧Ve
をコピーする。キャパシタＣ中の電流がゼロであり、ダ
イオードD₃及びD₄と同様にダイオードD₁及びD₂が同一で
あり、かつ、電流源I₁及びI₂が同じ値の電流を供給する
場合には、Ve＝Vsである。

スイッチ１及び２を同時に開くことにより得られる阻
止状態では、前記ブリッジはハイ・インピーダンス状態
となり（各ダイオードが完全であると仮定すれば、イン
ピーダンスは無限大となる）、前述したサンプル化され
た電圧VsがコンデンサＣ中にたくわえられる。

この種の装置では、いくつかの不利な点を伴う。すな
わち、 ・電流源I₁及びI₂をペアリングする必要があること、 ・電流源I₁及びI₂を同時に切替える必要があること、 ・PNPトランジスタ電流源（電流源I₂）を実際上用いな
けれならないこと （このPNPトランジスタ電流源は通常の集積回路の製造
方法の場合、スイッチング速度を制限するものであり、
PNPトランジスタは、NPNトランジスタよりもスイッチン
グ速度が遅い）。

第２図の回路は、わずかに１つの電流源を切替える一
実施例を示しており、この実施例は、前記の通常の製造
方法の場合にさらにスイッチング速度の速いNPNトラン
ジスタを基礎にして差動しうる。

電流源I₂及びスイッチ２の代わりに、抵抗Ｒを挿入す
る。ダイオードD₁をこのT₁のベースとコレクタを短絡さ
せたNPNトランジスタT₁の形態で実現し、そのエミッタ
を入力端子Ｅに接続する。ダイオードD₂をNPNトランジ
スタT₂で置き替え、このエミッタを出力端子Ｓに接続
し、このコレクタ・ベース通路を抵抗Ｒと並列に接続す
る。ダイオードD₁は他の方法で構成し得るが、この実施
例は前記ダイオードD₂との特性に関して最良の一致を保
証する。最後に、電流源Ｉを挿入し、ダイオードD₃及び
D₄の接続点（点Ｂ）、あるいは、トランジスタT₁及びT₂
のベース間の接続点Ａのいずれかで切り替え得るように
する。

NPNタイプのトランジスタT₃は点Ｂに接続したコレク
タを有しており、スイッチング信号Ｖをベースで受信す
る。トランジスタT₄もNPNタイプであり、点Ａに接続し
たコレクタ、トランジスタT₃のエミッタに接続したエミ
ッタを有し、ベースに基準電圧V_ref1を受信する。

サンプリング・モード（Ｖ＞V_ref1）では、トランジ
スタT₃を導通とし、トランジスタT₄を阻止する。抵抗Ｒ
を流れる電流の値は、 である。

V_BET1はトランジスタT₁のベース・エミッタ電圧を示
しており、V_CCは供給電圧を示している。

電圧Veを完全にコピーするためには、４つのブリッジ
素子（トランジスタT₁、トランジスタT₂のコレクタ・エ
ミッタ・パス、ダイオードD₃及びD₄）に流れる電流がI/
2に等しい電流が流れなければならない。従って抵抗Ｒ
にはI/2に等しい電流が流れなければならない。（トラ
ンジスタT₂のベース電流は無視している）。従って、 となる。

トランジスタT₂存在により、コンデンサＣの加速充電
が得られることがわかる。

阻止状態（Ｖ＜V_ref1）では、トランジスタT₄を導通
とし、トランジスタT₃を阻止する。このとき、抵抗Ｒに
はＩと等しい大きさの電流が流れる。この抵抗Ｒには、
この電流によりサンプリング・モードの時の２倍の大き
さの電圧降下が生じ、トランジスタT₁及びT₂を非導通に
する。もはや、ダイオードD₃及びD₄には電流が流れな
い。このようにして、前記ブリッジはすばやくハイ・イ
ンピーダンス状態となる。

前述した構造より、１つの近似式（１）が導き出され
る。というのは、コピー条件がコピーされるべき電圧Ve
に依存しているからである。

第３図で、等化回路を備える改良回路を提案する。こ
の等化回路は他の素子には変更を加えることなく付加す
ることができる。

この等化回路はNPNタイプの２つのトランジスタC₅及
びT₆を有しており、このT₅及びT₆のエミッタを２つの直
列接続された線形抵抗R₂及びR₃で接続し、このR₂及びR₃
の接続点に電流源Ｉ′を接続する。トランジスタT₅のベ
ースを入力端子Ｅに接続し、T₅のコレクタを電源電圧V
_CCに接続する。

トランジスタT₆のベースは基準電圧V_ref2を受信し、T
₆のコレクタを点Ａに接続する。この等化回路の機能
は、入力端子電圧Veのいかんにかかわらず、トランジス
タT₁中の電流をI/2に等しい一定値に保ち、かつ、この
ようにしてブリッジの２つのブランチに流れる電流が等
しくするために、抵抗Ｒを流れる電流の過剰部分を除去
することにある。V_Bを、サンプリングすべき最小電圧で
あると仮定する。

V_Hを、サンプリングすべき最大電圧であると仮定す
る。

I_6Hを、Ve＝V_Hのときに、トランジスタT₆を流れる電
流であると仮定する。そしてI_6Bを、Ve＝V_Bのときにト
ランジスタT₆を流れる電流であると仮定する。

以上より、 これより、 Ve＝V_Hの場合、Ｉ′の全ての電流がトランジスタT₅を
流れるように選択できる。すなわちI_6H＝０になるよう
にすることができる。従って、 Ve＝V_Bの場合、Ｉ′の全電流がトランジスタT₆を流れる
ように選択でき、すなわちI_6B＝Ｉ′となるようにする
ことができる。これら２つの計算結果とともに、 が得られる。

抵抗R₂及びR₃は、同じ抵抗値を有しており、線型性を
改善するよう機能する。

このR₂及びR₃の値は、前記電流Ｉ′をトランジスタT₅
及びT₆に1/4:3/4の割合で分配する動作点で計算するこ
とができる。

すなわち、 構造の対称性より、２つの動作点のうち、いずれか一方
の計算をすれば十分であろう。

であると仮定する。

I_R2が抵抗R₂を流れる電流であり、I_R3が抵抗R₃を流れ
る電流であると仮定する。

前述した動作点、すなわち、 I_R2＝3/4I′,I_R3＝1/4I′ においては、線型性が保証される。結果として、R₂及び
R₃の共通点での電圧が等しいことから、 と書き表すことができる。

V_BET5及びV_BET6は、トランジスタT₅及びT₆のベース・
エミッタ間圧を示している。

これより、 であると仮定すると、これより、 となる。

シフト・ダイオードを導入することにより、サンプリ
ング装置の許容ダイナミック・レンジを大きくすること
ができる。第４図は一実施例を示しており、本例ではト
ランジスタT₇及びT₈はエミッタ・ホロワとして配置して
おり、それぞれのエミッタに接続された電流源I₇及びI₈
を有している。これらのトランジスタT₇,T₈をトランジ
スタT₅及びT₆のベースと出力端子との間に挿入し、それ
ぞれの入力信号Ve及びV_ref2を伝達する。

第５図によれば、電流源Ｉを、２つのブランチに流れ
る電流を平衡させ、電圧コピーの質がいかなる変化にも
依存せず、特に温度の関数として、入力電圧あるいは、
電源電圧V_CCの値のいずれにも依存していないように実
現する。

この目的はトランジスタQ₁〜Q₄,T₉およびT₁₀を用い、
電流Ｉの所望の変化法則を得ることにより達成される。

入力電圧VeをトランジスタT₁₅によってベース・エミッ
タ電圧V_beだけシフトさせ、そのエミッタに電流源I₁₅を
接続する。

これらの条件の下で、方程式（１）は、 となる。

電流Ｉは、トランジスタQ₁が生じさせる。このトラン
ジスタQ₁のコレクタをトランジスタT₃及びT₄の結合エミ
ッタに接続しQ₁のエミッタを共通電位点に接続する。ト
ランジスタQ₁は、トランジスタQ₂とともに比例係数Ｋを
有する電流ミラー回路を形成する。前記トランジスタQ₂
はそのベースをトランジスタQ₁のベースに接続し、その
コレクタを抵抗R₄を介して電源電圧V_CCに接続し、その
エミッタを共通電位点に接続する。トランジスタT₉は、
そのコレクタを電源電圧V_CCに接続し、そのベースをト
ランジスタQ₂のコレクタに接続し、そのエミッタをトラ
ンジスタQ₁及びQ₂の相互接続ベースに接続する。トラン
ジスタQ₂のコレクタを流れる電流は、抵抗R₄（及び電源
電圧V_CC）の値に直線的に依存している。抵抗R₄を流れ
る電流を計算するために、抵抗R₄は２つのダイオードと
直列接続されているものとみなす。トランジスタQ₃は、
そのコレクタをトランジスタQ₂のコレクタに接続し、そ
のエミッタを共通電位点に接続し、そのベースをトラン
ジスタQ₄のベースに接続する。このQ₄は、ベース・コレ
クタを短絡し、ダイオードとして構成している。Q₃とQ₄
は比例係数Ｎを有する第２電流ミラー回路を形成してい
る。トランジスタT₁₀は、そのベースに入力信号Veを受
信し、そのコレクタを電源電圧V_CCに接続し、そのエミ
ッタを抵抗R₁₀を介してトランジスタQ₄のベースに接続
する。ＫがトランジスタQ₁及びQ₂のエミッタ寸法の比で
あり、ＮがトランジスタQ₃及びQ₄のエミッタ寸法の比で
あると仮定する。

I_Q1,I_Q2I_Q3,I_Q4,I_R4は、それぞれトランジスタQ₁,Q₂,
Q₃,Q₄のコレクタを流れる電流、抵抗R₄を流れる電流で
あるものとする。

ここで I_Q1＝Ｉ 従って、 I_Q1＝KI_Q2＝Ｋ（I_R4−I_Q3）＝Ｋ（I_R4−NI_Q4） ところで、 ここで、 この式は、方程式（４）と同一にすべきである。ここ
で、 R₁₀＝NR₄、かつ、 であると仮定すると、 これらの条件の下で、ブリッジの平衡状態は、電圧Ve
及び電源電圧V_CCと無関係であり、従って、これらのパ
ラメータの温度の時間的変化を抑えられる。

第５図に示されている回路は、トランジスタT₁及びT₂
さらにダイオードD₃及びD₄を同時に非導通とすることを
保証する一方で、ダイナミック動作を改善するための手
段をも有している。電流I₂がトランジスタT₄を流れる場
合、トランジスタT₁及びT₂が非導通となる。実際、その
瞬間、点Ａの電位がV_CC−V_eとなり、抵抗Ｒを流れる全
ての電流が同様にトランジスタT₄にも流れる。これに対
して、トランジスタT₃のコレクタ電流は、トランジスタ
T₃が非導通となるまで一時的にダイオードD₃及びD₄に流
れ続ける。

この一時的な状態中に、ダイオードD₄を経て流れる電
流がコンデンサＣにより生じ、これによりコンデンサＣ
がわずかに放電し、記憶された電圧の値にわずかなシス
テマティック・エラーを生じる。前記同時非導通状態を
保証し、前記一時的なコンデンサＣの放電を避けるため
に、コレクタを電源電圧源V_CCに接続し、エミッタを点
Ｂ（ダイオードD₃及びD₄のカソード及びトランジスタT₃
のコレクタの接続点）に接続するトランジスタT₁₃はト
ランジスタT₃のコレクタに前記トランジェント電流を供
給する機能を有している。このことを実現するために、
トランジスタT₁₃のベースを、抵抗R₅及びダイオードD₅
からなる直列ブランチの一端に接続し、このブランチの
他端を電源電圧源V_CCに接続する。エミッタを前記ブリ
ッジの入力端子Ｅに接続したトランジスタT₁₅を用い
て、入力信号VeのレベルをV_BEだけシフトする。電流源I
₁₅により連続電流をトランジスタT₁₅のエミッタに供給
する。ダイオードD₃及びD₄はショットキィ・ダイオード
である。トランジスタT₁₃のベースをトランジスタT₁₁の
コレクタに接続し、T₁₁のエミッタをトランジスタT₁₂の
エミッタに結合し、T₁₂のコレクタを電源電圧源V_CCに接
続する。トランジスタT₁₁及びT₁₂のベースが、それぞれ
電圧V_ref1及びＶを受信する。すなわち、これらの動作
は、トランジスタ対T₃及びT₄のベースと同時に起こる。
電流源（トランジスタQ₅）をトランジスタT₁₁及びT₁₂の
エミッタに接続する。トランジスタQ₅のベースをトラン
ジスタQ₂のベースに接続し、これにより、トランジスタ
が同じ寸法ならば、２つのトランジスタのコレクタに同
じ大きさの電流が流れる。このブリッジが導通している
ならば、Veがロー・レベルとなり、前記トランジスタT
₁₁が導通し、トランジスタT₁₃が非導通となる。このブ
リッジが非導通ならば、前記トランジスタT₁₃が導通
し、前記トランジスタT₃のコレクタが必要とする前記ト
ランジェント電流を発生する。

動作条件は、次のとおりである。

すなわち、ブリッジが導通しているなば、トランジス
タT₁₃のベース（点Ｃ）はV_e−V_BEとなるはずである。

従って、T₁₃のベース・エミッタ電圧は事実上V_DS（直
流ショットキィ・ダイオードの電圧（0.5V））となり、
前記トランジスタT₁₃が非導通となる。Q₂とQ₅が同じ寸
法であるならば、I_Q2＝I_Q3となり、ここで、I_Q5はQ₅の
コレクタ電流を示している。

これより、 従って、トランジスタT₁₃のベースの電位は、 ここでR₅R₄ 前記ブリッジが非導通の場合、前記電圧Ｖが増大し、
トランジスタT₁₂が導通し、トランジスタT₁₁が非導通と
なる。

前記トランジスタT₁₃のベース電位が増大し、従っ
て、T₁₃によりトランジスタT₃にトランジェント電流が
供給される。

ダイオードD₃及びD₄がショットキィ・タイプであるの
で（直流電圧V_DS（〜0.5V））、トランジスタT₁₁のコレ
クタの電圧スウィングが（V_BE−V_DS）−0.3Vに等しくな
るため、トランジスタT₁₃が導通する。

スウィングが小さいために、応答速度がとても速くな
る。

R₅＞R₄を選択し、ベース入力電圧V_eを受信し、コレク
タを供給電圧源V_CCに接続し、エミッタを点Ｃに接続し
たトランジスタT₁₄を追加することにより前記ブリッジ
を給電するとトランジスタT₁₃の非導通状態にける安全
性が改善することができる。

本発明は、以上既述し、説明した実施例に限定される
ものではない。特にトランジスタT₁₃をダイナミック動
作補正回路に用いた場合、ダイオードD₃及びD₄がショッ
トキィ・ダイオードである必要は必ずしもない。事実例
えばこの前提に基づき実現されるトランジスタT₁₃及び
ダイオードD₃及びD₄の寸法の比は、前記ブリッジが導通
の場合、トランジスタT₁₃を流れる小電流を無視してよ
い。前記すべての機械及び特にダイナミック動作を改善
については、同種類のトランジスタ、なるべくならばNP
Nタイプのトランジスタを用いて実現することができ、
これにより様々な種類のトランジスタの特にトランジェ
ント状態における特性相違による特性の不一致を避ける
ことができること明らかである。

特にダイナミック動作の改善は、第１切替え可能電流
源、特に第２電流源及び第１差動段を切替えるのに用い
られるトランジスタと同じタイプのトランジスタを用い
て実現できる。

【図面の簡単な説明】

第１図は、従来のサンプル・ホールド回路を示す回路
図、 第２図は、本発明によるスイッチング回路から成るサン
プル・ホールド回路を示す回路図、 第３図は、入力電圧の値が記憶電圧に及ぼす影響を補正
するようにした本発明による変形例を示す回路図、 第４図は、線型性を改良した第３図の変形例を示す回路
図、 第５図はスタテック補正及びダイナミック補正を提供す
る本発明による好適実施例を示す回路図である。 D₁〜D₄……ダイオード・ブリッジ D₁,D₃……第１ブランチ D₂,D₄……第２ブランチ Ｂ……第１共通端子 Ａ……第２共通端子 Ｅ……入力端子 Ｓ……出力端子 Ｃ……記憶コンデンサ T₂……トランジスタ T₃,T₄,I……第１切替え可能電流源 Ｉ……電流源 T₃,T₄……差動段 Ｉ′,T₅,T₆,R₂,R₃……等化回路 Q₁,Q₂……第１電流ミラー回路 Q₃,Q₄……第２電流ミラー回路

Claims (20)

(57)【特許請求の範囲】
1. 【請求項１】第１ダイオード及び第２ダイオードを有す
   る第１直列ブランチと、これに並列に接続された第３ダ
   イオード及び第４ダイオードを有する第２直列ブランチ
   とを備え、少なくとも前記２つの直列ブランチに共通の
   第１共通端子を、第１の状態では第１共通端子に結合さ
   れ、第２の状態では第１共通端子から切り離される第１
   切替え可能電流源に接続して成るダイオード・ブリッジ
   を備え、 前記第１ブランチは第１及び第２ダイオードの接続点に
   入力端子を有し入力電圧を受信させ、前記第２直列ブラ
   ンチは第３及び第４ダイオードの接続点に出力端子を有
   しているスイッチング回路において、 前記第３ダイオードを第１トランジスタ（T₂）のベース
   ・エミッタ通路によって構成し、このトランジスタのコ
   レクタを電源電圧源に接続し、かつ、 前記２つのブランチの第２共通端子（Ａ）が第１ダイオ
   ード（T₁）及び第３ダイオード（T₂）の接続点であり、
   かつ、 当該スイッチング回路はこの第２共通端子（Ａ）と前記
   供給電圧源（V_CC）との間に挿入された第１抵抗（Ｒ）
   を有し、かつ、 前記第１切替え可能電流源は、第２状態において第２共
   通端子（Ａ）に結合されるように構成されていることを
   特徴とするスイッチング回路。
2. 【請求項２】請求項１に記載のスイッチング回路におい
   て、 前記第１切替え可能電流源が、コントロール信号（Ｖ）
   に応答して前記第１状態、前記第２状態それぞれにおい
   て、所定の強度の第２電流源を前記第１共通端子と前記
   第２共通端子との間で切替えるようにした第１差動段を
   有することを特徴とするスイッチング回路。
3. 【請求項３】請求項２に記載のスイッチング回路におい
   て、 この回路が、前記入力電圧と無関係に前記ブリッジを前
   記平衡状態にするように入力電圧に応じて変化する等化
   電流を前記第２共通端子に注入するように構成された電
   流発生器を有することを特徴とするスイッチング回路。
4. 【請求項４】請求項３に記載のスイッチング回路におい
   て、 前記電流発生器が所定の強度（Ｉ′）を有する第３電流
   源から前記等化電流を発生するように構成された第２切
   替え可能差動段であることを特徴とするスイッチング回
   路。
5. 【請求項５】請求項４に記載のスイッチング回路におい
   て、 前記第２差動段が第３トランジスタ（T₅）及び第４トラ
   ンジスタ（T₆）を有し、それらのエミッタ同士を直列接
   続した第２抵抗及び第３抵抗を介して結合し、第２抵抗
   及び第３抵抗の接続点に前記第３電流源を接続し、前記
   第３トランジスタ（T₅）のベースが前記入力電圧を受信
   するように配置し、また、これらのトランジスタのコレ
   クタを電圧源に接続し、前記第４トランジスタ（T₆）の
   前記ベースが基準電圧を受信するように配置し、このト
   ランジスタ（T₆）のコレクタを前記第２共通端子（Ａ）
   に接続したことを特徴とするスイッチング回路。
6. 【請求項６】請求項５に記載のスイッチング回路におい
   て、 第３トランジスタ（T₅）及び第４トランジスタ（T₆）の
   ベース・エミッタ通路を、それぞれ直列に第５レベル・
   シフト・ダイオード（T₇）及び第６レベル・シフト・ダ
   イオード（T₈）に接続したことを特徴とするスイッチン
   グ回路。
7. 【請求項７】請求項4,5又は６のいずれかに記載のスイ
   ッチング回路において、 第２電流源が大きさ 但し、 V_H :入力信号Veの最大値 V_B :入力信号Veの最小値 R :第１抵抗の値 V_BE:トランジスタのベース・エミッタ電圧 V_CC:電源電圧 I :第１電流源の電流強度 を有していることを特徴とするスイッチング回路。
8. 【請求項８】請求項７に記載のスイッチング回路におい
   て、 第２抵抗（R₂）及び第３抵抗（R₃）とが同じ値、すなわ
   ち、 を有することを特徴とするスイッチング回路。
9. 【請求項９】請求項２に記載のスイッチング回路におい
   て、 前記第２電流源は、その電流（Ｉ）が所定の則、すなわ
   ち、 に従って変化するように構成されていることを特徴とす
   るスイッチング回路。
10. 【請求項１０】請求項９に記載のスイッチング回路にお
    いて、 前記第２電流源は電源電圧の関数である強度を有する第
    ４電流源に対し比例係数Ｋを有する電流ミラー回路とし
    て構成して、その電流の一部を入力電圧の関数である強
    度を有する第５電流源に供給して前記第２電流源の電流
    強度が前記請求項４に記載の法則に従うようにしたこと
    を特徴とするスイッチング回路。
11. 【請求項１１】請求項10に記載のスイッチング回路にお
    いて、 前記第４電流源が第４抵抗（R₄）を有し、この（R₄）の
    第１端子を電圧源に接続し第２端子を第５電流源（Q₃）
    に接続し、前記第４電流源の前記電流が前記第４抵抗
    （R₄）の値に線型的に依存するように前記第４抵抗
    （R₄）を設定したことを特徴とするスイッチング回路。
12. 【請求項１２】請求項11に記載のスイッチング回路にお
    いて、 第２電流源と第４電流源との間の比例定数Ｋの値が ここで、R₄は前記第４抵抗の値であることを特徴とする
    スイッチング回路。
13. 【請求項１３】請求項10,11又は12のいずれかに記載の
    スイッチング回路において、 前記第５電流源が、ベースに前記入力電圧（V_e）が供給
    されコレクタが前記電圧源に接続されエミッタが第５抵
    抗（R₁₀）及び第７ダイオード（Q₄）に直列に接続され
    た第５トランジスタ（T₁₀）と、コレクタが所望の電流
    を流すために第４抵抗（R₄）の第２端子に接続された第
    ６トランジスタ（Q₃）とを備え、第５抵抗（R₁₀）及び
    第７ダイオード（Q₄）の接続点を第６トランジスタ
    （Q₃）のベースに接続することを特徴とするスイッチン
    グ回路。
14. 【請求項１４】請求項13に記載のスイッチング回路にお
    いて、 第６トランジスタ（Q₃）及び第７ダイオード（Q₄）の寸
    法は、これらが電流を比Ｎで流すように定めてあり、か
    つ、比Ｎは ここで、R₁₀は前記第５抵抗の値であることを特徴とす
    るスイッチング回路。
15. 【請求項１５】請求項１〜14のいずれかに記載のスイッ
    チング回路において、 前記第１状態から前記第２状態へと変化する間に、前記
    第１共通端子（Ｂ）へトランジェント電流を流すように
    した第２電流発生器を有することを特徴とするスイッチ
    ング回路。
16. 【請求項１６】請求項15に記載のスイッチング回路にお
    いて、 前記第２電流発生器が第７トランジスタ（T₁₃）を有
    し、このトランジスタのコレクタを電圧源に接続しエミ
    ッタを第１共通端子（Ｂ）に接続しベースを第６抵抗
    （R₅）と直列接続した第８ダイオード（D₅）を介して前
    記電圧源に接続するとともに、さらに前記ベースを第６
    電流源（Q₅）に接続するよう構成された第３スイッチン
    グ回路の出力端子にも接続し、この第６電流源の電流強
    度が前記第１状態から前記第２状態へ変化が起こる時
    に、第４電流源（Q₂）の電流値に比例するように構成し
    たことを特徴とするスイッチング回路。
17. 【請求項１７】請求項16に記載のスイッチング回路にお
    いて、 前記第２ダイオード（D₃）及び前記第４ダイオード
    （D₄）がショットキィ・ダイオードであることを特徴と
    するスイッチング回路。
18. 【請求項１８】請求項16あるいは17のいずれかに記載の
    スイッチング回路において、 第４電流源及び第６電流源とが同じ大きさの電流値を有
    しており、 R₅≧R₄ ここで、R₅は第６抵抗の値であることを特徴とするスイ
    ッチング回路。
19. 【請求項１９】請求項15〜18のいずれかに記載のスイッ
    チング回路において、 第１切替え可能電流源及び第２電流発生器が同じタイプ
    （NPN）の半導体素子を有することを特徴とするスイッ
    チング回路。
20. 【請求項２０】前記請求項のいずれかに記載のスイッチ
    ング回路及び前記出力端子に接続された記憶コンデンサ
    （Ｃ）を有し、 前記第１状態がサンプリング状態であり、前記第２状態
    が非導通状態であることを特徴とするサンプル・ホール
    ド回路。