JP3562141B2 - 電流出力回路 - Google Patents
電流出力回路 Download PDFInfo
- Publication number
- JP3562141B2 JP3562141B2 JP15697596A JP15697596A JP3562141B2 JP 3562141 B2 JP3562141 B2 JP 3562141B2 JP 15697596 A JP15697596 A JP 15697596A JP 15697596 A JP15697596 A JP 15697596A JP 3562141 B2 JP3562141 B2 JP 3562141B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- pnp transistor
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、NPNトランジスタを介して外部に電流を出力する電流出力回路に関し、特に外部の電流経路の短絡時等にNPNトランジスタに過電流が流れるのを防止するのに好適な電流出力回路に関する。
【0002】
【従来の技術】
従来より、この種の電流出力回路において、出力用のNPNトランジスタに過電流が流れるのを防止するために用いられる過電流リミッタ回路としては種々存在するが、基本的には、抵抗器にて出力電流を電圧変換し、その変換電圧と基準電圧と比較して、変換電圧が基準電圧に達したときに、出力用のNPNトランジスタをオフして出力電流をカットするのが一般的である。
【0003】
【発明が解決しようとする課題】
しかし、従来の過電流リミッタ回路において、過電流を回路素子の温度特性の影響を受けることなく高精度に制限できるようにするには、回路が複雑で素子数も多くなってしまうといった問題があった。
【0004】
例えば、図4は、出力用のNPNトランジスタTroをバイアス回路20にてオン動作させて、出力端子OUT から外部負荷への給電を行う電流出力回路において、一般に使用されている過電流リミッタ回路を表わしている。この過電流リミッタ回路は、出力用NPNトランジスタTroのエミッタと出力端子OUT との間に設けた電流検出用の抵抗器R1と、エミッタが出力端子OUT に接続されると共に、ベースが出力用NPNトランジスタTroと抵抗器R1との接続点に接続され、更に、コレクタが出力用NPNトランジスタのベースに接続された電流制限用NPNトランジスタTr1とから構成され、出力用NPNトランジスタを流れる出力電流Io に応じて変化する抵抗器R1の両端電圧(io ×R1)を、電流制限用NPNトランジスタTr1のベース・エミッタ間に印加することにより、出力電流Io が所定の上限電流(VBETr1 /R1)に達し、電流制限用NPNトランジスタTr1のベース・エミッタ間電圧VBETr1 が所定電圧(約0.7V)に達すると、電流制限用NPNトランジスタTr1がオンし、出力電流Io を上限電流に制限するように動作する。
【0005】
しかし、こうした一般的な過電流リミッタ回路は、抵抗器R1とトランジスタTr1とにより簡単に構成できるが、制限可能な上限電流は、温度によって大きく変化し、過電流を高精度にカットすることができないといった問題がある。つまり、図4に示す過電流リミッタ回路では、出力電流Io は「VBETr1 /R1」に制限されるが、トランジスタTr1のVBETr1 は負の温度特性(約−2mV/℃)を有し、抵抗器R1の抵抗は正の温度特性(拡散抵抗の場合,約2000ppm/℃)を有することから、制限可能な過電流は、トランジスタTr1及び抵抗器R1の温度特性の影響を受けて、温度上昇に伴い大きく減少することになる。
【0006】
従って、過電流リミッタ回路を、回路素子の温度特性の影響を受けることなく過電流を高精度に制限できるように構成するには、図4に示したような一般的な過電流リミッタ回路を使用することはできず、回路が複雑で素子数も多くなってしまうのである。
【0007】
本発明は、こうした問題に鑑みなされたもので、NPNトランジスタを介して外部に電流を出力する電流出力回路において、NPNトランジスタに流れる過電流を、極めて簡単な回路にて、回路素子の温度特性の影響を受けることなく高精度に制限できるようにすること、を目的とする。
【0008】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項1に記載の電流出力回路においては、まず定電流回路にて第2のPNPトランジスタに流れる電流が一定に制御される。
【0009】
また、第2のPNPトランジスタは第1のPNPトランジスタと共にカレントミラー回路を構成しているため、基本的には、第1のPNPトランジスタにも、第2のPNPトランジスタに流れる電流と同等又はこれに比例した電流が流れる。つまり、第1のPNPトランジスタと第2のPNPトランジスタとのエミッタ面積が同じであれば、第1のPNPトランジスタには定電流回路にて一定に制御された第2のPNPトランジスタと同じ電流が流れ、第1のPNPトランジスタと第2のPNPトランジスタとのエミッタ面積が異なる場合には、第1のPNPトランジスタには、第2のPNPトランジスタに流れる電流にエミッタ面積の比率を乗じた電流が流れる。
【0010】
そして、第1のPNPトランジスタのコレクタは、出力用NPNトランジスタのベースに接続されていることから、出力用NPNトランジスタのベース電流も、基本的には、定電流回路にて一定電流に制御されることになる。
即ち、本発明では、出力用NPNトランジスタを駆動するバイアス回路として、第1及び第2のPNPトランジスタと定電流回路とからなるバイアス回路が使用され、出力用NPNトランジスタはこの回路により定電流駆動される。
【0011】
一方、本発明では、第1のPNPトランジスタのエミッタと、第2のPNPトランジスタのエミッタとの間に、電気抵抗が設けられている。そして、出力端子から外部に出力される出力電流は、この電気抵抗を通過することから、この電気抵抗を通過する出力電流が増加するに従い、第1のPNPトランジスタのベース・エミッタ間電圧は、電気抵抗での電圧降下分だけ、第2のPNPトランジスタのベース・エミッタ間電圧よりも低くなる。この結果、電気抵抗を通過する電流値が増加するに従い、第2のPNPトランジスタから出力用NPNトランジスタに供給されるベース電流も減少することになる。
【0012】
そして、このベース電流が減少しても、出力用NPNトランジスタのhFEの能力があるうちは、出力用NPNトランジスタを介して出力端子から外部の電気負荷に電流を流すことができるが、ベース電流が減少して出力電流が出力用NPNトランジスタのhFEの能力を越えた時点で、出力用NPNトランジスタがオフし、出力電流がカットされる。
【0013】
つまり、本発明では、出力電流の増加に伴い、出力用NPNトランジスタのベース電流を減少させ、出力電流が出力用NPNトランジスタのhFEとベース電流との積にて決定される上限電流に達した時点で出力電流をカットするのである。そして、本発明によれば、こうした過電流リミッタとしての機能を、直流電源の正極側より出力用NPNトランジスタに至る電源ラインに電気抵抗を入れるだけで実現できることから、過電流リミッタ回路を極めて簡単に構成できる。
【0014】
また、本発明において、出力端子からの出力電流IOUT は、上記電源ラインに設けられる電気抵抗の抵抗値をr,定電流回路に流れる定電流の電流値をIconsとすると、次式(1)のようになる。
IOUT=(1/r)・(k・T/q)ln{(hFE・Icons)/IOUT}…(1)
但し、(1) 式において、kはボルツマン定数,qは電子の電荷量,Tは絶対温度,hFEは出力用NPNトランジスタのhFEである。
【0015】
そして、(1) 式において、電気抵抗の抵抗値r及び出力用NPNトランジスタのhFEは、温度上昇に伴い値が大きくなる正の温度特性を有し、電流値Iconsは定電流回路の温度特性を有することから、請求項2に記載のように、定電流回路が負の温度特性を有するものであれば、電気抵抗の抵抗値rの正の温度特性は、絶対温度Tの変化によって相殺され、出力用NPNトランジスタのhFEの温度特性は、電流値Iconsの温度特性にて相殺されることになる。
【0016】
従って、本発明の電流出力回路によれば、出力用NPNトランジスタの電源ラインに電気抵抗を設けるという極めて簡単な過電流リミッタ回路にて過電流を防止できるにもかかわらず、定電流回路に負の温度特性を有するものを使用すれば、制限可能な過電流を、回路素子の温度特性の影響を受けることなく、略一定にすることができ、温度特性のない過電流リミッタ回路を実現できることになる。
【0017】
なお、上記(1) 式については後に詳しく説明する。
【0018】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
図1は本発明が適用された実施例の電流出力回路の構成を表わす電気回路図である。
【0019】
図1に示す如く、本実施例の電流出力回路には、図示しない直流電源から正極性の電圧Vccが供給される電源ラインに、抵抗器Roを介して、コレクタが接続され、エミッタが出力端子OUT に接続された、出力用NPNトランジスタTroが備えられる。そして、この出力用NPNトランジスタTroのベースには、ベース電流制御用の第1のPNPトランジスタTraのコレクタが接続され、出力用NPNトランジスタTroのコレクタには、第1のPNPトランジスタTraのエミッタが接続されている。
【0020】
また第1のPNPトランジスタTraのベースには、第1のPNPトランジスタTraと共にカレントミラー回路を構成する第2のPNPトランジスタTrbのベースが接続されている。そして、第2のPNPトランジスタTrbのエミッタは、抵抗器Roを介して第1のPNPトランジスタTraのエミッタ(換言すれば出力用NPNトランジスタTroのコレクタ)に接続され、第1及び第2のPNPトランジスタTra,Trbのベースは、抵抗器Rcを介して、PNPトランジスタTreのエミッタに接続されている。また、PNPトランジスタTreのコレクタは、直流電源の負極側であるGNDラインに接地され、ベースは第2のPNPトランジスタTrbのコレクタに接続されている。なお、PNPトランジスタTre及び抵抗器Rcは、第1のPNPトランジスタTraと第2のPNPトランジスタTrbとをカレントミラー回路として動作させるためのものである。
【0021】
また、第2のPNPトランジスタTrbは、2つのコレクタを有し、上記PNPトランジスタTreのベースが接続された一方のコレクタには、NPNトランジスタTrdのコレクタが接続され、他方のコレクタには、抵抗器Rbを介して直流電源からの出力電圧(正電圧Vcc)が供給される電源ラインが接続されると共に、NPNトランジスタTrcのコレクタ及びNPNトランジスタTrdのベースが接続されている。そして、NPNトランジスタTrdのエミッタとNPNトランジスタTrcのベースとは互いに接続され、その接続点は、抵抗器Raを介して、直流電源の負極側であるGNDラインに接続され、更にNPNトランジスタTrcのエミッタは、GNDラインにそのまま接続されている。
【0022】
このように構成された本実施例の電流出力回路においては、抵抗器Ra,NPNトランジスタTrc,Trdが、第2のPNPトランジスタTrbに定電流を流す定電流回路として機能し、抵抗器Rbが定電流回路の各トランジスタRrc,Rrdを起動する起動用素子として機能する。
【0023】
即ち、本実施例の電流出力回路においては、直流電源から電源電圧Vccが供給されると、まず、起動用の抵抗器Rbの両端電圧が、電源電圧Vccから、NPNトランジスタTrc,Trdのベース・エミッタ間電圧VBETrc ,VBETrd 分だけ減じた電圧(Vcc−VBETrc −VBETrd )となり、各NPNトランジスタTrc,Trdには、「(Vcc−VBETrc −VBETrd )/Rb」のベース電流が流れて、各NPNトランジスタTrc,Trdがオンする。またこのようにNPNトランジスタTrc,Trdがオンすると、PNPトランジスタTre,延いては第2のPNPトランジスタTrbにもベース電流が流れて、これら各PNPトランジスタTre,Trbもオン状態となり、各NPNトランジスタTrc,Trdに流れる電流I11,I12は、次式(2) ,(3) のようになり、この状態で安定する。
【0024】
I11=(Vcc−VBETrc−VBETrd)/Rb+I12 …(2)
I12=VBETrc/Ra …(3)
従って、第2のPNPトランジスタTrbのエミッタ電流I1 は、上記(3) 式にて表わされる電流I12の2倍の電流値「2・VBETrc /Ra」で安定し、第2のPNPトランジスタTrbには常に定電流が流れることになる。つまり、本実施例の定電流回路は、NPNトランジスタTrcのベース・エミッタ電圧VBETrc と抵抗器Raの抵抗値とにより決定される定電流(VBETrc /Ra)を流す定電流回路として動作し、第2のPNPトランジスタTrbには、この定電流回路にて生成される定電流の2倍の定電流が流れることになる。
【0025】
一方、第2のPNPトランジスタTrbと第1のPNPトランジスタTraとは、ベース同士を接続し、この接続点を抵抗器Rc及びPNPトランジスタTreを介して第2のPNPトランジスタTrbのコレクタに接続することにより、カレントミラー回路となっているため、基本的には、第1のPNPトランジスタTraに、第2のPNPトランジスタTrbのエミッタ電流I1 (換言すれば定電流回路にて設定される定電流)に比例したエミッタ電流I2 が流れ、第1のPNPトランジスタTraのコレクタから出力用NPNトランジスタTroのベースには、この電流I2 (正確にはI2 から第1のPNPトランジスタTraのベース電流を減じた電流)が、ベース電流として供給されることになる。そして、この状態では、出力用NPNトランジスタTroもオン状態となるため、出力端子OUT に接続された電気負荷に、出力用NPNトランジスタTroを介して電流を流すことができる。
【0026】
ところで、本実施例では、カレントミラー回路を構成する第1のPNPトランジスタTraのエミッタと第2のPNPトランジスタTrbのエミッタとの間に、抵抗器Roが設けられており、この抵抗器Roには、出力用NPNトランジスタTroを介して出力端子OUT から外部負荷に出力される出力電流I3 が流れることから、抵抗器Roにてその抵抗値に応じた電圧降下△Vが生じ(図2(a)参照)、この電圧降下△V分だけ、第1のPNPトランジスタTraのベース・エミッタ間電圧VBETra が、第2のPNPトランジスタTrbのベース・エミッタ間電圧VBETrb よりも低くなる。
【0027】
この結果、第1のPNPトランジスタTraのエミッタ電流I2 ,延いては出力用NPNトランジスタTroのベース電流は、抵抗器Roにおける電圧降下△Vが増加するに従い減少することになる(図2(b)参照)。そして、出力用NPNトランジスタTroのベース電流が減少しても、出力用NPNトランジスタのhFEの能力があるうちは、出力用NPNトランジスタTroを介して出力端子OUT から電流を出力することは可能であるが、ベース電流が減少して出力電流が出力用NPNトランジスタTroのhFEの能力を越えた時点で、出力用NPNトランジスタTroがオフされ、出力電流がカットされる。
【0028】
従って、本実施例によれば、抵抗器Roの抵抗値を適宜設定することにより、出力電流I3 をカットする電流値を設定できる。例えば、図2(c)は、定電流回路が流す定電流を決定する抵抗器Raの抵抗値が14kΩ,NPNトランジスタTrcのベース・エミッタ間電圧VBETrc が0.7V,第1のPNPトランジスタTraのエミッタ面積が第2のPNPトランジスタTrbの10倍、出力用NPNトランジスタTroのhFEが150である場合に、抵抗器Roの抵抗値を0.5Ω,1Ω,1.5Ω,2Ωへと変化させた場合の、出力電流I3 の制限値(リミッタ電流)の測定結果を表わしているが、この図から明らかなように、本実施例によれば、抵抗器Roの抵抗値を適宜設定することにより、出力電流I3 の上限を制限できるようになるのである。
【0029】
次に、本実施例の電流出力回路において抵抗器Roにて構成される過電流リミッタ回路の温度特性について説明する。
まず、第1のPNPトランジスタTraのエミッタ面積と第2のPNPトランジスタTrbのエミッタ面積とが同じであるとすると、第1のPNPトランジスタTraのベース・エミッタ間電圧VBETra ,及び第2のPNPトランジスタTrbのベース・エミッタ間電圧VBETrb は、夫々、次式(4) ,(5) のように記述できる。
【0030】
VBETra=(k・T/q)ln(I2 /IS ) …(4)
VBETrb=(k・T/q)ln(I1 /IS ) …(5)
但し、kはボルツマン定数,qは電子の電荷量,Tは絶対温度,IS は各トランジスタにおける飽和電流である。
【0031】
一方、抵抗器Roに出力電流I3 が流れている場合、抵抗器Roの抵抗値をRoとすれば、上記各ベース・エミッタ間電圧の関係は、次式(6) のように記述できる。
VBETrb=I3・Ro+VBETra …(6)
そして、上記(6) 式に上記(4) ,(5) 式を代入し、整理することにより、次式(7) が得られる。
【0032】
I3=(1/Ro)・(k・T/q)ln(I1/I2) …(7)
また、出力用NPNトランジスタTroは、hFEの限界により、I3=hFE・I2が成立すると、出力能力がなくなる。このため、出力電流I3 の上限は、上記(7) 式における電流I2 をI3 /hFEとおくことにより、前述の(1) 式と同様、次式(8) のように記述できる。
【0033】
I3=(1/Ro)・(k・T/q)ln{(hFE・I1)/I3} …(8)
そして、上記(8) 式において、抵抗器Roの抵抗値及び出力用NPNトランジスタのhFEは、温度上昇に伴い値が大きくなる正の温度特性を有し、定電流回路によって制御される電流I1 は、既述したように「2・VBETrc /Ra」となり、負の温度特性を有することから、抵抗値Roの正の温度特性は絶対温度Tの変化によって相殺され、出力用NPNトランジスタTroのhFEの温度特性は電流I1 の温度特性にて相殺されることになり、出力電流I3 の上限は、温度特性のない一定電流に制限されることになる。
【0034】
以上説明したように、本実施例の電流出力回路によれば、出力用NPNトランジスタTroを駆動するバイアス回路に、定電流回路を使用する必要はあるものの、出力電流を所定の上限電流に制限する過電流リミッタ回路は、出力用NPNトランジスタTroに電源供給を行うための電源ラインに設けた抵抗器Roのみにて実現できることから、過電流リミッタ回路を極めて簡単に構成できる。また、定電流回路に負の温度特性を有する定電流回路を使用した場合、出力電流I3 の上限を温度特性のない電流値にすることができることから、温度特性のない過電流リミッタ回路を実現できる。
【0035】
なお、上記出力電流I3 の演算式(8) は、第1のPNPトランジスタTraのエミッタ面積と第2のPNPトランジスタTrbのエミッタ面積とが同じものとして導出したが、第1のPNPトランジスタTraのエミッタ面積と第2のPNPトランジスタTrbのエミッタ面積とが異なる場合でも、上記と同様に導出することができる。従って、第1のPNPトランジスタTraのエミッタ面積を第2のPNPトランジスタTrbのエミッタ面積よりも大きくしても、出力電流I3 の温度特性は同じであり、定電流回路に負の温度特性を有する定電流回路を使用した場合には、温度特性のない過電流リミッタ回路を極めて簡単に実現できる。
【0036】
また過電流リミッタ回路を構成する抵抗器Roには、一般的な抵抗素子を使用することもできるが、当該出力回路がICに組み込まれる場合には拡散抵抗にて構成してもよく、また、図2(c)から明かなように、抵抗器Roには比較的小さな抵抗値のものを使用できることから、いわゆる導体抵抗として基板上の配線パターン等にて構成することもできる。
【0037】
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、種々の態様をとることができる。
例えば、上記実施例では、負の温度特性を有する定電流回路を用いることにより、温度特性のない過電流リミッタ回路を構成する場合について説明したが、例えば図3に示す如く、定電流回路に温度特性のないものを用いれば、出力電流の上限に温度特性を持たせることもできる。
【0038】
つまり、図3は、第2のPNPトランジスタTrbに一つのコレクタを有するPNPトランジスタを使用し、定電流回路として、第2のPNPトランジスタTrbのコレクタとGNDラインとの間に電流制御用の抵抗器Rdを設けたものである。この定電流回路において、第2のPNPトランジスタTrbに流れる電流I1 は、抵抗器Rcにおける電圧降下を無視すれば、電源電圧Vccと、第2のPNPトランジスタTrbのベース・エミッタ間電圧VBETrb と、PNPトランジスタTreのベース・エミッタ間電圧VBETre と、抵抗器Rdの抵抗値Rdとから、次式(9) のように記述できる。
【0039】
I1=(Vcc−VBETrb−VBETre)/Rd …(9)
そして、(9) 式において、抵抗器Rdの抵抗値は正の温度特性を有し、各トランジスタのベース・エミッタ間電圧VBETrb ,VBETre は負の温度特性を有することから、温度が上昇すれば、分母及び分子が共に増加することになり、電流I1 に影響を与える各素子の温度特性はキャンセルされて、電流I1 は温度特性のないものになる。
【0040】
従って、定電流回路を図3に示す如く構成した場合には、温度特性のない定電流回路にて、出力用NPNトランジスタTroのベース電流が制御されることになり、出力電流I3 の上限(つまりリミッタ電流)は、出力用NPNトランジスタTroのhFEの温度特性の影響を受けて、正の温度特性を有するものとなる。この結果、リミッタ電流を正の温度特性にしたい場合にも、本発明を適用すれば、容易に実現することができる。
【0041】
また、上記実施例では、第1のPNPトランジスタTraと第2のPNPトランジスタTrbとをカレントミラー回路として構成するために、これらトランジスタのベースと第2のPNPトランジスタTrbのコレクタとの間に抵抗器Rc及びPNPトランジスタTreを設けたが、これは、第2のPNPトランジスタTrbのベースとコレクタとを直接接続する一般的なカレントミラー回路に比べて、第2のトランジスタTrbのコレクタに流れ込むベース電流をPNPトランジスタTreのhFE分の1にして、定電流の制御誤差を抑え、且つ、抵抗器Rcにおける電圧降下分にて第2のPNPトランジスタTrbのエミッタ・コレクタ間電圧VCETrb を広くとり、安定化させるためである。従って、上記実施例から抵抗器Rcを除いても、またPNPトランジスタTreを除去して第2のPNPトランジスタTrbのベースとコレクタとを直結するようにしても、カレントミラー回路を構成することはできる。
【0042】
また、上記実施例では、第2のPNPトランジスタTrbには、2つのコレクタを備えたトランジスタを使用するものとして説明したが、第2のPNPトランジスタTrbとしては、ベース及びエミッタが互いに接続された同じエミッタ面積の2つのPNPトランジスタにて構成してもよいのはいうまでもない。
【図面の簡単な説明】
【図1】実施例の電流出力回路の構成を表わす電気回路図である。
【図2】実施例の電流出力回路の動作を説明する説明図である。
【図3】定電流回路に温度特性のないものを用いた場合の電流出力回路の構成を表わす電気回路図である。
【図4】従来の電流出力回路に設けられる一般的な過電流リミッタ回路を説明する説明図である。
【符号の説明】
Tro…出力用NPNトランジスタ Tra…第1のPNPトランジスタ
Trb…第2のPNPトランジスタ Trc,Trd…NPNトランジスタ
Tre…PNPトランジスタ Ro,Ra,Rb,Rc…抵抗器
【発明の属する技術分野】
本発明は、NPNトランジスタを介して外部に電流を出力する電流出力回路に関し、特に外部の電流経路の短絡時等にNPNトランジスタに過電流が流れるのを防止するのに好適な電流出力回路に関する。
【0002】
【従来の技術】
従来より、この種の電流出力回路において、出力用のNPNトランジスタに過電流が流れるのを防止するために用いられる過電流リミッタ回路としては種々存在するが、基本的には、抵抗器にて出力電流を電圧変換し、その変換電圧と基準電圧と比較して、変換電圧が基準電圧に達したときに、出力用のNPNトランジスタをオフして出力電流をカットするのが一般的である。
【0003】
【発明が解決しようとする課題】
しかし、従来の過電流リミッタ回路において、過電流を回路素子の温度特性の影響を受けることなく高精度に制限できるようにするには、回路が複雑で素子数も多くなってしまうといった問題があった。
【0004】
例えば、図4は、出力用のNPNトランジスタTroをバイアス回路20にてオン動作させて、出力端子OUT から外部負荷への給電を行う電流出力回路において、一般に使用されている過電流リミッタ回路を表わしている。この過電流リミッタ回路は、出力用NPNトランジスタTroのエミッタと出力端子OUT との間に設けた電流検出用の抵抗器R1と、エミッタが出力端子OUT に接続されると共に、ベースが出力用NPNトランジスタTroと抵抗器R1との接続点に接続され、更に、コレクタが出力用NPNトランジスタのベースに接続された電流制限用NPNトランジスタTr1とから構成され、出力用NPNトランジスタを流れる出力電流Io に応じて変化する抵抗器R1の両端電圧(io ×R1)を、電流制限用NPNトランジスタTr1のベース・エミッタ間に印加することにより、出力電流Io が所定の上限電流(VBETr1 /R1)に達し、電流制限用NPNトランジスタTr1のベース・エミッタ間電圧VBETr1 が所定電圧(約0.7V)に達すると、電流制限用NPNトランジスタTr1がオンし、出力電流Io を上限電流に制限するように動作する。
【0005】
しかし、こうした一般的な過電流リミッタ回路は、抵抗器R1とトランジスタTr1とにより簡単に構成できるが、制限可能な上限電流は、温度によって大きく変化し、過電流を高精度にカットすることができないといった問題がある。つまり、図4に示す過電流リミッタ回路では、出力電流Io は「VBETr1 /R1」に制限されるが、トランジスタTr1のVBETr1 は負の温度特性(約−2mV/℃)を有し、抵抗器R1の抵抗は正の温度特性(拡散抵抗の場合,約2000ppm/℃)を有することから、制限可能な過電流は、トランジスタTr1及び抵抗器R1の温度特性の影響を受けて、温度上昇に伴い大きく減少することになる。
【0006】
従って、過電流リミッタ回路を、回路素子の温度特性の影響を受けることなく過電流を高精度に制限できるように構成するには、図4に示したような一般的な過電流リミッタ回路を使用することはできず、回路が複雑で素子数も多くなってしまうのである。
【0007】
本発明は、こうした問題に鑑みなされたもので、NPNトランジスタを介して外部に電流を出力する電流出力回路において、NPNトランジスタに流れる過電流を、極めて簡単な回路にて、回路素子の温度特性の影響を受けることなく高精度に制限できるようにすること、を目的とする。
【0008】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項1に記載の電流出力回路においては、まず定電流回路にて第2のPNPトランジスタに流れる電流が一定に制御される。
【0009】
また、第2のPNPトランジスタは第1のPNPトランジスタと共にカレントミラー回路を構成しているため、基本的には、第1のPNPトランジスタにも、第2のPNPトランジスタに流れる電流と同等又はこれに比例した電流が流れる。つまり、第1のPNPトランジスタと第2のPNPトランジスタとのエミッタ面積が同じであれば、第1のPNPトランジスタには定電流回路にて一定に制御された第2のPNPトランジスタと同じ電流が流れ、第1のPNPトランジスタと第2のPNPトランジスタとのエミッタ面積が異なる場合には、第1のPNPトランジスタには、第2のPNPトランジスタに流れる電流にエミッタ面積の比率を乗じた電流が流れる。
【0010】
そして、第1のPNPトランジスタのコレクタは、出力用NPNトランジスタのベースに接続されていることから、出力用NPNトランジスタのベース電流も、基本的には、定電流回路にて一定電流に制御されることになる。
即ち、本発明では、出力用NPNトランジスタを駆動するバイアス回路として、第1及び第2のPNPトランジスタと定電流回路とからなるバイアス回路が使用され、出力用NPNトランジスタはこの回路により定電流駆動される。
【0011】
一方、本発明では、第1のPNPトランジスタのエミッタと、第2のPNPトランジスタのエミッタとの間に、電気抵抗が設けられている。そして、出力端子から外部に出力される出力電流は、この電気抵抗を通過することから、この電気抵抗を通過する出力電流が増加するに従い、第1のPNPトランジスタのベース・エミッタ間電圧は、電気抵抗での電圧降下分だけ、第2のPNPトランジスタのベース・エミッタ間電圧よりも低くなる。この結果、電気抵抗を通過する電流値が増加するに従い、第2のPNPトランジスタから出力用NPNトランジスタに供給されるベース電流も減少することになる。
【0012】
そして、このベース電流が減少しても、出力用NPNトランジスタのhFEの能力があるうちは、出力用NPNトランジスタを介して出力端子から外部の電気負荷に電流を流すことができるが、ベース電流が減少して出力電流が出力用NPNトランジスタのhFEの能力を越えた時点で、出力用NPNトランジスタがオフし、出力電流がカットされる。
【0013】
つまり、本発明では、出力電流の増加に伴い、出力用NPNトランジスタのベース電流を減少させ、出力電流が出力用NPNトランジスタのhFEとベース電流との積にて決定される上限電流に達した時点で出力電流をカットするのである。そして、本発明によれば、こうした過電流リミッタとしての機能を、直流電源の正極側より出力用NPNトランジスタに至る電源ラインに電気抵抗を入れるだけで実現できることから、過電流リミッタ回路を極めて簡単に構成できる。
【0014】
また、本発明において、出力端子からの出力電流IOUT は、上記電源ラインに設けられる電気抵抗の抵抗値をr,定電流回路に流れる定電流の電流値をIconsとすると、次式(1)のようになる。
IOUT=(1/r)・(k・T/q)ln{(hFE・Icons)/IOUT}…(1)
但し、(1) 式において、kはボルツマン定数,qは電子の電荷量,Tは絶対温度,hFEは出力用NPNトランジスタのhFEである。
【0015】
そして、(1) 式において、電気抵抗の抵抗値r及び出力用NPNトランジスタのhFEは、温度上昇に伴い値が大きくなる正の温度特性を有し、電流値Iconsは定電流回路の温度特性を有することから、請求項2に記載のように、定電流回路が負の温度特性を有するものであれば、電気抵抗の抵抗値rの正の温度特性は、絶対温度Tの変化によって相殺され、出力用NPNトランジスタのhFEの温度特性は、電流値Iconsの温度特性にて相殺されることになる。
【0016】
従って、本発明の電流出力回路によれば、出力用NPNトランジスタの電源ラインに電気抵抗を設けるという極めて簡単な過電流リミッタ回路にて過電流を防止できるにもかかわらず、定電流回路に負の温度特性を有するものを使用すれば、制限可能な過電流を、回路素子の温度特性の影響を受けることなく、略一定にすることができ、温度特性のない過電流リミッタ回路を実現できることになる。
【0017】
なお、上記(1) 式については後に詳しく説明する。
【0018】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
図1は本発明が適用された実施例の電流出力回路の構成を表わす電気回路図である。
【0019】
図1に示す如く、本実施例の電流出力回路には、図示しない直流電源から正極性の電圧Vccが供給される電源ラインに、抵抗器Roを介して、コレクタが接続され、エミッタが出力端子OUT に接続された、出力用NPNトランジスタTroが備えられる。そして、この出力用NPNトランジスタTroのベースには、ベース電流制御用の第1のPNPトランジスタTraのコレクタが接続され、出力用NPNトランジスタTroのコレクタには、第1のPNPトランジスタTraのエミッタが接続されている。
【0020】
また第1のPNPトランジスタTraのベースには、第1のPNPトランジスタTraと共にカレントミラー回路を構成する第2のPNPトランジスタTrbのベースが接続されている。そして、第2のPNPトランジスタTrbのエミッタは、抵抗器Roを介して第1のPNPトランジスタTraのエミッタ(換言すれば出力用NPNトランジスタTroのコレクタ)に接続され、第1及び第2のPNPトランジスタTra,Trbのベースは、抵抗器Rcを介して、PNPトランジスタTreのエミッタに接続されている。また、PNPトランジスタTreのコレクタは、直流電源の負極側であるGNDラインに接地され、ベースは第2のPNPトランジスタTrbのコレクタに接続されている。なお、PNPトランジスタTre及び抵抗器Rcは、第1のPNPトランジスタTraと第2のPNPトランジスタTrbとをカレントミラー回路として動作させるためのものである。
【0021】
また、第2のPNPトランジスタTrbは、2つのコレクタを有し、上記PNPトランジスタTreのベースが接続された一方のコレクタには、NPNトランジスタTrdのコレクタが接続され、他方のコレクタには、抵抗器Rbを介して直流電源からの出力電圧(正電圧Vcc)が供給される電源ラインが接続されると共に、NPNトランジスタTrcのコレクタ及びNPNトランジスタTrdのベースが接続されている。そして、NPNトランジスタTrdのエミッタとNPNトランジスタTrcのベースとは互いに接続され、その接続点は、抵抗器Raを介して、直流電源の負極側であるGNDラインに接続され、更にNPNトランジスタTrcのエミッタは、GNDラインにそのまま接続されている。
【0022】
このように構成された本実施例の電流出力回路においては、抵抗器Ra,NPNトランジスタTrc,Trdが、第2のPNPトランジスタTrbに定電流を流す定電流回路として機能し、抵抗器Rbが定電流回路の各トランジスタRrc,Rrdを起動する起動用素子として機能する。
【0023】
即ち、本実施例の電流出力回路においては、直流電源から電源電圧Vccが供給されると、まず、起動用の抵抗器Rbの両端電圧が、電源電圧Vccから、NPNトランジスタTrc,Trdのベース・エミッタ間電圧VBETrc ,VBETrd 分だけ減じた電圧(Vcc−VBETrc −VBETrd )となり、各NPNトランジスタTrc,Trdには、「(Vcc−VBETrc −VBETrd )/Rb」のベース電流が流れて、各NPNトランジスタTrc,Trdがオンする。またこのようにNPNトランジスタTrc,Trdがオンすると、PNPトランジスタTre,延いては第2のPNPトランジスタTrbにもベース電流が流れて、これら各PNPトランジスタTre,Trbもオン状態となり、各NPNトランジスタTrc,Trdに流れる電流I11,I12は、次式(2) ,(3) のようになり、この状態で安定する。
【0024】
I11=(Vcc−VBETrc−VBETrd)/Rb+I12 …(2)
I12=VBETrc/Ra …(3)
従って、第2のPNPトランジスタTrbのエミッタ電流I1 は、上記(3) 式にて表わされる電流I12の2倍の電流値「2・VBETrc /Ra」で安定し、第2のPNPトランジスタTrbには常に定電流が流れることになる。つまり、本実施例の定電流回路は、NPNトランジスタTrcのベース・エミッタ電圧VBETrc と抵抗器Raの抵抗値とにより決定される定電流(VBETrc /Ra)を流す定電流回路として動作し、第2のPNPトランジスタTrbには、この定電流回路にて生成される定電流の2倍の定電流が流れることになる。
【0025】
一方、第2のPNPトランジスタTrbと第1のPNPトランジスタTraとは、ベース同士を接続し、この接続点を抵抗器Rc及びPNPトランジスタTreを介して第2のPNPトランジスタTrbのコレクタに接続することにより、カレントミラー回路となっているため、基本的には、第1のPNPトランジスタTraに、第2のPNPトランジスタTrbのエミッタ電流I1 (換言すれば定電流回路にて設定される定電流)に比例したエミッタ電流I2 が流れ、第1のPNPトランジスタTraのコレクタから出力用NPNトランジスタTroのベースには、この電流I2 (正確にはI2 から第1のPNPトランジスタTraのベース電流を減じた電流)が、ベース電流として供給されることになる。そして、この状態では、出力用NPNトランジスタTroもオン状態となるため、出力端子OUT に接続された電気負荷に、出力用NPNトランジスタTroを介して電流を流すことができる。
【0026】
ところで、本実施例では、カレントミラー回路を構成する第1のPNPトランジスタTraのエミッタと第2のPNPトランジスタTrbのエミッタとの間に、抵抗器Roが設けられており、この抵抗器Roには、出力用NPNトランジスタTroを介して出力端子OUT から外部負荷に出力される出力電流I3 が流れることから、抵抗器Roにてその抵抗値に応じた電圧降下△Vが生じ(図2(a)参照)、この電圧降下△V分だけ、第1のPNPトランジスタTraのベース・エミッタ間電圧VBETra が、第2のPNPトランジスタTrbのベース・エミッタ間電圧VBETrb よりも低くなる。
【0027】
この結果、第1のPNPトランジスタTraのエミッタ電流I2 ,延いては出力用NPNトランジスタTroのベース電流は、抵抗器Roにおける電圧降下△Vが増加するに従い減少することになる(図2(b)参照)。そして、出力用NPNトランジスタTroのベース電流が減少しても、出力用NPNトランジスタのhFEの能力があるうちは、出力用NPNトランジスタTroを介して出力端子OUT から電流を出力することは可能であるが、ベース電流が減少して出力電流が出力用NPNトランジスタTroのhFEの能力を越えた時点で、出力用NPNトランジスタTroがオフされ、出力電流がカットされる。
【0028】
従って、本実施例によれば、抵抗器Roの抵抗値を適宜設定することにより、出力電流I3 をカットする電流値を設定できる。例えば、図2(c)は、定電流回路が流す定電流を決定する抵抗器Raの抵抗値が14kΩ,NPNトランジスタTrcのベース・エミッタ間電圧VBETrc が0.7V,第1のPNPトランジスタTraのエミッタ面積が第2のPNPトランジスタTrbの10倍、出力用NPNトランジスタTroのhFEが150である場合に、抵抗器Roの抵抗値を0.5Ω,1Ω,1.5Ω,2Ωへと変化させた場合の、出力電流I3 の制限値(リミッタ電流)の測定結果を表わしているが、この図から明らかなように、本実施例によれば、抵抗器Roの抵抗値を適宜設定することにより、出力電流I3 の上限を制限できるようになるのである。
【0029】
次に、本実施例の電流出力回路において抵抗器Roにて構成される過電流リミッタ回路の温度特性について説明する。
まず、第1のPNPトランジスタTraのエミッタ面積と第2のPNPトランジスタTrbのエミッタ面積とが同じであるとすると、第1のPNPトランジスタTraのベース・エミッタ間電圧VBETra ,及び第2のPNPトランジスタTrbのベース・エミッタ間電圧VBETrb は、夫々、次式(4) ,(5) のように記述できる。
【0030】
VBETra=(k・T/q)ln(I2 /IS ) …(4)
VBETrb=(k・T/q)ln(I1 /IS ) …(5)
但し、kはボルツマン定数,qは電子の電荷量,Tは絶対温度,IS は各トランジスタにおける飽和電流である。
【0031】
一方、抵抗器Roに出力電流I3 が流れている場合、抵抗器Roの抵抗値をRoとすれば、上記各ベース・エミッタ間電圧の関係は、次式(6) のように記述できる。
VBETrb=I3・Ro+VBETra …(6)
そして、上記(6) 式に上記(4) ,(5) 式を代入し、整理することにより、次式(7) が得られる。
【0032】
I3=(1/Ro)・(k・T/q)ln(I1/I2) …(7)
また、出力用NPNトランジスタTroは、hFEの限界により、I3=hFE・I2が成立すると、出力能力がなくなる。このため、出力電流I3 の上限は、上記(7) 式における電流I2 をI3 /hFEとおくことにより、前述の(1) 式と同様、次式(8) のように記述できる。
【0033】
I3=(1/Ro)・(k・T/q)ln{(hFE・I1)/I3} …(8)
そして、上記(8) 式において、抵抗器Roの抵抗値及び出力用NPNトランジスタのhFEは、温度上昇に伴い値が大きくなる正の温度特性を有し、定電流回路によって制御される電流I1 は、既述したように「2・VBETrc /Ra」となり、負の温度特性を有することから、抵抗値Roの正の温度特性は絶対温度Tの変化によって相殺され、出力用NPNトランジスタTroのhFEの温度特性は電流I1 の温度特性にて相殺されることになり、出力電流I3 の上限は、温度特性のない一定電流に制限されることになる。
【0034】
以上説明したように、本実施例の電流出力回路によれば、出力用NPNトランジスタTroを駆動するバイアス回路に、定電流回路を使用する必要はあるものの、出力電流を所定の上限電流に制限する過電流リミッタ回路は、出力用NPNトランジスタTroに電源供給を行うための電源ラインに設けた抵抗器Roのみにて実現できることから、過電流リミッタ回路を極めて簡単に構成できる。また、定電流回路に負の温度特性を有する定電流回路を使用した場合、出力電流I3 の上限を温度特性のない電流値にすることができることから、温度特性のない過電流リミッタ回路を実現できる。
【0035】
なお、上記出力電流I3 の演算式(8) は、第1のPNPトランジスタTraのエミッタ面積と第2のPNPトランジスタTrbのエミッタ面積とが同じものとして導出したが、第1のPNPトランジスタTraのエミッタ面積と第2のPNPトランジスタTrbのエミッタ面積とが異なる場合でも、上記と同様に導出することができる。従って、第1のPNPトランジスタTraのエミッタ面積を第2のPNPトランジスタTrbのエミッタ面積よりも大きくしても、出力電流I3 の温度特性は同じであり、定電流回路に負の温度特性を有する定電流回路を使用した場合には、温度特性のない過電流リミッタ回路を極めて簡単に実現できる。
【0036】
また過電流リミッタ回路を構成する抵抗器Roには、一般的な抵抗素子を使用することもできるが、当該出力回路がICに組み込まれる場合には拡散抵抗にて構成してもよく、また、図2(c)から明かなように、抵抗器Roには比較的小さな抵抗値のものを使用できることから、いわゆる導体抵抗として基板上の配線パターン等にて構成することもできる。
【0037】
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、種々の態様をとることができる。
例えば、上記実施例では、負の温度特性を有する定電流回路を用いることにより、温度特性のない過電流リミッタ回路を構成する場合について説明したが、例えば図3に示す如く、定電流回路に温度特性のないものを用いれば、出力電流の上限に温度特性を持たせることもできる。
【0038】
つまり、図3は、第2のPNPトランジスタTrbに一つのコレクタを有するPNPトランジスタを使用し、定電流回路として、第2のPNPトランジスタTrbのコレクタとGNDラインとの間に電流制御用の抵抗器Rdを設けたものである。この定電流回路において、第2のPNPトランジスタTrbに流れる電流I1 は、抵抗器Rcにおける電圧降下を無視すれば、電源電圧Vccと、第2のPNPトランジスタTrbのベース・エミッタ間電圧VBETrb と、PNPトランジスタTreのベース・エミッタ間電圧VBETre と、抵抗器Rdの抵抗値Rdとから、次式(9) のように記述できる。
【0039】
I1=(Vcc−VBETrb−VBETre)/Rd …(9)
そして、(9) 式において、抵抗器Rdの抵抗値は正の温度特性を有し、各トランジスタのベース・エミッタ間電圧VBETrb ,VBETre は負の温度特性を有することから、温度が上昇すれば、分母及び分子が共に増加することになり、電流I1 に影響を与える各素子の温度特性はキャンセルされて、電流I1 は温度特性のないものになる。
【0040】
従って、定電流回路を図3に示す如く構成した場合には、温度特性のない定電流回路にて、出力用NPNトランジスタTroのベース電流が制御されることになり、出力電流I3 の上限(つまりリミッタ電流)は、出力用NPNトランジスタTroのhFEの温度特性の影響を受けて、正の温度特性を有するものとなる。この結果、リミッタ電流を正の温度特性にしたい場合にも、本発明を適用すれば、容易に実現することができる。
【0041】
また、上記実施例では、第1のPNPトランジスタTraと第2のPNPトランジスタTrbとをカレントミラー回路として構成するために、これらトランジスタのベースと第2のPNPトランジスタTrbのコレクタとの間に抵抗器Rc及びPNPトランジスタTreを設けたが、これは、第2のPNPトランジスタTrbのベースとコレクタとを直接接続する一般的なカレントミラー回路に比べて、第2のトランジスタTrbのコレクタに流れ込むベース電流をPNPトランジスタTreのhFE分の1にして、定電流の制御誤差を抑え、且つ、抵抗器Rcにおける電圧降下分にて第2のPNPトランジスタTrbのエミッタ・コレクタ間電圧VCETrb を広くとり、安定化させるためである。従って、上記実施例から抵抗器Rcを除いても、またPNPトランジスタTreを除去して第2のPNPトランジスタTrbのベースとコレクタとを直結するようにしても、カレントミラー回路を構成することはできる。
【0042】
また、上記実施例では、第2のPNPトランジスタTrbには、2つのコレクタを備えたトランジスタを使用するものとして説明したが、第2のPNPトランジスタTrbとしては、ベース及びエミッタが互いに接続された同じエミッタ面積の2つのPNPトランジスタにて構成してもよいのはいうまでもない。
【図面の簡単な説明】
【図1】実施例の電流出力回路の構成を表わす電気回路図である。
【図2】実施例の電流出力回路の動作を説明する説明図である。
【図3】定電流回路に温度特性のないものを用いた場合の電流出力回路の構成を表わす電気回路図である。
【図4】従来の電流出力回路に設けられる一般的な過電流リミッタ回路を説明する説明図である。
【符号の説明】
Tro…出力用NPNトランジスタ Tra…第1のPNPトランジスタ
Trb…第2のPNPトランジスタ Trc,Trd…NPNトランジスタ
Tre…PNPトランジスタ Ro,Ra,Rb,Rc…抵抗器
Claims (2)
- コレクタが直流電源の正極性側に、エミッタが出力端子に夫々接続された出力用NPNトランジスタと、
コレクタが前記出力用NPNトランジスタのベースに、エミッタが前記出力用NPNトランジスタのコレクタに夫々接続され、前記出力用NPNトランジスタにベース電流を供給する第1のPNPトランジスタと、
ベースが前記第1のPNPトランジスタのベースに、エミッタが前記第1のPNPトランジスタのエミッタと前記出力用NPNトランジスタのコレクタとの接続点に夫々接続され、前記第1のPNPトランジスタと共にカレントミラー回路を構成する第2のPNPトランジスタと、
該第2のPNPトランジスタのコレクタと直流電源の負極性側との間に設けられ、該第2のPNPトランジスタに定電流を流す定電流回路と、
を備え、前記出力用NPNトランジスタを介して前記出力端子から外部に電流を出力する電流出力回路において、
前記第2のPNPトランジスタのエミッタと前記接続点との間に電気抵抗を設け、該電気抵抗に出力電流が流れることによって生じる電圧降下により、前記NPNトランジスタのベース電流を制限して、前記出力用トランジスタに過電流が流れるのを防止するように構成したことを特徴とする電流出力回路。 - 前記定電流回路は、温度上昇に伴い電流値が減少する負の温度特性を有することを特徴とする請求項1に記載の電流出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15697596A JP3562141B2 (ja) | 1996-06-18 | 1996-06-18 | 電流出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15697596A JP3562141B2 (ja) | 1996-06-18 | 1996-06-18 | 電流出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH103321A JPH103321A (ja) | 1998-01-06 |
JP3562141B2 true JP3562141B2 (ja) | 2004-09-08 |
Family
ID=15639431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15697596A Expired - Fee Related JP3562141B2 (ja) | 1996-06-18 | 1996-06-18 | 電流出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3562141B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4655584B2 (ja) * | 2004-10-27 | 2011-03-23 | コニカミノルタオプト株式会社 | 電流制限回路、駆動装置、撮像装置 |
JP2009200257A (ja) * | 2008-02-21 | 2009-09-03 | Sharp Corp | Led駆動回路 |
JP6395663B2 (ja) * | 2015-05-11 | 2018-09-26 | 三菱電機株式会社 | 電源回路 |
DE102017208081B3 (de) | 2017-05-12 | 2018-10-11 | centrotherm international AG | Kontaktierungsvorrichtung zur Verbindung eines Waferbootes mit einer elektrischen Leistungsversorgung |
JP6880511B2 (ja) * | 2018-01-11 | 2021-06-02 | オムロン株式会社 | 出力回路及び出力方法 |
-
1996
- 1996-06-18 JP JP15697596A patent/JP3562141B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH103321A (ja) | 1998-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1096262B1 (en) | Current detector | |
US20070296392A1 (en) | Bandgap reference circuits | |
JPS58502170A (ja) | 精密電流源 | |
JPH07248342A (ja) | 過電流検出回路 | |
JPS5940000B2 (ja) | 直流モ−タの速度制御装置 | |
JP3562141B2 (ja) | 電流出力回路 | |
US5023693A (en) | Transistor with current sensing function | |
JPH05727B2 (ja) | ||
JPH1197942A (ja) | 半導体集積回路 | |
JP4286763B2 (ja) | 過電流保護回路および電圧生成回路 | |
US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
JPS63186576A (ja) | モータ速度制御装置 | |
JP2714151B2 (ja) | 電流制限回路 | |
JP4163861B2 (ja) | 半導体装置 | |
JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
JPH0315844B2 (ja) | ||
JPS63178310A (ja) | 低入出力電圧差電源回路 | |
JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
JPH05244718A (ja) | 熱保護装置 | |
JPS622308A (ja) | 直流定電圧電源 | |
JP3437274B2 (ja) | 基準電圧回路 | |
JPH07319561A (ja) | 出力トランジスタの飽和防止回路 | |
JPH028919A (ja) | 定電流装置 | |
KR830001898B1 (ko) | 전류원 트랜지스터 제어용 회로 | |
JPH0680988B2 (ja) | 安定化バイアス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |