JP2000286344A - カレントミラー回路及び該回路を用いた発光素子の駆動回路 - Google Patents
カレントミラー回路及び該回路を用いた発光素子の駆動回路Info
- Publication number
- JP2000286344A JP2000286344A JP11092298A JP9229899A JP2000286344A JP 2000286344 A JP2000286344 A JP 2000286344A JP 11092298 A JP11092298 A JP 11092298A JP 9229899 A JP9229899 A JP 9229899A JP 2000286344 A JP2000286344 A JP 2000286344A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- collector
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 半導体レーザーの駆動回路のように大電流を
流すＰＮＰ型のカレントミラーについて、レイアウト面
積即ちコストの増大をおさえ、精度の高いカレントミラ
ーを提供することを課題とする。 【解決手段】 エミッタがそれぞれ電源に接続され、ベ
ースを共通接続された第１及び第２のトランジスタのう
ち、前記第１のトランジスタのコレクタを入力とし、前
記第２のトランジスタのコレクタを出力とし、第３のト
ランジスタのエミッタは上記共通接続されたベースに接
続され、コレクタは接地電位、ベースが上記第１のトラ
ンジスタのコレクタに接続された、ベース電流補償トラ
ンジスタ付きのカレントミラー回路において、前記第１
及び前記第２のトランジスタに縦形ＰＮＰトランジスタ
を用い、前記ベース電流補償用の前記第３のトランジス
タをその動作電流領域に置いて前記縦形ＰＮＰトランジ
スタより電流増幅率の高い横形ＰＮＰトランジスタを用
いることを特徴とする。
流すＰＮＰ型のカレントミラーについて、レイアウト面
積即ちコストの増大をおさえ、精度の高いカレントミラ
ーを提供することを課題とする。 【解決手段】 エミッタがそれぞれ電源に接続され、ベ
ースを共通接続された第１及び第２のトランジスタのう
ち、前記第１のトランジスタのコレクタを入力とし、前
記第２のトランジスタのコレクタを出力とし、第３のト
ランジスタのエミッタは上記共通接続されたベースに接
続され、コレクタは接地電位、ベースが上記第１のトラ
ンジスタのコレクタに接続された、ベース電流補償トラ
ンジスタ付きのカレントミラー回路において、前記第１
及び前記第２のトランジスタに縦形ＰＮＰトランジスタ
を用い、前記ベース電流補償用の前記第３のトランジス
タをその動作電流領域に置いて前記縦形ＰＮＰトランジ
スタより電流増幅率の高い横形ＰＮＰトランジスタを用
いることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路上で電流
を折り返すカレントミラー回路、及び該カレントミラー
回路を用いた半導体レーザーのような発光素子の駆動回
路に関する。
を折り返すカレントミラー回路、及び該カレントミラー
回路を用いた半導体レーザーのような発光素子の駆動回
路に関する。
【０００２】
【従来の技術】まず、図６を用いて、ベース電流補償用
トランジスタを含むカレントミラー回路を用いた半導体
レーザーの駆動回路の動作の説明をする。図６に示す様
に、半導体レーザーの駆動回路は、駆動電流を供給する
電流源回路１０１と電流源回路１０１の出力電流を半導
体レーザーに流すか否かのスイッチングを行い、発光を
制御するスイッチング回路１０２からなる。
トランジスタを含むカレントミラー回路を用いた半導体
レーザーの駆動回路の動作の説明をする。図６に示す様
に、半導体レーザーの駆動回路は、駆動電流を供給する
電流源回路１０１と電流源回路１０１の出力電流を半導
体レーザーに流すか否かのスイッチングを行い、発光を
制御するスイッチング回路１０２からなる。
【０００３】ここで、１０３は駆動対象の半導体レーザ
ー、１０４は集積回路の電流消費を軽減するための負荷
抵抗で、通常電流源回路１０１とスイッチング回路１０
２は同一半導体基板上に集積化される。
ー、１０４は集積回路の電流消費を軽減するための負荷
抵抗で、通常電流源回路１０１とスイッチング回路１０
２は同一半導体基板上に集積化される。
【０００４】つぎに、各部の動作を説明する。端子１０
６は半導体レーザーの光量を制御する制御電圧（ｖ１）
を供給する端子で、オペアンプ１０７の非反転入力端子
に接続される。オペアンプ１０７の出力はＮＰＮトラン
ジスタ１０８のベースに接続され、そのエミッタはオペ
アンプ１０７の反転入力端子及びもう一端を接地電位に
接続された抵抗１０９（抵抗値ｒ１）の他端に接続され
る。ＮＰＮトランジスタ１０８のコレクタは、電流補償
トランジスタを含む第１のカレントミラー回路１００の
入力に接続される。
６は半導体レーザーの光量を制御する制御電圧（ｖ１）
を供給する端子で、オペアンプ１０７の非反転入力端子
に接続される。オペアンプ１０７の出力はＮＰＮトラン
ジスタ１０８のベースに接続され、そのエミッタはオペ
アンプ１０７の反転入力端子及びもう一端を接地電位に
接続された抵抗１０９（抵抗値ｒ１）の他端に接続され
る。ＮＰＮトランジスタ１０８のコレクタは、電流補償
トランジスタを含む第１のカレントミラー回路１００の
入力に接続される。
【０００５】第１のカレントミラー回路１００は、３つ
の横形ＰＮＰトランジスタから構成される。トランジス
タ１１０と１１１はベースが共通接続され、各エミッタ
はそれぞれ電源Ｖｃｃに接続される。トランジスタ１１
０と１１１の共通ベースはトランジスタ１１２のエミッ
タに接続され、トランジスタ１１２のコレクタは接地電
位に接続され、そのベースはトランジスタ１１０のコレ
クタに接続される。トランジスタ１１０のコレクタがカ
レントミラーの入力となり、トランジスタ１１１のコレ
クタが出力となる。ここで、カレントミラーにＩ１の電
流が入力した場合、トランジスタ１１０，１１１，１１
２のコレクタ電流をそれぞれＩＣ１１０，ＩＣ１１１，
ＩＣ１１２、ベース電流をＩＢ１１０，ＩＢ１１１，Ｉ
Ｂ１１２とすると、トランジスタ１１０と１１１はベー
ス・エミッタ間の電圧Ｖｂｅが同一であるので、 Ｉｉｎ＝Ｉｃ１１０＋Ｉｂ１１２ Ｉｃ１１２＝Ｉｂ１１０＋Ｉｂ１１１ ＝（Ｉｃ１１０＋Ｉｃ１１１）／（Ｈｆｅ＋１） ＝約２＊Ｉｃ１１０／Ｈｆｅ Ｉｂ１１２＝Ｉｃ１１２／Ｈｆｅ であるから Ｉｉｎ＝（１＋２／Ｈｆｅ2）Ｉｃ１１０ 従って、カレントミラーの出力電流をＩｏｕｔとすると Ｉｏｕｔ＝Ｉｃ１１１ ＝Ｉｃ１１０ ＝Ｉｉｎ／（１＋２／Ｈｆｅ2） …… となり、誤差はおよそ２／Ｈｆｅ2で、ほぼ入力電流に
近い電流が出力電流となる。
の横形ＰＮＰトランジスタから構成される。トランジス
タ１１０と１１１はベースが共通接続され、各エミッタ
はそれぞれ電源Ｖｃｃに接続される。トランジスタ１１
０と１１１の共通ベースはトランジスタ１１２のエミッ
タに接続され、トランジスタ１１２のコレクタは接地電
位に接続され、そのベースはトランジスタ１１０のコレ
クタに接続される。トランジスタ１１０のコレクタがカ
レントミラーの入力となり、トランジスタ１１１のコレ
クタが出力となる。ここで、カレントミラーにＩ１の電
流が入力した場合、トランジスタ１１０，１１１，１１
２のコレクタ電流をそれぞれＩＣ１１０，ＩＣ１１１，
ＩＣ１１２、ベース電流をＩＢ１１０，ＩＢ１１１，Ｉ
Ｂ１１２とすると、トランジスタ１１０と１１１はベー
ス・エミッタ間の電圧Ｖｂｅが同一であるので、 Ｉｉｎ＝Ｉｃ１１０＋Ｉｂ１１２ Ｉｃ１１２＝Ｉｂ１１０＋Ｉｂ１１１ ＝（Ｉｃ１１０＋Ｉｃ１１１）／（Ｈｆｅ＋１） ＝約２＊Ｉｃ１１０／Ｈｆｅ Ｉｂ１１２＝Ｉｃ１１２／Ｈｆｅ であるから Ｉｉｎ＝（１＋２／Ｈｆｅ2）Ｉｃ１１０ 従って、カレントミラーの出力電流をＩｏｕｔとすると Ｉｏｕｔ＝Ｉｃ１１１ ＝Ｉｃ１１０ ＝Ｉｉｎ／（１＋２／Ｈｆｅ2） …… となり、誤差はおよそ２／Ｈｆｅ2で、ほぼ入力電流に
近い電流が出力電流となる。
【０００６】このミラー電流はＮＰＮ１１３，１１４，
１１５からなる第２のカレントミラー回路１２５に入力
し、前記第１のカレントミラー回路１００と同様にして
出力電流がトランジスタ１１５のコレクタから出力され
る。ただし、トランジスタ１１４のエミッタサイズはト
ランジスタ１１５のｎ倍（ｎ＞１）のサイズになってい
るので、出力電流は入力電流が約ｎ倍されて出てくる。
１１５からなる第２のカレントミラー回路１２５に入力
し、前記第１のカレントミラー回路１００と同様にして
出力電流がトランジスタ１１５のコレクタから出力され
る。ただし、トランジスタ１１４のエミッタサイズはト
ランジスタ１１５のｎ倍（ｎ＞１）のサイズになってい
るので、出力電流は入力電流が約ｎ倍されて出てくる。
【０００７】トランジスタ１１４の出力はスイッチング
回路１０２の中のＮＰＮトランジスタ１１６，１１７か
らなる差動回路の共通エミッタに接続される。ＮＰＮト
ランジスタ１１６，１１７のベースにはプリドライバー
１１８の相補的な出力１１９，１２０が入力し、スイッ
チングを行う。ＮＰＮトランジスタ１１６のコレクタは
もう一方が電源Ｖｃｃに接統された抵抗のもう一端に接
続され、ＮＰＮトランジスタ１１７のコレクタは、アノ
ードが電源に接続された半導体レーザーのカソードに接
続される。プリドライバー１１８の入力（ｉｎ１）がハ
イ、入力（／ｉｎ１）がロウの時、プリドライバー１１
８の相補的な出力１１９がハイ、１２０がロウとなり、
トランジスタ１１６はオン、１１７がオフし、トランジ
スタ１１４のコレクタ電流はトランジスタ１１６を通
し、抵抗１０４に流れるため、半導体レーザーは消灯す
る。
回路１０２の中のＮＰＮトランジスタ１１６，１１７か
らなる差動回路の共通エミッタに接続される。ＮＰＮト
ランジスタ１１６，１１７のベースにはプリドライバー
１１８の相補的な出力１１９，１２０が入力し、スイッ
チングを行う。ＮＰＮトランジスタ１１６のコレクタは
もう一方が電源Ｖｃｃに接統された抵抗のもう一端に接
続され、ＮＰＮトランジスタ１１７のコレクタは、アノ
ードが電源に接続された半導体レーザーのカソードに接
続される。プリドライバー１１８の入力（ｉｎ１）がハ
イ、入力（／ｉｎ１）がロウの時、プリドライバー１１
８の相補的な出力１１９がハイ、１２０がロウとなり、
トランジスタ１１６はオン、１１７がオフし、トランジ
スタ１１４のコレクタ電流はトランジスタ１１６を通
し、抵抗１０４に流れるため、半導体レーザーは消灯す
る。
【０００８】一方、プリトライパー１１８の入力（ｉｎ
１）がロウ，入力（／ｉｎ１）がハイの時、出力１１９
がロウ、出力１２０がハイとなりトランジスタ１１６は
オフ、トランジスタ１１７がオンし、トランジスタ１１
４のコレクタ電流はトランジスタ１１７を通し、半導体
レーザー１０３に流れるため、半導体レーザー１０３は
発光する。
１）がロウ，入力（／ｉｎ１）がハイの時、出力１１９
がロウ、出力１２０がハイとなりトランジスタ１１６は
オフ、トランジスタ１１７がオンし、トランジスタ１１
４のコレクタ電流はトランジスタ１１７を通し、半導体
レーザー１０３に流れるため、半導体レーザー１０３は
発光する。
【０００９】この時、光量は半導体レーザー１０３に流
れる電流と、トランジスタ１１４のコレクタ電流、即ち
電流源回路１０１の入力電圧ｖ１とトランジスタ１０８
のエミッタに接続した抵抗ｒ１，２つのカレントミラー
１００，１２５のミラー比によって決まる。ミラー比、
抵抗ｒ１は一度決めてしまえば、一定のため、光量は電
流源回路の入力電圧Ｖ１で制御することができる。
れる電流と、トランジスタ１１４のコレクタ電流、即ち
電流源回路１０１の入力電圧ｖ１とトランジスタ１０８
のエミッタに接続した抵抗ｒ１，２つのカレントミラー
１００，１２５のミラー比によって決まる。ミラー比、
抵抗ｒ１は一度決めてしまえば、一定のため、光量は電
流源回路の入力電圧Ｖ１で制御することができる。
【００１０】
【発明が解決しようとする課題】上述したレーザービー
ムプリンターの様な電子写真プロセスを用いた画像形成
装置に用いるような半導体レーザーの場合、光出力とし
て数ｍＷのパワーが必要であり、駆動電流は数１０ｍＡ
から１００ｍＡ程度の大きな電流が必要となっている。
ムプリンターの様な電子写真プロセスを用いた画像形成
装置に用いるような半導体レーザーの場合、光出力とし
て数ｍＷのパワーが必要であり、駆動電流は数１０ｍＡ
から１００ｍＡ程度の大きな電流が必要となっている。
【００１１】一方、集積回路を実現するプロセス設計に
おいては、ＮＰＮトランジスタの特性を最大限引き出す
ようプロセスが最適化され、ＰＮＰトランジスタについ
ては、ＮＰＮトランジスタの構造を利用して作れるＰＮ
Ｐトランジスタを便宜的に用いている場合が多い。代表
的なものが横形（ラテラル）ＰＮＰ（以下、ＬＰＮＰと
記す）である。ＬＰＮＰは工程の増加無しに実現できる
メリットがあるが、ＮＰＮトランジスタと比べて、同一
サイズで流せる電流が少ないことや、電流増幅率が低電
流領域では大きいものの、電流が増加するにつれて急速
に減少する、動作速度の上限が低いといった欠点があ
る。
おいては、ＮＰＮトランジスタの特性を最大限引き出す
ようプロセスが最適化され、ＰＮＰトランジスタについ
ては、ＮＰＮトランジスタの構造を利用して作れるＰＮ
Ｐトランジスタを便宜的に用いている場合が多い。代表
的なものが横形（ラテラル）ＰＮＰ（以下、ＬＰＮＰと
記す）である。ＬＰＮＰは工程の増加無しに実現できる
メリットがあるが、ＮＰＮトランジスタと比べて、同一
サイズで流せる電流が少ないことや、電流増幅率が低電
流領域では大きいものの、電流が増加するにつれて急速
に減少する、動作速度の上限が低いといった欠点があ
る。
【００１２】また、高速、高駆動能力のＰＮＰトランジ
スタの要求に対して、製造工程を追加して、縦形のＰＮ
Ｐトランジスタ（以下、ＶＰＮＰと記す）を実現する場
合があるが、ＮＰＮトランジスタほど構造を最適化でき
ないため電流増幅率を大きくできない、といった欠点が
ある。
スタの要求に対して、製造工程を追加して、縦形のＰＮ
Ｐトランジスタ（以下、ＶＰＮＰと記す）を実現する場
合があるが、ＮＰＮトランジスタほど構造を最適化でき
ないため電流増幅率を大きくできない、といった欠点が
ある。
【００１３】このような状況下で、発光素子の駆動回路
を考えてみると、発光素子の駆動電流を１００ｍＡ，Ｎ
ＰＮトランジスタで形成される第２のカレントミラー１
２５のミラー比を１０とすると、ＰＮＰトランジスタ１
１１や１１０には１０ｍＡのコレクタ電流を流す必要が
生じる。図６に示したように通常のＬＰＮＰを用いる場
合、基本サイズのセルで流せるコレクタ電流は数１０μ
Ａから１００μＡ程度であるので、１００倍サイズ〜数
１００倍サイズの巨大なＬＰＮＰが複数、必要となり、
レイアウト面積が増大し、集積回路のチップサイズが増
大し、コストアップにつながるという問題点があった。
を考えてみると、発光素子の駆動電流を１００ｍＡ，Ｎ
ＰＮトランジスタで形成される第２のカレントミラー１
２５のミラー比を１０とすると、ＰＮＰトランジスタ１
１１や１１０には１０ｍＡのコレクタ電流を流す必要が
生じる。図６に示したように通常のＬＰＮＰを用いる場
合、基本サイズのセルで流せるコレクタ電流は数１０μ
Ａから１００μＡ程度であるので、１００倍サイズ〜数
１００倍サイズの巨大なＬＰＮＰが複数、必要となり、
レイアウト面積が増大し、集積回路のチップサイズが増
大し、コストアップにつながるという問題点があった。
【００１４】また、ＶＰＮＰを使った場合、基本サイズ
のセルあたり数１００μＡ〜数ｍＡの電流を流せるの
で、レイアウト面積はＬＰＮＰほどの大きさを必要とし
ないが、電流増幅率が数１０から１００以下である場合
が多く、式から明らかなように電流増幅率Ｈｆｅの低
下とともに、Ｈｆｅの２乗でカレントミラーの精度が低
下し、電流源回路に入力電圧Ｖ１によって半導体レーザ
ーの光量を制御する場合の誤差が大きくなるという問題
があった。
のセルあたり数１００μＡ〜数ｍＡの電流を流せるの
で、レイアウト面積はＬＰＮＰほどの大きさを必要とし
ないが、電流増幅率が数１０から１００以下である場合
が多く、式から明らかなように電流増幅率Ｈｆｅの低
下とともに、Ｈｆｅの２乗でカレントミラーの精度が低
下し、電流源回路に入力電圧Ｖ１によって半導体レーザ
ーの光量を制御する場合の誤差が大きくなるという問題
があった。
【００１５】例えば電流増幅率Ｈｆｅ＝２５の場合、
０．３％程度の誤差となる。電流増幅率は温度によって
変化するので、周囲温度の変化やチップの発熱による温
度変動を考慮すると、この誤差はさらに大きくなる。
０．３％程度の誤差となる。電流増幅率は温度によって
変化するので、周囲温度の変化やチップの発熱による温
度変動を考慮すると、この誤差はさらに大きくなる。
【００１６】本出願に係わる第１の発明の目的は、半導
体レーザーの駆動回路のように大電流を流すＰＮＰ型の
カレントミラーについて、レイアウト面積即ちコストの
増大をおさえ、精度の高いカレントミラーを提供するこ
とにある。さらには、前記カレントミラーを用いること
により、発光光量の制御の精度の高い発光素子の駆動回
路を提供することにある。
体レーザーの駆動回路のように大電流を流すＰＮＰ型の
カレントミラーについて、レイアウト面積即ちコストの
増大をおさえ、精度の高いカレントミラーを提供するこ
とにある。さらには、前記カレントミラーを用いること
により、発光光量の制御の精度の高い発光素子の駆動回
路を提供することにある。
【００１７】
【課題を解決するための手段】上記目的を達成するた
め、カレントミラーを構成するＰＮＰトランジスタを縦
形ＰＮＰトランジスタを用い、電流補償用ＰＮＰトラン
ジスタとしてその動作電流領域において、縦形ＰＮＰト
ランジスタより電流増幅率の大きな横形ＰＮＰトランジ
スタを用いることを特徴とする。
め、カレントミラーを構成するＰＮＰトランジスタを縦
形ＰＮＰトランジスタを用い、電流補償用ＰＮＰトラン
ジスタとしてその動作電流領域において、縦形ＰＮＰト
ランジスタより電流増幅率の大きな横形ＰＮＰトランジ
スタを用いることを特徴とする。
【００１８】上記構成において、カレントミラーを構成
する縦形ＰＮＰトランジスタは大電流を比較的小さなト
ランジスタサイズで駆動するように作用する。電流補償
用横形ＰＮＰトランジスタは、カレントミラーを構成す
る縦形ＰＮＰトランジスタのベース電流を高い電流増幅
率を用いて、精度良く補償するよう作用する。
する縦形ＰＮＰトランジスタは大電流を比較的小さなト
ランジスタサイズで駆動するように作用する。電流補償
用横形ＰＮＰトランジスタは、カレントミラーを構成す
る縦形ＰＮＰトランジスタのベース電流を高い電流増幅
率を用いて、精度良く補償するよう作用する。
【００１９】本出願に係わる第２の発明は、ベース電流
補償用の横形ＰＮＰトランジスタのベース幅を他の回路
のベース幅より狭くすることを特徴とする。
補償用の横形ＰＮＰトランジスタのベース幅を他の回路
のベース幅より狭くすることを特徴とする。
【００２０】上記構成においてベース幅を狭くすること
は、横形ＰＮＰトランジスタの電流増幅率を増大させ、
カレントミラーを構成する縦形ＰＮＰトランジスタのベ
ース電流を高い電流増幅率を用いて、より精度良く補償
するよう作用する。
は、横形ＰＮＰトランジスタの電流増幅率を増大させ、
カレントミラーを構成する縦形ＰＮＰトランジスタのベ
ース電流を高い電流増幅率を用いて、より精度良く補償
するよう作用する。
【００２１】本出願に係わる第３の発明は、ベース電流
補償用の横形ＰＮＰトランジスタのベース幅を他の回路
のベース幅より狭くし、コレクタと接地電位の間に電圧
降下を起こす素子を挿入することを特徴とする。
補償用の横形ＰＮＰトランジスタのベース幅を他の回路
のベース幅より狭くし、コレクタと接地電位の間に電圧
降下を起こす素子を挿入することを特徴とする。
【００２２】上記構成においてベース幅を狭くすること
は、横形ＰＮＰトランジスタの電流増幅率を増大させ、
カレントミラーを構成する縦形ＰＮＰトランジスタのベ
ース電流を高い電流増幅率を用いて、より精度良く補償
するよう作用し、コレクタと接地電位の間に電圧降下を
起こす素子を挿入することは、ベース幅の減少に伴う横
形ＰＮＰのコレクターエミッタ間の耐圧の低下に対し
て、コレクターエミッタ間にかかる電圧を低下させ、リ
ーク電流の発生を抑えるよう作用する。さらに、ベース
幅の縮小はベース抵抗を減少させ、同一サイズのトラン
ジスタの電流容量を増大させ、小さな面積で大きな電流
を流せるよう作用する。
は、横形ＰＮＰトランジスタの電流増幅率を増大させ、
カレントミラーを構成する縦形ＰＮＰトランジスタのベ
ース電流を高い電流増幅率を用いて、より精度良く補償
するよう作用し、コレクタと接地電位の間に電圧降下を
起こす素子を挿入することは、ベース幅の減少に伴う横
形ＰＮＰのコレクターエミッタ間の耐圧の低下に対し
て、コレクターエミッタ間にかかる電圧を低下させ、リ
ーク電流の発生を抑えるよう作用する。さらに、ベース
幅の縮小はベース抵抗を減少させ、同一サイズのトラン
ジスタの電流容量を増大させ、小さな面積で大きな電流
を流せるよう作用する。
【００２３】
【発明の実施の形態】本発明の実施形態について、図面
を参照しつつ詳細に説明する。
を参照しつつ詳細に説明する。
【００２４】［第１の実施形態］図１に本発明の第１の
実施形態を示す。従来例の図６と同一の部分は、同じ番
号を付けて重複する説明を省略する。
実施形態を示す。従来例の図６と同一の部分は、同じ番
号を付けて重複する説明を省略する。
【００２５】図６との違いは、ＰＮＰトランジスタを用
いたカレントミラー１の構成である。ＶＰＮＰトランジ
スタ２のコレクタはカレントミラー１の入力、即ちＮＰ
Ｎトランジスタ１０８のコレクタに接続される。エミッ
タは電源Ｖｃｃに、ベースはエミッタを電源に接続され
たＶＰＮＰ３のベースに共通接続され、トランジスタ
２，３はカレントミラー１を構成する。ＶＰＮＰ２，３
の共通ベースにはＬＰＮＰ４のエミッタが接続され、Ｌ
ＰＮＰ４のコレクタは接地電位に、ベースはＶＰＮＰト
ランジスタ１のコレクタに接続される。
いたカレントミラー１の構成である。ＶＰＮＰトランジ
スタ２のコレクタはカレントミラー１の入力、即ちＮＰ
Ｎトランジスタ１０８のコレクタに接続される。エミッ
タは電源Ｖｃｃに、ベースはエミッタを電源に接続され
たＶＰＮＰ３のベースに共通接続され、トランジスタ
２，３はカレントミラー１を構成する。ＶＰＮＰ２，３
の共通ベースにはＬＰＮＰ４のエミッタが接続され、Ｌ
ＰＮＰ４のコレクタは接地電位に、ベースはＶＰＮＰト
ランジスタ１のコレクタに接続される。
【００２６】ＶＰＮＰ３のコレクタは本カレントミラー
回路１の出力となり、次段のＮＰＮ１１３のコレクタに
接続される。２種類のＰＮＰトランジスタの特性とし
て、図２に示すように、ＶＰＮＰの基本トランジスタの
電流容量（流せるコレクタ電流の目安）が、１ｍＡで、
この時のＨｆｅが４０，ＬＰＮＰの基本トランジスタの
電流容量が５０μＡで、この時のＨｆｅが２００である
というプロセスを仮定して、本実施形態の動作を説明す
る。
回路１の出力となり、次段のＮＰＮ１１３のコレクタに
接続される。２種類のＰＮＰトランジスタの特性とし
て、図２に示すように、ＶＰＮＰの基本トランジスタの
電流容量（流せるコレクタ電流の目安）が、１ｍＡで、
この時のＨｆｅが４０，ＬＰＮＰの基本トランジスタの
電流容量が５０μＡで、この時のＨｆｅが２００である
というプロセスを仮定して、本実施形態の動作を説明す
る。
【００２７】ここで、基本トランジスタとは、他のアナ
ログ回路で使われる最小の単位のトランジスタを示す。
図２はＶＰＮＰとＬＰＮＰを比較して、ＶＰＮＰは電流
は流せるものの電流増幅率Ｈｆｅが低い。また、ＬＰＮ
Ｐは低電流側のＨｆｅは高いが大電流を流せないとい
う、両者のコレクタ電流と電流増幅率の関係を例示して
いる。
ログ回路で使われる最小の単位のトランジスタを示す。
図２はＶＰＮＰとＬＰＮＰを比較して、ＶＰＮＰは電流
は流せるものの電流増幅率Ｈｆｅが低い。また、ＬＰＮ
Ｐは低電流側のＨｆｅは高いが大電流を流せないとい
う、両者のコレクタ電流と電流増幅率の関係を例示して
いる。
【００２８】つぎに、半導体レーザーの電流１００ｍＡ
をスイッチングさせ、発光素子１０３を駆動する場合、
ＮＰＮのカレントミラー２５のミラー比を１０とする
と、ＰＮＰのカレントミラー１には１０ｍＡ流す必要が
ある。従ってＶＰＮＰ２，３のサイズは基本トランジス
タ１０倍のサイズとすればよい。この時、ＶＰＮＰのＨ
ｆｅは４０であるとして、ＶＰＮＰ２，３のベース電流
の合計は５００μＡである。この電流がＬＰＮＰ４に流
れることになる。従って、ＬＰＮＰ４は基本トランジス
タの５倍サイズとすれば良く、ＬＰＮＰ４のベース電流
は２．５μＡである。この時の本カレントミラー１の誤
差は、２．５μＡ／１０ｍＡ＝０，０２５％となる。
をスイッチングさせ、発光素子１０３を駆動する場合、
ＮＰＮのカレントミラー２５のミラー比を１０とする
と、ＰＮＰのカレントミラー１には１０ｍＡ流す必要が
ある。従ってＶＰＮＰ２，３のサイズは基本トランジス
タ１０倍のサイズとすればよい。この時、ＶＰＮＰのＨ
ｆｅは４０であるとして、ＶＰＮＰ２，３のベース電流
の合計は５００μＡである。この電流がＬＰＮＰ４に流
れることになる。従って、ＬＰＮＰ４は基本トランジス
タの５倍サイズとすれば良く、ＬＰＮＰ４のベース電流
は２．５μＡである。この時の本カレントミラー１の誤
差は、２．５μＡ／１０ｍＡ＝０，０２５％となる。
【００２９】また、一般に大雑把にいって、ＬＰＮＰの
基本トランジスタの面積は、ＶＰＮＰの基本トランジス
タ面積の２倍程度になるので、ＶＰＮＰの基本トランジ
スタの面積をＳで表すと、本実施形態の素子の占有面積
は、３０Ｓとなる。これに対して、従来のＬＰＮＰのみ
を用いた場合、ＶＰＮＰ２及び３に対応したトランジス
タのサイズは、それぞれ１００倍サイズとなる。ＶＰＮ
Ｐ２と３のベース電流の和は１００μＡであり、トラン
ジスタＬＰＮＰ４相当の素子は、１倍サイズで良い。従
って、面積は４０２Ｓとなり、カレントミラー１の誤差
は０・５μＡ、即ち０，００５％となる。従って、本実
施形態では精度がやや悪化するが、誤差は充分小さい値
であり、面積を約１／１３にを縮小でき、大きなコスト
ダウンにつながるという効果がある。
基本トランジスタの面積は、ＶＰＮＰの基本トランジス
タ面積の２倍程度になるので、ＶＰＮＰの基本トランジ
スタの面積をＳで表すと、本実施形態の素子の占有面積
は、３０Ｓとなる。これに対して、従来のＬＰＮＰのみ
を用いた場合、ＶＰＮＰ２及び３に対応したトランジス
タのサイズは、それぞれ１００倍サイズとなる。ＶＰＮ
Ｐ２と３のベース電流の和は１００μＡであり、トラン
ジスタＬＰＮＰ４相当の素子は、１倍サイズで良い。従
って、面積は４０２Ｓとなり、カレントミラー１の誤差
は０・５μＡ、即ち０，００５％となる。従って、本実
施形態では精度がやや悪化するが、誤差は充分小さい値
であり、面積を約１／１３にを縮小でき、大きなコスト
ダウンにつながるという効果がある。
【００３０】一方、ＶＰＮＰのみを用いた場合、ＶＰＮ
Ｐ２及び３に対応したトランジスタのサイズは、本実施
形態とおなじく各１０Ｓ、ベース電流補償用のトランジ
スタ４に対応したトランジスタのサイズは、ＶＰＮＰの
場合１Ｓで済むので、面積的は２１Ｓとなる。また、上
記トランジスタ４として、ＶＰＮＰを用いた場合のカレ
ントミラーの誤差は１２．５μＡ、即ち０，１２５％と
なる。従って、本実施形態では、全てＶＰＮＰトランジ
スタを用いた場合に比較して、３０％程度面積が増える
ものの、カレントミラーの誤差を１／５にできる。
Ｐ２及び３に対応したトランジスタのサイズは、本実施
形態とおなじく各１０Ｓ、ベース電流補償用のトランジ
スタ４に対応したトランジスタのサイズは、ＶＰＮＰの
場合１Ｓで済むので、面積的は２１Ｓとなる。また、上
記トランジスタ４として、ＶＰＮＰを用いた場合のカレ
ントミラーの誤差は１２．５μＡ、即ち０，１２５％と
なる。従って、本実施形態では、全てＶＰＮＰトランジ
スタを用いた場合に比較して、３０％程度面積が増える
ものの、カレントミラーの誤差を１／５にできる。
【００３１】さらに、誤差を減らすことによって、異な
る駆動電流を設定した際の消費電流の差によるチップ温
度に、違いや周囲温度の違いに伴うＨｆｅの変動に起因
した、発光素子の駆動電流の変動を抑えることができ
る。
る駆動電流を設定した際の消費電流の差によるチップ温
度に、違いや周囲温度の違いに伴うＨｆｅの変動に起因
した、発光素子の駆動電流の変動を抑えることができ
る。
【００３２】以上示したように、本実施形態では従来の
１種類のトランジスタのみを用いてＰＮＰのカレントミ
ラーを構成していた場合に比較し、素子面積（レイアウ
ト面積）の増加を抑えて、精度の高いカレントミラーを
得ることが出来る。さらには、大きな電流のカレントミ
ラーが必要な発光素子の駆動回路において、駆動電流の
制御を低コストで実現できる。
１種類のトランジスタのみを用いてＰＮＰのカレントミ
ラーを構成していた場合に比較し、素子面積（レイアウ
ト面積）の増加を抑えて、精度の高いカレントミラーを
得ることが出来る。さらには、大きな電流のカレントミ
ラーが必要な発光素子の駆動回路において、駆動電流の
制御を低コストで実現できる。
【００３３】なお、図１ではＶＰＮＰ２，３のエミッタ
は電源、ＬＰＮＰ４のエミッタはＶＰＮＰ２，３のベー
スに接続されているが、図３に示すようにＶＰＮＰのエ
ミッタと電源の聞に抵抗５，６を挿入し、素子の特性ば
らつきに対してミラー精度向上を図ったり、カレントミ
ラー比を抵抗５，６の値で設定したりしてもよい。即
ち、ＶＰＮＰのカレントミラー１のミラー比が１以外で
も同様の効果があることは言うまでもない。また、ＬＰ
ＮＰ４のエミッタとＶＰＮＰ２，３のベース間に過電流
防止の為の抵抗７を挿入したりしても本発明の効果にか
わりはない。
は電源、ＬＰＮＰ４のエミッタはＶＰＮＰ２，３のベー
スに接続されているが、図３に示すようにＶＰＮＰのエ
ミッタと電源の聞に抵抗５，６を挿入し、素子の特性ば
らつきに対してミラー精度向上を図ったり、カレントミ
ラー比を抵抗５，６の値で設定したりしてもよい。即
ち、ＶＰＮＰのカレントミラー１のミラー比が１以外で
も同様の効果があることは言うまでもない。また、ＬＰ
ＮＰ４のエミッタとＶＰＮＰ２，３のベース間に過電流
防止の為の抵抗７を挿入したりしても本発明の効果にか
わりはない。
【００３４】［第２の実施形態］図４に本発明の第２の
実施形態を示す。図４（ａ）に、通常の横形（ラテラ
ル）のＬＰＮＰの構造の一つのトランジスタを模式的に
示す。図において、１３はｐ型の半導体基板、１１はｎ
型のエピタキシャル層でベースを構成する。１４，１５
はｐ型の素子分離層、１２はｎ型の埋込み層、１０はベ
ース領域のコンタクトを取るための濃いｎ型の拡散層、
８と９は濃いｐ型の拡散層で８がエミッタ、９がコレク
タを形成する。また、１６はエミッタ端子、１７はコレ
クタ端子、１８はベース端子である。
実施形態を示す。図４（ａ）に、通常の横形（ラテラ
ル）のＬＰＮＰの構造の一つのトランジスタを模式的に
示す。図において、１３はｐ型の半導体基板、１１はｎ
型のエピタキシャル層でベースを構成する。１４，１５
はｐ型の素子分離層、１２はｎ型の埋込み層、１０はベ
ース領域のコンタクトを取るための濃いｎ型の拡散層、
８と９は濃いｐ型の拡散層で８がエミッタ、９がコレク
タを形成する。また、１６はエミッタ端子、１７はコレ
クタ端子、１８はベース端子である。
【００３５】ここで、コレクタ９は、通常エミッタ８の
領域を平面的にはドーナツ状に囲む様に形成される。ま
た、エミッタ８とコレクタ９のｐ型拡散層の間隔ＷB１
がＬＰＮＰトランジスタのベース幅となる。ベース幅が
小さいほど電流増幅率Ｈｆｅは大きくなるが、コレクタ
ーエミッタ間の耐圧が低下したり、アーリ電圧が低下す
るので、通常のＬＰＮＰはあまりＷｂ１を小さく出来な
い。
領域を平面的にはドーナツ状に囲む様に形成される。ま
た、エミッタ８とコレクタ９のｐ型拡散層の間隔ＷB１
がＬＰＮＰトランジスタのベース幅となる。ベース幅が
小さいほど電流増幅率Ｈｆｅは大きくなるが、コレクタ
ーエミッタ間の耐圧が低下したり、アーリ電圧が低下す
るので、通常のＬＰＮＰはあまりＷｂ１を小さく出来な
い。
【００３６】図４（ｂ）に本実施形態に用いるＬＰＮＰ
の断面図を示す。ＶＰＮＰの場合、ベース幅を変える為
には拡散層の深さを変えなければならず、マスクや工程
の増加無しにベース幅の異なるトランジスタを混在させ
ることは難しいが、ＬＰＮＰの場合、マスク上のデータ
の変更のみで自由にベース幅を変えられる為、これを利
用して、図４（ａ）と比較して、ＬＰＮＰのベース幅を
小さくしている。
の断面図を示す。ＶＰＮＰの場合、ベース幅を変える為
には拡散層の深さを変えなければならず、マスクや工程
の増加無しにベース幅の異なるトランジスタを混在させ
ることは難しいが、ＬＰＮＰの場合、マスク上のデータ
の変更のみで自由にベース幅を変えられる為、これを利
用して、図４（ａ）と比較して、ＬＰＮＰのベース幅を
小さくしている。
【００３７】本実施形態ではカレントミラー回路の電流
補償用のＬＰＮＰトランジスタ４のベース幅を他の回路
に用いられるＬＰＮＰトランジスタより小さくし、電流
増幅率Ｈｆｅの大きなＬＰＮＰを使用することを特徴と
する。このことにより、標準のＬＰＮＰトランジスタよ
りＨｆｅが大きいし、ＰＮＰを電流補償用に使用するこ
とにより、レーザーの駆動電流の設定精度を向上させる
ことが出来る。さらに、ベース抵抗の減少により、同一
サイズでより大きい電流を流せるようになるため、ＬＰ
ＮＰのトランジスタサイズを小さく出来る。
補償用のＬＰＮＰトランジスタ４のベース幅を他の回路
に用いられるＬＰＮＰトランジスタより小さくし、電流
増幅率Ｈｆｅの大きなＬＰＮＰを使用することを特徴と
する。このことにより、標準のＬＰＮＰトランジスタよ
りＨｆｅが大きいし、ＰＮＰを電流補償用に使用するこ
とにより、レーザーの駆動電流の設定精度を向上させる
ことが出来る。さらに、ベース抵抗の減少により、同一
サイズでより大きい電流を流せるようになるため、ＬＰ
ＮＰのトランジスタサイズを小さく出来る。
【００３８】ここで、電流補償用のＬＰＮＰトランジス
タのコレクタ−エミッタ間にはおおむね“電源電圧一２
Ｖｂｅ（厳密には、図１のＶＰＮＰ２のベース−エミッ
タ間電圧とＬＰＮＰ４のベース−エミッタ間電圧の
和）”の電圧がかかる為、ベース幅の下限は、使用する
電源電圧仕様にたいして、上記電圧がコレクタ−エミッ
タ間にかかっても、耐圧が保たれる条件によって規定さ
れる。その他の回路で使用される標準のＬＰＮＰでは電
源電圧がコレクタ−エミッタ間にかかっても耐圧が保た
れるようベース幅が設定されている為、電流補償用のＬ
ＰＮＰトランジスタ４では２Ｖｂｅ分ベース幅を小さく
出来る。
タのコレクタ−エミッタ間にはおおむね“電源電圧一２
Ｖｂｅ（厳密には、図１のＶＰＮＰ２のベース−エミッ
タ間電圧とＬＰＮＰ４のベース−エミッタ間電圧の
和）”の電圧がかかる為、ベース幅の下限は、使用する
電源電圧仕様にたいして、上記電圧がコレクタ−エミッ
タ間にかかっても、耐圧が保たれる条件によって規定さ
れる。その他の回路で使用される標準のＬＰＮＰでは電
源電圧がコレクタ−エミッタ間にかかっても耐圧が保た
れるようベース幅が設定されている為、電流補償用のＬ
ＰＮＰトランジスタ４では２Ｖｂｅ分ベース幅を小さく
出来る。
【００３９】つぎに、ＶＰＮＰとＬＰＮＰを混在したと
きのカレントミラーの出力電流の式は、式を書き換え
て、 Ｉｏｕｔ＝Ｉｉｎ／（１＋２／Ｈｆｅ（ＶＰＮＰ）＊Ｈｆｅ（ＬＰＮＰ）） ＝Ｉｉｎ（１−２／Ｈｆｅ（ＶＰＮＰ）＊Ｈｆｅ（ＬＰＮＰ））… のようになるため、カレントミラーの誤差、 ２／Ｈｆｅ（ＶＰＮＰ）＊Ｈｆｅ（ＬＰＮＰ） … はカレントミラーを構成するＶＰＮＰのＨｆｅと電流補
償用のＬＰＮＰのＨｆｅの積に依存する。このため、ベ
ース幅の縮小により電流補償用のＬＰＮＰのＨｆｅが増
加した分、誤差は減少する。仮に２０％電流補償用の
ＬＰＮＰトランジスタのＨｆｅが増加すれば、誤差は２
０％低減される。
きのカレントミラーの出力電流の式は、式を書き換え
て、 Ｉｏｕｔ＝Ｉｉｎ／（１＋２／Ｈｆｅ（ＶＰＮＰ）＊Ｈｆｅ（ＬＰＮＰ）） ＝Ｉｉｎ（１−２／Ｈｆｅ（ＶＰＮＰ）＊Ｈｆｅ（ＬＰＮＰ））… のようになるため、カレントミラーの誤差、 ２／Ｈｆｅ（ＶＰＮＰ）＊Ｈｆｅ（ＬＰＮＰ） … はカレントミラーを構成するＶＰＮＰのＨｆｅと電流補
償用のＬＰＮＰのＨｆｅの積に依存する。このため、ベ
ース幅の縮小により電流補償用のＬＰＮＰのＨｆｅが増
加した分、誤差は減少する。仮に２０％電流補償用の
ＬＰＮＰトランジスタのＨｆｅが増加すれば、誤差は２
０％低減される。
【００４０】以上示したように、本実施形態では電流補
償用のＬＰＮＰのベース幅を他の回路のＬＰＮＰのベー
ス幅より縮小することによって、Ｈｆｅを増大させ、よ
り精度の高いカレントミラーを小さい面積で実現するこ
とが出来る。さらには、大きな電流のカレントミラーが
必要な発光素子の駆動回路において、駆動電流の制御を
高精度、低コストで実現できる。
償用のＬＰＮＰのベース幅を他の回路のＬＰＮＰのベー
ス幅より縮小することによって、Ｈｆｅを増大させ、よ
り精度の高いカレントミラーを小さい面積で実現するこ
とが出来る。さらには、大きな電流のカレントミラーが
必要な発光素子の駆動回路において、駆動電流の制御を
高精度、低コストで実現できる。
【００４１】［第３の実施形態］図５に本発明の第３の
実施形態を示す。本実施形態では電流補償用のＬＰＮＰ
のコレクタ−エミッタ間にかかる電圧を、実施形態２に
比較して、さらに小さくすることにより、ベース幅ＷB
２の重なる縮小を図り、より小さい面積で高精度のカレ
ントミラーを提供することを特徴とする。
実施形態を示す。本実施形態では電流補償用のＬＰＮＰ
のコレクタ−エミッタ間にかかる電圧を、実施形態２に
比較して、さらに小さくすることにより、ベース幅ＷB
２の重なる縮小を図り、より小さい面積で高精度のカレ
ントミラーを提供することを特徴とする。
【００４２】電流補償用のＬＰＮＰのコレクターエミッ
タ間の電圧を実施形態２に比較して、さらに小さくする
為、図５（ａ）では電流補償用のＬＰＮＰ４のコレクタ
と接地電位の間に抵抗１９を挿入してある。図５（ｂ）
では電流補償用のＬＰＮＰ４のコレクタと接地電位の間
に複数のダイオード２０，２１を挿入してある。ここに
例示したように、電流補償用のＬＰＮＰのコレクタを接
地電位間に電圧降下を発生させるような素子を挿入する
ことにより、電流補償用のＬＰＮＰのコレクターエミッ
タ間の電圧を飽和しない程度に抑え、その分低い耐圧で
良くなりベース幅を縮小できる。コレクタ−エミッタ間
の電圧が低下すると、Ｈｆｅが下がるため、ベース幅の
縮小がそのまま全てのＨｆｅの増大につながるわけでは
ないが、ベース抵抗の減少により、流せる電流が増大す
るため、よりＬＰＮＰのサイズを小さく抑えることがで
き、少ない面積で高精度のカレントミラーが実現でき
る。
タ間の電圧を実施形態２に比較して、さらに小さくする
為、図５（ａ）では電流補償用のＬＰＮＰ４のコレクタ
と接地電位の間に抵抗１９を挿入してある。図５（ｂ）
では電流補償用のＬＰＮＰ４のコレクタと接地電位の間
に複数のダイオード２０，２１を挿入してある。ここに
例示したように、電流補償用のＬＰＮＰのコレクタを接
地電位間に電圧降下を発生させるような素子を挿入する
ことにより、電流補償用のＬＰＮＰのコレクターエミッ
タ間の電圧を飽和しない程度に抑え、その分低い耐圧で
良くなりベース幅を縮小できる。コレクタ−エミッタ間
の電圧が低下すると、Ｈｆｅが下がるため、ベース幅の
縮小がそのまま全てのＨｆｅの増大につながるわけでは
ないが、ベース抵抗の減少により、流せる電流が増大す
るため、よりＬＰＮＰのサイズを小さく抑えることがで
き、少ない面積で高精度のカレントミラーが実現でき
る。
【００４３】なお、ここでは電圧降下を起こす素子とし
て、抵抗とダイオードの例を示したが、電圧降下を起こ
す素子ならツェナーダイオードや、ベースとコレクタと
を短絡したトランジスタ、ＭＯＳトランジスタ等でも良
いことは言うまでもない。また、これらを複数組み合わ
せても良い。
て、抵抗とダイオードの例を示したが、電圧降下を起こ
す素子ならツェナーダイオードや、ベースとコレクタと
を短絡したトランジスタ、ＭＯＳトランジスタ等でも良
いことは言うまでもない。また、これらを複数組み合わ
せても良い。
【００４４】以上示したように、本実施形態では電流補
償用のＬＰＮＰのコレクタと接地電位間に電圧降下を発
生させる素子を挿入し、上記ＬＰＮＰのコレクターエミ
ッタ間の電圧を飽和しない程度に抑え、よりベース幅を
他の回路のＬＰＮＰのベース幅より縮小することによっ
て、同一面積あたりめ駆動可能電流を増大させ、精度の
高いカレントミラーを小さい面積で実現することが出来
る。さらには、大きな電流のカレントミラーが必要な発
光素子の駆動回路において、駆動電流の制御を、低コス
トで実現できる。
償用のＬＰＮＰのコレクタと接地電位間に電圧降下を発
生させる素子を挿入し、上記ＬＰＮＰのコレクターエミ
ッタ間の電圧を飽和しない程度に抑え、よりベース幅を
他の回路のＬＰＮＰのベース幅より縮小することによっ
て、同一面積あたりめ駆動可能電流を増大させ、精度の
高いカレントミラーを小さい面積で実現することが出来
る。さらには、大きな電流のカレントミラーが必要な発
光素子の駆動回路において、駆動電流の制御を、低コス
トで実現できる。
【００４５】
【発明の効果】以上説明したように、本出願に係わる第
１の発明によれば、カレントミラーを構成するＰＮＰト
ランジスタとして、縦形ＰＮＰトランジスタを用い、電
流補償用ＰＮＰトランジスタとして、その動作電流領域
において縦形ＰＮＰトランジスタより電流増幅率の大き
な横形ＰＮＰトランジスタを用いているため、従来のＬ
ＰＮＰトランジスタを用いたカレントミラー回路に比較
して、わずかなカレントミラー精度の低下で、面積を大
幅に縮小したカレントミラーが得られ、大電流をカレン
トミラーにより安定な定電流とする必要のある発光素子
の駆動回路のコストダウンにつながる。
１の発明によれば、カレントミラーを構成するＰＮＰト
ランジスタとして、縦形ＰＮＰトランジスタを用い、電
流補償用ＰＮＰトランジスタとして、その動作電流領域
において縦形ＰＮＰトランジスタより電流増幅率の大き
な横形ＰＮＰトランジスタを用いているため、従来のＬ
ＰＮＰトランジスタを用いたカレントミラー回路に比較
して、わずかなカレントミラー精度の低下で、面積を大
幅に縮小したカレントミラーが得られ、大電流をカレン
トミラーにより安定な定電流とする必要のある発光素子
の駆動回路のコストダウンにつながる。
【００４６】また、ＬＰＮＰを用いたカレントミラーに
比較して、ＶＰＮＰを用いたカレントミラーを用いたこ
とにより、わずかな面積の増加で精度を大幅に向上で
き、より正確なカレントミラー回路が得られる。さらに
発光素子の制御をより正確に行う事ができる。
比較して、ＶＰＮＰを用いたカレントミラーを用いたこ
とにより、わずかな面積の増加で精度を大幅に向上で
き、より正確なカレントミラー回路が得られる。さらに
発光素子の制御をより正確に行う事ができる。
【００４７】本出願に係わる第２の発明によれば、ベー
ス電流補償用の横形ＰＮＰトランジスタのベース幅を他
の回路のベース幅より狭くする事により、ＬＰＮＰの電
流増幅率を増加させるとともに、電流容量を大きくし、
より小さい占有面積で正確に大電流のカレントミラーを
行うＰＮＰのカレントミラー回路が得られる。さらに、
発光素子の駆動回路の精度を向上できるとともに、コス
トダウンが可能となる。
ス電流補償用の横形ＰＮＰトランジスタのベース幅を他
の回路のベース幅より狭くする事により、ＬＰＮＰの電
流増幅率を増加させるとともに、電流容量を大きくし、
より小さい占有面積で正確に大電流のカレントミラーを
行うＰＮＰのカレントミラー回路が得られる。さらに、
発光素子の駆動回路の精度を向上できるとともに、コス
トダウンが可能となる。
【００４８】本出願に係わる第３の発明によれば、カレ
ントミラーの電流補償用ＬＰＮＰ電流容量を大きくし、
より小さい占有面積で正確に大電流のカレントミラーを
行うＰＮＰのカレントミラー回路が得られる。さらに、
発光素子の駆動回路の精度を向上できるとともにコスト
ダウンが可能となる。
ントミラーの電流補償用ＬＰＮＰ電流容量を大きくし、
より小さい占有面積で正確に大電流のカレントミラーを
行うＰＮＰのカレントミラー回路が得られる。さらに、
発光素子の駆動回路の精度を向上できるとともにコスト
ダウンが可能となる。
【図１】本発明の第１の実施形態を示すカレントミラー
回路を含んだ発光素子の駆動回路の回路図である。
回路を含んだ発光素子の駆動回路の回路図である。
【図２】ＬＰＮＰとＶＰＮＰそれぞれのＨｆｅとコレク
タ電流の関係を現す図である。
タ電流の関係を現す図である。
【図３】本発明の第１の実施形態を補足するカレントミ
ラーの回路図である。
ラーの回路図である。
【図４】本発明の第２の実施形態を説明するＰＮＰトラ
ンジスタの断面図である。
ンジスタの断面図である。
【図５】本発明の第３の実施形態を示すカレントミラー
の回路図である。
の回路図である。
【図６】従来のカレントミラーを含んだ発光素子の駆動
回路である。
回路である。
１，２５，１００，１２５ カレントミラー回路 ２，３ ＶＰＮＰトランジスタ ４，１１０，１１１，１１２ ＬＰＮＰトランジスタ １０１ 電流源回路 １０２ 発光素子のスイッチング回路 １０３ 半導体レーザー ５，６，７，１０４，１０９ 抵抗 ８ ＬＰＮＰのエミッタを構成するＰ+拡散層 ９ ＬＰＮＰのコレクタを構成するＰ+拡散層 １０ ＬＰＮＰのベース領域の一部を構成するＮ+拡散
層 １１ ＬＰＮＰのベース領域の一部を構成するＮエピタ
キシャル層 １２ ＬＰＮＰのベース領域の一部を構成するＮ+埋め
こみ層 １３ Ｐ型の基板 １４ 素子分離を行うＰ+拡散層 １５ 素子分離を行うＰ+埋込み層 １６ エミッタの電位を取り出す配線 １７ コレクタの電位を取り出す配線 １８ ベースの電位を取りだす配線 １９ 抵抗 ２０，２１ ダイオード １０５ 電源 １０６ 発光光量制御電圧（ｖ１） １０７ オペアンプ １０８，１１３〜１１６ ＮＰＮトランジスタ １１８ プリドライバー １１９，１２０ プリドライバーの相補的な出力
層 １１ ＬＰＮＰのベース領域の一部を構成するＮエピタ
キシャル層 １２ ＬＰＮＰのベース領域の一部を構成するＮ+埋め
こみ層 １３ Ｐ型の基板 １４ 素子分離を行うＰ+拡散層 １５ 素子分離を行うＰ+埋込み層 １６ エミッタの電位を取り出す配線 １７ コレクタの電位を取り出す配線 １８ ベースの電位を取りだす配線 １９ 抵抗 ２０，２１ ダイオード １０５ 電源 １０６ 発光光量制御電圧（ｖ１） １０７ オペアンプ １０８，１１３〜１１６ ＮＰＮトランジスタ １１８ プリドライバー １１９，１２０ プリドライバーの相補的な出力
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F073 BA07 EA12 GA02 GA24 GA38 5F082 AA13 BA02 BA11 BA31 BA41 BC03 BC15 BC20 FA03 FA13 FA20 GA04 5J091 AA01 AA43 CA87 CA88 CA92 FA06 HA07 HA08 HA19 HA25 HA39 HA44 KA01 KA06 MA21 QA02 TA02
Claims (7)
- 【請求項１】 エミッタがそれぞれ電源に接続され、べ
ースを共通接続された第１及び第２のトランジスタのう
ち、前記第１のトランジスタのコレクタを入力とし、前
記第２のトランジスタのコレクタを出力とし、第３のト
ランジスタのエミッタは上記共通接続されたべースに接
続され、コレクタは接地電位、ベースが上記第１のトラ
ンジスタのコレクタに接続された、ベース電流補償トラ
ンジスタ付きのカレントミラー回路において、 前記第１及び前記第２のトランジスタに縦形ＰＮＰトラ
ンジスタを用い、前記ベース電流補償用の前記第３のト
ランジスタをその動作電流領域に置いて前記縦形ＰＮＰ
トランジスタより電流増幅率の高い横形ＰＮＰトランジ
スタを用いることを特徴とするカレントミラー回路。 - 【請求項２】 上記第１と第２の縦形ＰＮＰトランジス
タの、少なくとも一方のエミッタと電源の間に、抵抗を
挿入したことを特徴とする請求項１記載のカレントミラ
ー回路。 - 【請求項３】 前記第１及び前記第２のトランジスタの
ベース電流を補償する前記第３の横形ＰＮＰトランジス
タのエミッタと前記カレントミラーを構成する前記第１
と前記第２の縦形ＰＮＰトランジスタの共通ベースとの
間に抵抗を挿入したことを特徴とする請求項１記載のカ
レントミラー回路。 - 【請求項４】 前記ベース電流補償用の前記横形ＰＮＰ
トランジスタのベース幅を、他の通常の回路で用いられ
る前記横形ＰＮＰトランジスタのベース幅より小さくし
たことを特徴とする請求項１又は，２，３記載のカレン
トミラー回路。 - 【請求項５】 前記ベース電流補償用の前記横形ＰＮＰ
トランジスタのベース幅を、他の通常の回路で用いられ
る前記横形ＰＮＰトランジスタのベース幅より小さく
し、前記横形ＰＮＰトランジスタのコレクタ端子と接地
電位の間に電圧降下を発生させる素子をひとつ以上挿入
したことを特徴とする請求項１又は，２，３記載のカレ
ントミラー回路。 - 【請求項６】 発光素子の駆動回路において、前記発光
素子に流れる電流を制御する電流源回路に請求項１乃至
５の何れかに記載したカレントミラー回路を用いたこと
を特徴とする発光素子の駆動回路。 - 【請求項７】 エミッタがそれぞれ電源に接続され、ベ
ースを共通接続された第１及び第２のトランジスタのう
ち、前記第１のトランジスタのコレクタに接続された第
４のＮＰＮトランジスタのベースを入力とし、前記第２
のトランジスタのコレクタを第２のカレントミラー回路
の接続して出力とし、ベース電流補償用の第３のトラン
ジスタのエミッタは上記共通接続されたベースに接続さ
れ、コレクタは接地電位、ベースが前記第１のトランジ
スタのコレクタに接続されたベース電流補償トランジス
タ付きの第１のカレントミラー回路と、 前記第２のトランジスタのコレクタに第５のトランジス
タのコレクタと第７のトランジスタのベースを接続し、
前記第５のトランジスタのベースと第６のトランジスタ
のベースとを共通接続し、前記第５のトランジスタのエ
ミッタと第６のトランジスタのエミッタを接地電位に接
続し、前記第７のトランジスタのコレクタを電源に、エ
ミッタを前記第５のトランジスタのベースに接続した前
記第２のカレントミラー回路と、前記第６のトランジス
タのコレクタにスイッチ回路を介してアノードを電源に
接続されたレーザを接続した発光素子の駆動回路におい
て、 前記第１及び前記第２のトランジスタに縦形ＰＮＰトラ
ンジスタを用い、前記ベース電流補償用の前記第３のト
ランジスタをその動作電流領域に置いて前記縦形ＰＮＰ
トランジスタより電流増幅率の高い横形ＰＮＰトランジ
スタを用い、前記第６のトランジスタのエミッタ領域を
前記第５のトランジスタのエミッタ領域のｎ倍（ｎ＞
１）としたことを特徴とする発光素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11092298A JP2000286344A (ja) | 1999-03-31 | 1999-03-31 | カレントミラー回路及び該回路を用いた発光素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11092298A JP2000286344A (ja) | 1999-03-31 | 1999-03-31 | カレントミラー回路及び該回路を用いた発光素子の駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000286344A true JP2000286344A (ja) | 2000-10-13 |
Family
ID=14050516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11092298A Pending JP2000286344A (ja) | 1999-03-31 | 1999-03-31 | カレントミラー回路及び該回路を用いた発光素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000286344A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149940A (ja) * | 2005-11-28 | 2007-06-14 | Nec Electronics Corp | 電流スイッチ回路 |
| WO2009011019A1 (ja) * | 2007-07-13 | 2009-01-22 | Mitsubishi Electric Corporation | 光送信器 |
| JP2011066244A (ja) * | 2009-09-17 | 2011-03-31 | Seiko Instruments Inc | 静電気保護用半導体装置 |
-
1999
- 1999-03-31 JP JP11092298A patent/JP2000286344A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149940A (ja) * | 2005-11-28 | 2007-06-14 | Nec Electronics Corp | 電流スイッチ回路 |
| WO2009011019A1 (ja) * | 2007-07-13 | 2009-01-22 | Mitsubishi Electric Corporation | 光送信器 |
| US8242709B2 (en) | 2007-07-13 | 2012-08-14 | Mitsubishi Electric Corporation | Optical transmitter |
| JP2011066244A (ja) * | 2009-09-17 | 2011-03-31 | Seiko Instruments Inc | 静電気保護用半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6093530A (ja) | 定電流源回路を有する差動増幅回路 | |
| US4647841A (en) | Low voltage, high precision current source | |
| JP3526432B2 (ja) | 定電流回路 | |
| JP3519646B2 (ja) | 半導体装置 | |
| US5164658A (en) | Current transfer circuit | |
| JP2006269902A (ja) | 半導体集積回路 | |
| JP2000286344A (ja) | カレントミラー回路及び該回路を用いた発光素子の駆動回路 | |
| JP2001117654A (ja) | 基準電圧発生回路 | |
| US20200159272A1 (en) | Bandgap voltage reference circuit capable of correcting voltage distortion | |
| US5572114A (en) | Current mirror circuit with bipolar transistor connected in reverse arrangement | |
| JP4763900B2 (ja) | 発光素子の駆動回路 | |
| CN116015263B (zh) | 一种bjt晶体管寄生效应消除电路及芯片 | |
| JP3526484B2 (ja) | 高入力インピーダンス回路 | |
| JPS59208618A (ja) | 電流反転回路 | |
| JP2558201Y2 (ja) | 過電圧保護回路 | |
| JP2006033523A (ja) | カレントミラー回路 | |
| KR100317610B1 (ko) | 반도체소자 | |
| JPH08102627A (ja) | 半導体集積回路 | |
| JPH10161757A (ja) | シリーズパス・レギュレータ回路 | |
| JP2008166905A (ja) | カレントミラー回路 | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JP2005323176A (ja) | クランプ回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH09128076A (ja) | 電流源回路 | |
| JPH01272306A (ja) | 電流源回路用起動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050418 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080207 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080215 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080415 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080516 |