JP2006269902A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2006269902A JP2006269902A JP2005088186A JP2005088186A JP2006269902A JP 2006269902 A JP2006269902 A JP 2006269902A JP 2005088186 A JP2005088186 A JP 2005088186A JP 2005088186 A JP2005088186 A JP 2005088186A JP 2006269902 A JP2006269902 A JP 2006269902A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- impurity region
- potential
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 239000012535 impurity Substances 0.000 claims abstract description 118
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000005669 field effect Effects 0.000 claims description 9
- 230000003071 parasitic effect Effects 0.000 abstract description 122
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000002411 adverse Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10D—STRINGED MUSICAL INSTRUMENTS; WIND MUSICAL INSTRUMENTS; ACCORDIONS OR CONCERTINAS; PERCUSSION MUSICAL INSTRUMENTS; AEOLIAN HARPS; SINGING-FLAME MUSICAL INSTRUMENTS; MUSICAL INSTRUMENTS NOT OTHERWISE PROVIDED FOR
- G10D7/00—General design of wind musical instruments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63H—TOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
- A63H5/00—Musical or noise- producing devices for additional toy effects other than acoustical
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10D—STRINGED MUSICAL INSTRUMENTS; WIND MUSICAL INSTRUMENTS; ACCORDIONS OR CONCERTINAS; PERCUSSION MUSICAL INSTRUMENTS; AEOLIAN HARPS; SINGING-FLAME MUSICAL INSTRUMENTS; MUSICAL INSTRUMENTS NOT OTHERWISE PROVIDED FOR
- G10D9/00—Details of, or accessories for, wind musical instruments
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】Nウェル領域102の表面にP型ソース103、P型ドレイン領域104およびゲート電極105からなるPMOSトランジスタとウェル電位用N型高濃度不純物領域107を形成し、且つ、P型半導体基板101の表面に、N型ソース領域108、N型ドレイン領域109およびゲート電極110からなるNMOSトランジスタと基板電位用P型高濃度不純物領域112とを形成すると、バイポーラトランジスタQ1,Q2および抵抗R1〜R3からなる寄生回路が形成される。この発明では、Nウェル領域113にN型高濃度不純物領域114およびP型不純物領域115,116を設けることで、意図的に寄生トランジスタQ3を形成し、これにより、電源立ち上げ時に各電源電位の関係がVCC>VDD且つVSS<VEEとなったときの電流発生を抑制する。
【選択図】図1
Description
まず、この発明に係る半導体集積回路の第1の実施形態について、図1および図2を用いて説明する。
次に、この発明に係る半導体集積回路の第2の実施形態について、図3および図4を用いて説明する。
次に、この発明に係る半導体集積回路の第3の実施形態について、図5および図6を用いて説明する。
次に、この発明に係る半導体集積回路の第4の実施形態について、図7および図8を用いて説明する。
次に、この発明に係る半導体集積回路の第5の実施形態について、図9および図10を用いて説明する。上述の各実施形態では、寄生バイポーラトランジスタQ1,Q2に流れる電流を、PNP型の寄生バイポーラトランジスタQ3を意図的に形成することによって抑制したが、この実施形態では、NPN型の寄生バイポーラトランジスタを意図的に形成することによって抑制する。
102,113,201,301,504,507 Nウェル領域
103 P型ソース領域
104 P型ドレイン領域
105,110,117 ゲート電極
106 PMOSトランジスタ
107,114,202,302,506,509 N型高濃度不純物領域
108 N型ソース領域
109 N型ドレイン領域
111 NMOSトランジスタ
112,501 P型高濃度不純物領域
115,116,203,303,505,508 P型不純物領域
401 抵抗
502,503 N型不純物領域
Claims (10)
- 第1導電型のウェル領域を有する第2導電型の半導体基板と、
前記ウェル領域の表面に形成され且つ第1電源ラインに接続された第2導電型の第1不純物領域と、当該ウェル領域の表面に形成された第2導電型の第2不純物領域と、当該第1、第2不純物領域に挟まれた領域上に絶縁膜を介して形成された第1ゲート電極とを有する第1電界効果トランジスタと、
前記ウェル領域の表面に形成され且つ第2電源ラインに接続された第1導電型のウェル電位用高濃度不純物領域と、
前記半導体基板の第2導電型領域の表面に形成され且つ第3電源ラインに接続された第1導電型の第3不純物領域と、当該第2導電型領域の表面に形成された第1導電型の第4不純物領域と、当該第3、第4不純物領域に挟まれた領域上にゲート絶縁膜を介して形成された第2ゲート電極とを有する第2電界効果トランジスタと、
前記第2導電型領域の表面に形成され且つ第4電源ラインに接続された第2導電型の基板電位用高濃度不純物領域と、
第1導電型のベースと第2導電型のコレクタ、エミッタとを有し、当該ベースおよび当該コレクタが前記ウェル電位用高濃度不純物領域に接続され且つ当該エミッタが前記第1電源ラインに接続されたバイポーラトランジスタと、
を備えることを特徴とする半導体集積回路。 - 前記バイポーラトランジスタが、前記半導体基板の表面に形成された1個の第1導電型不純物領域と2個の第2導電型不純物領域とによって寄生的に形成されたことを特徴とする請求項1に記載の半導体集積回路。
- 前記バイポーラトランジスタの前記コレクタと前記ウェル電位用高濃度不純物領域との間に電位差を発生させるための1段または複数段のダイオードをさらに備えることを特徴とする請求項1または2に記載の半導体集積回路。
- 前記ダイオードの個数を適当数に設定することにより、前記バイポーラトランジスタが遮断領域に置かれるように、前記バイポーラトランジスタのベース−エミッタ間電圧を調整したことを特徴とする請求項1〜3のいずれかに記載の半導体集積回路。
- 前記バイポーラトランジスタの前記コレクタと前記ウェル電位用高濃度不純物領域との間の抵抗を調整するための抵抗をさらに備えることを特徴とする請求項1〜4のいずれかに記載の半導体集積回路。
- 第1導電型のウェル領域を有する第2導電型の半導体基板と、
前記ウェル領域の表面に形成され且つ第1電源ラインに接続された第2導電型の第1不純物領域と、当該ウェル領域の表面に形成された第2導電型の第2不純物領域と、当該第1、第2不純物領域に挟まれた領域上に絶縁膜を介して形成された第1ゲート電極とを有する第1電界効果トランジスタと、
前記ウェル領域の表面に形成され且つ第2電源ラインに接続された第1導電型のウェル電位用高濃度不純物領域と、
前記半導体基板の第2導電型領域の表面に形成され且つ第3電源ラインに接続された第1導電型の第3不純物領域と、当該第2導電型領域の表面に形成された第1導電型の第4不純物領域と、当該第3、第4不純物領域に挟まれた領域上にゲート絶縁膜を介して形成された第2ゲート電極とを有する第2電界効果トランジスタと、
前記第2導電型領域の表面に形成され且つ第4電源ラインに接続された第2導電型の基板電位用高濃度不純物領域と、
第2導電型のベースと第1導電型のコレクタ、エミッタとを有し、当該ベースおよび当該コレクタが前記基板電位用高濃度不純物領域に接続され且つ当該エミッタが前記第3電源ラインに接続されたバイポーラトランジスタと、
を備えることを特徴とする半導体集積回路。 - 前記バイポーラトランジスタが、前記半導体基板の表面に形成された1個の第2導電型不純物領域と2個の第1導電型不純物領域とによって寄生的に形成されたことを特徴とする請求項6に記載の半導体集積回路。
- 前記バイポーラトランジスタの前記コレクタと前記基板電位用高濃度不純物領域との間に電位差を発生させるための1段または複数段のダイオードをさらに備えることを特徴とする請求項6または7に記載の半導体集積回路。
- 前記ダイオードの個数を適当数に設定することにより、前記バイポーラトランジスタが遮断領域に置かれるように、前記バイポーラトランジスタのベース−エミッタ間電圧を調整したことを特徴とする請求項6〜8のいずれかに記載の半導体集積回路。
- 前記バイポーラトランジスタの前記コレクタと前記基板電位用高濃度不純物領域との間の抵抗を調整するための抵抗をさらに備えることを特徴とする請求項6〜9のいずれかに記載の半導体集積回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005088186A JP2006269902A (ja) | 2005-03-25 | 2005-03-25 | 半導体集積回路 |
KR1020060006155A KR20060103091A (ko) | 2005-03-25 | 2006-01-20 | 반도체 집적회로 |
CNB2006100024139A CN100536139C (zh) | 2005-03-25 | 2006-01-27 | 半导体集成电路 |
US11/384,361 US7485931B2 (en) | 2005-03-25 | 2006-03-21 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005088186A JP2006269902A (ja) | 2005-03-25 | 2005-03-25 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006269902A true JP2006269902A (ja) | 2006-10-05 |
Family
ID=37015728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005088186A Pending JP2006269902A (ja) | 2005-03-25 | 2005-03-25 | 半導体集積回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7485931B2 (ja) |
JP (1) | JP2006269902A (ja) |
KR (1) | KR20060103091A (ja) |
CN (1) | CN100536139C (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4420042B2 (ja) * | 2007-02-28 | 2010-02-24 | セイコーエプソン株式会社 | 半導体装置 |
JP5595751B2 (ja) * | 2009-03-11 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | Esd保護素子 |
KR102098663B1 (ko) | 2013-10-11 | 2020-04-08 | 삼성전자주식회사 | 정전기 방전 보호 소자 |
CN103646963B (zh) * | 2013-12-10 | 2017-02-08 | 杭州士兰集成电路有限公司 | 双极pnp晶体管及其制造方法 |
FR3023060A1 (fr) * | 2014-06-26 | 2016-01-01 | St Microelectronics Tours Sas | Composant de protection contre des surtensions |
JP2017123374A (ja) * | 2016-01-05 | 2017-07-13 | ソニー株式会社 | 半導体集積回路及びその制御方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61208864A (ja) * | 1985-03-14 | 1986-09-17 | Nec Corp | C−mos集積回路装置 |
JPH04147666A (ja) * | 1990-10-11 | 1992-05-21 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH05335500A (ja) * | 1992-05-28 | 1993-12-17 | Oki Electric Ind Co Ltd | Cmos出力回路 |
JPH09298277A (ja) * | 1996-04-30 | 1997-11-18 | Oki Electric Ind Co Ltd | 半導体装置 |
JPH1065020A (ja) * | 1996-08-21 | 1998-03-06 | Oki Electric Ind Co Ltd | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2783191B2 (ja) | 1995-06-15 | 1998-08-06 | 日本電気株式会社 | 半導体装置の保護回路 |
TW452834B (en) * | 1999-03-18 | 2001-09-01 | Toshiba Corp | Nonvolatile semiconductor memory device and manufacture thereof |
JP2004047529A (ja) * | 2002-07-09 | 2004-02-12 | Renesas Technology Corp | 半導体記憶装置 |
-
2005
- 2005-03-25 JP JP2005088186A patent/JP2006269902A/ja active Pending
-
2006
- 2006-01-20 KR KR1020060006155A patent/KR20060103091A/ko active IP Right Grant
- 2006-01-27 CN CNB2006100024139A patent/CN100536139C/zh not_active Expired - Fee Related
- 2006-03-21 US US11/384,361 patent/US7485931B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61208864A (ja) * | 1985-03-14 | 1986-09-17 | Nec Corp | C−mos集積回路装置 |
JPH04147666A (ja) * | 1990-10-11 | 1992-05-21 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH05335500A (ja) * | 1992-05-28 | 1993-12-17 | Oki Electric Ind Co Ltd | Cmos出力回路 |
JPH09298277A (ja) * | 1996-04-30 | 1997-11-18 | Oki Electric Ind Co Ltd | 半導体装置 |
JPH1065020A (ja) * | 1996-08-21 | 1998-03-06 | Oki Electric Ind Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US7485931B2 (en) | 2009-02-03 |
CN1838413A (zh) | 2006-09-27 |
CN100536139C (zh) | 2009-09-02 |
KR20060103091A (ko) | 2006-09-28 |
US20060214234A1 (en) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4960808B2 (ja) | 半導体温度センサ | |
JP4383159B2 (ja) | チャージポンプ回路 | |
KR102462819B1 (ko) | 반도체 장치 | |
JP3184298B2 (ja) | Cmos出力回路 | |
JP2006269902A (ja) | 半導体集積回路 | |
JP5618963B2 (ja) | 半導体装置 | |
JP5041760B2 (ja) | 半導体集積回路装置 | |
JP3765350B2 (ja) | 半導体集積回路 | |
JPH1079472A (ja) | 半導体集積回路 | |
JP2010086057A (ja) | 基準電圧発生回路 | |
JP3680036B2 (ja) | 半導体回路、及び、フォトカップラー | |
JP6732707B2 (ja) | 定電圧回路 | |
JP2010186954A (ja) | 静電破壊保護回路 | |
JP2009105721A (ja) | レベルシフト回路 | |
JP3768201B2 (ja) | Cmos出力回路 | |
JP4985272B2 (ja) | 論理レベル出力集積回路 | |
JP2010109165A (ja) | Esd保護回路およびesd保護回路を有する半導体集積回路 | |
JP3437831B2 (ja) | Cmos出力回路 | |
JP2007129555A (ja) | カレントミラー回路 | |
JP5157242B2 (ja) | 半導体集積回路 | |
JP2007193623A (ja) | 定電流回路 | |
JP2006121014A (ja) | 静電保護回路およびそれを用いた半導体集積装置 | |
JPH09306999A (ja) | 半導体装置 | |
JPH11186409A (ja) | Cmos集積回路 | |
JP2006332214A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070809 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100525 |