JP7024056B2 - 半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ - Google Patents
半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ Download PDFInfo
- Publication number
- JP7024056B2 JP7024056B2 JP2020219808A JP2020219808A JP7024056B2 JP 7024056 B2 JP7024056 B2 JP 7024056B2 JP 2020219808 A JP2020219808 A JP 2020219808A JP 2020219808 A JP2020219808 A JP 2020219808A JP 7024056 B2 JP7024056 B2 JP 7024056B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- pull
- voltage side
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
なお、2次のLPFの周波数特性が所望の特性となっていないものは不良品とする。
図1は本発明に係る半導体集積回路装置の第1の実施形態を示す。半導体集積回路装置1は、オペアンプOP1、第1コンデンサC1、第2コンデンサC2、第1抵抗R1、第2抵抗R2を備えている。さらにスイッチ手段SW11、論理回路LOGIC、音量調整回路Volumeを備えている。
例えば[80、F0、01]と送信された場合、「80」が半導体集積装置1、「F0」がテストモード、「01」がスイッチ手段SW11の動作を示しているとする。ここでデータ(Data)「01」が直流電圧試験印加モードを意味するとしたとき、「00」は通常モードを意味することになる。したがって、直流電圧印加試験モードにしたいときは、[80、F0、01]とデータを送信し、通常モードにしたいときは、[80、F0、00]とデータを送信することになる。なお、半導体集積回路1は初期状態(電源オン時のリセット状態)では、通常モードすなわち[80、F0、00]のデータに設定されている。
図2は本発明に係る半導体集積回路装置の第2の実施形態を示す。図1に示した第1の実施形態と大きく異なるのはスイッチ手段SW11を備えていないことである。半導体集積回路装置2は、オペアンプOP2、第1コンデンサC1、第2コンデンサC2、第1抵抗R1、第2抵抗R2を備えている。さらに論理回路LOGIC、音量調整回路Volumeを備えている。
例えば[80、F0、01]または[80、F0、02]と送信された場合、「80」が半導体集積回路2、「F0」がテストモード、「01」と「02」がプルダウントランジスタQ28,プルアップトランジスタQ48の動作を示すとする。ここで「01」でプルダウントランジスタQ28がオンするとし、「02」でプルアップトランジスタQ48がオンするとしたとき、「00」は通常モードを意味することになる。したがって、直流電圧印加試験モードにしたいときは、[80、F0、01]または[80、F0、02]と送信し、通常モードにしたいときは、[80、F0、00]と送信することになる。なお、半導体集積回路2は初期状態(電源オン時のリセット状態)では、通常モードすなわち[80、F0、00]のデータに設定されている。
図3は本発明に係るオペアンプOP2の内部回路を示す。オペアンプOP2は、上述のように、特に図2に示した半導体集積回路装置の第2の実施形態に用いると格別の効果を発揮する。結論から先にいうと、図1に示したスイッチ手段SW11の設置が排除でき、かつスクリーニング用端子VSTOLも排除できる。その理由は以下の説明で明らかになろう。
図4は、図1に示した半導体集積回路装置1のスクリーニングを行う際のテスト回路を示す。図4(a)は、第1コンデンサC1の第2端c12に第1端c11よりも高い電圧を印加して電圧ストレステストを行う場合を示す。スクリーニングではスイッチ手段SW11の中点cは接点bに常時接続されている。この場合には信号入力端子VIN1は例えば接地電位GNDと同じ電位に固定される。これによって、オペアンプOP1の出力端子VOUT1は低電位(好ましくは接地電位GND)に固定される。このときにスクリーニング用端子VSTOLに所定の直流電圧を印加する。これによって、第1コンデンサC1に対して電圧ストレスを与えスクリーニングが行える。
図5は、図2に示した半導体集積回路装置2のスクリーニングを行う際のテスト回路を示す。以下、図2に示した半導体集積回路装置2は、スイッチ手段SW11を排除しているので図4とは別のスクリーニング回路が用いられる。こうしたテスト方法は図4では得られないものであり、本発明の1つの特徴となる。
C2 第2コンデンサ
CC21,CC22,CC23 電流源
Data データ
M21,M22 MOSトランジスタ
OP1,OP2 オペアンプ
PD プルダウントランジスタQ28の制御信号
PU プルアップトランジスタQ48の制御信号
Q25 高電圧側トランジスタ
Q27 低電圧側トランジスタ
Q28 プルダウントランジスタ
Q48 プルアップトランジスタ
R1 第1抵抗
R2 第2抵抗
S1~Sn 音量調整回路の制御信号
SelectAddress スレーブアドレス
SelectAddress セレクトアドレス
SW11 スイッチ手段
VCC 電源端子
vcc 電源電圧
VIN1 信号入力端子
Vin1 音声入力信号
VOUT 出力端子
Vout 出力信号
VOUT1 オペアンプOP1の出力端子
Vout1 オペアンプOP1の出力信号
VOUT2 オペアンプOP2の出力端子
Vout2 オペアンプOP2の出力信号
VSTOL スクリーニング用端子
Claims (12)
- 反転入力端子、非反転入力端子、及び出力端子を備えるオペアンプと、
第1端が前記オペアンプの出力端子に第2端が前記反転入力端子及び前記非反転入力端子のいずれか一方に直流的に結合される第1コンデンサとを備える半導体集積回路装置であって、
前記オペアンプは、前記出力端子をプルアップまたはプルダウンする機能を持ち、
前記オペアンプの出力段は高電圧側トランジスタと低電圧側トランジスタがプッシュプル形式で電源端子と接地電位との間に共通接続点を有して直列に結合され、前記共通接続点は前記オペアンプの前記出力端子に結合され、前記高電圧側トランジスタ及び前記低電圧側トランジスタの少なくとも一方を強制的にオンさせるプルアップトランジスタまたはプルダウントランジスタが前記オペアンプの出力段に結合され、
前記半導体集積回路装置は、さらにシリアル通信バスを備え、前記シリアル通信バスにはクロック信号端子及びデータ信号端子が前記半導体集積回路装置の外部に設けられ、前記クロック信号端子及び前記データ信号端子の一方の信号に基づき前記プルアップトランジスタまたは前記プルダウントランジスタの制御が行われる、半導体集積回路装置。 - 入力信号が入力される信号入力端子をさらに備え、
前記信号入力端子と前記オペアンプの反転入力端子または非反転入力端子との間に、抵抗体が直列に接続される、請求項1に記載の半導体集積回路装置。 - 前記抵抗体は複数の抵抗の抵抗直列接続体で構成され、前記第1コンデンサの第2端は前記抵抗直列接続体の共通接続点に結合され、前記オペアンプの反転入力端子または非反転入力端子と、接地電位との間に第2コンデンサが結合される、請求項2に記載の半導体集積回路装置。
- 前記入力信号は音声信号であり、前記オペアンプ、前記第1コンデンサ、及び前記抵抗体は前記音声信号に対して1次のローパスフィルタを構成する、請求項2に記載の半導体集積回路装置。
- 前記入力信号は音声信号であり、前記オペアンプ、前記第1コンデンサ、前記第2コンデンサ、及び前記抵抗直列接続体は前記音声信号に対して2次のローパスフィルタを構成する、請求項3に記載の半導体集積回路装置。
- 音声信号が入力される信号入力端子をさらに備え、
前記オペアンプの出力端子の後段には前記音声信号の大きさを調整する音量調整回路が結合され、前記音量調整回路は、前記シリアル通信バスによって制御される、請求項1に記載の半導体集積回路装置。 - 前記シリアル通信バスは、I2C、SPI、及びMicroWireのいずれか1つである、請求項6に記載の半導体集積回路装置。
- 半導体集積回路装置のスクリーニング方法であって、
前記半導体集積回路装置は、
反転入力端子、非反転入力端子、及び出力端子を備えるオペアンプと、
第1端が前記オペアンプの出力端子に第2端が前記反転入力端子及び前記非反転入力端子のいずれか一方に直流的に結合される第1コンデンサとを備え、
前記オペアンプは、前記出力端子をプルアップまたはプルダウンする機能を持ち、
前記オペアンプの出力段は高電圧側トランジスタと低電圧側トランジスタがプッシュプル形式で電源端子と接地電位との間に共通接続点を有して直列に結合され、前記共通接続点は前記オペアンプの前記出力端子に結合され、前記高電圧側トランジスタ及び前記低電圧側トランジスタの少なくとも一方を強制的にオンさせるプルアップトランジスタまたはプルダウントランジスタが前記オペアンプの出力段に結合され、
前記半導体集積回路装置は、入力信号が入力される信号入力端子をさらに備え、前記プルアップトランジスタを制御して前記高電圧側トランジスタをオンさせ、さらに前記信号入力端子に所定の電圧を印加して前記オペアンプの反転入力端子または非反転入力端子を所定の電位に設定して、前記第1コンデンサの第1端及び第2端をそれぞれ高電位及び低電位に設定して前記第1コンデンサの第1端と第2端との間に所定の電圧を印加する、半導体集積回路装置のスクリーニング方法。 - 半導体集積回路装置のスクリーニング方法であって、
前記半導体集積回路装置は、
反転入力端子、非反転入力端子、及び出力端子を備えるオペアンプと、
第1端が前記オペアンプの出力端子に第2端が前記反転入力端子及び前記非反転入力端子のいずれか一方に直流的に結合される第1コンデンサとを備え、
前記オペアンプは、前記出力端子をプルアップまたはプルダウンする機能を持ち、
前記オペアンプの出力段は高電圧側トランジスタと低電圧側トランジスタがプッシュプル形式で電源端子と接地電位との間に共通接続点を有して直列に結合され、前記共通接続点は前記オペアンプの前記出力端子に結合され、前記高電圧側トランジスタ及び前記低電圧側トランジスタの少なくとも一方を強制的にオンさせるプルアップトランジスタまたはプルダウントランジスタが前記オペアンプの出力段に結合され、
前記半導体集積回路装置は、入力信号が入力される信号入力端子をさらに備え、前記プルダウントランジスタを制御して前記低電圧側トランジスタをオンさせ、さらに前記信号入力端子に所定の電圧を印加して前記オペアンプの反転入力端子または非反転入力端子を所定の電位に設定して、前記第1コンデンサの第1端及び第2端をそれぞれ低電位及び高電位に設定して前記第1コンデンサの第1端と第2端との間に所定の電圧を印加する、半導体集積回路装置のスクリーニング方法。 - 前記プルアップトランジスタまたは前記プルダウントランジスタはシリアル通信バスで制御される、請求項8又は9に記載の半導体集積回路装置のスクリーニング方法。
- 反転入力端子、非反転入力端子、及び出力端子を備えるオペアンプであって、前記出力端子が結合される前記オペアンプの出力段は高電圧側トランジスタ及び低電圧側トランジスタが電源端子と接地電位との間に直列に結合されるプッシュプル形式から成り、前記高電圧側トランジスタ及び前記低電圧側トランジスタの少なくとも一方側を強制的にオンさせるプルアップトランジスタまたはプルダウントランジスタを備え、
前記高電圧側トランジスタ及び前記低電圧側トランジスタはそれぞれNPNバイポーラトランジスタ及びPNPトランジスタであり、前記プルアップトランジスタ及び前記プルダウントランジスタはそれぞれPNP(NPN)バイポーラトランジスタ及びNPN(PNP)トランジスタであり、
前記高電圧側トランジスタのコレクタ及びエミッタはそれぞれ電源端子及び前記出力端子に結合され、前記プルアップトランジスタのエミッタ及びコレクタはそれぞれ前記電源端子及び前記高電圧側トランジスタのベースに結合され、前記プルアップトランジスタのベースに所定の電圧が印加されると前記プルアップトランジスタ及び前記高電圧側トランジスタが共にオン状態となる、オペアンプ。 - 反転入力端子、非反転入力端子、及び出力端子を備えるオペアンプであって、前記出力端子が結合される前記オペアンプの出力段は高電圧側トランジスタ及び低電圧側トランジスタが電源端子と接地電位との間に直列に結合されるプッシュプル形式から成り、前記高電圧側トランジスタ及び前記低電圧側トランジスタの少なくとも一方側を強制的にオンさせるプルアップトランジスタまたはプルダウントランジスタを備え、
前記高電圧側トランジスタ及び前記低電圧側トランジスタはそれぞれNPNバイポーラトランジスタ及びPNPトランジスタであり、前記プルアップトランジスタ及び前記プルダウントランジスタはそれぞれPNP(NPN)バイポーラトランジスタ及びNPN(PNP)トランジスタであり、
前記低電圧側トランジスタのコレクタ及びエミッタはそれぞれ接地電位及び前記出力端子に結合され、前記プルダウントランジスタのコレクタ及びエミッタはそれぞれ前記低電圧側トランジスタのベース及び前記接地電位に結合され、前記プルダウントランジスタのベースに所定の電圧が印加されると前記プルダウントランジスタ及び前記低電圧側トランジスタが共にオン状態となる、オペアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020219808A JP7024056B2 (ja) | 2020-12-29 | 2020-12-29 | 半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020219808A JP7024056B2 (ja) | 2020-12-29 | 2020-12-29 | 半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016196427A Division JP6820094B2 (ja) | 2016-10-04 | 2016-10-04 | 半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021073690A JP2021073690A (ja) | 2021-05-13 |
JP7024056B2 true JP7024056B2 (ja) | 2022-02-22 |
Family
ID=75802483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020219808A Active JP7024056B2 (ja) | 2020-12-29 | 2020-12-29 | 半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7024056B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008292423A (ja) | 2007-05-28 | 2008-12-04 | Sharp Corp | 半導体集積回路およびオペアンプならびにそれらのテスト方法 |
JP2009302676A (ja) | 2008-06-10 | 2009-12-24 | Mitsumi Electric Co Ltd | 音声出力回路 |
JP2011244322A (ja) | 2010-05-20 | 2011-12-01 | Oki Semiconductor Co Ltd | オペアンプ |
US20140288912A1 (en) | 2013-03-21 | 2014-09-25 | Renesas Electronics Corporation | Semiconductor device simulator, simulation method, and non-transitory computer readable medium |
JP2014182734A (ja) | 2013-03-21 | 2014-09-29 | Renesas Electronics Corp | 半導体装置のシミュレータ、シミュレーション方法及びシミュレーションプログラム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60229415A (ja) * | 1984-04-27 | 1985-11-14 | Hitachi Ltd | フイルタ集積回路 |
JP3666164B2 (ja) * | 1997-02-05 | 2005-06-29 | 株式会社デンソー | プッシュプル出力回路 |
-
2020
- 2020-12-29 JP JP2020219808A patent/JP7024056B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008292423A (ja) | 2007-05-28 | 2008-12-04 | Sharp Corp | 半導体集積回路およびオペアンプならびにそれらのテスト方法 |
JP2009302676A (ja) | 2008-06-10 | 2009-12-24 | Mitsumi Electric Co Ltd | 音声出力回路 |
JP2011244322A (ja) | 2010-05-20 | 2011-12-01 | Oki Semiconductor Co Ltd | オペアンプ |
US20140288912A1 (en) | 2013-03-21 | 2014-09-25 | Renesas Electronics Corporation | Semiconductor device simulator, simulation method, and non-transitory computer readable medium |
JP2014182734A (ja) | 2013-03-21 | 2014-09-29 | Renesas Electronics Corp | 半導体装置のシミュレータ、シミュレーション方法及びシミュレーションプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2021073690A (ja) | 2021-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8411877B2 (en) | Tuning and DAC selection of high-pass filters for audio codecs | |
US20170111735A1 (en) | Audio circuit | |
JP6820094B2 (ja) | 半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ | |
US5406636A (en) | Signal processing device | |
EP2110947A1 (en) | Variable gain RF amplifier | |
JP7024056B2 (ja) | 半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ | |
KR100486989B1 (ko) | 필터를 탑재한 반도체 집적 회로 | |
EP0652635B1 (en) | A differential gain stage for use in standard bipolar ECL processes | |
US6854076B2 (en) | Method and apparatus for calibration of an electronic device | |
KR19980018571A (ko) | 전자 회로 및 저항기 네트워크 | |
EP0265044B1 (en) | Level shift circuit for differential signals | |
US6825718B2 (en) | Impedance matching circuit | |
US6239667B1 (en) | Attenuation equalizer for transmission lines | |
US7368982B2 (en) | Balanced output circuit and electronic apparatus utilizing the same | |
WO2006008945A1 (ja) | ビデオ信号出力回路及びそれを用いた電子機器 | |
US6943619B1 (en) | Practical active capacitor filter | |
JP3874649B2 (ja) | 平衡回路 | |
JP4839572B2 (ja) | 入力回路 | |
US7009870B2 (en) | Semiconductor integrated circuit apparatus | |
JPH07106872A (ja) | 高スルーレート演算増幅器 | |
JPH03172782A (ja) | 半導体集積回路 | |
JPH04314305A (ja) | 電子ボリウム回路 | |
JPH05110351A (ja) | 電流電圧変換回路 | |
JP2002280876A (ja) | 半導体集積回路 | |
JPH1127071A (ja) | 波形スライス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201229 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7024056 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |