JP2009239361A - 半導体回路および試験装置 - Google Patents
半導体回路および試験装置 Download PDFInfo
- Publication number
- JP2009239361A JP2009239361A JP2008079234A JP2008079234A JP2009239361A JP 2009239361 A JP2009239361 A JP 2009239361A JP 2008079234 A JP2008079234 A JP 2008079234A JP 2008079234 A JP2008079234 A JP 2008079234A JP 2009239361 A JP2009239361 A JP 2009239361A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- signal
- power supply
- characteristic value
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Pulse Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】第1信号処理回路10は、第1信号S1に所定の信号処理を施し、その特性値に変化を与えて第2信号S2を出力する。第2信号処理回路12は、第2信号S2に所定の信号処理を施し、その特性値に変化を与えて第3信号S3を出力する。第1、第2スイッチング電源20、22はそれぞれ、第1、第2信号処理回路10、12に対し電源電圧Vdd1、Vdd2を供給する。第1信号処理回路10が第1信号S1の特性値に与える変化量と、第2信号処理回路12が第2信号S2の特性値に与える変化量はそれぞれ、電源電圧Vdd1、Vdd2に対する依存性を有する。第1、第2スイッチング電源20、22の位相はそれぞれ、第1信号S1の特性値の変化量とその目標値との誤差と、第2信号S2の特性値の変化量とその目標値との誤差がキャンセルするように設定される。
【選択図】図1
Description
この場合、第1スイッチング電源により生成される電源電圧と、第2スイッチング電源により生成される電源電圧は、逆相のリップルを有することになる。リップルの振幅が等しく、かつ第1信号処理回路が第1信号の特性値に与える変化量の電圧感度が、第2信号処理回路のそれと等しければ、第1、第2信号それぞれの特性値の変化量の変動がキャンセルする。その結果、全体としての信号の特性値の変化量からリップルを除去し、目標値に近づけることができる。
クロックに与えられる遅延量のジッタを抑制することができ、試験の精度を高めることができる。
第1信号処理回路10は、半導体回路2全体の入力信号である第1信号S1に所定の信号処理を施し、その特性値に変化を与えて第2信号S2として出力する。
第2信号処理回路12は、第2信号S2に所定の信号処理を施し、その特性値に変化を与えて第3信号S3として出力する。第3信号S3は、半導体回路2全体としての出力信号である。
図3は、図1の半導体回路2の動作を示すタイムチャートである。図3の上段は、電源電圧Vdd1、Vdd2を示し、下段は第1信号処理回路10による遅延量τ1、第2信号処理回路12による遅延量τ2および半導体回路2全体の遅延量τを示す。
τ=τ1+τ2=τt1+Δτ1+τt2+Δτ2
が成り立つ。遅延量τ1と遅延量τ2は、対応する電源電圧のリップルに応じて逆相で変化するため、それぞれの目標値τt1,τt2との誤差Δτ1、Δτ2の符号は反対となる。その結果、誤差Δτ1、Δτ2が相殺し合い、電源電圧のリップルの影響により遅延量τが変動するのを抑制でき、目標値τt1+τt2に安定化できる。
dτ1/dVdd1=dτ2/dVdd2 …(1)
ΔVdd1=ΔVdd2 …(2)
が成り立つ場合である。
dτ1/dVdd1×ΔVdd1=dτ2/dVdd2×ΔVdd2 …(3)
が成り立ち、特性値の変化量の変動を好適にキャンセルさせることができた。
Claims (11)
- 第1信号に所定の信号処理を施し、その特性値に変化を与えて第2信号として出力する第1信号処理回路と、
前記第2信号に前記所定の信号処理を施し、その前記特性値に変化を与えて第3信号として出力する第2信号処理回路と、
前記第1信号処理回路に電源電圧を供給する第1スイッチング電源と、
前記第2信号処理回路に電源電圧を供給する第2スイッチング電源と、
を備え、
前記第1信号処理回路が前記第1信号の前記特性値に与える変化量と、前記第2信号処理回路が前記第2信号の前記特性値に与える変化量は、電源電圧に対する依存性を有し、
前記第1スイッチング電源と前記第2スイッチング電源の位相は、前記第1信号の前記特性値の変化量とその目標値との誤差と、前記第2信号の前記特性値の変化量とその目標値との誤差がキャンセルするように設定されることを特徴とする半導体回路。 - 前記第1スイッチング電源と前記第2スイッチング電源は、逆相で動作することを特徴とする請求項1に記載の半導体回路。
- 第1信号に所定の信号処理を施し、その特性値に変化を与えて第2信号として出力する第1信号処理回路と、
前記第2信号に前記所定の信号処理を施し、その前記特性値に変化を与えて第3信号として出力する第2信号処理回路と、
前記第1信号処理回路に電源電圧を供給する第1スイッチング電源と、
前記第2信号処理回路に電源電圧を供給する第2スイッチング電源と、
を備え、
前記第1信号処理回路が前記第1信号の前記特性値に与える変化量と、前記第2信号処理回路が前記第2信号の前記特性値に与える変化量は、電源電圧に対する依存性を有し、
前記第1スイッチング電源と前記第2スイッチング電源は、逆相で動作することを特徴とする半導体回路。 - カスコード接続され、それぞれが入力された信号に対して同種の信号処理を施し、その特性値に変化を与える複数の信号処理回路と、
前記複数の信号処理回路ごとに設けられ、対応する前記信号処理回路に電源電圧を供給する複数のスイッチング電源と、
を備え、
前記複数の信号処理回路それぞれが信号の前記特性値に与える変化量は、電源電圧に対する依存性を有し、
前記複数のスイッチング電源の位相は、前記複数の信号処理回路が前記信号の前記特性値に与える変化量の合計がその目標値と一致するように設定されることを特徴とする半導体回路。 - 信号処理回路がn個(nは2以上の整数)のとき、前記複数のスイッチング電源の位相は、(360/n)度づつシフトしていることを特徴とする請求項4に記載の半導体回路。
- カスコード接続され、それぞれが入力された信号に対して同種の信号処理を施し、その特性値に変化を与える複数の信号処理回路と、
前記複数の信号処理回路ごとに設けられ、対応する前記信号処理回路に電源電圧を供給する複数のスイッチング電源と、
を備え、
前記複数の信号処理回路それぞれが信号の前記特性値に与える変化量は、電源電圧に対する依存性を有し、
信号処理回路がn個(nは2以上の整数)のとき、前記複数のスイッチング電源の位相は、(360/n)度づつシフトしていることを特徴とする半導体回路。 - 複数の前記信号処理回路は同じ構成を有することを特徴とする請求項1から6のいずれかに記載の半導体回路。
- 複数の前記信号処理回路それぞれが信号の特性値に与える変化量の電源電圧に対する感度は、略等しいことを特徴とする請求項1から6のいずれかに記載の半導体回路。
- 前記信号処理回路は遅延回路であることを特徴とする請求項1から8のいずれかに記載の半導体回路。
- 前記信号処理回路は増幅回路であることを特徴とする請求項1から8のいずれかに記載の半導体回路。
- 入力されたクロックに遅延を与える請求項9に記載の半導体回路を備えることを特徴とする試験装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008079234A JP2009239361A (ja) | 2008-03-25 | 2008-03-25 | 半導体回路および試験装置 |
US12/410,098 US8129857B2 (en) | 2008-03-25 | 2009-03-24 | Semiconductor circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008079234A JP2009239361A (ja) | 2008-03-25 | 2008-03-25 | 半導体回路および試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009239361A true JP2009239361A (ja) | 2009-10-15 |
Family
ID=41132598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008079234A Pending JP2009239361A (ja) | 2008-03-25 | 2008-03-25 | 半導体回路および試験装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8129857B2 (ja) |
JP (1) | JP2009239361A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7481881B2 (ja) | 2020-03-31 | 2024-05-13 | 日本放送協会 | ジッタ発生装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT517906B1 (de) * | 2015-11-10 | 2018-10-15 | Omicron Electronics Gmbh | Batteriebetriebenes Relaistestgerät |
EP3374778B1 (de) * | 2015-11-10 | 2019-09-04 | Omicron electronics GmbH | Batteriebetriebenes relaistestgerät |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001045761A (ja) * | 1999-08-03 | 2001-02-16 | Shimadzu Corp | X線源用高電圧電源 |
JP2003348833A (ja) * | 2002-05-24 | 2003-12-05 | Fujitsu Ten Ltd | 直流電源装置 |
JP2006320182A (ja) * | 2005-05-16 | 2006-11-24 | Matsushita Electric Works Ltd | 給電システム、給電制御装置、給電装置、及び給電方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4407670B2 (ja) * | 2006-05-26 | 2010-02-03 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
US7721130B2 (en) * | 2006-11-27 | 2010-05-18 | Qimonda Ag | Apparatus and method for switching an apparatus to a power saving mode |
JP2009232381A (ja) * | 2008-03-25 | 2009-10-08 | Advantest Corp | 半導体回路および試験装置 |
-
2008
- 2008-03-25 JP JP2008079234A patent/JP2009239361A/ja active Pending
-
2009
- 2009-03-24 US US12/410,098 patent/US8129857B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001045761A (ja) * | 1999-08-03 | 2001-02-16 | Shimadzu Corp | X線源用高電圧電源 |
JP2003348833A (ja) * | 2002-05-24 | 2003-12-05 | Fujitsu Ten Ltd | 直流電源装置 |
JP2006320182A (ja) * | 2005-05-16 | 2006-11-24 | Matsushita Electric Works Ltd | 給電システム、給電制御装置、給電装置、及び給電方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7481881B2 (ja) | 2020-03-31 | 2024-05-13 | 日本放送協会 | ジッタ発生装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090251001A1 (en) | 2009-10-08 |
US8129857B2 (en) | 2012-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7675337B2 (en) | Duty cycle correcting circuit and duty cycle correcting method | |
JP4298688B2 (ja) | クロック発生回路及びクロック発生方法 | |
US9331702B2 (en) | Apparatuses and methods for compensating for power supply sensitivities of a circuit in a clock path | |
US8143940B2 (en) | Internal supply voltage generating circuit and method for generating internal supply voltage | |
US10819322B2 (en) | Frequency doubling apparatus and method thereof | |
KR20100095262A (ko) | 지연 동기 루프 회로 및 지연 동기 루프 회로의 동작 방법 | |
JP2009065633A (ja) | 半導体装置及びその駆動方法 | |
KR101046722B1 (ko) | 반도체 장치 | |
JP2008135835A (ja) | Pll回路 | |
US8330512B2 (en) | Variable unit delay circuit and clock generation circuit for semiconductor apparatus using the same | |
KR20180026957A (ko) | 듀티 보정장치 및 이를 포함하는 반도체 장치 | |
EP2119012B1 (en) | Phase shifting in dll/pll | |
JP2006319966A (ja) | 位相補間回路及び位相補間信号の発生方法 | |
JP2009239361A (ja) | 半導体回路および試験装置 | |
JP2008217947A (ja) | 半導体記憶装置 | |
US20080238534A1 (en) | Phase shifting in dll/pll | |
US8063682B2 (en) | Semiconductor circuit for performing signal processing | |
JP2006165696A (ja) | 遅延安定化回路および半導体集積回路 | |
JP4818173B2 (ja) | アナログdll回路 | |
KR101931348B1 (ko) | 집적회로 | |
JP2009151600A (ja) | クロック信号生成装置 | |
US9007115B2 (en) | Integrated circuit | |
JP2010074562A (ja) | Pll回路 | |
JP2010103839A (ja) | Dll回路とその制御方法 | |
JP2008022466A (ja) | クロック生成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |