KR101931348B1 - 집적회로 - Google Patents

집적회로 Download PDF

Info

Publication number
KR101931348B1
KR101931348B1 KR1020120128985A KR20120128985A KR101931348B1 KR 101931348 B1 KR101931348 B1 KR 101931348B1 KR 1020120128985 A KR1020120128985 A KR 1020120128985A KR 20120128985 A KR20120128985 A KR 20120128985A KR 101931348 B1 KR101931348 B1 KR 101931348B1
Authority
KR
South Korea
Prior art keywords
phase
delay
signal
wave
current
Prior art date
Application number
KR1020120128985A
Other languages
English (en)
Other versions
KR20140062664A (ko
Inventor
김관동
김수환
홍기문
Original Assignee
에스케이하이닉스 주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 서울대학교산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120128985A priority Critical patent/KR101931348B1/ko
Priority to US13/906,013 priority patent/US9071232B2/en
Publication of KR20140062664A publication Critical patent/KR20140062664A/ko
Application granted granted Critical
Publication of KR101931348B1 publication Critical patent/KR101931348B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명에 따른 집적회로는, 지연값을 가지는 하나 이상의 지연셀을 포함하고, 둘 이상의 주기파를 생성하는 링오실레이터; 상기 둘 이상의 주기파 중에서 선택된 제1선택 주기파와 기준파의 위상을 비교해 그 위상 차이에 대응하는 제1비교신호에 따라 상기 하나 이상의 지연셀의 지연값을 제1지연값에서 제2지연값으로 변경하는 제1위상 조절부; 및 상기 둘 이상의 주기파 중에서 선택된 제2선택 주기파와 상기 기준파의 위상을 비교해 그 그 위상 차이에 대응하는 제2비교신호에 따라 상기 하나 이상의 지연셀의 지연값을 상기 제2지연값에서 상기 제1지연값으로 되돌리는 제2위상 조절부를 포함하고, 상기 하나 이상의 지연셀의 지연값이 제1지연값으로 회복되는데 걸리는 시간은 상기 제1비교신호의 활성화 구간이 시작되는 시점부터 상기 제2비교신호의 활성화 구간이 종료되는 시점까지의 간격에 대응될 수 있다.

Description

집적회로{INTEGRATED CIRCUIT}
본 발명은 주기파를 생성하고 생성된 주기파의 위상을 변화시키는 집적회로에 관한 것이다.
일반적으로, DDR SDRAM(Double Data Rate Synchonous DRAM)을 비롯한 반도체 소자 내에는 다양한 회로 동작을 수행하기 위한 여러 가지 회로를 구비하고 있다. 이 중에 주기파를 생성하는 링오실레이터(ring oscillator)가 있다.
도 1은 종래의 링오실레이터를 나타낸 도면이다.
링오실레이터는 입력된 신호를 지연시키는 2개의 지연셀(10_1~10_2)를 포함하며 발진하는 4개의 클럭(Ø1~Ø4)를 생성한다. 링오실레이터의 구성 및 동작 원리는 본 발명에 속하는 기술분야에서 종사하는 자에게 자명하므로, 구체적인 설명은 생략한다. 제1클럭(Ø1)은 제3클럭(Ø3)과 위상이 반대되는 신호이고, 제2클럭(Ø2)는 제4클럭(Ø4)와 위상이 반대되는 신호이다. 즉, 제1클럭(Ø1)를 기준으로 제2클럭(Ø2)는 90도 만큼의 위상 차이를 가지고, 제3클럭(Ø3)는 180도 만큼의 위상 차이를 가지고, 제4클럭(Ø4)는 270도 만큼의 위상 차이를 가진다.
한편, 링오실레이터를 사용하는 위상 고정 루프(PLL: Phase Locked Loop) 등과 같은 클럭 동기회로에서 출력되는 클럭(Ø1~Ø4)은 반도체 소자의 여러가지 동작 타이밍을 맞추기 위한 레퍼런스(reference)로 사용되는데, 경우에 따라 상기 클럭(Ø1~Ø4)의 위상을 소정의 크기만큼 쉬프트할 필요가 있다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 칩의 면적을 작게 유지하면서, 주기파를 생성하고 생성된 주기파의 위상을 변화시키는 집적 회로를 제공한다.
본 발명에 따른 집적회로는, 지연값을 가지는 하나 이상의 지연셀을 포함하고, 둘 이상의 주기파를 생성하는 링오실레이터; 상기 둘 이상의 주기파 중에서 선택된 제1선택 주기파와 기준파의 위상을 비교해 그 위상 차이에 대응하는 제1비교신호에 따라 상기 하나 이상의 지연셀의 지연값을 제1지연값에서 제2지연값으로 변경하는 제1위상 조절부; 및 상기 둘 이상의 주기파 중에서 선택된 제2선택 주기파와 상기 기준파의 위상을 비교해 그 그 위상 차이에 대응하는 제2비교신호에 따라 상기 하나 이상의 지연셀의 지연값을 상기 제2지연값에서 상기 제1지연값으로 되돌리는 제2위상 조절부를 포함하고, 상기 하나 이상의 지연셀의 지연값이 제1지연값으로 회복되는데 걸리는 시간은 상기 제1비교신호의 활성화 구간이 시작되는 시점부터 상기 제2비교신호의 활성화 구간이 종료되는 시점까지의 간격에 대응될 수 있다.
또한, 본 발명에 따른 집적회로는, 지연값을 가지는 하나 이상의 지연셀을 포함하고, 둘 이상의 주기파를 생성하는 링오실레이터; 및 상기 하나 이상의 지연셀의 지연값을 제1시간 동안 제1지연값에서 제2지연값으로 변경했다가 다시 상기 제1지연값으로 되돌림으로써 상기 둘 이상의 주기파의 위상을 변화시키는 위상 조절부를 포함할 수 있다.
본 발명의 실시예에 따르면, 간단한 구조의 링오실레이터와 위상 조절부를 사용하므로 칩의 면적을 작게 유지하면서 주기파를 생성하고 생성된 주기파의 위상을 변화시킬 수 있다.
도 1은 종래의 링오실레이터를 나타낸 도면.
도 2는 본 발명의 일실시예에 따른 집적회로를 나타낸 도면.
도 3은 도 2에 도시된 집적회로에 의해 위상이 쉬프트된 주기파(Ø1)를 나타낸 파형도.
도 4는 본 발명의 다른실시예에 따른 집적회로를 나타낸 도면.
도 5는 도 4에 도시된 지연셀(151_1)의 일실시예를 나타낸 도면.
도 6는 도 4에 도시된 제1저항부(254_1) 및 제2저항부(254_2)의 일실시예를 나타낸 도면.
도 7은 도 4에 도시된 제1위상 비교부(252_1)와 제2위상 비교부(252_2)에 입력되는 제1선택 주기파(ØSEL1), 제2선택 주기파(ØSEL2), 기준파(REF_CLK)의 파형을 나타낸 파형도.
도 8은 도 4에 도시된 집적회로에 의해 주기파(Ø1~Ø8)의 위상이 쉬프팅되는 과정을 나타낸 순서도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일실시예를 나타낸 도면이다.
본 발명에 따른 집적회로는 링오실레이터(100) 및 위상 조절부(200)를 포함할 수 있다.
링오실레이터(100)는 지연값을 가지는 하나 이상의 지연셀(110_1~110_4)을 포함하고, 주기파(Ø1~Ø8)를 생성한다. 도 2에서는 설명의 편의를 위해 링오실레이터(100)가 4개의 지연셀(110_1~110_4)를 포함하고, 8개의 주기파(Ø1~Ø8)를 생성하는 경우를 예시하였다. 8개의 주기파(Ø1~Ø8)는 주파수가 동일하고 위상이 일정한 크기만큼 차이가 난다. 예를 들어, 첫번째 주기파(Ø1)의 위상은 두번째 주기파(Ø2)의 위상보다 알파만큼 앞서고, 두번째 주기파(Ø2)의 위상은 세번째 주기파(Ø3)의 위상보다 상기 알파만큼 앞선다. 한편, 지연셀(110_1~110_4)의 지연값이 높아지면 주기파(Ø1~Ø8) 간의 위상차이는 증가한다. 그로인해, 주기파(Ø1~Ø8)의 주기는 높아지고 주파수는 낮아지게 된다. 마찬가지로, 지연셀(110_1~110_4)의 지연값이 낮아지면 주기파(Ø1~Ø8) 간의 위상차이는 감소한다. 그로인해, 주기파(Ø1~Ø8)의 주기는 낮아지고 주파수는 높아지게 된다. 한편, 지연셀(110_1~110_4)의 지연값은 위상 조절부(200)로부터 출력된 제어정보(CNT_INF)에 응답해 조절된다.
위상 조절부(200)는 지연셀(110_1~110_4)의 지연값을 순간적으로 늘리거나 줄여서 주기파(Ø1~Ø8)의 위상을 변화시킨다. 즉, 위상 조절부(200)는 지연셀(110_1~110_4)의 지연값을 짧은 시간 동안에 제1지연값에서 제2지연값으로 변경하였다가 다시 상기 제1지연값으로 되돌림으로써 주기파(Ø1~Ø8)의 위상을 쉬프팅한다. 예를 들어, 상기 제2지연값이 상기 제1지연값보다 큰 경우에는 주기파(Ø1~Ø8)의 위상은 우측으로 쉬프팅되고, 상기 제2지연값이 상기 제1지연값보다 작은 경우에는 주기파(Ø1~Ø8)의 위상은 좌측으로 쉬프팅된다. 구체적으로, 위상 조절부(200)는 지연셀(110_1~110_4)의 지연값을 조절하기 위한 제어정보(CNT_INF)를 생성하여 링 오실레이터(100)에 출력하도록 설계될 수 있다. 위상 조절부(200)는 지연셀(110_1~110_4)의 지연값을 순간적으로 변화시켜 주기파(Ø1~Ø8)의 주파수를 순간적으로 변화시킨다. 주기파(Ø1~Ø8)의 주파수가 순간적으로 변하게 되면 주기파(Ø1~Ø8)의 위상이 좌측 또는 우측으로 소정의 크기만큼 쉬프팅된다. 예를 들어, 주기파(Ø1~Ø8)의 주파수가 10MHZ에서 12MHZ로 순간적으로 증가하면 주기파(Ø1~Ø8)의 라이징 에지는 10MHZ일 때보다 더 빨리 발생하게 된다. 즉, 주기파(Ø1~Ø8)의 라이징 에지가 좌측으로 쉬프팅된다. 마찬가지로, 주기파(Ø1~Ø8)의 주파수가 10MHZ에서 8MHZ로 순간적으로 감소하면 주기파(Ø1~Ø8)의 라이징 에지는 10MHZ일 때보다 더 늦게 발생하게 된다. 즉, 주기파(Ø1~Ø8)의 라이징 에지가 우측으로 쉬프팅된다. 그리고 위상 조절부(200)는 지연셀(110_1~110_4)의 지연값을 순간적으로 변화시킨 후에 다시 지연셀(110_1~110_4)이 변화 전과 동일한 지연값을 가지도록 조절한다. 그로 인해, 주기파(Ø1~Ø8)는 변화 전과 동일한 주파수를 가지게 된다. 예를 들어, 위상 조절부(200)는 주기파(Ø1~Ø8)의 주파수를 10MHZ에서 12MHZ로 순간적으로 변화시킨 후에 다시 10MHZ가 되도록 조절한다. 결국, 위상 조절부(200)의 제어에 의해 링오실레이터(100)에서 생성되는 주기파(Ø1~Ø8)는 변화 전과 동일한 10MHZ의 주파수를 가지면서 위상이 좌측 또는 우측으로 쉬프트된다.
도 3은 도 2에 도시된 집적회로에 의해 위상이 쉬프트된 주기파(Ø1)를 나타낸 파형도이다. 도 3에서는 설명의 편의를 위해 쉬프트되기 전의 주기파(Ø1)의 주파수는 10MHZ 인 경우를 예시하였다.
1. 주기파(Ø1)의 위상을 좌측으로 쉬프트하는 경우:
만약, 주기파(Ø1)의 위상을 좌측으로 쉬프트하고자 하는 경우에는 순간적으로 지연셀(110_1~110_4)의 지연값을 감소시키면 된다. 구체적으로, T0 구간에 링 오실레이터(100)는 10MHZ의 주파수를 가지는 주기파(Ø1)를 생성한다. 그리고 위상 조절부(200)는 T1 구간에 지연셀(110_1~110_4)의 지연값을 베타1만큼 감소시키는 제어정보(CNT_INF)를 생성하여 링오실레이터(100)에 출력한다. 링 오실레이터(100)의 지연셀(110_1~110_4)의 지연값은 제어정보(CNT_INF)에 응답해 순간적으로 감소되고, 결국 T1구간에 링오실레이터(100)에서 생성되는 주기파(Ø1)의 주파수는 12MHZ가 된다. 그리고 위상 조절부(200)는 T2 구간에 지연셀(110_1~110_4)의 지연값을 베타1만큼 상승시키는 제어정보(CNT_INF)를 생성하여 링오실레이터(100)에 출력한다. 지연셀(110_1~110_4)의 지연값은 제어정보(CNT_INF)에 응답해 베타1만큼 증가하게 되고 결국 T2구간에서의 지연셀(110_1~110_4)의 지연값은 결국 T0 구간에서의 지연셀(110_1~110_4)의 지연값과 동일하게 된다. 그로 인해 T2구간에 링오실레이터(100)에서 생성되는 주기파(Ø1)의 주파수는 10MHZ가 된다. 결국, 주기파(Ø1)는 변화 전과 동일한 10MHZ의 주파수를 가지면서 위상이 좌측으로 쉬프트된다.
2. 주기파(Ø1)의 위상을 우측으로 쉬프트하는 경우:
만약, 주기파(Ø1)의 위상을 우측으로 쉬프트하고자 하는 경우에는 순간적으로 지연셀(110_1~110_4)의 지연값을 증가시키면 된다. 구체적으로, T3 구간에 링 오실레이터(100)는 10MHZ의 주파수를 가지는 주기파(Ø1)를 생성한다. 그리고 위상 조절부(200)는 T4 구간에 지연셀(110_1~110_4)의 지연값을 베타2만큼 증가시키는 제어정보(CNT_INF)를 생성하여 링 오실레이터(100)에 출력한다. 링 오실레이터(100)의 지연셀(110_1~110_4)의 지연값은 제어정보(CNT_INF)에 응답해 순간적으로 증가되고, 결국 T4구간에 링오실레이터(100)에서 생성되는 주기파(Ø1)의 주파수는 8MHZ가 된다. 그리고 위상 조절부(200)는 T5 구간에 지연셀(110_1~110_4)의 지연값을 베타2만큼 감소시키는 제어정보(CNT_INF)를 생성하여 링오실레이터(100)에 출력한다. 지연셀(110_1~110_4)의 지연값은 제어정보(CNT_INF)에 응답해 베타2만큼 감소하게 되고, 결국 T5구간에서의 지연셀(110_1~110_4)의 지연값은 T3 구간에서의 지연셀(110_1~110_4)의 지연값과 동일하게 된다. 그로 인해 T5구간에 링오실레이터(100)에서 생성되는 주기파(Ø1)의 주파수는 10MHZ가 된다. 결국, 주기파(Ø1)는 변화 전과 동일한 10MHZ의 주파수를 가지면서 위상이 우측으로 쉬프트된다.
한편, 지연셀(110_1~110_4)의 지연값을 조절하는 방법은 여러 가지가 있을 수 있는데, 이하에서는 지연셀(110_1~110_4)에 흐르는 전류량을 제어하여 지연셀(110_1~110_4)의 지연값을 조절하는 방법을 예로 들어 본 발명을 설명하기로 한다.
도 4는 본 발명의 다른 실시예에 따른 집적회로를 나타낸 도면이다.
본 발명에 따른 집적회로는 링오실레이터(150) 및 위상 조절부(250)를 포함할 수 있다.
링오실레이터(150)는 흐르는 전류량에 대응하는 지연값을 가지는 하나 이상의 지연셀(151_1~151_4)을 포함하고, 주기파(Ø1~Ø8)를 생성한다. 도 4에서는 설명의 편의를 위해 링오실레이터(150)가 4개의 지연셀(151_1~151_4)를 포함하고 8개의 주기파(Ø1~Ø8)를 생성하는 경우를 예시하였다. 여기서 8개의 주기파(Ø1~Ø8) 각각은 주파수가 동일하고 위상이 일정한 크기만큼 차이가 난다. 구체적으로 4개의 지연셀(151_1~151_4) 각각은 메인 제어전압(VMAIN), 제1서브 제어전압(VSUB1) 및 제2서브 제어전압(VSUB2)에 응답해 흐르는 전류량이 조절되도록 설계될 수 있다. 지연셀(151_1)의 구성은 도 5와 함께 자세히 설명하기로 한다.
위상 조절부(250)는 지연셀(151_1~151_4)에 흐르는 전류량을 순간적으로 늘리거나 줄여서 주기파(Ø1~Ø8)의 위상을 변화시킨다. 구체적으로 위상 조절부(250)는 지연셀(151_1~151_4)의 지연값을 짧은 시간인 제1시간 동안 제1지연값에서 제2지연값으로 변경했다가 다시 상기 제1지연값으로 되돌림으로써 주기파(Ø1~Ø8)의 위상을 변화시킨다. 예를 들어, 상기 제2지연값은 상기 제1지연값보다 클 수 있고, 이 경우에는 주기파(Ø1~Ø8)의 위상은 우측으로 쉬프팅된다. 한편, 위상 조절부(250)는 제1서브 제어전압(VSUB1) 및 제2서브 제어전압(VSUB2)의 레벨을 조절하여 지연셀(151_1~151_4)에 흐르는 전류량을 상기 제1시간 동안 제1전류량에서 제2전류량으로 변경했다가 다시 상기 제1전류량으로 되돌림으로써 주기파(Ø1~Ø8)의 위상을 쉬프팅한다. 여기서 상기 제1전류량은 상기 제1지연값에 대응하고, 상기 제2전류량은 상기 제2지연값에 대응한다. 위상 조절부(250)는 위상 비교회로(256) 및 서브 제어전압 조절부(255)를 포함할 수 있다.
위상 비교회로(256)는 링오실레이터(150)에서 생성된 8개의 주기파(Ø1~Ø8) 중 두개와 기준파(REF_CLK)의 위상을 비교하여 그 위상차이에 대응하는 제1업/다운신호(UP1, DN1)와 제2업/다운신호(UP2, DN2)를 생성하여 서브 제어전압 조절부(255)로 출력한다. 구체적으로 위상 비교회로(256)는 선택부(251), 제1위상 비교부(252_1) 및 제2위상 비교부(252_2)를 포함할 수 있다. 선택부(251)는 링오실레이터(150)에서 생성된 8개의 주기파(Ø1~Ø8)를 입력받아 그 중 두 개의 주기파를 선택한다. 선택부(251)는 8개의 주기파(Ø1~Ø8) 중 인접한 두 개의 주기파 즉, 위상 차이가 가장 적은 두 개의 주기파를 선택하도록 설계되는 것이 바람직하다. 예를 들어 선택부(251)는 8개의 주기파(Ø1~Ø8) 중 첫번째 주기파(Ø1)와 두번째 주기파(Ø2), 두번째 주기파(Ø2)와 세번째 주기파(Ø3), 세번째 주기파(Ø3)와 네번째 주기파(Ø4), 네번째 주기파(Ø4)와 다섯번째 주기파(Ø5), 다섯번째 주기파(Ø5)와 여섯번째 주기파(Ø6), 여섯번째 주기파(Ø6)와 일곱번째 주기파(Ø7), 일곱번째 주기파(Ø7)와 여덟번째 주기파(Ø8) 또는 여덟번째 주기파(Ø8)와 첫번째 주기파(Ø1)를 선택하도록 설계될 수 있다. 한편, 선택부(251)는 본 발명의 필수 구성요소는 아니므로, 위상 비교회로(256)는 선택부(251) 없이 링오실레이터(150)에서 생성된 첫번째 주기파(Ø1)가 제1위상비교부(252_1)에 입력되고, 두번째 주기파(Ø2)가 제2위상비교부(252_2)에 입력되도록 설계될 수 있다.
제1위상 비교부(252_1)는 선택부(251)에 의해 선택된 제1선택 주기파(ØSEL1)와 기준파(REF_CLK)의 위상을 비교하여, 제1선택 주기파(ØSEL1)의 위상이 기준파(REF_CLK)의 위상보다 앞서는 경우 제1다운신호(DN1)를 활성화하고, 기준파(REF_CLK)의 위상이 제1선택 주기파(ØSEL1)의 위상보다 앞서는 경우 제1업신호(UP1)를 활성화한다. 여기서 기준파(REF_CLK)의 위상은 제1선택 주기파(ØSEL1)와 제2선택 주기파(ØSEL2)의 위상 사이에 위치한다. 한편, 제1업신호(UP1) 및 제1다운신호(DN1)의 활성화구간 길이는 기준파(REF_CLK)와 제1선택 주기파(ØSEL1)의 위상이 얼마나 차이 나느냐에 따라 달라진다. 즉, 기준파(REF_CLK)와 제1선택 주기파(ØSEL1)의 위상이 상대적으로 많이 차이나면 제1업신호(UP1) 또는 제1다운신호(DN1)의 활성화 구간 길이도 상대적으로 길어진다. 반면, 기준파(REF_CLK)와 제1선택 주기파(ØSEL1)의 위상이 상대적으로 조금 차이나면 제1업신호(UP1) 또는 제1다운신호(DN1)의 활성화 구간 길이도 상대적으로 짧아진다.
제2위상 비교부(252_2)는 선택부(251)에 의해 선택된 제2선택 주기파(ØSEL2)와 기준파(REF_CLK)의 위상을 비교하여, 제2업신호(UP2) 또는 제2다운신호(DN2)를 생성한다. 제2위상 비교부(252_2)의 구성 및 동작은 제1위상 비교부(252_1)와 유사하다.
한편, 제1선택 주기파(ØSEL1)의 위상이 제2선택 주기파(ØSEL2)의 위상보다 앞서는 경우에는 제1위상 비교부(252_1)가 제2위상 비교부(252_2)보다 먼저 비교 동작을 수행하게 된다. 예를 들어, 제1선택 주기파(ØSEL1)가 첫번째 주기파(Ø1)이고 제2선택 주기파(ØSEL2)가 두번째 주기파(Ø2)인 경우에, 제1선택 주기파(ØSEL1)의 위상이 제2선택 주기파(ØSEL2)의 위상보다 앞서므로 제1위상 비교부(252_1)가 제2위상 비교부(252_2)보다 먼저 비교 동작을 수행하게 된다. 반면, 제2선택 주기파(ØSEL2)의 위상이 제1선택 주기파(ØSEL1)의 위상보다 앞서는 경우에는 제2위상 비교부(252_2)가 제1위상 비교부(252_1)보다 먼저 비교 동작을 수행하게 된다.
한편, 상기 제1시간은 제1다운 신호(DN1)의 활성화 구간이 시작되는 시점으로부터 제2업 신호(UP2)의 활성화 구간이 종료되는 시점까지의 간격에 대응되는 시간일 수 있다.
서브 제어전압 조절부(255)는 제1선택 주기파(ØSEL1)의 위상이 기준파(REF_CLK)의 위상보다 더 앞서고, 기준파(REF_CLK)의 위상이 제2선택 주기파(ØSEL2)의 위상보다 더 앞서는 경우라면 제1다운신호(DN1)가 제2업신호(UP2)보다 먼저 활성화되기 때문에 제1다운신호(DN1)에 응답해 제1노드(ND1)의 전압인 제1서브 제어전압(VSUB1)의 레벨을 감마만큼 감소시킨 후 제2업신호(UP2)에 응답해 제2노드(ND2)의 전압인 제2서브 제어전압(VSUB2)의 레벨을 감마만큼 상승시킨다. 여기서 상기 감마는 상기 제1지연값과 상기 제2지연값의 차이에 대응하는 크기 또는 상기 제1전류량과 상기 제2전류량의 차이에 대응하는 크기이다.
그리고 서브 제어전압 조절부(255)는 제2선택 주기파(ØSEL2)의 위상이 기준파(REF_CLK)의 위상보다 더 앞서고, 기준파(REF_CLK)의 위상이 제1선택 주기파(ØSEL1)의 위상보다 더 앞서는 경우라면 제2다운신호(DN2)가 제1업신호(UP1)보다 먼저 활성화되기 때문에 제2다운신호(DN2)에 응답해 제2노드(ND2)의 전압인 제2서브 제어전압(VSUB2)의 레벨을 상기 감마만큼 하강시킨 후 제1업신호(UP1)에 응답해 제1노드(ND1)의 전압인 제1서브 제어전압(VSUB1)의 레벨을 상기 감마만큼 상승시킨다.
구체적으로 서브 제어전압 조절부(255)는 제1차지펌프(253_1), 제2차지펌프(253_2), 제1저항부(254_1) 및 제2저항부(254_2)를 포함할 수 있다.
제1차지펌프(253_1)는 제1업신호(UP1)의 활성화구간 길이에 대응하는 세기의 전류를 제1노드(ND1)에 공급하거나 제1다운신호(DN1)의 활성화구간 길이에 대응하는 세기의 전류를 제1노드(ND1)로부터 빼온다.
제1저항부(254_1)는 일단에 기준전압(VREF)이 인가되고 타단은 제1노드(ND1)와 연결되며, 기준 저항값에서 '제1다운신호(DN1)와 제2업신호(UP2)의 활성화 구간의 길이의 총합 중 제2업신호(UP2)의 활성화 구간의 길이가 차지하는 비율에 대응하는 저항값'을 갖거나 기준 저항값에서 '제1업신호(UP1)와 제2다운신호(DN2)의 활성화 구간의 길이의 총합 중 제2다운신호(DN2)의 활성화 구간의 길이가 차지하는 비율에 대응하는 저항값'을 갖도록 저항값이 조절된다. 구체적으로 제1저항부(254_1)의 저항값은 제1선택 주기파(ØSEL1)의 위상이 기준파(REF_CLK)의 위상보다 더 앞서고, 기준파(REF_CLK)의 위상이 제2선택 주기파(ØSEL2)의 위상보다 더 앞서는 경우라면 아래 식 1과 같은 저항값을 가진다. 그리고 제1저항부(254_1)의 저항값은 제2선택 주기파(ØSEL2)의 위상이 기준파(REF_CLK)의 위상보다 더 앞서고, 기준파(REF_CLK)의 위상이 제1선택 주기파(ØSEL1)의 위상보다 더 앞서는 경우라면 아래 식 2와 같은 저항값을 가진다.
■ 식1: R1 = R_ REF * { LENTH _ EN _ UP2 /( LENTH _ EN _ DN1 + LENTH _ EN _ UP2 )}, 단, R1 = 제1저항부(254_1)의 저항값, R_REF = 기준 저항값, LENTH_EN_UP2 = 제2업신호(UP2)의 활성화 구간의 길이, LENTH_EN_DN1 = 제1다운신호(DN1)의 활성화 구간의 길이.
■ 식2: R1 = R_ REF * { LENTH _ EN _ DN2 /( LENTH _ EN _ UP1 + LENTH _ EN _ DN2 )}, 단, LENTH_EN_DN2 = 제2다운신호(DN2)의 활성화 구간의 길이, LENTH_EN_UP1 = 제1업신호(UP1)의 활성화 구간의 길이.
한편, 제1저항부(254_1)는 직렬로 연결된 다수의 저항과 다수의 스위치를 포함하도록 설계될 수 있다. 이에 대해서는 도 6과 함께 자세히 설명한다.
제2차지펌프(253_2)는 제2업신호(UP2)의 활성화구간 길이에 대응하는 크기의 전류를 제2노드(ND2)에 공급하거나 제2다운신호(DN2)의 활성화구간 길이에 대응하는 크기의 전류를 제2노드(ND2)로부터 빼온다.
제2저항부(254_2)는 일단에 기준전압(VREF)이 인가되고 타단은 제2노드(ND2)와 연결되며, 기준 저항값에서 '제1다운신호(DN1)와 제2업신호(UP2)의 활성화 구간의 길이의 총합 중 제1다운신호(DN1)의 활성화 구간의 길이가 차지하는 비율에 대응하는 저항값'을 갖거나 기준 저항값에서 '제1업신호(UP1)와 제2다운신호(DN2)의 활성화 구간의 길이의 총합 중 제1업신호(UP1)의 활성화 구간의 길이가 차지하는 비율에 대응하는 저항값'을 갖도록 저항값이 조절된다.
구체적으로 제2저항부(254_2)의 저항값은 제1선택 주기파(ØSEL1)의 위상이 기준파(REF_CLK)의 위상보다 더 앞서고, 기준파(REF_CLK)의 위상이 제2선택 주기파(ØSEL2)의 위상보다 더 앞서는 경우라면 아래 식 3과 같은 저항값을 가진다. 그리고 제2저항부(254_2)의 저항값은 제2선택 주기파(ØSEL2)의 위상이 기준파(REF_CLK)의 위상보다 더 앞서고, 기준파(REF_CLK)의 위상이 제1선택 주기파(ØSEL1)의 위상보다 더 앞서는 경우라면 아래 식 4와 같은 저항값을 가진다.
■ 식3: R2 = R_ REF * { LENTH _ EN _ DN1 /( LENTH _ EN _ DN1 + LENTH _ EN _ UP2 )}, 단, R2 = 제2저항부(254_2)의 저항값.
■ 식4: R2 = R_ REF * { LENTH _ EN _ UP1 /( LENTH _ EN _ UP1 + LENTH _ EN _ DN2 )}.
제1저항부(254_1)의 저항값(R1)과 제2저항부(254_2)의 저항값(R2)에 대해 구체적인 예를 들어 설명한다. 설명의 편의를 위해 선택 주기파(ØSEL1, ØSEL2)와 기준파(REF_CLK) 간의 위상차이의 단위, 업신호(UP1, UP2) 및 다운신호(DN1, DN2)의 활성화 구간 길이의 단위는 생략한다. 그리고 '선택 주기파(ØSEL1, ØSEL2)와 기준파(REF_CLK) 간의 위상차이'는 '업신호(UP1, UP2) 및 다운신호(DN1, DN2)의 활성화 구간의 길이'와 1:1로 비례한다고 가정한다.
1. 제1선택 주기파(ØSEL1)의 위상이 기준파(REF_CLK)의 위상보다 1만큼 앞서고 기준파(REF_CLK)의 위상이 제2선택 주기파(ØSEL2)의 위상보다 5만큼 앞서는 경우라면, 제1다운신호(DN1)의 활성화 구간의 길이(LENTH_EN_DN1)는 1이고, 제2업신호(UP2)의 활성화 구간의 길이(LENTH_EN_UP2)는 5이다. 결국, 제1저항부(254_1)의 저항값(R1)은 식1에 의해 {기준 저항값(R_REF)*5/6} 가 되고, 제2저항부(254_2)의 저항값(R2)은 식3에 의해 {기준 저항값(R_REF)*1/6} 가 된다.
2. 제2선택 주기파(ØSEL2)의 위상이 기준파(REF_CLK)의 위상보다 2만큼 앞서고 기준파(REF_CLK)의 위상이 제1선택 주기파(ØSEL1)의 위상보다 4만큼 앞서는 경우라면, 제2다운신호(DN2)의 활성화 구간의 길이(LENTH_EN_DN2)는 2이고, 제1업신호(UP1)의 활성화 구간의 길이(LENTH_EN_UP1)는 4이다. 결국, 제1저항부(254_1)의 저항값(R1)은 식2에 의해 {기준 저항값(R_REF)*2/6} 가 되고, 제2저항부(254_2)의 저항값(R2)은 식4에 의해 {기준 저항값(R_REF)*4/6} 가 된다.
한편, 제1선택 주기파(ØSEL1)의 위상이 기준파(REF_CLK)의 위상보다 더 앞서고, 기준파(REF_CLK)의 위상이 제2선택 주기파(ØSEL2)의 위상보다 더 앞서는 경우라면 제1차지펌프(253_1)와 제1저항부(254_1)에 의해 제1노드(ND1)의 전압 레벨은 아래 식 5와 같은 전압 레벨로 하강한다. 반면 제2선택 주기파(ØSEL2)의 위상이 기준파(REF_CLK)의 위상보다 더 앞서고, 기준파(REF_CLK)의 위상이 제1선택 주기파(ØSEL1)의 위상보다 더 앞서는 경우라면 제1노드(ND1)의 전압 레벨은 아래 식 6과 같은 전압 레벨로 상승한다.
■ 식 5: VSUB1 = VREF - I_ UNIT * LENTH _ EN _ DN1 * R1 , 단, VSUB1 = 제1노드(ND1)의 전압, I_UNIT = 차지펌프(253_1, 253_2)의 단위 시간당 펌핑되는 전류량.
■ 식 6: VSUB1 = VREF + I_ UNIT * LENTH _ EN _ UP1 * R1 .
그리고 제1선택 주기파(ØSEL1)의 위상이 기준파(REF_CLK)의 위상보다 더 앞서고, 기준파(REF_CLK)의 위상이 제2선택 주기파(ØSEL2)의 위상보다 더 앞서는 경우라면, 제2차지펌프(253_2)와 제2저항부(254_2)에 의해 제2노드(ND2)의 전압 레벨은 아래 식 7과 같은 전압 레벨로 상승한다. 반면 제2선택 주기파(ØSEL2)의 위상이 기준파(REF_CLK)의 위상보다 더 앞서고, 기준파(REF_CLK)의 위상이 제1선택 주기파(ØSEL1)의 위상보다 더 앞서는 경우라면 아래 식 8과 같은 전압 레벨로 하강한다.
■ 식 7: VSUB2 = VREF + I_ UNIT * LENTH _ EN _ UP2 * R2 , 단, VSUB2 = 제2노드(ND2)의 전압.
■ 식 8: VSUB2 = VREF - I_ UNIT * LENTH _ EN _ DN2 * R2 .
한편, 제1선택 주기파(ØSEL1)의 위상이 기준파(REF_CLK)의 위상보다 앞서고 기준파(REF_CLK)의 위상이 제2선택 주기파(ØSEL2)의 위상보다 앞서는 경우라면, 제1노드(ND1)의 전압(=제1서브 제어전압(VSUB1))은 식 1과 식 5에 의해, 다음과 같다.
VSUB1 = VREF - I_UNIT*LENTH_EN_DN1*R1 = VREF - I_UNIT*LENTH_EN_DN1* R_REF * {LENTH_EN_UP2/(LENTH_EN_DN1+LENTH_EN_UP2)}.
그리고 제2노드(ND2)의 전압(=제2서브 제어전압(VSUB2))은 식 3과 식 7에 의해, 다음과 같다.
VSUB2 = VREF + I_UNIT* LENTH_EN_UP2*R2 = VREF + I_UNIT* LENTH_EN_UP2*R_REF * {LENTH_EN_DN1/(LENTH_EN_DN1+LENTH_EN_UP2)}.
결국, 제1서브 제어전압(VSUB1)의 전압 변화량과 제2서브 제어전압(VSUB2)의 전압 변화량은 부호만 상이하고, 크기는 I_UNIT*LENTH_EN_DN1* R_REF * {LENTH_EN_UP2/(LENTH_EN_DN1+LENTH_EN_UP2)} 로 동일하게 된다.
한편, 제2선택 주기파(ØSEL2)의 위상이 기준파(REF_CLK)의 위상보다 앞서고 기준파(REF_CLK)의 위상이 제1선택 주기파(ØSEL1)의 위상보다 앞서는 경우라면, 제1노드(ND1)의 전압(=제1서브 제어전압(VSUB1))은 식 2과 식 6에 의해, 다음과 같다.
VSUB1 = VREF + I_UNIT* LENTH_EN_UP1*R1 = VREF + I_UNIT* LENTH_EN_UP1*R_REF * {LENTH_EN_DN2/(LENTH_EN_UP1+LENTH_EN_DN2)}.
그리고 제2노드(ND2)의 전압(=제2서브 제어전압(VSUB2))은 식 4과 식 8에 의해, 다음과 같다.
VSUB2 = VREF - I_UNIT*LENTH_EN_DN2*R2 = VREF - I_UNIT*LENTH_EN_DN2* R_REF * {LENTH_EN_UP1/(LENTH_EN_UP1+LENTH_EN_DN2)}.
결국, 제1서브 제어전압(VSUB1)의 전압 변화량과 제2서브 제어전압(VSUB2)의 전압 변화량은 부호만 상이하고, 크기는 I_UNIT*LENTH_EN_DN2* R_REF * {LENTH_EN_UP1/(LENTH_EN_UP1+LENTH_EN_DN2)} 로 동일하게 된다.
도 5는 도 4에 도시된 제1지연셀(151_1)의 일실시예를 나타낸 도면이다.
제1지연셀(151_1)은 지연부(152)와 전류부(153)를 포함할 수 있다.
지연부(152)는 양의 입력단(INP)과 음의 입력단(INN)에 입력된 신호를 흐르는 전류량에 대응하는 지연값만큼 지연시켜 양의 출력단(OUTP)과 음의 출력단(OUTN)으로 출력한다. 예를 들어 지연부(152)는 양의 입력단(INP)에 입력된 신호가 하이 레벨이면 흐르는 전류량에 대응하는 지연값만큼 지연시켜 하이 레벨의 신호를 양의 출력단(OUTP)으로 출력하고, 양의 입력단(INP)에 입력된 신호가 로우 레벨이면 상기 지연값만큼 지연시켜 로우 레벨의 신호를 양의 출력단(OUTP)으로 출력한다. 한편, 지연부(152)는 음의 입력단(INN)에 입력된 신호가 하이 레벨이면 상기 지연값만큼 지연시켜 하이 레벨의 신호를 음의 출력단(OUTN)으로 출력하고, 음의 입력단(INN)에 입력된 신호가 로우 레벨이면 상기 지연값만큼 지연시켜 로우 레벨의 신호를 음의 출력단(OUTN)으로 출력한다. 지연부(152)에 흐르는 전류량이 많을수록 지연부(152)의 지연값은 감소하고, 지연부(152)에 흐르는 전류량이 적을수록 지연부(152)의 지연값은 증가한다.
전류부(153)는 위상 조절부(250)의 제어를 받아 지연부(152)에 전류를 흘린다. 전류부(153)는 메인 제어전압(VMAIN)에 대응하는 전류를 지연부(152)에 흘리는 제1전류원(153_1), 제1서브 제어전압(VSUB1)에 대응하는 전류를 지연부(152)에 흘리는 제2전류원(153_2) 및 제2서브 제어전압(VSUB2)에 대응하는 전류를 지연부(152)에 흘리는 제3전류원(153_3)를 포함할 수 있다. 제1전류원(153_1)는 메인 제어전압(VMAIN)의 레벨이 높을수록 상대적으로 많은 전류를 지연부(152)에 흘리고, 메인 제어전압(VMAIN)의 레벨이 낮을수록 상대적으로 적은 전류를 지연부(152)에 흘린다. 여기서 메인 제어전압(VMAIN)은 외부의 위상 고정 루프(PLL: Phase Locked Loop) 회로에서 생성된 제어전압일 수 있다. 제2전류원(153_2)는 제1서브 제어전압(VSUB1)의 레벨이 높을수록 상대적으로 많은 전류를 지연부(152)에 흘리고, 제1서브 제어전압(VSUB1)의 레벨이 낮을수록 상대적으로 적은 전류를 지연부(152)에 흘린다. 제3전류원(153_3)는 제2서브 제어전압(VSUB2)의 레벨이 높을수록 상대적으로 많은 전류를 지연부(152)에 흘리고, 제2서브 제어전압(VSUB2)의 레벨이 낮을수록 상대적으로 적은 전류를 지연부(152)에 흘린다.
만약, 메인 제어전압(VMAIN)의 레벨은 변함이 없고 제1서브 제어전압(VSUB1)의 레벨이 기준전압(VREF) 레벨에서 상기 감마만큼 하강한다면 제2전류원(153_2)은 제1서브 제어전압(VSUB1) 레벨이 기준전압(VREF) 레벨일 때보다 더 적은 전류를 지연부(152)에 흘린다. 지연부(152)에 흐르는 전류량이 더 감소하게 되므로 지연부(152)의 지연값은 증가하게 된다. 각각의 지연셀(151_1~151_4)에서 출력되는 8개의 주기파(Ø1~Ø8) 간의 위상차이는 증가하게 되어 주기파(Ø1~Ø8)의 주파수가 낮아지게 된다.
한편, 제1서브 제어전압(VSUB1)의 레벨이 하강한 시점으로부터 제1시간이 경과한 후에 제2서브 제어전압(VSUB2)의 레벨이 기준전압(VREF) 레벨에서 감마만큼 상승한다면 제3전류원(153_3)은 제2서브 제어전압(VSUB2) 레벨이 기준전압(VREF) 레벨일 때보다 더 많은 전류를 지연부(152)에 흘린다. 여기서 제2서브 제어전압(VSUB2)의 전압 변화량은 제1서브 제어전압(VSUB1)의 전압 변화량과 부호만 다르고 크기는 동일하므로, 지연부(152)에 흐르는 전류는 제1서브 제어전압(VSUB1)의 레벨이 감마만큼 하강했을 때의 전류 변화량과 동일한 크기로 증가하게 된다. 결국 지연부(152)에는 제1서브 제어전압(VSUB1)의 레벨이 변하기 전과 동일한 세기의 전류가 흐르게 되어, 각각의 지연셀(151_1~151_4)에서 출력되는 주기파(Ø1~Ø8)는 제1서브 제어전압(VSUB1)의 레벨이 변하기 전과 동일한 크기의 주파수를 가지게 된다. 여기서 제1서브 제어전압(VSUB1)의 하강이 시작되는 시점부터 제2서브 제어전압(VSUB2)의 상승이 종료되는 시점까지의 간격(=제1시간)은 제1다운신호(DN1)의 활성화 구간이 시작되는 시점부터 제2업신호(UP2)의 활성화 구간이 종료되는 시점까지의 간격에 대응될 수 있다. 따라서, 상기 제1시간은 근소하기 때문에, 각각의 지연셀(151_1~151_4)에서 출력되는 주기파(Ø1~Ø8)의 주파수는 순간적으로 낮아졌다가 다시 변화 전의 주파수의 값으로 돌아오게 된다. 예를 들어, 주기파(Ø1~Ø8)의 주파수가 10MHZ에서 8MHZ로 순간적으로 낮아졌다가 다시 10MHZ로 돌아오게 된다.
제2 내지 제4지연셀(151_2~151_4)은 제1지연셀(151_1)과 동일하게 구성될 수 있다.
도 6은 도 4에 도시된 제1저항부(254_1)와 제2저항부(254_2)의 일실시예를 나타낸 도면이다.
제1저항부(254_1)는 직렬로 연결된 다수의 저항(R1_1~R1_N) 및 다수의 스위치(S1_1~S1_N)를 포함하도록 설계될 수 있다. 다수의 스위치(S1_1~S1_N) 각각은 자신에 대응하는 제어코드(RCTR1<1:N>)에 응답해 온/오프된다. 구체적으로, 제어코드(RCTR1<1:N>) 중 제K스위치(S1_K, 단 1≤K≤N)에 대응하는 K번째 비트(RCTR1<K>)만 하이 레벨이고, 나머지 비트가 로우 레벨인 경우에 제K스위치(S1_K)만 턴온되고 나머지 스위치는 턴오프되도록 설계될 수 있다. 이 경우 제1저항부(254_1)의 전체 저항값은 제1 내지 제K저항(R1_1~R1_K)의 저항값의 합 즉, R1_1 + R1_2 + ... + R1_K 이다. 예를 들어 제어코드(RCTR1<1:N>) 중 제1스위치(S1_1)에 대응하는 첫번째 비트(RCTR1<1>)만 하이 레벨이고, 나머지 비트(RCTR1<2:N>)은 로우 레벨인 경우에 제1스위치(S1_1)만 턴온되고 나머지 스위치(S1_2~S1_N)는 턴오프된다. 이 경우 제1저항부(254_1)의 전체 저항값은 제1저항(R1_1)의 저항값이다. 다른 예로써, 제어코드(RCTR1<1:N>) 중 제2스위치(S1_2)에 대응하는 두번째 비트(RCTR1<2>)만 하이 레벨이고, 나머지 비트(RCTR1<1>, RCTR1<3:N>)은 로우 레벨인 경우에 제2스위치(S1_2)만 턴온되고 나머지 스위치(S1_1, S1_3~S1_N)는 턴오프된다. 이 경우 제1저항부(254_1)의 전체 저항값은 제1 및 제2저항(R1_1, R1_2)의 저항값의 합 즉, R1_1 + R1_2이다. 한편, 제어코드(RCTR1<1:N>)는 제1업/다운 신호(UP1, DN1) 및 제2업/다운 신호(UP2, DN2)의 활성화 구간 길이의 비율에 대응되는 코드이다. 구체적으로, 제1선택 주기파(ØSEL1)의 위상이 기준파(REF_CLK)의 위상보다 앞서고 기준파(REF_CLK)의 위상이 제2선택 주기파(ØSEL2)의 위상보다 앞서는 경우라면, '제1다운 신호(DN1)와 제2업 신호(UP2)의 활성화 구간 길이의 총합 중 제2업 신호(UP2)의 활성화 구간 길이가 차지하는 비율'에 대응되는 제어코드(RCTR1<1:N>)가 입력된다. 반면, 제2선택 주기파(ØSEL2)의 위상이 기준파(REF_CLK)의 위상보다 앞서고 기준파(REF_CLK)의 위상이 제1선택 주기파(ØSEL1)의 위상보다 앞서는 경우라면, '제1업 신호(UP1)와 제2다운 신호(DN2)의 활성화 구간 길이의 총합 중 제2다운 신호(DN2)의 활성화 구간 길이가 차지하는 비율'에 대응되는 제어코드(RCTR1<1:N>)가 입력된다.
제2저항부(254_2)는 상술한 제1저항부(254_1)와 유사하게 직렬로 연결된 다수의 저항(R2_1~R2_N) 및 자신에 대응하는 제어코드(RCTR2<1:N>)에 응답해 온/오프되는 다수의 스위치(S2_1~S2_N)를 포함하도록 설계될 수 있다. 한편, 제어코드(RCTR2<1:N>)는 제1업/다운 신호(UP1, DN1) 및 제2업/다운 신호(UP2, DN2)의 활성화 구간 길이의 비율에 대응되는 코드이다. 구체적으로, 제1선택 주기파(ØSEL1)의 위상이 기준파(REF_CLK)의 위상보다 앞서고 기준파(REF_CLK)의 위상이 제2선택 주기파(ØSEL2)의 위상보다 앞서는 경우라면, '제1다운 신호(DN1)와 제2업 신호(UP2)의 활성화 구간 길이의 총합 중 제1다운 신호(DN1)의 활성화 구간 길이가 차지하는 비율'에 대응되는 제어코드(RCTR2<1:N>)가 입력된다. 반면, 제2선택 주기파(ØSEL2)의 위상이 기준파(REF_CLK)의 위상보다 앞서고 기준파(REF_CLK)의 위상이 제1선택 주기파(ØSEL1)의 위상보다 앞서는 경우라면, '제1업 신호(UP1)와 제2다운 신호(DN2)의 활성화 구간 길이의 총합 중 제1업 신호(UP1)의 활성화 구간 길이가 차지하는 비율'에 대응되는 제어코드(RCTR2<1:N>)가 입력된다.
예를 들어, ① 제1저항부(254_1)가 동일한 저항값을 가지는 5개의 저항(R1_1~R1_5)과 5개의 스위치(S1_1~S1_5)를 포함하고, ② 제2저항부(254_2)가 동일한 저항값을 가지는 5개의 저항(R2_1~R2_5)과 5개의 스위치(S2_1~S2_5)를 포함하고, ③ 제1선택 주기파(ØSEL1)의 위상이 기준파(REF_CLK)의 위상보다 앞서고 기준파(REF_CLK)의 위상이 제2선택 주기파(ØSEL2)의 위상보다 앞서고, ④ '제1다운 신호(DN1)와 제2업 신호(UP2)의 활성화 구간 길이의 총합 중 제2업 신호(UP2)의 활성화 구간 길이가 차지하는 비율'이 2/5이고, ⑤ '제1다운 신호(DN1)와 제2업 신호(UP2)의 활성화 구간 길이의 총합 중 제1다운 신호(DN1)의 활성화 구간 길이가 차지하는 비율'이 3/5이라면, '01000'의 제어코드(RCTR1<1:5>)와 '00100'의 제어코드(RCTR2<1:5>)가 입력되도록 설계될 수 있다.
도 7은 도 4에 도시된 제1위상 비교부(252_1)와 제2위상 비교부(252_2)에 입력되는 제1선택 주기파(ØSEL1), 제2선택 주기파(ØSEL2), 기준파(REF_CLK)의 파형을 나타낸 파형도이다. 도 7에서는 설명의 편의를 위해 제1선택 주기파(ØSEL1)는 첫번째 주기파(Ø1)이고, 제2선택 주기파(ØSEL2)는 위상이 첫번째 주기파(Ø1)와 알파(α)만큼 차이가 나는 두번째 주기파(Ø2)라고 가정하였다. 기준파(REF_CLK)는 위상이 첫번째 주기파(Ø1)와 두번째 주기파(Ø2)의 위상 사이에 위치하는 신호이다. 첫번째 주기파(Ø1)와 기준파(REF_CLK)의 위상 차이가 제타(Z)라면, 기준파(REF_CLK)와 두번째 주기파(Ø2)의 위상 차이는 알파(α) - 제타(Z)이다.
도 8은 도 4에 도시된 집적회로에 의해 주기파(Ø1~Ø8)의 위상이 쉬프팅되는 과정을 나타낸 순서도이다.
링오실레이터(150)는 메인 제어전압(VMAIN), 기준전압(VREF) 레벨인 제1서브 제어전압(VSUB1) 및 제2서브 제어전압(VSUB2)을 입력받아 8개의 주기파(Ø1~Ø8)를 생성한다. 설명의 편의를 위해 이 때 링오실레이터(150)에서 생성되는 8개의 주기파(Ø1~Ø8)의 주파수는 10MHZ라고 가정한다.
위상 비교회로(250)의 선택부(251)는 8개의 주기파(Ø1~Ø8) 중 두 개를 선택하여 제1위상 비교부(252_1) 및 제2위상 비교부(252_2) 각각에 출력한다. 이하에서는 설명의 편의를 위해 선택부(251)가 8개의 주기파(Ø1~Ø8) 중 첫번째 주기파(Ø1)와 두번째 주기파(Ø2)를 선택하고, 첫번째 주기파(Ø1)를 제1위상 비교부(252_1)에 출력하고 두번째 주기파(Ø2)를 제2위상 비교부(252_2)에 출력하는 경우를 예로 들어 설명한다.
제1위상비교부(252_1)는 첫번째 주기파(Ø1)와 두번째 주기파(Ø2)의 위상 사이에 위상이 위치하는 기준파(REF_CLK)와 첫번째 주기파(Ø1)의 위상을 비교해 그 위상 차이에 대응하는 길이의 활성화 구간을 가지는 제1다운신호(DN1)를 생성한다. 첫번째 주기파(Ø1)의 위상이 두번째 주기파(Ø2)의 위상보다 앞서기 때문에 제1위상 비교부(252_1)가 제2위상 비교부(252_2)보다 먼저 비교동작을 수행하게 된다(S10).
제1차지펌프(253_1)는 제1다운신호(DN1)의 활성화 구간 길이에 대응하는 전류를 제1노드(ND1)로부터 빼온다. 그리고 제1저항부(254_1)의 저항값은 상술한 식 1과 같이 기준 저항값에서 '제1다운신호(DN1)와 제2업신호(UP2)의 활성화 구간 길이의 총합 중 제2업신호(UP2)의 활성화 구간 길이가 차지하는 비율에 대응하는 저항값'을 가지게 된다. 결국, 제1노드(ND1)의 전압 즉, 제1서브 제어전압(VSUB1)의 레벨은 아래 식과 같이 기준전압(VREF) 레벨에서 ΔV만큼 하강하게 된다(S20).
VSUB1 = VREF - I_ UNIT * LENTH _ EN _ DN1 * R1 = VREF - I_ UNIT * LENTH _ EN _ DN1 * R_REF * { LENTH _ EN _ UP2 /( LENTH _ EN _ DN1 + LENTH _ EN _ UP2 )}.
제1서브 제어전압(VSUB1)의 레벨이 하강하면 링오실레이터(150)의 지연셀(151_1~151_4)에 흐르는 전류량이 감소하게 되어 지연셀(151_1~151_4)의 지연값은 증가하게 된다. 그로 인해 지연셀(151_1~151_4)에서 생성되는 주기파(Ø1~Ø8) 간의 위상 차이가 증가하게 되어 첫번째 주기파(Ø1)의 주파수가 순간적으로 낮아지게 된다. 설명의 편의를 위해 첫번째 주기파(Ø1)의 주파수가 10MHZ에서 8MHZ로 순간적으로 낮아졌다고 가정한다. 결국 첫번째 주기파(Ø1)의 라이징 에지는 주파수가 10MHZ일 때보다 더 늦게 발생한다(S30).
한편, 제1서브 제어전압(VSUB1)의 레벨이 하강하기 시작한 시점으로부터 소정의 짧은 시간이 경과한 이후에 제2위상 비교부(252_2)는 기준파(REF_CLK)와 두번째 주기파(Ø2)의 위상을 비교해 그 위상 차이에 대응하는 길이의 활성화 구간을 가지는 제2업신호(UP2)를 생성한다(S40).
제2차지펌프(253_2)는 제2업신호(UP2)의 활성화 구간 길이에 대응하는 전류를 제2노드(ND2)에 출력한다. 그리고 제2저항부(254_2)의 저항값은 상술한 식 3과 같이 기준 저항값에서 '제1다운신호(DN1)와 제2업신호(UP2)의 활성화 구간 길이의 총합 중 제1다운신호(DN1)의 활성화 구간 길이가 차지하는 비율에 대응하는 저항값'을 가지게 된다. 결국, 제2노드(ND2)의 전압 즉, 제2서브 제어전압(VSUB2)의 레벨은 아래 식과 같이 기준전압(VREF) 레벨에서 ΔV만큼 상승하게 된다.
VSUB2 = VREF + I_ UNIT * LENTH _ EN _ UP2 * R2 = VREF + I_ UNIT * LENTH_EN_UP2*R_REF * { LENTH _ EN _ DN1 /( LENTH _ EN _ DN1 + LENTH _ EN _ UP2 )}.
제2서브 제어전압(VSUB2)의 레벨이 상승하면 링오실레이터(150)의 지연셀(151_1~151_4)에 흐르는 전류량이 증가하게 되어 지연셀(151_1~151_4)의 지연값은 감소하게 된다. 여기서 제2서브 제어전압(VSUB2)의 전압 변화량은 제1서브 제어전압(VSUB1)의 전압 변화량과 부호만 다르고 크기는 동일하므로, 지연셀(151_1~151_4)에 흐르는 전류는 제1서브 제어전압(VSUB1)의 레벨이 ΔV만큼 하강했을 때의 전류 변화량과 동일한 크기로 증가하게 된다. 결국 지연셀(151_1~151_4)에는 제1서브 제어전압(VSUB1)의 레벨이 변하기 전과 동일한 세기의 전류가 흐르게 되어, 지연셀(151_1~151_4)의 지연값은 제1서브 제어전압(VSUB1)의 레벨이 변하기 전과 동일한 지연값으로 조절된다(S50). 그리하여 각각의 지연셀(151_1~151_4)에서 출력되는 주기파(Ø1~Ø8)는 제1서브 제어전압(VSUB1)의 레벨이 변하기 전과 동일한 크기인 10MHZ 주파수를 가지게 된다. 여기서 제1서브 제어전압(VSUB1)의 하강이 시작되는 시점부터 제2서브 제어전압(VSUB2)의 상승이 종료되는 시점까지의 간격(=제1시간)은 근소하기 때문에, 각각의 지연셀(151_1~151_4)에서 출력되는 주기파(Ø1~Ø8)의 주파수는 순간적으로 10MHZ에서 8MHZ로 낮아졌다가 다시 10MHZ로 돌아오게 된다(S60).
결국, 주파수는 제1서브 제어전압(VSUB1)의 레벨이 하강하기 전과 동일한 10MHZ 크기이고, 위상은 10MHZ일 때보다 우측으로 쉬프팅된 주기파(Ø1~Ø8)가 생성된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
100, 150: 링오실레이터 200, 250: 위상 조절부
256: 위상 비교회로 255: 서브 제어전압 조절부
151_1~151_4: 지연셀 152: 지연부
153: 전류부

Claims (14)

  1. 지연값을 가지는 하나 이상의 지연셀을 포함하고, 둘 이상의 주기파를 생성하는 링오실레이터;
    상기 둘 이상의 주기파 중에서 선택된 제1선택 주기파와 기준파의 위상을 비교해 그 위상 차이에 대응하는 제1비교신호에 따라 상기 하나 이상의 지연셀의 지연값을 제1지연값에서 제2지연값으로 변경하는 제1위상 조절부; 및
    상기 둘 이상의 주기파 중에서 선택된 제2선택 주기파와 상기 기준파의 위상을 비교해 그 위상 차이에 대응하는 제2비교신호에 따라 상기 하나 이상의 지연셀의 지연값을 상기 제2지연값에서 상기 제1지연값으로 되돌리는 제2위상 조절부를 포함하고,
    상기 하나 이상의 지연셀의 지연값이 제1지연값으로 회복되는데 걸리는 시간은 상기 제1비교신호의 활성화 구간이 시작되는 시점부터 상기 제2비교신호의 활성화 구간이 종료되는 시점까지의 간격에 대응되는
    집적회로.
  2. 제 1항에 있어서,
    상기 지연셀의 지연값은 자신에 흐르는 전류량에 대응하고,
    상기 지연셀은 입력된 신호를 자신의 지연값만큼 지연시키는 지연부; 및
    상기 제1위상 조절부 및 상기 제2위상 조절부의 제어를 받아 상기 지연부에 흐르는 전류량을 조절하는 전류부
    를 포함하는 집적회로.
  3. 제 2항에 있어서,
    상기 전류부는
    메인 제어전압에 응답해 상기 지연부에 흐르는 전류량을 조절하는 제1전류원;
    제1서브 제어전압에 응답해 상기 지연부에 흐르는 전류량을 조절하는 제2전류원; 및
    제2서브 제어전압에 응답해 상기 지연부에 흐르는 전류량을 조절하는 제3전류원을 포함하는
    집적회로.
  4. 제 3항에 있어서,
    상기 기준파의 위상은 상기 제1선택 주기파의 위상과 상기 제2선택 주기파의 위상 사이에 위치하고,
    상기 제1위상 조절부는 상기 제1선택 주기파와 상기 기준파의 위상을 비교해 그 위상 차이에 대응하는 상기 제1비교신호를 출력하는 제1위상 비교부; 및 상기 제1비교신호에 응답해 상기 제1서브 제어전압의 레벨을 상기 제1지연값과 상기 제2지연값의 차이에 대응하는 크기만큼 감소시키는 제1서브 제어전압 조절부를 포함하고,
    상기 제2위상 조절부는 상기 제2선택 주기파와 상기 기준파의 위상을 비교해 그 위상 차이에 대응하는 상기 제2비교신호를 출력하는 제2위상 비교부; 및 상기 제2비교신호에 응답해 상기 제2서브 제어전압의 레벨을 상기 제1지연값과 상기 제2지연값의 차이에 대응하는 크기만큼 증가시키는 제2서브 제어전압 조절부를 포함하는
    집적회로.
  5. 제 4항에 있어서,
    상기 제1비교신호는 상기 기준파의 위상이 상기 제1선택 주기파의 위상보다 앞서는 경우에 그 위상 차이에 대응하는 길이의 활성화 구간을 가지는 제1업신호와 상기 제1선택 주기파의 위상이 상기 기준파의 위상보다 앞서는 경우에 그 위상 차이에 대응하는 길이의 활성화 구간을 가지는 제1다운신호를 포함하고,
    상기 제2비교신호는 상기 기준파의 위상이 상기 제2선택 주기파의 위상보다 앞서는 경우에 그 위상 차이에 대응하는 길이의 활성화 구간을 가지는 제2업신호와 상기 제2선택 주기파의 위상이 상기 기준파의 위상보다 앞서는 경우에 그 위상 차이에 대응하는 길이의 활성화 구간을 가지는 제2다운신호를 포함하는
    집적회로.
  6. 제 5항에 있어서,
    상기 제1서브 제어전압 조절부는
    상기 제1업신호의 활성화 구간의 길이에 대응하는 전류를 제1노드로 출력하거나 상기 제1다운신호의 활성화 구간의 길이에 대응하는 전류를 상기 제1노드로부터 빼오는 제1차지펌프; 및 일단에 기준전압이 인가되고 타단은 상기 제1노드와 연결되며, 기준 저항값에서 상기 제1다운신호와 상기 제2업신호의 활성화 구간의 길이의 총합 중 상기 제2업신호의 활성화 구간의 길이가 차지하는 비율에 대응하는 저항값을 갖거나 상기 기준 저항값에서 상기 제1업신호와 상기 제2다운신호의 활성화 구간의 길이의 총합 중 상기 제2다운신호의 활성화 구간의 길이가 차지하는 비율에 대응하는 저항값을 갖도록 저항값이 조절되는 제1저항부를 포함하고,
    상기 제2서브 제어전압 조절부는
    상기 제2업신호의 활성화 구간의 길이에 대응하는 전류를 제2노드로 출력하거나 상기 제2다운신호의 활성화 구간의 길이에 대응하는 전류를 상기 제2노드로부터 빼오는 제2차지펌프; 및 일단에 상기 기준전압이 인가되고 타단은 상기 제2노드와 연결되며, 상기 기준 저항값에서 상기 제1다운신호와 상기 제2업신호의 활성화 구간의 길이의 총합 중 상기 제1다운신호의 활성화 구간의 길이가 차지하는 비율에 대응하는 저항값을 갖거나 상기 기준 저항값에서 상기 제1업신호와 상기 제2다운신호의 활성화 구간의 길이의 총합 중 상기 제1업신호의 활성화 구간의 길이가 차지하는 비율에 대응하는 저항값을 갖도록 저항값이 조절되는 제2저항부를 포함하고,
    상기 제1서브 제어전압은 상기 제1노드의 전압이고, 상기 제2서브 제어전압은 상기 제2노드의 전압인
    집적회로.
  7. 지연값을 가지는 하나 이상의 지연셀을 포함하고, 둘 이상의 주기파를 생성하는 링오실레이터; 및
    상기 하나 이상의 지연셀의 지연값을 제1시간 동안 제1지연값에서 제2지연값으로 변경했다가 다시 상기 제1지연값으로 되돌림으로써 상기 둘 이상의 주기파의 위상을 변화시키는 위상 조절부를 포함하고,
    상기 위상 조절부는 상기 둘 이상의 주기파 중 선택된 제1선택 주기파와 기준파의 위상 비교 결과에 응답해 상기 하나 이상의 지연셀의 지연값을 상기 제1지연값에서 제2지연값으로 변경하고, 상기 둘 이상의 주기파 중 선택된 제2선택 주기파와 기준파의 위상 비교 결과에 응답해 상기 하나 이상의 지연셀의 지연값을 상기 제2지연값에서 제1지연값으로 변경하는
    집적회로.
  8. 제 7항에 있어서,
    상기 위상 조절부는
    상기 하나 이상의 지연셀의 지연값을 상기 제1시간 동안 상기 제1지연값에 대응하는 제1전류량에서 상기 제2지연값에 대응하는 제2전류량으로 변경했다가 다시 상기 제1전류량으로 되돌림으로써 상기 둘 이상의 주기파의 위상을 쉬프팅하는
    집적회로.
  9. 제 8항에 있어서,
    상기 지연셀은
    입력된 신호를 자신의 지연값만큼 지연시키는 지연부; 및
    상기 위상 조절부의 제어를 받아 상기 지연부에 흐르는 전류량을 조절하는 전류부
    를 포함하는 집적회로.
  10. 제 9항에 있어서,
    상기 전류부는
    메인 제어전압에 응답해 상기 지연부에 흐르는 전류량을 조절하는 제1전류원;
    제1서브 제어전압에 응답해 상기 지연부에 흐르는 전류량을 조절하는 제2전류원; 및
    제2서브 제어전압에 응답해 상기 지연부에 흐르는 전류량을 조절하는 제3전류원
    을 포함하는 집적회로.
  11. 제 10항에 있어서,
    상기 위상 조절부는
    상기 제1서브 제어전압의 레벨을 상기 제1전류량과 상기 제2전류량의 차이에 대응하는 크기만큼 감소시킨 후 상기 제1시간이 경과한 후에 상기 제2서브 제어전압의 레벨을 상기 제1전류량과 상기 제2전류량의 차이에 대응하는 크기만큼 증가시키는
    집적회로.
  12. 제 10항에 있어서,
    상기 위상 조절부는
    상기 둘 이상의 주기파 중에서 선택된 제1선택 주기파와 상기 기준파의 위상을 비교하여 그 위상 차이에 대응하는 제1비교신호를 출력하고, 상기 둘 이상의 주기파 중에서 선택된 제2선택 주기파와 상기 기준파의 위상을 비교하여 그 위상 차이에 대응하는 제2비교신호를 출력하는 위상 비교회로; 및
    상기 제1비교신호에 응답해 상기 제1서브 제어전압의 레벨을 상기 제1전류량과 상기 제2전류량의 차이에 대응하는 크기만큼 감소시킨 후 상기 제2비교신호에 응답해 상기 제2서브 제어전압의 레벨을 상기 제1전류량과 상기 제2전류량의 차이에 대응하는 크기만큼 증가시키는 서브 제어전압 조절부를 포함하고,
    상기 제1시간은 상기 제1비교신호의 활성화 구간이 시작되는 시점부터 상기 제2비교신호의 활성화 구간이 종료되는 시점까지의 간격에 대응되는
    집적회로.
  13. 제 12항에 있어서,
    상기 제1비교신호는 상기 기준파의 위상이 상기 제1선택 주기파의 위상보다 앞서는 경우에 그 위상 차이에 대응하는 길이의 활성화 구간을 가지는 제1업신호와 상기 제1선택 주기파의 위상이 상기 기준파의 위상보다 앞서는 경우에 그 위상 차이에 대응하는 길이의 활성화 구간을 가지는 제1다운신호를 포함하고,
    상기 제2비교신호는 상기 기준파의 위상이 상기 제2선택 주기파의 위상보다 앞서는 경우에 그 위상 차이에 대응하는 길이의 활성화 구간을 가지는 제2업신호와 상기 제2선택 주기파의 위상이 상기 기준파의 위상보다 앞서는 경우에 그 위상 차이에 대응하는 길이의 활성화 구간을 가지는 제2다운신호를 포함하는
    집적회로.
  14. 제 13항에 있어서,
    상기 서브 제어전압 조절부는
    상기 제1업신호의 활성화 구간의 길이에 대응하는 전류를 제1노드로 출력하거나 상기 제1다운신호의 활성화 구간의 길이에 대응하는 전류를 상기 제1노드로부터 빼오는 제1차지펌프;
    상기 제2업신호의 활성화 구간의 길이에 대응하는 전류를 제2노드로 출력하거나 상기 제2다운신호의 활성화 구간의 길이에 대응하는 전류를 상기 제2노드로부터 빼오는 제2차지펌프;
    일단에 기준전압이 인가되고 타단은 상기 제1노드와 연결되며, 기준 저항값에서 상기 제1다운신호와 상기 제2업신호의 활성화 구간의 길이의 총합 중 상기 제2업신호의 활성화 구간의 길이가 차지하는 비율에 대응하는 저항값을 갖거나 상기 기준 저항값에서 상기 제1업신호와 상기 제2다운신호의 활성화 구간의 길이의 총합 중 상기 제2다운신호의 활성화 구간의 길이가 차지하는 비율에 대응하는 저항값을 갖도록 저항값이 조절되는 제1저항부; 및
    일단에 상기 기준전압이 인가되고 타단은 상기 제2노드와 연결되며, 상기 기준 저항값에서 상기 제1다운신호와 상기 제2업신호의 활성화 구간의 길이의 총합 중 상기 제1다운신호의 활성화 구간의 길이가 차지하는 비율에 대응하는 저항값을 갖거나 상기 기준 저항값에서 상기 제1업신호와 상기 제2다운신호의 활성화 구간의 길이의 총합 중 상기 제1업신호의 활성화 구간의 길이가 차지하는 비율에 대응하는 저항값을 갖도록 저항값이 조절되는 제2저항부를 포함하고,
    상기 제1서브 제어전압은 상기 제1노드의 전압이고, 상기 제2서브 제어전압은 상기 제2노드의 전압인
    집적회로.
KR1020120128985A 2012-11-14 2012-11-14 집적회로 KR101931348B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120128985A KR101931348B1 (ko) 2012-11-14 2012-11-14 집적회로
US13/906,013 US9071232B2 (en) 2012-11-14 2013-05-30 Integrated circuit with ring oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120128985A KR101931348B1 (ko) 2012-11-14 2012-11-14 집적회로

Publications (2)

Publication Number Publication Date
KR20140062664A KR20140062664A (ko) 2014-05-26
KR101931348B1 true KR101931348B1 (ko) 2019-03-14

Family

ID=50681155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120128985A KR101931348B1 (ko) 2012-11-14 2012-11-14 집적회로

Country Status (2)

Country Link
US (1) US9071232B2 (ko)
KR (1) KR101931348B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11750201B2 (en) 2019-09-06 2023-09-05 SK Hynix Inc. Delay line, a delay locked loop circuit and a semiconductor apparatus using the delay line and the delay locked loop circuit
US11206026B2 (en) 2019-09-06 2021-12-21 SK Hynix Inc. Delay line, a delay locked loop circuit and a semiconductor apparatus using the delay line and the delay locked loop circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2882871A1 (fr) * 2005-03-01 2006-09-08 Atmel Corp Oscillateur commande en tension a multiphase realignee et boucle a phase asservie associee

Also Published As

Publication number Publication date
US20140132360A1 (en) 2014-05-15
US9071232B2 (en) 2015-06-30
KR20140062664A (ko) 2014-05-26

Similar Documents

Publication Publication Date Title
US7227780B2 (en) Semiconductor device and control method thereof
US7548100B2 (en) Delay locked loop
US7528639B2 (en) DLL circuit and method of controlling the same
JP4298688B2 (ja) クロック発生回路及びクロック発生方法
US8710886B2 (en) Semiconductor memory device and method for driving the same
US8143940B2 (en) Internal supply voltage generating circuit and method for generating internal supply voltage
US7969231B2 (en) Internal voltage generating circuit
JP2004135333A (ja) プログラム可能な平衡型遅延素子
US8222934B2 (en) DLL circuit and method of controlling the same
US20180069532A1 (en) Duty correction device and semiconductor device including the same
KR101094932B1 (ko) 지연고정루프회로
KR101931348B1 (ko) 집적회로
KR100839499B1 (ko) 딜레이 제어 장치 및 방법
US8421525B2 (en) Semiconductor circuit device
US7561651B1 (en) Synchronization of a data output signal to a clock input
JP5889790B2 (ja) 入力信号デューティサイクル変動に依存しない遅延を有する遅延ロックループ
JP2007006388A (ja) 周波数逓倍回路
JP2009239361A (ja) 半導体回路および試験装置
US20150236679A1 (en) Semiconductor device and method of controlling the same
JP2010171826A (ja) メモリモジュールのコントローラ
KR100801740B1 (ko) 지연고정루프 제어회로
JP2010103839A (ja) Ｄｌｌ回路とその制御方法
KR20080060389A (ko) 반도체 소자의 내부전압 발생기
JP2002305445A (ja) Ｐｌｌ回路
GB2462959A (en) Programming multiple memory cells by controlling cell gate voltage supplied to memory cells

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right