JP2010063202A - マイクロ電源モジュール - Google Patents
マイクロ電源モジュール Download PDFInfo
- Publication number
- JP2010063202A JP2010063202A JP2008223302A JP2008223302A JP2010063202A JP 2010063202 A JP2010063202 A JP 2010063202A JP 2008223302 A JP2008223302 A JP 2008223302A JP 2008223302 A JP2008223302 A JP 2008223302A JP 2010063202 A JP2010063202 A JP 2010063202A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- power supply
- inductor
- supply module
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 202
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 22
- 238000004088 simulation Methods 0.000 description 14
- 229910000859 α-Fe Inorganic materials 0.000 description 12
- 238000013016 damping Methods 0.000 description 7
- 239000003985 ceramic capacitor Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000001152 differential interference contrast microscopy Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
【解決手段】分割インダクタに接続するコンデンサをNIC(負性インピーダンス変換器)51、52を用いた能動キャパシタ50にすることにより受動キャパシタ53のキャパシタ容量Coを小さくして、ICチップ(電源IC114)におけるキャパシタ占有面積を低減し、効果的に低ノイズ性能を実現するマイクロ電源モジュールを提供することができる。
【選択図】 図1
Description
しかし、プリント基板のスペースについての制約は厳しく、かつPOL電源が複数ともなると全てのPOL電源をLSI近傍に配置することは困難である。特に、携帯電話に搭載されるプリント基板のスペースは厳しい。そのためプリント基板に搭載されるPOL電源のスペースもできるだけ小さくすることが求められる。携帯電話の場合は、POL電源の占有面積を小さくするだけでなく、その占有高さについても1mm以下という厳しい要求がセットメーカーから出されている。
図8〜図10は、従来のPOL電源の構成図であり、図8は回路図、図9はプリント基板上の配置図、図10はインダクタの要部平面図である。
図8および図9において、電源12の高電位側の配線とPOL電源203の高電位側の入力端子15と接続し、入力端子15と入力コンデンサ1の一方の端子jが接続し、端子jがインダクタ35に形成された外部端子aを経由して電源IC101の高電位側の入力端子dと接続し、電源IC101の高電位側の出力端子eとインダクタ35の一方の端子mと接続し、インダクタ35の他方の端子bと出力コンデンサ3の一方の端子kと接続し、出力コンデンサ3の一方の端子kとPOL電源203の高電位側の出力端子17と接続し、出力端子17と負荷13の高電位側と接続する。
また、第1グランド配線19のインダクタンスは第1GNDインダクタンス(Lgnd1)とし、第2グランド配線2のインダクタンスは第2GNDインダクタンス(Lgnd2)とする。また、Lgnd1とLgnd2を総称してLgndと呼ぶ。
図10において、インダクタ35はフェライト基板24の両面にコイルパターン24a、24bを形成し、上側のコイルパタンーン24aと下側のコイルパターン24bをフェライト基板24に形成した貫通孔を介して接続導体24cで接続しソレノイドコイルを形成している。フェライト基板24の外周部の表側と裏側には端子が形成され、フェライト基板24の側面で互いが接続されている。複数個形成された端子30の内2個の端子m、bはソレノイドコイルの両端と接続し、他の端子a、cなどは電源IC101の端子d、fとプリント基板の配線パターンを接続する中継点の端子である。
これらのPOL電源に要求されることは、前記のように占有スペースが小さいことと合わせて、如何に低ノイズ性能を得るかということも求められている。POL電源から出力される電圧は低電圧であり、LSIである負荷(低電圧・高周波)から要求されるS/Nに対し、この低電圧は直接的に影響を与える。そのためにPOL電源には低ノイズ性能が強く求められる。
図18は、2つの抵抗が異なる場合について示したNICとインピーダンスZの回路構成図である。NICは1個のオペアンプと2個の異なる抵抗R1,R2で構成され、このNICにインピーダンスZoが直列に接続され(1)式で示されるインピーダンスZで表され、Zoの極性と値の変換が行なわれる。
(数1)
Z=−Zo(R2/R1)・・・・・(1)
なお、(1)式は、2つの抵抗が図18に示すように異なる抵抗R1,R2である場合は特許文献4の数6が次式となることから求められるものである。
(数2)
ZL=((R2・Z)/(R1+Z))/((Z/(R1+Z))−1)
しかし、前記の特許文献1で開示されている電源IC、インダクタ、コンデンサを3層に積層した構造のマイクロ電源モジュールは占有面積は小さくなるものの占有高さが1mmを超えて大きくなり、携帯電話など占有高さに対して厳しい要求のある用途には適用が困難である。
また、特許文献2、3に開示されているものは、マイクロ電源モジュールに用いるフィルタとしては占有高さが高く、占有面積も大きいために採用は困難である。
図13は、図11および図12の減衰特性をシミュレーションするときの等価回路図を示し、同図(a)は図8のオン時をシミュレーションするときの等価回路図、同図(b)は図8のオフ時をシミュレーションするときの等価回路である。
MOSFET6、7がオン・オフのスイッチング時に高周波のノイズを発生しそれが負荷13へ伝導ノイズとして伝播する。この伝導ノイズはオン用MOSFET6がオンし、オフ用MOSFET7がオフして、負荷13に電力が供給されているときに発生するオン時のノイズと、オン用MOSFET6がオフし、オフ用MOSFET7がオンして、負荷13に電力が供給されているとき発生するオフ時のノイズがある。
具体的には、オン用MOSFET6の代わりにノイズ発生器50を挿入し、オフ用MOSFET7を除いて、インダクタ35と出力コンデンサ3と第2グランド配線20と第1グランド配線19と入力コンデンサ1からなる回路である。ノイズ発生器50からノイズを模擬した高周波電圧をシミュレーション回路に入力し、出力コンデンサ3の両端電圧を出力電圧としてシミュレーションで導出する。
具体的には、オフ用MOSFET7の代わりにノイズ発生器60を挿入し、オン用MOSFETを除いて、インダクタ35と出力コンデンサ3と第2グランド配線20からなる回路である。等価回路における出力コンデンサの両端電圧をシミュレーションで導出する。
一般的なPOL電源においては、電源ICとインダクタと入力・出力コンデンサなどの複数の個別部品をセットメーカー側が購入し、これらの個別部品をプリント基板の配線パターンに配置(レイアウト・アートワーク配線)する。
このことはセットメーカーの立場から見ると、電源ICとインダクタと入力・出力コンデンサを個別にプリント基板に組み立てる場合には、配線パターンでノイズ性能が変化するので使い勝手がよいとは言い難い。このように、使いこなす難易度が高いことは、セットメーカーの機器開発において、開発の妨げになるから、デバイスメーカーは使い勝手の良いデバイス(マイクロ電源モジュール)を開発し供給することが求められる。
特許文献1では、セラミックコンデンサ、インダクタおよびICチップを積層したマイクロ電源モジュールが開示されており、この構成は、プリント基板の配線パターンによるGNDインダクタンスの影響は受けにくく、高周波電流をモジュール内で流す最短ルートを形成できる面では、低ノイズ性能を得るのに有効である。
また、2個のセラミックコンデンサ(入力コンデンサと出力コンデンサ)をインダクタの下に配置し、さらにプリント基板へ伝達される信号を出力する多数の外部端子をセラミックスコンデンサの全外周部に形成する必要があり、インダクタに外部端子を形成する場合より製造が困難である。
図14は、T型フィルタを分割インダクタとコンデンサで形成し搭載したマイクロ電源モジュールの説明図であり、同図(a)はマイクロ電源装置の要部回路図、同図(b)はマイクロ電源モジュールの要部平面図、同図(c)は同図(b)のX−X線で切断した要部断面図、同図(d)は集積コンデンサの要部断面図である。図15は、図14のインダクタの詳細な平面図である。
図14(d)において、集積コンデンサ23は、電源IC106が形成された半導体基板40上に層間絶縁膜41を形成し、その上に電極として第1ポリシリコン膜42を形成し、この第1ポリシリコン膜42上に数十nmの厚さの酸化膜43を形成し、この酸化膜43上に電極として第2ポリシリコン膜44を形成し、その上に電極・配線となる金属膜45を形成して製作される平行平板型のコンデンサである。第1ポリシリコン膜42は図示しない金属配線と接続する。
さらに、集積コンデンサ23の高さ(厚さ)はせいぜいμmオーダーなので、マイクロ電源モジュール107の占有高さも増大しない。また、集積コンデンサ23はICプロセスを用いて他の箇所を形成するときに同時に形成できるので製造コストの増大はない。
図16には、インダクタの分割比KをL1:L2=8:2(K=L1/L2=4)、集積コンデンサ23の容量を100pFとした場合の減衰特性を示した。この特性は、0.01μFの大きな容量のセラミックコンデンサをノイズ吸収用コンデンサとして2個インダクタ上に形成した場合について同様にシミュレーションで求めた特性より大きな低ノイズ性能を示している。シミュレーション回路としては図13(b)のインダクタ2の代わりに分割インダクタ22を用いその分割端子qに集積コンデンサ23を接続したT型フィルタを付加したものを用いた。
まず、シミュレーションにより、オン時およびオフ時のそれぞれにおいて入出力信号のピーク値の比較に行うことにより、特定の周波数(ここでは、100MHzと300MHz)の減衰量をT型フィルタがない回路(図8の回路)の場合と、T型フィルタを付加した回路(図14の回路、集積コンデンサ23の容量は上記と同様に100pFとした。)の場合で読み取る。
前記のことから、集積コンデンサ23(Cm=100pF程度)を電源IC106(チップ)上に形成し、その電源IC106を分割インダクタ22上に形成して一体化することで、マイクロ電源モジュール107は、セラミックコンデンサを別個に設ける必要がない。そのため、実装・組立工数を増やすことなく、マイクロ電源モジュール107の本来の特徴である小型化と低ノイズ化を図ることができる。
しかし、前記した分割インダクタ22とICチップ上に形成した集積コンデンサ23(Poly−Polyキャパシタ)のT型フィルタにおいても、キャパシタ容量Cmとして100pF程度が必要で、この時必要なICチップ面積を3つのプロセスA,B,Cについて求めた結果を表1に示す。表1に示すように、キャパシタ容量Cmとして必要なICチップ面積は、0.3mm×0.3mm程度となる。この占有面積は、マイクロ電源ICチップ面積(1mm×1mm〜2mm×2mm)に対して大きく、キャパシタ占有面積(ここでは受動キャパシタである集積コンデンサ23の占有面積のこと)の低減が課題として挙げられる。
また、前記能動キャパシタを構成する前記受動キャパシタのキャパシタ容量が5pF〜50pFの範囲にあるとよい。
また、前記能動キャパシタのキャパシタ容量が100pF〜0.01μFの範囲にあるとよい。
図3に示す本発明の実施例に用いる能動キャパシタ50は、偶数個(ここでは2個の場合を示す)の負性インピーダンス変換器(NIC:NEGATIVE IMPEDANCE CONVERTER)と受動キャパシタ(集積コンデンサ23に当たる)を直列に接続した回路構成であり、能動キャパシタ50のキャパシタ容量Cnを受動キャパシタ53のキャパシタ容量Coの例えば10倍から1000倍にすることができる。
(数3)
Cn=Co×(R1・R3/(R2・R4))・・・・・(2)
4個の抵抗(R1〜R4)を所定の値にすることで受動キャパシタ53のキャパシタ容量Coの10倍から1000倍の能動キャパシタのキャパシタ容量Cnが得られる。ここでは能動部品としてのコンデンサを能動キャパシタ、受動部品としての通常のコンデンサのことを受動キャパシタと称する。
外部の電源12の高電位側と接続するマイクロ電源装置116の高電位側の入力端子15と入力コンデンサ1の一方の端子jが接続し、電源12のグランド14と接続するマイクロ電源装置116のグランド側の入力端子16と入力コンデンサ1の他方の端子gが接続する。入力コンデンサ1の一方の端子jと分割インダクタ22に形成した外部用端子aが接続し、この外部用端子aと電源IC109の高電位側の入力端子dが接続し、電源IC114の高電位側の出力端子eと分割インダクタ22の一方の端子mが接続する。分割インダクタ22の他方の端子bが、出力コンデンサ3の一方の端子kと接続する。分割インダクタ22の分割点rと接続する中間タップqを能動キャパシタ50の一端pに接続し、能動キャパシタ50の他端nをオフ用MOSFET7のソースと接続する。出力コンデンサ3の一方の端子kとマイクロ電源装置116の高電位側の出力端子17が接続し、この出力端子17と負荷13の高電位側が接続する。電源IC114のグランド端子fを
を分割インダクタ22に形成したグランド端子cと接続する。マイクロ電源装置116のグランド側の入力端子16と、負荷13の低電位側と接続するマイクロ電源装置116のグランド側の出力端子18はプリント基板のグランド配線21で接続する。入力コンデンサ1の他方の端子gと入力端子16が接続し、グランド配線21と分割インダクタ22に形成したグランド端子cとが接続点hで接続し、出力コンデンサ3の他方の端子iとマイクロ電源装置116の低電位側の出力端子18が接続する。入力端子16と接続点hの間のグランド配線21が第1グランド配線19であり、接続点hから出力端子18の間のグランド配線21が第2グランド配線20である。
同図(b)および同図(c)において、分割インダクタ22上に電源IC114が固着している。また、図示しないプリント基板上に入力コンデンサ1、分割インダクタ22、出力コンデンサ3が固着する。
図4〜図7は、マイクロ電源モジュールに能動キャパシタを適用したときの減衰特性を示す図である。この図は、能動キャパシタ50のキャパシタ容量Cnとして、100pF(図4)、1000pF(図5)、0.01μF(図6)、0.1μF(図7)とした場合のそれぞれの減衰特性のシミュレーション結果を示す。尚、能動キャパシタ50のキャパシタ容量Cnは、受動キャパシタのキャパシタ容量Coを10pFにして、それに抵抗の比率(10倍から1000倍)で決まる倍率を掛け算して決定した。また、減衰特性はオフ時の場合で示した。
能動キャパシタ50のキャパシタ容量Cnの容量値を100pFから0.1μFに大きくすることで減衰効果が大きくなることがわかる。しかし、0.1μFの場合、スイッチング周波数の周波数領域までも大きく減衰させてしまうため、適用はできない(DC−DCコンバータの動作に影響を与える可能性がある)。
また、10pFの受動キャパシタ53とNICを用いて0.01μFの能動キャパシタ50のキャパシタ容量Cnとした場合の高周波領域の減衰特性は、集積コンデンサ23のキャパシタ容量Cmを100pFで形成した場合の高周波領域の減衰特性(図16)とほぼ同等の減衰特性(200MHz近傍で約−90dBの減衰)が得られる。
本発明により、能動キャパシタ50は受動キャパシタ53のキャパシタ容量Coを10pFと小さくできるため、従来のキャパシタ容量Cmが100pFの集積コンデンサ23を用いるよりもキャパシタ(コンデンサ)の占有面積を小さくすることができる(例えば、従来の半分以下)。また、受動キャパシタ53をICチップ内に形成した場合、低ノイズ性能を図りながら、従来よりICチップの小型化を図ることができる。また、能動キャパシタ50をICチップ内に形成することで、図14(c)に示すように従来の集積コンデンサ23をICチップ上に搭載した場合より薄膜化できる。
前記の図4〜図7から、能動キャパシタ50のキャパシタ容量Cnは100pF〜0.01μFの範囲にするとよい。好ましくは1000pF〜0.01μF程度がよい。さらに好ましくは0.01μF程度がよい。
また、前記の能動キャパシタ50を構成する受動キャパシタ53のキャパシタ容量Coを5pF〜50pFの範囲にするとよい。好ましくは10pF程度が好適である。
5pF未満では、NICでの倍率が大きくなり、NICの動作が不安定になる。また、50pFを超すと受動キャパシタ53の占有面積が大きくなるので好ましくない。
尚、今回の説明では割愛したが、オン時の減衰特性のシミュレーション結果でもオフ時と同様に良好な結果が得られた。
3 出力コンデンサ
6 オン用MOSFET
7 オフ用MOSFET
8 制御回路
12 電源
13 負荷
14 グランド
15 高電位側入力端子
16 グランド側入力端子
17 高電位側出力端子
18 グランド側出力端子
19 第1グランド配線
20 第2グランド配線
21 グランド配線
22 分割インダクタ
24 フェライト基板
30 外部端子
40 半導体基板
50 能動キャパシタ
51、52 NIC(負性インピーダンス変換器)
53 受動キャパシタ
114 電源IC
115 マイクロ電源モジュール
116 マイクロ電源装置
Claims (4)
- インダクタと、該インダクタ上に配置される電源ICと、前記インダクタ上に配置され、ノイズを低減する一つもしくは複数のコンデンサとを有するマイクロ電源モジュールであって、前記インダクタが複数の端子および中間タップを有し、該複数の端子のうちの一つの端子が前記電源ICのグランド端子および前記インダクタの外に配置されるグランド配線と接続するマイクロ電源モジュールにおいて、
前記インダクタが、ソレノイドコイルを分割した分割インダクタであり、少なくとも一つの前記コンデンサが、前記中間タップを介して前記分割インダクタの分割点と接続する、前記電源ICを形成する半導体基板内に半導体プロセスで形成される負性インピーダンス変換器および受動キャパシタを有する能動キャパシタであることを特徴とするマイクロ電源モジュール。 - 前記能動キャパシタが、偶数個の負性インピーダンス変換器と受動キャパシタを直列に接続してなることを特徴とする請求項1に記載のマイクロ電源モジュール。
- 前記能動キャパシタを構成する前記受動キャパシタのキャパシタ容量が5pF〜50pFの範囲にあることを特徴とする請求項2に記載のマイクロ電源モジュール。
- 前記能動キャパシタのキャパシタ容量が100pF〜0.01μFの範囲にあることを特徴とする請求項2に記載のマイクロ電源モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008223302A JP5287048B2 (ja) | 2008-09-01 | 2008-09-01 | マイクロ電源モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008223302A JP5287048B2 (ja) | 2008-09-01 | 2008-09-01 | マイクロ電源モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010063202A true JP2010063202A (ja) | 2010-03-18 |
JP5287048B2 JP5287048B2 (ja) | 2013-09-11 |
Family
ID=42189396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008223302A Expired - Fee Related JP5287048B2 (ja) | 2008-09-01 | 2008-09-01 | マイクロ電源モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5287048B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019181147A1 (ja) * | 2018-03-19 | 2019-09-26 | 株式会社村田製作所 | 制御回路モジュール、電子部品の接続構造および電力変換装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7332556B2 (ja) | 2020-09-11 | 2023-08-23 | 株式会社東芝 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06251996A (ja) * | 1993-02-26 | 1994-09-09 | Mitsubishi Materials Corp | Lcフィルタアレイ |
JPH09163747A (ja) * | 1995-12-01 | 1997-06-20 | Matsushita Electric Ind Co Ltd | アクティブフィルタ |
WO2008087781A1 (ja) * | 2007-01-19 | 2008-07-24 | Murata Manufacturing Co., Ltd. | Dc-dcコンバータモジュール |
-
2008
- 2008-09-01 JP JP2008223302A patent/JP5287048B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06251996A (ja) * | 1993-02-26 | 1994-09-09 | Mitsubishi Materials Corp | Lcフィルタアレイ |
JPH09163747A (ja) * | 1995-12-01 | 1997-06-20 | Matsushita Electric Ind Co Ltd | アクティブフィルタ |
WO2008087781A1 (ja) * | 2007-01-19 | 2008-07-24 | Murata Manufacturing Co., Ltd. | Dc-dcコンバータモジュール |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019181147A1 (ja) * | 2018-03-19 | 2019-09-26 | 株式会社村田製作所 | 制御回路モジュール、電子部品の接続構造および電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5287048B2 (ja) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5194625B2 (ja) | マイクロ電源モジュール | |
JP4609152B2 (ja) | 超小型電力変換装置 | |
US8461463B2 (en) | Composite module | |
JP5138692B2 (ja) | 集積されたインダクタ | |
EP1357597B1 (en) | Voltage converter module | |
US9320134B2 (en) | DC-DC converter module and multi-layer substrate | |
US20120313595A1 (en) | Power Converter Package Structure and Method | |
US20190296645A1 (en) | Symmetrical power stages for high power integrated circuits | |
JP2017027970A (ja) | 電子部品 | |
JP6936022B2 (ja) | プリント配線基板及びこれを用いたスイッチング電源 | |
JP4552524B2 (ja) | 複合型電子部品 | |
JP5287048B2 (ja) | マイクロ電源モジュール | |
JP2010148218A (ja) | 複合半導体装置 | |
JP4908091B2 (ja) | 半導体装置 | |
JP2005167468A (ja) | 電子装置および半導体装置 | |
US7502218B2 (en) | Multi-terminal capacitor | |
JP2011010381A (ja) | マイクロ電源装置 | |
JP5880697B2 (ja) | 多チャンネル型dc−dcコンバータ | |
JP2010135453A (ja) | 半導体装置、半導体装置の製造方法 | |
JP2013183031A (ja) | インダクタ装置 | |
CN109411454B (zh) | 用于多相功率变换器的电路封装 | |
US20230021179A1 (en) | Semiconductor device with a multilayer package substrate | |
US10931192B2 (en) | Discrete capacitor structure | |
JP4974009B2 (ja) | 電子部品 | |
JP2017092292A (ja) | Lc複合デバイスおよびプロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5287048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |