JP5880697B2 - 多チャンネル型ｄｃ−ｄｃコンバータ - Google Patents

多チャンネル型ｄｃ−ｄｃコンバータ Download PDF

Info

Publication number
JP5880697B2
JP5880697B2 JP2014515456A JP2014515456A JP5880697B2 JP 5880697 B2 JP5880697 B2 JP 5880697B2 JP 2014515456 A JP2014515456 A JP 2014515456A JP 2014515456 A JP2014515456 A JP 2014515456A JP 5880697 B2 JP5880697 B2 JP 5880697B2
Authority
JP
Japan
Prior art keywords
control
input terminal
inductor
converter
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014515456A
Other languages
English (en)
Other versions
JPWO2013171924A1 (ja
Inventor
野間　隆嗣
隆嗣 野間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014515456A priority Critical patent/JP5880697B2/ja
Publication of JPWO2013171924A1 publication Critical patent/JPWO2013171924A1/ja
Application granted granted Critical
Publication of JP5880697B2 publication Critical patent/JP5880697B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)

Description

この発明は、スイッチング素子を搭載したＤＣ−ＤＣコンバータに関し、特に多チャンネル型のＤＣ−ＤＣコンバータに関するものである。
従来、磁性体基板内部にコイルパターンを形成し、磁性体基板上部に制御ＩＣを搭載することで、ＤＣ−ＤＣコンバータを実現するものが知られている（例えば特許文献１を参照）。
また、１つの磁性体基板内部に複数のコイルを形成し、多チャンネル型のＤＣ−ＤＣコンバータを構成することも知られている（例えば特許文献２を参照）。
国際公開第２００８／０８７７８１号 特開２００４−３４３９７６号公報
多チャンネル型のＤＣ−ＤＣコンバータにおいて、複数の制御ＩＣを搭載する場合、各制御ＩＣの電源入力端子間が接続されることになるため、各制御ＩＣの周波数が異なると、その差分の周波数が電圧変動として現れるという課題がある。
そこで、この発明は、複数の制御ＩＣを搭載する場合において、上記電圧変動を抑制する多チャンネル型ＤＣ−ＤＣコンバータを提供することを目的とする。
本発明の多チャンネル型ＤＣ−ＤＣコンバータは、磁性体を含む多層基板と、前記多層基板の内部に形成された第１のインダクタおよび第２のインダクタと、前記多層基板の部品搭載面上に設けられ、前記第１のインダクタおよび第２のインダクタとそれぞれ接続される第１の制御ＩＣおよび第２の制御ＩＣと、を備えている。
そして、本発明の多チャンネル型ＤＣ−ＤＣコンバータは、前記多層基板の前記部品搭載面と対向する実装面に設けられた入力端子と、前記第１の制御ＩＣの電源入力端子と、前記第２の制御ＩＣの電源入力端子と、がそれぞれ接続され、前記第１の制御ＩＣの電源入力端子および前記第２の制御ＩＣの電源入力端子は、前記磁性体の内部の配線を介して接続されていることを特徴とする。
複数の制御ＩＣを搭載する場合、各制御ＩＣの電源入力端子間が接続されているため、各制御ＩＣの周波数が異なると、その差分の周波数が電圧変動として現れるが、本発明の多チャンネル型ＤＣ−ＤＣコンバータでは、上記のように、各制御ＩＣの電源入力端子間が磁性体の内部の配線を介して接続されているため、電源入力端子間に寄生インダクタが存在することになる。したがって、当該寄生インダクタによって各制御ＩＣの電源入力端子間が高周波的には高い抵抗で分離されていることになるため、電圧変動が抑制される。
なお、前記実装面に設けられた第１の出力端子および前記第１の制御ＩＣの出力端子は、および前記実装面に設けられた第２の出力端子および前記第２の制御ＩＣの出力端子は、それぞれ前記磁性体の内部の配線を介して接続されている態様とすることも可能である。
また、磁性体の内部の配線とは、多層基板の積層方向に形成されたビアホール導体とする態様も可能であるし、多層基板のうち、ある基板上面に配線を形成し、多層基板の端面を介して接続することでも可能である。
なお、本発明の多チャンネル型ＤＣ−ＤＣコンバータは、前記第１の制御ＩＣの電源出力端子と、前記実装面上に設けられた第１の出力端子と、の間に前記第１のインダクタを接続し、前記第２の制御ＩＣの電源出力端子と、前記実装面上に設けられた第２の出力端子と、の間に前記第２のインダクタを接続して降圧型ＤＣ−ＤＣコンバータを構成することも可能であるし、前記第１の制御ＩＣの電源入力端子と、前記実装面に設けられた入力端子と、の間に前記第１のインダクタを接続し、前記第２の制御ＩＣの電源入力端子と、前記実装面に設けられた入力端子と、の間に前記第２のインダクタを接続して昇圧型ＤＣ−ＤＣコンバータを構成することも可能である。
この発明によれば、複数の制御ＩＣを搭載する場合において、上記電圧変動を抑制することができる。
多チャンネル型ＤＣ−ＤＣコンバータの上面図および横断面図を示す図である。 多チャンネル型ＤＣ−ＤＣコンバータを降圧型ＤＣ−ＤＣコンバータとする場合の回路図である。 多チャンネル型ＤＣ−ＤＣコンバータを昇圧型ＤＣ−ＤＣコンバータとする場合の回路図である。 図４（Ａ）は、変形例１に係る多チャンネル型ＤＣ−ＤＣコンバータの上面図であり、図４（Ｂ）は、回路図である。 図５（Ａ）は、変形例２に係る多チャンネル型ＤＣ−ＤＣコンバータの上面図であり、図５（Ｂ）は、回路図である。 変形例３に係る多チャンネル型ＤＣ−ＤＣコンバータの回路図である。 変形例４に係る多チャンネル型ＤＣ−ＤＣコンバータの回路図である。 図８（Ａ）は、変形例５に係る多チャンネル型ＤＣ−ＤＣコンバータの上面図であり、図８（Ｂ）は、回路図である。 図９（Ａ）は、変形例６に係る多チャンネル型ＤＣ−ＤＣコンバータの上面図であり、図９（Ｂ）は、回路図である。
図１（Ａ）は、本発明の実施形態に係る多チャンネル型ＤＣ−ＤＣコンバータの上面図（多層基板の主面を示す図）であり、図１（Ｂ）は、多層基板のうち、コイル導体が形成されている部分の横断面図（図１（Ａ）におけるＡ−Ａ線の断面図）である。図２は、多チャンネル型ＤＣ−ＤＣコンバータを降圧型ＤＣ−ＤＣコンバータとする場合の回路図である。
図１（Ａ）および図１（Ｂ）に示すように、本実施形態の多チャンネル型ＤＣ−ＤＣコンバータ１は、複数の磁性体セラミックグリーンシートが積層・焼成されてなる多層基板２の部品搭載面上に制御ＩＣ３Ａ、制御ＩＣ３Ｂ、入力側コンデンサ１２Ａ、入力側コンデンサ１２Ｂ、出力側コンデンサ１３Ａ、および出力側コンデンサ１３Ｂからなる電子部品を搭載したものである。
多層基板２は、高透磁率を有する磁性体（フェライト）層にて構成されており、積層されるシート間にコイル導体を設け、積層方向に接続したインダクタ３１Ａおよびインダクタ３１Ｂを構成することで、これらインダクタをチョークコイルとして用いたＤＣ−ＤＣコンバータを実現することができる。なお、多層基板２の表面、裏面、あるいは一部内層に、非磁性体層や前記磁性体層よりも低い透磁率を有する低透磁率層が設けられていてもよい。
また、これら複数のインダクタ３１Ａおよびインダクタ３１Ｂのそれぞれに制御ＩＣ３Ａおよび制御ＩＣ３Ｂを接続することで、それぞれ異なる出力電圧を得ることができ、多チャンネル型ＤＣ−ＤＣコンバータを実現することができる。
このように複数の制御ＩＣを搭載する場合、各制御ＩＣの電源入力端子間が接続されているため、各制御ＩＣの周波数が異なると、その差分の周波数が電圧変動として現れることになる。差分の周波数は、それぞれの制御ＩＣの周波数よりも低いため、出力側の平滑化フィルタでは電圧変動を抑制することができない。また、差分の周波数が制御ＩＣの応答速度よりも高い周波数である場合も、電圧変動を抑制することができない。
そこで、本実施形態の多チャンネル型ＤＣ−ＤＣコンバータ１では、図２の回路図に示すように、制御ＩＣ３Ａの電源入力端子３０Ａおよび制御ＩＣ３Ｂの電源入力端子３０Ｂの間にインダクタを介在させることで、各制御ＩＣの電源入力端子間を高周波的に分離し、電圧変動を抑制する。以下、当該回路構成を実現するための構造的特徴について説明する。
図１（Ａ）に示すように、制御ＩＣ３Ａの電源入力端子３０Ａは、入力用配線５１Ａを介して入力側コンデンサ１２Ａおよびビアホール導体１１Ａに接続されている。また、入力側コンデンサ１２Ａのグランド電極は、グランド用配線７１を介して端面スルーホール導体９１に接続され、接地される。端面スルーホール導体９１は、積層基板内部を積層方向に貫通した電極であるが、一部が外部に露出し、開磁路となっている。したがって、端面スルーホール導体９１の寄生インダクタンスの影響はほぼ無視することができる。
制御ＩＣ３Ａの電源出力端子は、インダクタ３１Ａに接続され、最終的に出力用配線５２Ａを介して出力側コンデンサ１３Ａおよびビアホール導体１４Ａに接続される。また、制御ＩＣ３Ａのグランド端子は、グランド用配線７１を介して出力側コンデンサ１３Ａおよび端面スルーホール導体９１に接続され、接地される。
ビアホール導体１１Ａは、多層基板２の内部を積層方向に貫通し、多層基板２の部品搭載面と対向する実装面上に設けられた入力端子４１に接続されている。入力端子４１は、実装基板側の電源入力用の電極等と接続される。ビアホール導体１４Ａは、多層基板２の内部を積層方向に貫通し、実装面上に設けられた出力端子（Ｖｏｕｔ１）に接続されている。出力端子は、実装基板側の電源出力用の電極等と接続される。
一方、制御ＩＣ３Ｂの電源入力端子３０Ｂは、入力用配線５１Ｂを介して入力側コンデンサ１２Ｂおよびビアホール導体１１Ｂに接続されている。また、入力側コンデンサ１２Ｂのグランド電極は、グランド用配線７１を介して端面スルーホール導体９１に接続され、接地される。
制御ＩＣ３Ｂの電源出力端子は、インダクタ３１Ｂに接続され、最終的に出力用配線５２Ｂを介して出力側コンデンサ１３Ｂおよびビアホール導体１４Ｂに接続される。また、制御ＩＣ３Ｂのグランド端子は、グランド用配線７１を介して出力側コンデンサ１３Ｂおよび端面スルーホール導体９１に接続され、接地される。
ビアホール導体１１Ｂは、多層基板２の内部を積層方向に貫通し、入力端子４１に接続されている。また、ビアホール導体１４Ｂは、多層基板２の内部を積層方向に貫通し、実装面上に設けられた出力端子（Ｖｏｕｔ２）に接続されている。出力端子は、実装基板側の電源出力用の電極等と接続される。
したがって、入力端子４１と、制御ＩＣ３Ａの電源入力端子３０Ａと、制御ＩＣ３Ｂの電源入力端子３０Ｂと、がそれぞれ接続されることになり、かつ電源入力端子３０Ａおよび電源入力端子３０Ｂは、磁性体の内部の配線を介して接続されることになる。
そして、ビアホール導体１１Ａおよびビアホール導体１１Ｂは、磁性体が含まれる多層基板２の内部を積層方向に貫通し、かつその全周が磁性体で囲まれているため、図２に示すようにそれぞれインダクタＬｉｎＡおよびインダクタＬｉｎＢとして機能する。また、ビアホール導体１４Ａおよびビアホール導体１４Ｂも、多層基板２の内部を積層方向に貫通し、かつその全周が磁性体で囲まれているため、図２に示すようにそれぞれインダクタＬｏｕｔＡおよびインダクタＬｏｕｔＢとして機能する。
したがって、電源入力端子３０Ａおよび電源入力端子３０Ｂ間は、これらインダクタによって高周波的には高い抵抗で分離されていることになる。また、機能的には、インダクタＬｉｎＡおよび入力側コンデンサ１２Ａ（インダクタＬｉｎＢおよび入力側コンデンサ１２Ｂ）により平滑化フィルタを構成することになる。したがって、制御ＩＣ３Ａおよび制御ＩＣ３Ｂの周波数が異なる場合であっても、その差分の周波数が電圧変動として現れることはない。
なお、上記の例では、降圧型ＤＣ−ＤＣコンバータの例を示したが、本発明は、図３に示すように昇圧型ＤＣ−ＤＣコンバータの場合にも適用することが可能である。
なお、上記の例では、多層基板２の内部を積層方向に貫通するビアホール導体を用いた例について説明したが、多層基板２を構成する磁性体の層間上に配線を形成することでもインダクタとして機能させることが可能である。
また、ビアホール導体を複数設け、多層基板２の磁性体内部を通る配線の長さを長くし、より高いインダクタンスを実現することも可能である。
次に、図４（Ａ）は、変形例１に係る多チャンネル型ＤＣ−ＤＣコンバータの上面図であり、図４（Ｂ）は、その回路図である。図１（Ａ）および図２と共通する構成については同一の符号を付し、その説明を省略する。
変形例１に係る多チャンネル型ＤＣ−ＤＣコンバータは、ビアホール導体１４Ａおよびビアホール導体１４Ｂに変えて、それぞれ端面スルーホール導体９２Ａおよび端面スルーホール導体９２Ｂを設けたものである。この場合、制御ＩＣ３Ａの電源出力端子は、インダクタ３１Ａに接続され、最終的に出力用配線５２Ａを介して出力側コンデンサ１３Ａおよび端面スルーホール導体９２Ａに接続される。また、制御ＩＣ３Ｂの電源出力端子は、インダクタ３１Ｂに接続され、最終的に出力用配線５２Ｂを介して出力側コンデンサ１３Ａおよび端面スルーホール導体９２Ｂに接続される。
端面スルーホール導体９２Ａおよび端面スルーホール導体９２Ｂは、積層基板内部を積層方向に貫通した電極であるが、側面の少なくとも一部が外部に露出し、開磁路となっている。
よって、図４（Ｂ）に示すように、変形例１に係る多チャンネル型ＤＣ−ＤＣコンバータの場合、出力側のインダクタＬｏｕｔＡおよびインダクタＬｏｕｔＢが存在しない。この場合においても、電源入力端子３０Ａおよび電源入力端子３０Ｂ間は、インダクタＬｉｎＡおよびインダクタＬｉｎＢによって高周波的に高い抵抗で分離されているため、電圧変動が現れることはない。ただし、出力端子Ｖｏｕｔ１および出力端子Ｖｏｕｔ２の後段、つまり実装基板側においてコンデンサを設ける場合、ビアホール導体１４Ａおよびビアホール導体１４ＢによるインダクタＬｏｕｔＡおよびインダクタＬｏｕｔＢが存在すると、これらインダクタおよびコンデンサにより平滑化フィルタを構成することができるため、ノイズ抑制に寄与する。
次に、図５（Ａ）は、変形例２に係る多チャンネル型ＤＣ−ＤＣコンバータの上面図であり、図５（Ｂ）は、その回路図である。図１（Ａ）および図２と共通する構成については同一の符号を付し、その説明を省略する。
変形例２に係る多チャンネル型ＤＣ−ＤＣコンバータは、ビアホール導体１１Ｂに変えて、端面スルーホール導体９３Ｂを設けたものである。この場合、制御ＩＣ３Ｂの電源入力端子３０Ｂは、入力用配線５１Ｂを介して入力側コンデンサ１２Ｂおよび端面スルーホール導体９３Ｂに接続されている。
端面スルーホール導体９３Ｂは、積層基板内部を積層方向に貫通した電極であるが、一部が外部に露出し、開磁路となっている。
よって、図５（Ｂ）に示すように、変形例２に係る多チャンネル型ＤＣ−ＤＣコンバータの場合、入力側のインダクタＬｉｎＢが存在しない。この場合においても、電源入力端子３０Ａおよび電源入力端子３０Ｂ間は、インダクタＬｉｎＡによって高周波的に高い抵抗で分離されているため、電圧変動が現れることはない。ただし、ビアホール導体とした場合、端面スルーホール導体よりも部品搭載面上における配線長さを短くすることができるため、配線パターンが煩雑化することがなく、素子の実装面積の増大を防止しつつ、配線抵抗による損失を低減することもできる。
次に、図６は、変形例３に係る多チャンネル型ＤＣ−ＤＣコンバータの回路図である。図２と共通する構成については同一の符号を付し、その説明を省略する。
変形例３に係る多チャンネル型ＤＣ−ＤＣコンバータは、入力側コンデンサ１２Ｃ、制御ＩＣ３Ｃ、および出力側コンデンサ１３Ｃをさらに搭載し、インダクタ３１Ｃを設けた３チャンネル型のＤＣ−ＤＣコンバータである。
変形例３に係る多チャンネル型ＤＣ−ＤＣコンバータにおいて、制御ＩＣ３Ｃの電源入力端子３０Ｃは、ビアホール導体を介して上記入力端子４１に接続されているため、入力端子４１と電源入力端子３０Ｃとの間には、インダクタＬｉｎＣが介在する。そして、入力端子４１と、制御ＩＣ３Ａの電源入力端子３０Ａと、制御ＩＣ３Ｂの電源入力端子３０Ｂと、制御ＩＣ３Ｃの電源入力端子３０Ｃがそれぞれ接続されることになり、かつ電源入力端子３０Ａ、電源入力端子３０Ｂおよび電源入力端子３０Ｃは、磁性体の内部の配線を介して接続され、電源入力端子３０Ａ、電源入力端子３０Ｂおよび電源入力端子３０Ｃ間は、これらインダクタによって高周波的に高い抵抗で分離されることになる。
したがって、この変形例３に係る多チャンネル型ＤＣ−ＤＣコンバータにおいても、制御ＩＣ３Ａ、制御ＩＣ３Ｂおよび制御ＩＣ３Ｃの周波数が異なる場合であっても、その差分の周波数が電圧変動として現れることはない。
なお、図７の変形例４に係る多チャンネル型ＤＣ−ＤＣコンバータの回路図のように、インダクタＬｉｎＣが存在しない場合であっても、電源入力端子３０Ａおよび電源入力端子３０Ｂ間は、インダクタＬｉｎＡおよびインダクタＬｉｎＢによって高周波的に高い抵抗で分離され、電源入力端子３０Ａおよび電源入力端子３０Ｃ間は、インダクタＬｉｎＡによって高周波的に高い抵抗で分離され、電源入力端子３０Ｂおよび電源入力端子３０Ｃ間は、インダクタＬｉｎＢによって高周波的に高い抵抗で分離される。
つまり、ある制御ＩＣ（第１の制御ＩＣ）の電源入力端子と、他の制御ＩＣ（第２の制御ＩＣ）の電源入力端子とが、磁性体の内部の配線を介して接続されている態様とすれば、さらに多チャンネルのＤＣ−ＤＣコンバータの場合であっても電圧変動を抑えることが可能である。
なお、本実施形態の多チャンネル型ＤＣ−ＤＣコンバータは、端面スルーホール導体９１を介して各電子部品を接地する構成を示したが、図８（Ａ）および図８（Ｂ）に示す変形例５に係る多チャンネル型ＤＣ−ＤＣコンバータのように、端面スルーホール導体９１は必須の構成ではない。
変形例５に係る多チャンネル型ＤＣ−ＤＣコンバータは、端面スルーホール導体９１に変えて、ビアホール導体９０１を設けたものである。この場合、制御ＩＣ３Ａ、制御ＩＣ３Ｂ、入力側コンデンサ１２Ａ、入力側コンデンサ１２Ｂ、出力側コンデンサ１３Ａ、および出力側コンデンサ１３Ｂのグランド端子は、グランド用配線７１を介してビアホール導体９０１に接続され、接地される。
ビアホール導体９０１は、磁性体が含まれる多層基板２の内部を積層方向に貫通し、かつ外部に露出しないため、図８（Ｂ）に示すようにインダクタＬＧＮＤとして機能する。この場合、インダクタＬＧＮＤによってスイッチング信号がグランドに落ちず、ノイズとして現れる可能性があるが、この場合においても、電源入力端子３０Ａおよび電源入力端子３０Ｂ間は、インダクタＬｉｎＡおよびインダクタＬｉｎＢによって高周波的に高い抵抗で分離されているため、電圧変動が現れることはない。
また、図９（Ａ）および図９（Ｂ）に示す変形例６に係る多チャンネル型ＤＣ−ＤＣコンバータのように、さらに多数のビアホール導体（この例ではビアホール導体９０１Ａ、ビアホール導体９０１Ｂ、およびビアホール導体９０１Ｃ）を設ける態様とすることも可能である。
この場合、グランド側には、複数のインダクタが並列接続されることになるため、合成インダクタンスとしてはより低い値となり、図８の例に比べてより安定的な動作が可能になる。
１…ＤＣ−ＤＣコンバータ
２…多層基板
３Ａ，３Ｂ…制御ＩＣ
１１Ａ，１１Ｂ…ビアホール導体
１２Ａ，１２Ｂ…入力側コンデンサ
１３Ａ，１３Ｂ…出力側コンデンサ
１４Ａ，１４Ｂ…ビアホール導体
３０Ａ，３０Ｂ…電源入力端子
３１Ａ，３１Ｂ…インダクタ
４１…入力端子
５１Ａ，５１Ｂ…入力用配線
５２Ａ，５２Ｂ…出力用配線
７１…グランド用配線
９１…端面スルーホール導体

Claims (5)

  1. 磁性体を含む多層基板と、
    前記多層基板の内部に形成された第１のインダクタおよび第２のインダクタと、
    前記多層基板の部品搭載面上に設けられ、前記第１のインダクタおよび第２のインダクタとそれぞれ接続される第１の制御ＩＣおよび該第１の制御ＩＣとは周波数が異なる第２の制御ＩＣと、
    を備えた多チャンネル型ＤＣ−ＤＣコンバータであって、
    前記多層基板の前記部品搭載面と対向する実装面に設けられた入力端子と、前記第１の制御ＩＣの電源入力端子と、前記第２の制御ＩＣの電源入力端子と、がそれぞれ接続され、前記第１の制御ＩＣの電源入力端子および前記第２の制御ＩＣの電源入力端子は、前記磁性体の内部の配線を介して接続されていることを特徴とする多チャンネル型ＤＣ−ＤＣコンバータ。
  2. 前記実装面に設けられた第１の出力端子および前記第１の制御ＩＣの出力端子は、および前記実装面に設けられた第２の出力端子および前記第２の制御ＩＣの出力端子は、それぞれ前記磁性体の内部の配線を介して接続されていることを特徴とする請求項１に記載の多チャンネル型ＤＣ−ＤＣコンバータ。
  3. 前記磁性体の内部の配線は、ビアホール導体を含むことを特徴とする請求項１または請求項２に記載の多チャンネル型ＤＣ−ＤＣコンバータ。
  4. 前記第１の制御ＩＣの電源出力端子と、前記実装面上に設けられた第１の出力端子と、の間に前記第１のインダクタを接続し、前記第２の制御ＩＣの電源出力端子と、前記実装面上に設けられた第２の出力端子と、の間に前記第２のインダクタを接続して降圧型ＤＣ−ＤＣコンバータを構成したことを特徴とする請求項１〜３のいずれかに記載の多チャンネル型ＤＣ−ＤＣコンバータ。
  5. 前記第１の制御ＩＣの電源入力端子と、前記実装面に設けられた入力端子と、の間に前記第１のインダクタを接続し、前記第２の制御ＩＣの電源入力端子と、前記実装面に設けられた入力端子と、の間に前記第２のインダクタを接続して昇圧型ＤＣ−ＤＣコンバータを構成したことを特徴とする請求項１〜３のいずれかに記載の多チャンネル型ＤＣ−ＤＣコンバータ。
JP2014515456A 2012-05-15 2012-11-13 多チャンネル型ｄｃ−ｄｃコンバータ Active JP5880697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014515456A JP5880697B2 (ja) 2012-05-15 2012-11-13 多チャンネル型ｄｃ−ｄｃコンバータ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012111632 2012-05-15
JP2012111632 2012-05-15
PCT/JP2012/079322 WO2013171924A1 (ja) 2012-05-15 2012-11-13 多チャンネル型ｄｃ－ｄｃコンバータ
JP2014515456A JP5880697B2 (ja) 2012-05-15 2012-11-13 多チャンネル型ｄｃ−ｄｃコンバータ

Publications (2)

Publication Number Publication Date
JPWO2013171924A1 JPWO2013171924A1 (ja) 2016-01-07
JP5880697B2 true JP5880697B2 (ja) 2016-03-09

Family

ID=49583360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014515456A Active JP5880697B2 (ja) 2012-05-15 2012-11-13 多チャンネル型ｄｃ−ｄｃコンバータ

Country Status (3)

Country Link
JP (1) JP5880697B2 (ja)
CN (1) CN204244072U (ja)
WO (1) WO2013171924A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015200723A1 (de) * 2015-01-19 2016-07-21 Efficient Energy Gmbh Spulenarray
WO2018147397A1 (ja) * 2017-02-10 2018-08-16 パナソニックＩｐマネジメント株式会社 多層基板のフィルタ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07322616A (ja) * 1994-05-23 1995-12-08 Nec Eng Ltd Ｄｃ−ｄｃスイッチング電源装置
JP2004343976A (ja) * 2003-03-14 2004-12-02 Fuji Electric Holdings Co Ltd 多出力超小型電力変換装置
JP2005287226A (ja) * 2004-03-30 2005-10-13 Tamura Seisakusho Co Ltd スイッチング電源の同期回路およびスイッチング電源
TW200832875A (en) * 2007-01-19 2008-08-01 Murata Manufacturing Co DC-DC converter module
JP5329933B2 (ja) * 2007-12-19 2013-10-30 キヤノン株式会社 高電圧電源装置及び前記電源装置を有する画像形成装置及びその回路基板
JP5353330B2 (ja) * 2009-03-13 2013-11-27 富士電機株式会社 電力変換システム、同システムのフィルタ部品定数演算方法、及びプログラム

Also Published As

Publication number Publication date
JPWO2013171924A1 (ja) 2016-01-07
WO2013171924A1 (ja) 2013-11-21
CN204244072U (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
JP4591559B2 (ja) 平衡不平衡変換器及び増幅回路モジュール
JP3832505B2 (ja) 積層コンデンサおよびその実装構造
JP2007129565A (ja) ローパスフィルタ
JP2006280127A (ja) 超小型電力変換装置
JP5194625B2 (ja) マイクロ電源モジュール
JP2006261584A (ja) 積層コンデンサ
JP2007235170A (ja) 積層コンデンサおよびその実装構造
WO2012140805A1 (ja) 積層型インダクタ素子およびその製造方法
JP2015073052A (ja) インダクタアレイおよび電源装置
JP6432460B2 (ja) Ｄｃ−ｄｃコンバータ
JP5136732B1 (ja) 多チャンネル型ｄｃ−ｄｃコンバータ
JP3832504B2 (ja) 積層コンデンサおよびその実装構造
JP5880697B2 (ja) 多チャンネル型ｄｃ−ｄｃコンバータ
JP4961818B2 (ja) 積層コンデンサ
JP2012094816A (ja) 電圧変換モジュール
KR101565705B1 (ko) 인덕터
JP6658234B2 (ja) 積層型電子部品
WO2018079142A1 (ja) コイル内蔵多層基板、電源モジュール
JP5439797B2 (ja) ノイズフィルタ
JP6531880B2 (ja) ノイズ除去回路およびノイズ除去素子
JPWO2017175513A1 (ja) 電力変換モジュール
JP2011243829A (ja) 積層型電子部品
JP5287048B2 (ja) マイクロ電源モジュール
JP2015111734A (ja) コイル内蔵基板およびそれを備えたｄｃ−ｄｃコンバータモジュール
JP2012099512A (ja) 複合電子部品

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160118

R150 Certificate of patent or registration of utility model

Ref document number: 5880697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150