JP5329933B2

JP5329933B2 - 高電圧電源装置及び前記電源装置を有する画像形成装置及びその回路基板

Info

Publication number: JP5329933B2
Application number: JP2008312494A
Authority: JP
Inventors: 哲也山本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2007-12-19
Filing date: 2008-12-08
Publication date: 2013-10-30
Anticipated expiration: 2028-12-08
Also published as: JP2009171832A

Description

本発明は、圧電トランスを用いた高電圧出力回路とその高電圧出力回路を有する高電圧電源装置、その高電圧電源装置を有する画像形成装置とその回路基板に関するものである。

近年のカラーレーザプリンタなどでは、それぞれが各色に対応して設けられた複数の感光体に対して複数の光学装置より光ビームをそれぞれ独立に走査して各色の画像を形成している。そして、これら各色の画像を中間転写ベルト上に重ね合わせてから記録紙へ転写している。このような方式はタンデム方式と呼ばれ、並行して複数色のトナー画像を形成し、それらを中間転写ベルト上で重ね合わせて記録紙に転写するため、最終的なカラー画像を形成するまでの時間を大幅に短縮することができる。

このようなカラーレーザプリンタで採用されている電子写真プロセスでは、帯電ローラに印加する帯電バイアス、及び現像器に印加する現像バイアス、更には、転写ローラに印加する転写バイアスに、例えば直流電圧を用いている。これら各バイアスには高電圧が必要であり、例えば転写バイアスにおいては良好な転写を行うために、通常３ｋＶ以上の直流電圧が必要となる。

従来は、レーザプリンタで高電圧を生成するために巻線式の電磁トランスが使用されていた。しかしながらこの電磁トランスは、銅線、ボビン、磁芯で構成されており、上記のような３ｋＶ以上の電圧を印加して用いる場合は、出力電流値が数μＡという微小な電流のために漏れ電流を最小限にしなければならなかった。そのため、トランスの巻線を絶縁物によりモールドする必要があり、供給電力と比較して大きなトランスを必要とする。このため、高電圧電源装置の小型化及び軽量化の妨げとなっていた。

そこで、高電圧電源装置の小型化及び軽量化を実現するために、薄型で軽量の高出力の圧電トランス（圧電セラミックトランス）を用いて高電圧を発生させる高電圧発生装置が採用され始めている。このようなセラミックを素材とした圧電素子を圧電トランスとして用いることにより、電磁トランス以上の効率で高電圧を生成することが可能となる。しかも、一次側及び二次側間の結合に関係なく一次側と二次側の電極間の距離を離すことが可能になるため、絶縁のために特別なモールド加工をする必要がない。これにより、高電圧発生装置を小型かつ軽量にできるという利点があり、巻線式の電磁トランスを用いる場合と比べて装置の小型化に寄与できる。このような圧電トランスを用いた高電圧電源装置としては、例えば、特許文献１に記載されたものがある。

図１２は、圧電トランスを用いた従来の高電圧電源装置の一例を示すブロック図である。この図１２は、一例として負バイアス（負の高電圧）を出力する回路例を示している。

図において、１０１は高電圧電源の圧電トランスである。この圧電トランス１０１の出力はダイオード１０２，１０３及び高電圧コンデンサ１０４によって負電圧に整流平滑され、出力端１１６より負荷である帯電ローラ（不図示）に供給される。また、この出力電圧は抵抗１０５，１０６，１０７によって分圧され、保護用抵抗１０８を介してオペアンプ１０９の非反転入力端子（＋端子）に入力される。一方、この高電圧電源装置を収容しているプリンタの制御部（不図示）から接続端子１１８を介して、アナログ信号である高電圧電源の制御信号Ｖcontが入力される。この制御信号は抵抗１１４を介してオペアンプ１０９の反転入力端子（−端子）に入力される。ここでオペアンプ１０９と抵抗１１４とコンデンサ１１３により積分回路が構成されている。

このオペアンプ１０９の出力は電圧制御発振器（ＶＣＯ）１１０に接続され、その電圧制御発振器１１０の出力がインダクタ１１２とコンデンサ１１５によって形成されるＬＣ並列共振回路に接続されたＦＥＴ１１１に接続されている。電圧制御発振器１１０から出力される信号の周波数は、電圧制御発振器１１０の入力電圧が上昇すると上がり、入力電圧が下降すると低下する。従って、電圧制御発振器１１０は、その入力電圧のレベルに応じた周波数の信号を出力する。そして電圧制御発振器１１０の出力信号が上述のＬＣ共振回路を駆動することで、最終的に制御信号（Ｖcont）に応じた電圧が圧電トランス１０１の一次側に供給されることになる。

図１３は、この圧電トランス１０１の駆動周波数に対する出力電圧の特性を表した図である。

同図に示すように、この圧電トランス１０１は、共振周波数ｆ0において出力電圧が最大となる特性を有し、周波数による出力電圧の制御が可能であることが判る。ここで、例えば規定出力電圧Ｅdc出力時の駆動周波数をｆxとする。上述したように電圧制御発振器１１０は、制御信号Ｖcontに応じて出力する周波数が変化する。そこで出力電圧Ｅdcよりも高い出力電圧を得るように圧電トランス１０１を制御する場合には、電圧制御発振器１１０の出力周波数をｆxよりも低い周波数にする。また出力電圧Ｅdcよりも低い電圧を得るように制御する場合には、電圧制御発振器１１０の出力周波数をｆxよりも高い周波数にする。即ち、図１２に示す回路は、オペアンプ１０９の反転入力端子（−端子）に入力される制御信号Ｖcontの電圧で決定される電圧に等しくなるように、出力端１１６の出力電圧が定電圧制御される負帰還制御回路を構成している。
特開平１１−２０６１１３号公報

しかしながら、上記従来の圧電トランス式の高電圧電源装置では、次のような課題がある。

圧電トランス式の高電圧電源装置の回路基板に各種部品を自動実装する際、半田フロー槽（半田槽）の熱による圧電トランスの焦電効果によって端子間に過大な電圧が発生する。この過大な電圧のため、基板上の配線を経由して接続される圧電トランスを駆動するためのＦＥＴ１１１に印加される電圧が、その耐電圧を超えてしまい、ＦＥＴ１１１を破壊してしまうという問題があった。

この問題に対して、従来の圧電トランス式の高電圧電源装置では、基板の実装時に圧電トランス以外の部品を半田フロー槽を使用して自動実装し、その後に人手によって基板に圧電トランスの半田付けを行っていた。しかし、例えばタンデム方式のカラーレーザプリンタに用いられる高電圧電源装置の回路基板に搭載される圧電トランスは個数が多く、人手による半田付け工程に多くの時間を要し、実装コストが上昇する。また、人の手による半田付けの作業であるため実装ミスが発生する可能性があり、歩留まりや生産性の向上の点で限界がある。

本発明は、上述の問題点を解決することを目的としてなされたものである。

本願発明の特徴は、基板への圧電トランスの自動実装を可能にした高電圧出力回路、及びその高電圧出力回路を有するした高電圧電源装置及び、その高電圧電源装置を使用した画像形成装置を提供することを目的とする。

上記目的を達成するために本発明の一態様に係る高電圧電源装置は以下のような構成を備える。即ち、
圧電トランスと、前記圧電トランスを駆動する周波数信号を発生する周波数制御発振器と、前記圧電トランスの一次側に接続され、前記周波数信号に応じてスイッチング動作を行うスイッチング素子と、前記スイッチング素子によるスイッチング動作により共振動作を行う並列共振回路を構成するコンデンサ及びインダクタとを有する回路基板を有する高電圧電源装置であって、
前記回路基板は、前記インダクタの電源側とグランドとの間に接続された容量素子を有し、
前記回路基板を半田フロー方式によって半田付けする際に、前記容量素子及び前記インダクタが実装されてから、前記圧電トランスが実装されるように、前記容量素子と前記インダクタと前記圧電トランスを配置することを特徴とする。

上記目的を達成するために本発明の一態様に係る高電圧電源装置は以下のような構成を備える。即ち、
圧電トランスと、前記圧電トランスを駆動する周波数信号を発生する周波数制御発振器と、前記圧電トランスの一次側に接続され、前記周波数信号に応じてスイッチング動作を行うスイッチング素子と、前記スイッチング素子によるスイッチング動作により共振動作を行うためのインダクタとを有する高電圧電源装置であって、
前記回路基板は、前記インダクタの電源側とグランドとの間に接続された容量素子を有し、
前記回路基板を半田フロー方式によって半田付けする際に、前記容量素子及び前記インダクタが実装されてから、前記圧電トランスが実装されるように、前記容量素子と前記インダクタと前記圧電トランスを配置することを特徴とする。

本発明によれば、圧電トランスの駆動回路を形成している部品の破壊を防止し、圧電トランスの自動実装を可能にできるという効果がある。

以下、添付図面を参照して本発明の好適な実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。

図１は、本実施形態に係る高電圧電源装置を備えたタンデム方式のカラーレーザプリンタの具体的な構成例を示す図である。

帯電ローラ（１５Ｙ，１５Ｍ，１５Ｃ，１５Ｋ）に印加される帯電バイアスによって帯電された感光体（１３Ｙ，１３Ｍ，１３Ｃ，１３Ｋ）の表面にレーザスキャナ（１１Ｙ，１１Ｍ，１１Ｃ，１１Ｋ）からレーザ光を照射する。これにより各感光体には、各色に対応した画像の静電潜像が形成される。この静電潜像は、現像器（１６Ｙ，１６Ｍ，１６Ｃ，１６Ｋ）に印加される現像バイアスにより、各対応する色のトナーが付着されて可視化される。続いて、各感光体に付着したトナーは順次、転写ローラ（１８Ｙ，１８Ｍ，１８Ｃ，１８Ｋ）に印加される転写バイアスにより中間転写ベルト１９上に重ね合わせられて転写され、カラーのトナー画像を形成する。なお、図におけるＹはイエロー、Ｍはマゼンタ、Ｃはシアン、Ｋはブラックを意味する記号であって、帯電ローラ、レーザスキャナ、現像器の夫々は各色（Ｙ，Ｍ，Ｃ，Ｋ）毎に設けられている。

一方、カセット２２に収容された記録紙２１は、二次転写ローラ２９により中間転写ベルト１９上のトナー画像が転写されるように、その搬送タイミングが調整されて給紙ローラ２５により給送される。そして記録紙２１はレジローラ２７により搬送され、二次転写ローラ２９により、中間転写ベルト１９上のカラーのトナー画像が転写される。さらにカラーのトナー画像を載せた記録紙２１は定着器３０により定着され、最終的にカラーの印刷物が得られる。
［第１実施形態］
以下、本発明の第１実施形態を図２〜図８を参照して説明する。但し、後述する各実施形態に示す回路図はあくまでも一例であり、本発明はこれらの構成に限定されるものではない。

この第１実施形態では、圧電トランスの焦電効果による電圧上昇を低減するための容量素子（コンデンサ）を電源電圧Ｖccとグランドとの間に接続する。そして、その容量素子により、圧電トランスが半田フロー槽にて熱せられて発生する過大な電圧が圧電トランスの駆動回路の部品に印加されるのを低減させる。これにより、圧電トランスの駆動回路に使用する部品の破壊を防止できる。また、過大な耐電圧を持つ部品にする必要が無くなる。

図２は、第１実施形態に係る高電圧電源装置における電源回路部としての圧電トランスの駆動回路の構成を示す回路図である。尚、ここでは代表的に負バイアスを出力する高電圧電源装置の例で説明する。尚、以下に説明する各実施形態に係る高電圧電源装置の構成は、正電圧、負電圧のいずれの出力に対しても有効である。また、以下の各実施形態に係る高電圧電源装置を備えた画像形成装置としては図１に示すタンデム方式のカラー画像形成装置が一例として挙げられる。

図２は、イエロー（Ｙ）の画像が形成される感光体を帯電する帯電ローラとマゼンタ（Ｍ）の画像が形成される感光体を帯電するための帯電ローラに電圧を印加するための駆動回路が並列に接続された回路である。図２においてイエロー（Ｙ）用とマゼンタ用（Ｙ）の夫々の駆動回路の各部の符号の末尾にＹ、Ｍをつけている。なお駆動回路の構成は同様である。

図２において、各駆動回路はバイパス用のコンデンサ２００より分岐して配線された構成となっている。電源の分岐点に設けられたバイパス用コンデンサ２００は、各駆動回路が異なる周波数で駆動する時の周波数の干渉を防止するために設けられるものである。従って、バイパス用コンデンサ２００は、各駆動回路に対して電源が分岐される電源供給ラインの間近に配置されることが望ましく、一般的に電源供給コネクタ（不図示）の近傍に配置される。

図２に示す第１実施形態の高電圧電源装置の駆動回路の構成において、図１２の従来例と異なる点は、インダクタ１１２Ｙの電源側Ｖcc端子とグランドとの間にコンデンサ１２０Ｙが接続されている点にある。さらに、このコンデンサ１２０Ｙは前述したバイパス用コンデンサ２００とは異なり、図のように各駆動回路毎に配置される。なお、圧電トランス１０１の制御に関しては、図１２を参照して前述した動作と同様である。よって前述の図１２と共通する部分は同じ記号で示し、それらの説明を省略する。

次に、この第１実施形態に係る圧電トランス駆動回路の動作に関して、図３を参照して説明する。

図３は、第１実施形態に係る圧電トランスを用いた高電圧電源装置の各部の動作波形を示す波形図である。

３００は、ＦＥＴ（スイッチング素子）１１１のゲートに印加される信号１２１（図２）の電圧波形を示している。３０１は、ＦＥＴ１１１のドレインに現れる電圧波形を示している。また３０２は、インダクタ１１２に流れる電流を表している。

３００で示す電圧がＦＥＴ１１１のゲートの閾値電圧以上になってＦＥＴ１１１がオンするとインダクタ１１２に電流が流れて、インダクタ１１２のエネルギが蓄積される。次に３００で示す電圧が低下してＦＥＴ１１１がオフすると、このインダクタ１１２とコンデンサ１１５との間で、３０１で示すように共振が起こる。この共振電圧が０Ｖの時にＦＥＴ１１１のオン期間が始まるようにＦＥＴ１１１を駆動することにより、効率良く共振が連続的に繰り返される。

一方、この共振動作中のインダクタ１１２に流れる電流波形は３０２で示されている。いまＦＥＴ１１１がオンした場合、インダクタ１１２を通過して電流がＦＥＴ１１１に流れる。続いてＦＥＴ１１１をオフすると、その後も、インダクタ１１２の誘導性作用によりコンデンサ１１５を充電するように電流が流れ続ける。更に、インダクタ１１２に流れる電流が０になって、ＦＥＴ１１１のドレインに現れる電圧が最大となった後は、逆に電流の回生動作が開始される。これにより、コンデンサ１１５及びＦＥＴ１１１内の回生ダイオード（不図示）より電流が電源Ｖcc側に流れ込む。こうして圧電トランス１０１は、上記共振動作により十分に昇圧された電圧が印加されて振動を起こして二次側に高電圧を発生させることとなる。

次に、図２に示す高電圧電源装置の電源回路基板の実装時の焦電効果を説明する。なお、図２において点線部分で囲んだ電源回路部を含む基板がフロー実装される際の搬送方向を矢印Ａで示している。図２においては駆動回路を２つ有する電源回路構成を示しているが、駆動回路は２つに限らず、必要な電圧出力数に応じて設けられて、１つの基板に配置することができる。また、駆動回路以外のその他の回路についても駆動回路が実装される基板と同じ基板に配置することができる。

圧電トランス１０１と、その駆動回路とを具備する高電圧電源装置は、回路基板上に各部品を自動実装するのに際して半田フロー槽に入れられる。このときに圧電トランス１０１に熱が加わり圧電トランス表面の分極バランスが崩れる。分極バランスが崩れることにより、圧電トランス１０１の一次側端子間に焦電電荷量Ｑconstが発生する。この焦電電荷量Ｑconstは、この圧電トランス１０１の長さや厚みに依存する電荷量であり、圧電トランス１０１の形状によって異なるものである。この焦電電荷量Ｑconstは、圧電トランス単体に半田フロー槽の温度プロファイルと同等の熱を与えたときの発生電圧Ｖ0と、圧電トランス１０１Ｙの一次側寄生容量Ｃ0とにより、Ｑconst＝Ｃ0×Ｖ0で求めることができる。

図４〜図７を参照して、半田フロー槽を通過していく時の圧電トランス１０１の端子間に発生する電圧上昇を説明する。

図４及び図５では、第１実施形態の構成に基づく効果を説明するための対比的説明として、図２のようなコンデンサ１２０が設けられていない従来の高電圧電源装置（図１２）の場合で説明する。

図４は、基板４００上に圧電トランス１０１、共振用のコンデンサ１１５、共振用のインダクタ１１２、ＦＥＴ１１１が配置されている具体例を示す図である。ここで基板４００は、図中矢印Ａ方向に搬送されて半田フロー槽に進入していき、基板４００は半田フロー槽で下降され、溶融している半田に基板の下方から接触する。

図５は、図４に示す基板４００を半田フロー槽で自動で実装する場合の圧電トランスの温度上昇及び電圧上昇を説明する図である。

図において、５１０は、横軸の時間軸に対する、圧電トランス１０１の一次側端子の電圧上昇を表している。また５１１は、圧電トランス１０１の一次側端子の電圧上昇を示しており、その時間軸は一次側端子の電圧上昇５１０と一致させている。

基板４００は、時間軸に沿って半田フロー槽に向かって搬送される。まずタイミング５２０で、予備加熱工程に進入する。５２１は、半田フロー槽に浸ける前の予備加熱工程を示している。この工程では、基板４００や、実装する部品の急激な温度変化を防止するために徐々に基板４００を高温にする。この予備加熱工程５２１により、５１０で示すように圧電トランス１０１の一次側端子間で電圧が徐々に発生する。続いてタイミング５２２で、予備加熱工程を終了し、半田フロー槽に進入される。更に、タイミング５２３で、圧電トランス１０１が半田フロー槽に浸される。この時、圧電トランス１０１の温度は最も高くなり、圧電トランス１０１の一次側端子の両端には最大電荷Ｑconstが発生する。

この圧電トランス１０１の一次側端子に発生する電圧は、その一次側端子がクリンチ等によりランド或いはスルーホールにて銅はくパターンと接触することにより図４に示す配線１３０に直接印加される。この圧電トランス１０１の一次側端子及び配線１３０に発生する電圧を、図５の５１１で示している。

この配線１３０には、共振駆動用のコンデンサ１１５が接続されている。ここで配線１３０に発生する電圧Ｖ1は、以下の式（１）で表される。尚、ここで圧電トランス１０１の一次側寄生容量Ｃ0、圧電トランス１０１の一次側端子の発生電荷Ｑconst、コンデンサ１１５の容量をＣ1とする。

Ｖ1＝Ｑconst／（Ｃ1＋Ｃ0） ...式（１）
そして次にタイミング５２４で、圧電トランス１０１の一次側端子のもう一方の端子が半田フロー槽に浸されるまで、配線１３０に発生する電圧Ｖ1は維持されたままとなる。そしてタイミング５２４で、圧電トランス１０１の一次側端子のもう一方の端子が半田フロー槽に浸されることにより、圧電トランス１０１の一次側の両端子がショートして、その電位Ｖ1は「０」となる。

更に、半田フロー槽に浸されたまま圧電トランス１０１が通過している期間５２５を経て、タイミング５２６で、基板４００が半田フロー槽から引き上げられると、前述の両端子のショートが解除される。この時、再び、圧電トランス１０１の一次側端子に電圧が発生する。そして、この電圧は、圧電トランス１０１の熱が冷めていくに従って徐々に低下していく。

以上説明した工程において、配線１３０に発生する電圧Ｖ1は、ＦＥＴ１１１のソースとドレイン間に印加される。この電圧Ｖ1は、コンデンサ１１５の容量Ｃ1により圧電トランス１０１単体が発生する焦電電圧Ｖ0より低い電圧となる。しかしながら、このコンデンサ１１５は共振動作のために設けられているもので、その容量Ｃ1は、具体的には数百ｐＦ程度の値であり、十分に電圧を低下させる役割は果たせない。そのため、電圧Ｖ1は高電圧となり、ＦＥＴ１１１のドレイン−ソース間の耐電圧を超えてしまうことにより、ＦＥＴ１１１を破壊するおそれがある。

次に、図６及び図７を参照して、第１実施形態に係る高電圧電源装置の回路構成とその効果を説明する。第１実施形態に係る高電圧電源装置の特徴は、図２で前述しているコンデンサ１２０の存在である。このコンデンサ１２０は、インダクタ１１２の電源供給ラインとグランド間に挿入されている。またコンデンサ１２０の容量Ｃ2は、圧電トランス１０１の一次側寄生容量Ｃ0に対して十分に大きな値であることが特徴である。

図６は、本発明の第１実施形態に係る高電圧電源装置の駆動回路の基板４０１における圧電トランス、共振用コンデンサ、共振用インダクタ、スイッチングＦＥＴの具体的配置の一例を示す図である。

尚、圧電トランス１０１、共振用のコンデンサ１１５、共振用のインダクタ１１２、ＦＥＴ１１１は図２に示す構成と同じである。

図７は、図６の基板４０１が矢印Ａの方向に搬送され、予備加熱から半田フローの実装工程に進入した際の圧電トランスの温度上昇と電圧上昇を説明する図である。尚、図７では前述の図５と同様に、圧電トランス１０１の一次側端子に発生する電圧は、その端子がクリンチ等によりランド或いはスルーホールにて銅はくパターンと接触して配線１３０に印加される。図７において、図５と共通する部分は同じ記号で示している。

７１２は、圧電トランス１０１の一次側端子及び配線１３０に発生する電圧を示している。５２１は予備加熱工程で、この間、圧電トランス１０１には前述の図５と同様の電圧が発生する。続いて基板４０１は、半田フロー槽に搬送され、タイミング５２３で圧電トランス１０１が半田フロー槽の半田と接触する前に、タイミング５２７でコンデンサ１２０及びインダクタ１１２が半田フロー槽に浸されて銅はくパターンに接続される。そのタイミング５２７で、圧電トランス１０１の一次側端子に発生した電荷がインダクタ１１２を経由してコンデンサ１２０に充電される経路が確立される。これにより、配線１３０に発生する電圧が低下する。

従って、タイミング５２３で圧電トランス１０１が半田フロー槽に浸された際に、焦電効果により上昇する電圧Ｖ2は、コンデンサ１２０Ｙの容量をＣ2とすると、以下の式（２）で表される。

Ｖ2＝Ｑconst／（Ｃ2＋Ｃ1＋Ｃ0） ...式（２）
こうして、この電圧Ｖ2がＦＥＴ１１１に印加されることとなる。ここで、電圧Ｖ2はＦＥＴ１１１のドレイン−ソース間の最大定格電圧Ｖdss以下にする必要がある。即ち、必要なコンデンサ１２０の容量Ｃ2は、式（３）の条件を満たす必要がある。

Ｃ2＞（Ｑconst／Ｖdss）−Ｃ1−Ｃ0 ...式（３）
一般的には、Ｃ2＞（Ｑ／Ｖ）−Ｃ1−Ｃ0で表される。

コンデンサ１２０の容量Ｃ2が、この条件を満たすことにより、焦電効果により上昇する電圧Ｖ2は、ＦＥＴ１１１のドレイン−ソース間の最大定格電圧以下となる。

ここで図５と図７とを比較すると明らかなように、第１実施形態に係る高電圧電源装置では、圧電トランス１０１の一次側端子に発生する電圧Ｖ2は、７１２で示すように、前述の電圧Ｖ1に比べて大幅に低下している。これによりＦＥＴ１１１の半田フロー槽による自動実装時における駆動回路の部品の破壊を防止することが可能となる。

尚、ここで図６で説明した配置構成では、ＦＥＴ１１１のソース−ドレイン間の最大定格電圧のみを対象にした。

図８は、第１実施形態の他の例である高電圧電源装置の駆動回路の基板８０１における圧電トランス、共振用コンデンサ、共振用インダクタ、スイッチングＦＥＴの具体的配置例を示す図である。尚、図８において、図６と共通する部分は同じ記号で示している。

この図８に示す配置構成の場合には、半田フロー槽への進入順により、先にＦＥＴ１１１のゲートとドレインがショートする。この場合は、焦電効果により上昇する電圧Ｖ2が、ＦＥＴ１１１のゲート―ソース間に印加されてしまう。よって、このＦＥＴ１１１の破壊を防止するためには、この電圧Ｖ2は、ＦＥＴ１１１のゲート―ソース間の最大定格電圧Ｖgss以下にする必要がある。即ち、必要なコンデンサ１２０の容量Ｃ2は、以下の式（４）の条件を満たす必要がある
Ｃ2＞（Ｑconst／Ｖgss）−Ｃ1−Ｃ0 ...式（４）
こうすることにより、焦電効果により上昇する電圧Ｖ2は、ＦＥＴ１１１のゲート−ソース間の最大定格電圧以下となり、ＦＥＴ１１１の半田フロー槽による自動実装時の破壊を防止することが可能となる。

次に、コンデンサ１２０の容量Ｃ2に関して具体的数値を用いて説明する。

いま半田フロー槽による自動実装時の温度約２６０℃における圧電トランス単体での発生電圧を９００Ｖとする。また、この圧電トランスの一次側寄生容量を５００ｐＦ、共振用コンデンサの容量を４７０ｐＦ、ＦＥＴのゲート−ソース間電圧の最大定格電圧を３０Ｖとする。このときのコンデンサ１２０の容量Ｃ2は、以下の式（５）の条件を満たす必要がある。

Ｃ2＞（Ｑconst／Ｖgss）−Ｃ1−Ｃ0
＞（９００Ｖ×５００ｐＦ／３０）−４７０ｐＦ−５００ｐＦ
＞０．０１４μＦ ...式（５）
これから、ＦＥＴ１１１の破壊を防止するためには、コンデンサ１２０は、０．０１４μＦ以上の容量が必要となることが分かる。

以上説明したように第１実施形態に係る高電圧電源装置の駆動回路は、圧電トランス１０１と、電圧制御発振器１１０と、電圧制御発振器１１０から出力される周波数信号の周波数に応じてスイッチング駆動するＦＥＴ１１１とを有する。更に、そのスイッチング素子のスイッチング動作により共振動作を行うように並列共振回路を形成されたコンデンサ１１５とインダクタ１１２とを備える。そして更に、インダクタ１１２に接続される電源供給側端子とグランド間に接続された焦電電圧低減用のコンデンサ１２０とを有する。そしてコンデンサ１２０とインダクタ１１２が、圧電トランス１０１の半田フロー槽を使用した自動実装時に、圧電トランス１０１よりも先に半田フローに浸されるように基板上に配置されている。これにより、半田フロー槽を使用した自動実装時に発生する圧電トランス１０１の焦電効果による電圧上昇を低減させることができる。

更に第１実施形態では、コンデンサ１２０の容量を、電源装置に最適なコンデンサ及びスイッチング素子を選定可能な値に設定する。これにより、スイッチング素子であるＦＥＴの破壊を確実に防止しつつ、半田フロー槽による自動実装が可能となる。

これにより手作業による圧電トランスの半田付けなどの作業が不要になるので、実装コストを削減でき、かつ半田フローによる自動実装後の部品の信頼性を向上できるという効果がある。

尚、第１実施形態に係る図６及び図８に示す回路素子（部品）の配置はあくまでも一例であり、本発明はこれに限定されるものでない。但し、半田フローによる自動実装を行う基板においては、圧電トランス１０１より先にコンデンサ１２０及びインダクタ１１２が半田フローに浸されるように実装されることが、本実施形態の重要な構成要素である。
［第２実施形態］
以下、本発明の第２実施形態を説明する。

図９は、本発明の第２実施形態に係る高電圧電源装置における圧電トランスの駆動回路の構成を説明する図である。尚、図９では図２と共通する部分は同じ記号で示し、それらの説明を省略する。

前述の第１実施形態に係る高電圧電源装置の駆動回路と比較すると、図２の並列共振用のコンデンサ１１５が存在しない点が異なっている。ここでは、共振回路として、圧電トランス１０１の寄生容量を共振用コンデンサとして代用している。この構成の場合においても第１実施形態と同様に、図１０のように基板１００１上に配置し、下記の式（５）によりコンデンサ１２０の容量Ｃ2を決定する。

Ｃ2＞（Ｑconst／Ｖgss）−Ｃ0 ...式（５）
図１０は、第２実施形態に係る高電圧電源装置の駆動回路の基板に圧電トランス、共振用コンデンサ、共振用インダクタ、スイッチングＦＥＴを配置した具体例を示す図である。図１０では、図６と共通する部分は同じ記号で示している。

上述の式（５）により算出される容量のコンデンサ１２０を、電源Ｖccとグランドとの間に接続する。これにより図１０に示すように、半田フロー槽を使用した自動実装時には圧電トランス１０１よりもコンデンサ１２０とインダクタ１１２が先に半田フローに浸される。

即ち、前述の図６の場合と同様に、コンデンサ１２０及びインダクタ１１２が半田フロー槽に浸されて銅はくパターンに接続される。これにより、圧電トランス１０１の一次側端子に発生した電荷がインダクタ１１２を経由してコンデンサ１２０に充電される経路が確立される。こうして配線１３０に発生する電圧が低下する。

以上説明したように第２実施形態によれば、ＦＥＴのような半導体素子であるスイッチング素子が使用される圧電トランスの駆動回路部品の耐電圧を考慮した容量素子を選定できる。これにより、使用部品の破壊を確実に防止しつつ半田フローによる自動実装が可能となる。これにより、ＦＥＴの半田フロー槽を使用した自動実装時の部品の破壊を防止することが可能となる。
［第３実施形態］
以下、本発明の第３実施形態を説明する。ここでは第１実施形態と異なり、基板１１０１がリフロー実装であった場合を説明する。

図１１は、第３実施形態の一例として、全てが面実装タイプの素子で構成された、圧電トランスの駆動回路の部品が配置された基板を説明する図である。図中の番号は、前述の第１実施形態で説明した図２で表記されている同じ番号に対応する。

リフロー実装の場合は、先にクリーム半田にて基板１１０１上に実装される部品の端子がそれぞれプリントパターンを介して接続されている状態となる。そのため、第３実施形態の図１１に示す配置は、本発明の重要な構成要素ではなく、説明のための一例として記載しているに過ぎない。

また、前述の第１実施形態と異なり、ＦＥＴ１１１のドレインとゲートが半田によりショート状態になることがない。このため、コンデンサ１２０の容量決定に際して、ＦＥＴ１１１のドレイン−ソース間の最大定格電圧Ｖdssのみを考慮すれば良いことになる。即ち、コンデンサ１２０の容量値Ｃ2は、圧電トランス１０１の一次側端子間に発生する電荷量Ｑconst、圧電トランス１０１の一次側寄生容量をＣ0、共振駆動用のコンデンサ１１５の容量をＣ１とすると、以下の式（６）を満足する値にする。

Ｃ2＞（Ｑconst／Ｖdss）−Ｃ1−Ｃ0 ...式（６）
これにより、リフロー実装時に圧電トランス１０１の焦電効果により発生する電圧がＦＥＴ１１１の最大定格電圧以下となる。こうしてＦＥＴにダメージを与えることなく、リフロー実装を行うことが可能となる。

以上説明したように第３実施形態に係る高電圧電源装置の駆動回路は以下のような構成を備える。即ち、圧電トランスと、周波数制御発振器と、周波数制御発振器からの出力信号でスイッチング駆動するスイッチング素子と、そのスイッチング動作により共振動作を行うように並列共振回路を形成するコンデンサとインダクタとを備える。更に、インダクタに接続される電源供給側端子とグランドとの間に接続されたコンデンサを有する。そして、インダクタに接続される電源供給側端子とグランドとの間に接続されるコンデンサの容量を、上述の式（６）により決定する。

これにより本実施形態に係る高電圧電源装置に最適な容量素子（コンデンサ）及びスイッチング素子を選定することが可能となる。またスイッチング素子の破壊を確実に防止しつつ、リフロー実装が可能となる。

第３実施形態によれば、圧電トランスの焦電効果による電圧上昇を低減するための容量素子を設けることにより、基板がリフロー実装される際にも、圧電トランスの駆動回路部品に印加される電圧を低減させることが可能となる。これにより、使用部品の破壊を確実に防止することが可能となり、装置の信頼性に繋がる。また人手による実装を行わないことによるコストの削減や、リフロー実装後の部品信頼性が向上できる効果がある。

本実施形態に係る高電圧電源装置を備えたタンデム方式のカラーレーザプリンタの具体的な構成例を示す図である。第１実施形態に係る圧電トランスを有する高電圧電源装置の構成を示す回路図である。第１実施形態に係る圧電トランスを用いた高電圧電源装置の各部の動作波形を示す波形図である。従来の高電圧電源装置の基板上の圧電トランス、共振用コンデンサ、共振用インダクタ、スイッチングＦＥＴの具体的な配置例を示す図である。図４に示す基板を半田フロー槽により自動実装する場合の圧電トランスの温度上昇及び電圧上昇を説明する図である。第１実施形態に係る高電圧電源装置の基板における、圧電トランス、共振用コンデンサ、共振用インダクタ、スイッチングＦＥＴの具体的な配置例を示す図である。図６の基板が矢印の方向に搬送され、予備加熱から半田フロー槽を使用した自動実装工程を実施する際の圧電トランスの温度上昇と電圧上昇を説明する図である。第１実施形態に係る高電圧電源装置の基板における、圧電トランス、共振用コンデンサ、共振用インダクタ、スイッチングＦＥＴの具体的な他の配置例を示す図である。本発明の第２実施形態に係る高電圧電源装置の構成を説明するブロック図である。第２実施形態に係る高電圧電源装置の基板における、圧電トランス、共振用コンデンサ、共振用インダクタ、スイッチングＦＥＴの具体的な配置例を示す図である。第３実施形態に係る高電圧電源装置の基板において、全てが面実装タイプの素子で構成された基板を説明する図である。圧電トランスを用いた従来の高電圧電源回路の一例を示す図である。図１２の圧電トランスの駆動周波数に対する出力電圧の特性を表した図である。

Claims

圧電トランスと、前記圧電トランスを駆動する周波数信号を発生する周波数制御発振器と、前記圧電トランスの一次側に接続され、前記周波数信号に応じてスイッチング動作を行うスイッチング素子と、前記スイッチング素子によるスイッチング動作により共振動作を行う並列共振回路を構成するコンデンサ及びインダクタとを有する回路基板を有する高電圧電源装置であって、
前記回路基板は、前記インダクタの電源側とグランドとの間に接続された容量素子を有し、
前記回路基板を半田フロー方式によって半田付けする際に、前記容量素子及び前記インダクタが実装されてから、前記圧電トランスが実装されるように、前記容量素子と前記インダクタと前記圧電トランスを配置することを特徴とする高電圧電源装置。
前記容量素子の容量Ｃ2は、前記半田フロー方式で半田付けされる際に前記圧電トランスに生じる焦電電荷量をＱ、前記圧電トランスの一次側の寄生容量をＣ0、前記コンデンサの容量をＣ1、前記圧電トランスの一次側に接続される前記スイッチング素子の耐電圧をＶとすると、Ｃ2＞Ｑ／Ｖ−Ｃ0−Ｃ1の条件を満足することを特徴とする請求項１に記載の高電圧電源装置。
圧電トランスと、前記圧電トランスを駆動する周波数信号を発生する周波数制御発振器と、前記圧電トランスの一次側に接続され、前記周波数信号に応じてスイッチング動作を行うスイッチング素子と、前記スイッチング素子によるスイッチング動作により共振動作を行うためのインダクタとを有する高電圧電源装置であって、
前記回路基板は、前記インダクタの電源側とグランドとの間に接続された容量素子を有し、
前記回路基板を半田フロー方式によって半田付けする際に、前記容量素子及び前記インダクタが実装されてから、前記圧電トランスが実装されるように、前記容量素子と前記インダクタと前記圧電トランスを配置することを特徴とする高電圧電源装置。
前記容量素子の容量Ｃ2は、前記半田フロー方式で半田付けされる際に前記圧電トランスに生じる焦電電荷量をＱ、前記圧電トランスの一次側の寄生容量をＣ0、前記圧電トランスの一次側に接続されるスイッチング素子の耐電圧をＶとすると、Ｃ2＞Ｑ／Ｖ−Ｃ0の条件を満足することを特徴とする請求項３に記載の高電圧電源装置。
請求項１乃至４のいずれか１項に記載の高電圧電源装置を備えた画像形成装置。
高電圧を出力する素子を実装する回路基板であって、
圧電トランスと、
前記圧電トランスを駆動する周波数信号を発生する周波数制御発振器と、
前記圧電トランスの一次側に接続され、前記周波数信号に応じてスイッチング動作を行うスイッチング素子と、
前記スイッチング素子によるスイッチング動作により共振動作を行う共振回路であって、前記共振回路はコンデンサ及びインダクタとを有し、
前記インダクタの電源側とグランドとの間に接続された容量素子を有し、
前記回路基板を半田フロー方式によって半田付けする際に、前記容量素子及び前記インダクタが実装されてから、前記圧電トランスが実装されるように、前記容量素子と前記インダクタと前記圧電トランスを配置することを特徴とする回路基板。
前記容量素子の容量Ｃ2は、前記半田フロー方式で半田付けされる際に前記圧電トランスに生じる焦電電荷量をＱ、前記圧電トランスの一次側の寄生容量をＣ0、前記コンデンサの容量をＣ1、前記圧電トランスの一次側に接続される前記スイッチング素子の耐電圧をＶとすると、Ｃ2＞Ｑ／Ｖ−Ｃ0−Ｃ1の条件を満足することを特徴とする請求項６に記載の回路基板。
高電圧を出力する素子を実装する回路基板であって、
圧電トランスと、
前記圧電トランスを駆動する周波数信号を発生する周波数制御発振器と、
前記圧電トランスの一次側に接続され、前記周波数信号に応じてスイッチング動作を行うスイッチング素子と、
前記スイッチング素子によるスイッチング動作により共振動作を行うためのインダクタと、
前記インダクタの電源側とグランドとの間に接続された容量素子とを有し、
前記回路基板を半田フロー方式によって半田付けする際に、前記容量素子及び前記インダクタが実装されてから、前記圧電トランスが実装されるように、前記容量素子と前記インダクタと前記圧電トランスを配置することを特徴とする回路基板。
前記容量素子の容量Ｃ2は、前記半田フロー方式で半田付けされる際に前記圧電トランスに生じる焦電電荷量をＱ、前記圧電トランスの一次側の寄生容量をＣ0、前記圧電トランスの一次側に接続されるスイッチング素子の耐電圧をＶとすると、Ｃ2＞Ｑ／Ｖ−Ｃ0の条件を満足することを特徴とする請求項８に記載の回路基板。