JP5396746B2 - 半導体装置及び半導体集積回路装置 - Google Patents
半導体装置及び半導体集積回路装置 Download PDFInfo
- Publication number
- JP5396746B2 JP5396746B2 JP2008136059A JP2008136059A JP5396746B2 JP 5396746 B2 JP5396746 B2 JP 5396746B2 JP 2008136059 A JP2008136059 A JP 2008136059A JP 2008136059 A JP2008136059 A JP 2008136059A JP 5396746 B2 JP5396746 B2 JP 5396746B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- internal circuit
- supply wiring
- wiring
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
該内部回路(10、10c、15〜18)よりも外側に配置され、外部接続用の電源端子パッド(Pdv、Pdv1、Pdv2)及び接地端子パッド(Pdg、Pdg1、Pdg2)と接続されて電源電位及び接地電位が供給される外周電源配線(20、20d、20e)と、
前記内部回路(10、10c、15〜18)と前記外周電源配線(20、20d、20e)との間に設けられ、前記外周電源配線(20、20d、20e)から前記内部回路(10、10c、15〜18)に前記電源電位を供給する内部回路電源電位供給用配線(31、31a〜31e)及び前記接地電位を供給する内部回路接地電位供給用配線(32、32a〜32e)を有する半導体装置(100、100a〜100d)であって、
前記内部回路電源電位供給用配線(31、31a〜31e)と前記内部回路接地電位供給用配線(32、32a〜32e)は、配線間容量(C、Ca〜Ce)が発生するように近接して配置され、
前記内部回路電源電位供給用配線(31、31a〜31e)及び前記内部回路接地電位供給用配線(32、32a〜32e)は、前記外周電源配線(20、20d、20e)よりも線幅が細く、長さが長い配線であり、
前記内部回路電源電位供給用配線(31、31a〜31e)及び前記内部回路接地電位供給用配線(32、32a〜32e)の配線抵抗(Rv、Rva〜Rve、Rg、Rga〜Rge)と、前記内部回路電源電位供給用配線(31、31a〜31e)及び前記内部回路接地電位供給用配線(32、32a〜32eの前記線間容量(C、Ca〜Ce)とでRCフィルタを構成し、
前記内部回路電源電位供給用配線(31、31a〜31e)及び前記内部回路接地電位供給用配線(32、32a〜32e)は、前記内部回路(10、10c、15〜18)との接続点(Yv、Yv1、Yv2、Yg、Yg1、Yg2)及び前記外周電源配線(20、20d、20e)との接続点(Xv、Xv1、Xv2、Xg、Xg1、Xg2)が各々1箇所のみであることを特徴とする。
前記内部回路電源電位供給用配線(31)及び前記内部回路接地電位供給用配線(32)は、前記内部回路(10)との接続点(Yv、Yg)及び前記外周電源配線(20)との接続点(Xv、Xg)との間で、各々が並列回路を構成していることを特徴とする。
該内部回路(10、10c、15〜18)よりも外側に配置され、外部接続用の電源端子パッド(Pdv、Pdv1、Pdv2)及び接地端子パッド(Pdg、Pdg1、Pdg2)と接続されて電源電位及び接地電位が供給される外周電源配線(20、20d、20e)と、
前記内部回路(10、10c、15〜18)と前記外周電源配線(20、20d、20e)との間に設けられ、前記外周電源配線(20、20d、20e)から前記内部回路(10、10c、15〜18)に前記電源電位を供給する内部回路電源電位供給用配線(31、31a〜31e)及び前記接地電位を供給する内部回路接地電位供給用配線(32、32a〜32e)を有する半導体装置(100、100a〜100d)であって、
前記内部回路電源電位供給用配線(31、31a〜31e)と前記内部回路接地電位供給用配線(32、32a〜32e)は、配線間容量(C、Ca〜Ce)が発生するように近接して配置され、前記内部回路(10、10c、15〜18)との接続点(Yv、Yv1、Yv2、Yg、Yg1、Yg2)及び前記外周電源配線(20、20d、20e)との接続点(Xv、Xv1、Xv2、Xg、Xg1、Xg2)が各々1箇所のみであり、
前記内部回路電源電位供給用配線(31a〜31e)及び前記内部回路接地電位供給用配線(32a〜32e)は、前記内部回路(10、15〜18)との接続点(Yv、Yg)と前記外周電源配線(20、20d、20e)との接続点(Xv、Xv1、Xv2、Xg、Xg1、Xg2)との間で、各々がRC分布定数回路を構成し、
前記RC分布定数回路は、前記内部回路(10)の周囲を螺旋状に周回するように配置されて構成されていることを特徴とする。
該内部回路(10、10c、15〜18)よりも外側に配置され、外部接続用の電源端子パッド(Pdv、Pdv1、Pdv2)及び接地端子パッド(Pdg、Pdg1、Pdg2)と接続されて電源電位及び接地電位が供給される外周電源配線(20、20d、20e)と、
前記内部回路(10、10c、15〜18)と前記外周電源配線(20、20d、20e)との間に設けられ、前記外周電源配線(20、20d、20e)から前記内部回路(10、10c、15〜18)に前記電源電位を供給する内部回路電源電位供給用配線(31、31a〜31e)及び前記接地電位を供給する内部回路接地電位供給用配線(32、32a〜32e)を有する半導体装置(100、100a〜100d)であって、
前記内部回路電源電位供給用配線(31、31a〜31e)と前記内部回路接地電位供給用配線(32、32a〜32e)は、配線間容量(C、Ca〜Ce)が発生するように近接して配置され、前記内部回路(10、10c、15〜18)との接続点(Yv、Yv1、Yv2、Yg、Yg1、Yg2)及び前記外周電源配線(20、20d、20e)との接続点(Xv、Xv1、Xv2、Xg、Xg1、Xg2)が各々1箇所のみであり、
前記内部回路電源電位供給用配線(31a〜31e)及び前記内部回路接地電位供給用配線(32a〜32e)は、前記内部回路(10、15〜18)との接続点(Yv、Yg)と前記外周電源配線(20、20d、20e)との接続点(Xv、Xv1、Xv2、Xg、Xg1、Xg2)との間で、各々がRC分布定数回路を構成し、
前記内部回路(10b、10c、15、16)が前記外周電源配線(20)に隣接して配置され、前記RC分布定数回路は、前記内部回路(10b、10c、15、16)との接続点(Yv、Yg)と前記外周電源配線(20)との接続点(Xv、Xg)との間で、ジグザグに配置されて構成されていることを特徴とする。
前記内部回路(15、16)を複数有し、
前記内部回路(15、16)同士で前記電源電位及び前記接地電位を供給するための接続がなされていることを特徴とする。
供給する前記電源電位が異なる前記内部回路(17、18)を複数有し、
前記電源端子パッド(Pdv1、Pdv2)及び前記接地端子パッド(Pdg1、Pdg2)、前記外周電源配線(20d、20e)、前記内部回路電源電位供給用配線(31d、31e)及び前記内部回路接地電位供給用配線(32d、32e)は、複数の前記内部回路(17、18)に対応して各々独立して設けられていることを特徴とする。
互いに最も近接して配置されている前記電源端子パッド(Pdv、Pdv1、Pdv2)及び前記接地端子パッド(Pdg、Pdg1、Pdg2)の付近に、前記内部回路電源電位供給用配線(31、31a〜31e)及び前記内部回路接地電位供給用配線(32、32a〜32e)と前記外周電源配線(20、20d、20e)との接続点(Xv、Xv1、Xv2、Xg、Xg1、Xg2)が設けられることを特徴とする。
該半導体装置がパッケージングされたことを特徴とする。
11 内部回路電源配線
12 内部回路接地配線
20、20d、20e 外周電源配線
21、21d、22e 電源電位用外周電源配線
22、22d、22e 接地電位用外周電源配線
30、30a、30b、30c、30d、30e 内部回路供給用電源配線
31、31a、31b、31c、31d、31e 内部回路電源電位供給用配線
32、32a、32b、32c、32d、32e 内部回路接地電位供給用配線
40、40a、40b、40c、40d 半導体ウエハ
50 LOCOS
61、62 ポリシリコン
70 層間膜
71 絶縁膜
80 コンタクトホール
100、100a、100b、100b、100c、100d 半導体装置
Pdv、Pdvf、Pdv1、Pdv2 電源端子パッド
Pdg、Pdgf、Pdg1、Pdg2 接地端子パッド
Rv、Rva、Rvb、Rvc、Rvd、Rve、Rg、Rga、Rgb、Rgc、Rgd、Rge 配線抵抗
C、Ca、Cb、Cc、Cd、Ce 配線間容量
Xv、Xg、Yv、Yg、Uv、Ug、Wv、Wg、Zv、Zg 接続点
Claims (8)
- 内部回路と、
該内部回路よりも外側に配置され、外部接続用の電源端子パッド及び接地端子パッドと接続されて電源電位及び接地電位が供給される外周電源配線と、
前記内部回路と前記外周電源配線との間に設けられ、前記外周電源配線から前記内部回路に前記電源電位を供給する内部回路電源電位供給用配線及び前記接地電位を供給する内部回路接地電位供給用配線を有する半導体装置であって、
前記内部回路電源電位供給用配線と前記内部回路接地電位供給用配線は、配線間容量が発生するように近接して配置され、
前記内部回路電源電位供給用配線及び前記内部回路接地電位供給用配線は、前記外周電源配線よりも線幅が細く、長さが長い配線であり、
前記内部回路電源電位供給用配線及び前記内部回路接地電位供給用配線の配線抵抗と、前記内部回路電源電位供給用配線及び前記内部回路接地電位供給用配線の前記配線間容量とでRCフィルタを構成し、
前記内部回路電源電位供給用配線及び前記内部回路接地電位供給用配線は、前記内部回路との接続点及び前記外周電源配線との接続点が各々1箇所のみであることを特徴とする半導体装置。 - 前記内部回路電源電位供給用配線及び前記内部回路接地電位供給用配線は、前記内部回路との接続点及び前記外周電源配線との接続点との間で、各々が並列回路を構成していることを特徴とする請求項1に記載の半導体装置。
- 内部回路と、
該内部回路よりも外側に配置され、外部接続用の電源端子パッド及び接地端子パッドと接続されて電源電位及び接地電位が供給される外周電源配線と、
前記内部回路と前記外周電源配線との間に設けられ、前記外周電源配線から前記内部回路に前記電源電位を供給する内部回路電源電位供給用配線及び前記接地電位を供給する内部回路接地電位供給用配線を有する半導体装置であって、
前記内部回路電源電位供給用配線と前記内部回路接地電位供給用配線は、配線間容量が発生するように近接して配置され、前記内部回路との接続点及び前記外周電源配線との接続点が各々1箇所のみであり、
前記内部回路電源電位供給用配線及び前記内部回路接地電位供給用配線は、前記内部回路との接続点と前記外周電源配線との接続点との間で、各々がRC分布定数回路を構成し、
前記RC分布定数回路は、前記内部回路の周囲を螺旋状に周回するように配置されて構成されていることを特徴とする半導体装置。 - 内部回路と、
該内部回路よりも外側に配置され、外部接続用の電源端子パッド及び接地端子パッドと接続されて電源電位及び接地電位が供給される外周電源配線と、
前記内部回路と前記外周電源配線との間に設けられ、前記外周電源配線から前記内部回路に前記電源電位を供給する内部回路電源電位供給用配線及び前記接地電位を供給する内部回路接地電位供給用配線を有する半導体装置であって、
前記内部回路電源電位供給用配線と前記内部回路接地電位供給用配線は、配線間容量が発生するように近接して配置され、前記内部回路との接続点及び前記外周電源配線との接続点が各々1箇所のみであり、
前記内部回路電源電位供給用配線及び前記内部回路接地電位供給用配線は、前記内部回路との接続点と前記外周電源配線との接続点との間で、各々がRC分布定数回路を構成し、
前記内部回路が前記外周電源配線に隣接して配置され、前記RC分布定数回路は、前記内部回路との接続点と前記外周電源配線との接続点との間で、ジグザグに配置されて構成されていることを特徴とする半導体装置。 - 前記内部回路を複数有し、
前記内部回路同士で前記電源電位及び前記接地電位を供給するための接続がなされていることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。 - 供給する前記電源電位が異なる前記内部回路を複数有し、
前記電源端子パッド及び前記接地端子パッド、前記外周電源配線、前記内部回路電源電位供給用配線及び前記内部回路接地電位供給用配線は、複数の前記内部回路に対応して各々独立して設けられていることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。 - 互いに最も近接して配置されている前記電源端子パッド及び前記接地端子パッドの付近に、前記内部回路電源電位供給用配線及び前記内部回路接地電位供給用配線と前記外周電源配線との接続点が設けられることを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置。
- 請求項1乃至7のいずれか一項に記載の半導体装置を有し、
該半導体装置がパッケージングされたことを特徴とする半導体集積回路装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008136059A JP5396746B2 (ja) | 2008-05-23 | 2008-05-23 | 半導体装置及び半導体集積回路装置 |
KR1020090021571A KR101330683B1 (ko) | 2008-05-23 | 2009-03-13 | 반도체 장치 및 반도체 집적회로 장치 |
TW098109600A TWI455284B (zh) | 2008-05-23 | 2009-03-24 | Semiconductor device and semiconductor integrated circuit device |
CN200910130699.2A CN101587876B (zh) | 2008-05-23 | 2009-03-31 | 半导体装置以及半导体集成电路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008136059A JP5396746B2 (ja) | 2008-05-23 | 2008-05-23 | 半導体装置及び半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009283792A JP2009283792A (ja) | 2009-12-03 |
JP5396746B2 true JP5396746B2 (ja) | 2014-01-22 |
Family
ID=41372031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008136059A Active JP5396746B2 (ja) | 2008-05-23 | 2008-05-23 | 半導体装置及び半導体集積回路装置 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5396746B2 (ja) |
KR (1) | KR101330683B1 (ja) |
CN (1) | CN101587876B (ja) |
TW (1) | TWI455284B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160276265A1 (en) * | 2013-12-06 | 2016-09-22 | Renesas Electronics Corporation | Semiconductor device |
US20160276287A1 (en) * | 2013-12-06 | 2016-09-22 | Renesas Electronics Corporation | Semiconductor device |
CN107508455A (zh) | 2017-08-25 | 2017-12-22 | 惠科股份有限公司 | 缓冲电路及其显示装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01251639A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 半導体集積回路装置 |
JPH0629395A (ja) * | 1992-03-18 | 1994-02-04 | Nec Corp | 半導体集積回路装置 |
JPH0774322A (ja) * | 1993-08-31 | 1995-03-17 | Toppan Printing Co Ltd | Cmosインバータを備えた集積回路 |
JP3432963B2 (ja) * | 1995-06-15 | 2003-08-04 | 沖電気工業株式会社 | 半導体集積回路 |
JP2834034B2 (ja) * | 1995-06-22 | 1998-12-09 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
JP4390304B2 (ja) * | 1998-05-26 | 2009-12-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP3236583B2 (ja) * | 1999-06-24 | 2001-12-10 | ローム株式会社 | 半導体集積回路装置 |
US6489850B2 (en) * | 2001-03-16 | 2002-12-03 | International Business Machines Corporation | Crosstalk suppression in differential AC coupled multichannel IC amplifiers |
JP3934507B2 (ja) * | 2002-08-08 | 2007-06-20 | 株式会社東芝 | 半導体記憶装置および半導体記憶装置の製造方法 |
JP2004241696A (ja) * | 2003-02-07 | 2004-08-26 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
KR100583458B1 (ko) * | 2004-01-28 | 2006-05-26 | 삼성전자주식회사 | Emi를 고려한 인쇄회로기판 |
JP4367700B2 (ja) * | 2004-03-30 | 2009-11-18 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP2006196803A (ja) * | 2005-01-17 | 2006-07-27 | Toshiba Lsi System Support Kk | 半導体装置 |
JP5196868B2 (ja) * | 2006-06-16 | 2013-05-15 | キヤノン株式会社 | プリント回路板 |
-
2008
- 2008-05-23 JP JP2008136059A patent/JP5396746B2/ja active Active
-
2009
- 2009-03-13 KR KR1020090021571A patent/KR101330683B1/ko active IP Right Grant
- 2009-03-24 TW TW098109600A patent/TWI455284B/zh active
- 2009-03-31 CN CN200910130699.2A patent/CN101587876B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
KR20090122112A (ko) | 2009-11-26 |
TW201001671A (en) | 2010-01-01 |
CN101587876B (zh) | 2013-07-31 |
JP2009283792A (ja) | 2009-12-03 |
TWI455284B (zh) | 2014-10-01 |
CN101587876A (zh) | 2009-11-25 |
KR101330683B1 (ko) | 2013-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102494655B1 (ko) | 반도체 패키지 | |
US9401602B2 (en) | Semiconductor integrated circuit device | |
JP4588765B2 (ja) | 複数電圧用の分割型薄膜キャパシタ | |
JP2010147282A (ja) | 半導体集積回路装置 | |
JP2010129958A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4707095B2 (ja) | 半導体回路 | |
JP5396746B2 (ja) | 半導体装置及び半導体集積回路装置 | |
JP2007081044A (ja) | 半導体装置 | |
JP6102770B2 (ja) | 高周波モジュール | |
JP2006073625A (ja) | 電子部品 | |
JP2006196803A (ja) | 半導体装置 | |
JP6203103B2 (ja) | 高周波半導体装置 | |
JP4908091B2 (ja) | 半導体装置 | |
TW201310587A (zh) | 半導體模組 | |
JP2002057418A (ja) | プリント配線基板 | |
KR20150112937A (ko) | 반도체 집적 회로 | |
JP5604602B2 (ja) | 半導体集積回路装置 | |
JP5657264B2 (ja) | 半導体集積回路装置 | |
JP6426498B2 (ja) | 高周波半導体装置 | |
JP2003124331A (ja) | 半導体集積回路装置 | |
JP7010428B2 (ja) | 半導体装置 | |
JP2020009936A (ja) | 半導体装置 | |
JP2003152091A (ja) | 半導体集積回路 | |
JP2005012209A (ja) | 半導体装置の信号バスラインレイアウト構造及びその方法 | |
JPH08316330A (ja) | 半導体集積回路のレイアウト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5396746 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |