CN101587876B - 半导体装置以及半导体集成电路装置 - Google Patents
半导体装置以及半导体集成电路装置 Download PDFInfo
- Publication number
- CN101587876B CN101587876B CN200910130699.2A CN200910130699A CN101587876B CN 101587876 B CN101587876 B CN 101587876B CN 200910130699 A CN200910130699 A CN 200910130699A CN 101587876 B CN101587876 B CN 101587876B
- Authority
- CN
- China
- Prior art keywords
- internal circuit
- distribution
- power supply
- potential
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 121
- 230000002093 peripheral effect Effects 0.000 claims abstract description 110
- 238000009826 distribution Methods 0.000 claims description 309
- 239000004020 conductor Substances 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 20
- 239000010410 layer Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 230000024241 parasitism Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- BGOFCVIGEYGEOF-UJPOAAIJSA-N helicin Chemical compound O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CO)O[C@H]1OC1=CC=CC=C1C=O BGOFCVIGEYGEOF-UJPOAAIJSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供具有最大限度发挥减小EMI噪声的效果的配线图形的半导体装置以及半导体集成电路装置。一种半导体装置，具有：内部电路；配置在比该内部电路靠外侧的，与外部连接用的电源端子垫以及接地端子垫连接的，被供给电源电位以及接地电位的外围电源配线；设置在所述内部电路和所述外围电源配线之间的，从所述外围电源配线向所述内部电路供给所述电源电位的内部电路电源电位供给用配线以及供给所述接地电位的内部电路接地电位供给用配线，其特征在于，所述内部电路电源电位供给用配线和所述内部电路接地电位供给用配线接近地配置以产生配线间电容，与所述内部电路的连接点以及与所述外围电源配线的连接点分别仅为一个部位。
Description
技术领域
本发明涉及半导体装置以及半导体集成电路装置，尤其涉及具有内部电路和外围电源配线的半导体装置以及半导体集成电路装置。
背景技术
目前，已知一种具备RC滤波器和电路部的半导体装置，其中，所述RC滤波器由配线间电容和配线电阻形成，该配线间电容被设置在形成于电介质层上作为最上位配线的电源配线、和作为与电源配线分离形成的最上位配线层的接地配线之间，该配线电阻由电源配线以及接地配线构成；所述电路部，使用在最上位配线下层的配线连接电路以及元件，经由导通孔(via)将电源配线与高电位电源电气连接，经由导通孔将接地配线与低电位侧电源电气连接，在该半导体装置中，通过由寄生的电阻以及电容构成的RC滤波器，降低EMI(Electro Magnetic Interface)噪声，同时抑制芯片面积的增大(例如参照专利文献1)。
【专利文献1】特开2006-196803号公报
但是，在上述专利文献1记载的结构中存在以下问题：在平面上，在RC滤波器的中途连接了电路部，因此存在无法使RC滤波器发挥作用的部分，存在无法得到足够的EMI噪声的降低的电路部。
另外，在专利文献1记载的结构中，在同一RC滤波器上连接了多个电路部，因此，无法针对各个电路部独立地形成发挥最大效果的RC滤波器。因此，在最上位配线上铺设电源配线以及接地配线来构成RC滤波器，经由电路部上的导通孔仅与RC滤波器的可连接的位置连接，难以对于各个电路部实现足够的EMI噪声降低。
发明内容
因此，本发明的目的在于，提供具有最大限度地发挥EMI噪声降低效果的配线图形的半导体装置以及半导体集成电路装置，
为了达成上述目的，本发明第1方式的半导体装置(100、100a～100d)具有：内部电路(10、10c、15～18)；配置在比该内部电路(10、10c、15～18)靠外侧的，与外部连接用的电源端子垫(Pdv、Pdv1、Pdv2)以及接地端子垫(Pdg、Pdg1、Pdg2)连接的，被供给电源电位以及接地电位的外围电源配线(20、20d、20e)；设置在所述内部电路(10、10c、15～18)和所述外围电源配线(20、20d、20e)之间的，从所述外围电源配线(20、20d、20e)向所述内部电路(10、10c、15～18)供给所述电源电位的内部电路电源电位供给用配线(31、31a、31e)以及供给所述接地电位的内部电路接地电位供给用配线(32、32a～32e)，该半导体装置(100、100a～100d)的特征在于，所述内部电路电源电位供给用配线(31、31a～31e)和所述内部电路接地电位供给用配线(32、32a～32e)接近地配置以产生配线间电容(C、Ca～Ce)，与所述内部电路(10、10c、15～18)的连接点(Yv、Yv1、Yv2、Yg、Yg1、Yg2)以及与所述外围电源配线(20、20d、20e)的连接点(Xv、Xv1、Xv2、Xg、Xg1、Xg2)分别仅为一个部位。
由此，可以使与内部电路连接的电源配线发挥降低EMI噪声的作用，并且可以固定向内部电路供给的电流的路径，并可靠地降低EMI噪声。
第2方式的特征在于，在第1方式的半导体装置(100、100a～100d)中，所述内部电路电源电位供给用配线(31、31a～31e)以及所述内部电路接地电位供给用配线(32、32a～32e)是比所述外围电源配线线宽度细、长度长的配线，通过配线电阻(Rv、Rva～Rve、Rg、Rga～Rge)和所述配线间电容(C、Ca～Ce)构成RC滤波器。
由此，可以在内部电路和外围电源配线之间设置RC滤波器，并且使流过内部电路的电流可靠地通过该RC滤波器，可以最大限度地发挥RC滤波器的效果。
第3方式的特征在于，在第1或第2方式的半导体装置(100、100a～100d)中，所述内部电路电源电位供给用配线(31)以及所述内部电路接地电位供给用配线(32)，在与所述内部电路(10)的连接点(Yv、Yg)以及与所述外围电源配线(20)的连接点(Xv、Xg)间，各自构成了并联电路。
由此，可以几乎不使供给的电源电压降低地实现EMI噪声的降低。
第4方式的特征在于，在第1或第2方式的半导体装置(100、100a～100d)中，所述内部电路电源电位供给用配线(31a～31e)以及所述内部电路接地电位供给用配线(32a～32e)，在与所述内部电路(10、15～18)的连接点(Yv、Yg)和与所述外围电源配线(20、20d、20e)的连接点(Xv、Xv1、Xv2、Xg、Xg1、Xg2)之间，各自构成了RC分布常数电路。
由此，向内部电路供给的电力全部在经过EMI噪声应对用的电路的基础上被提供给内部电路，可以使EMI噪声应对电路充分发挥作用。
第5方式的特征在于，在第4方式的半导体装置(100a～100d)中，以螺旋状地围绕所述内部电路(10)的周围的方式来配置所述RC分布常数电路。
由此，可以将RC分布常数电路的路径设置得较长，在节省空间的同时，可以使EMI噪声降低应对充分地发挥作用。
第6方式的特征在于，在第4方式的半导体装置(100、100a～100d)中，与所述外围电源配线(20)相邻地配置所述内部电路(10b、10c、15、16)，所述RC分布常数电路蛇形地配置在与所述内部电路(10b、10c、15、16)的连接点(Yv、Yg)和与所述外围电源配线(20)的连接点(Xv、Xg)之间。
由此，即使在靠近半导体装置的一侧来配置内部电路时，也可以将电源配置的路径设置得较长，可以充分地进行EMI噪声的降低。
第7方式的特征在于，在第1至第6的任意一种方式的半导体装置(100、100a～100d)中，具有多个所述内部电路(15、16)，所述内部电路(15、16)间彼此进行了用于供给所述电源电位以及所述接地电位的连接。
由此，即使存在多个内部电路时，也可以固定电源配线的路径，并且充分地进行EMI噪声应对。
第8方式的特征在于，在第1至第6中的任意方式的半导体装置(100、100a～100d)中，具有被供给的所述电源电位不同的多个所述内部电路(17、18)，对应于多个所述内部电路(17、18)，分别独立地设置所述电源端子垫(Pdv1、Pdv2)以及所述接地端子垫(Pdg1、Pdg2)、所述外围电源配线(20d、20e)、所述内部电路电源电位供给用配线(31d、31e)以及所述内部电路接地电位供给用配线(32d、32e)。
由此，在设置了多个内部电路、需要独立的电源供给时，通过对各个内部电路进行EMI噪声应对，可以使设置的EMI噪声应对用的电路分别充分发挥作用，可以有效地抑制EMI噪声。
第9方式的特征在于，在第1至第7的任意一种方式的半导体装置(100、100a、100d)中，在相互最接近地配置的所述电源端子垫(Pdv、Pdv1、Pdv2)以及所述接地端子垫(Pdg、Pdg1、Pdg2)的附近，设置所述内部电路电源电位供给用配线(31、31a～31e)以及所述内部电路接地电位供给用配线(32、32a～32e)与所述外围电源配线(20、20d、20e)的连接点(Xv、Xv1、Xv2、Xg、Xg1、Xg2)。
由此，可以简单地构成输入输出电路，EMI噪声应对用的电源配线的配置也变得容易。
第10方式的半导体集成电路装置(100、100a～100d)的特征在于，具有第1至第9的任意一种方式的半导体装置(100、100a～100d)，该半导体装置被封装。
由此，可以向用户提供降低EMI噪声的半导体集成电路装置，不需要在用户侧进行EMI噪声的降低应对，可以削减部件数量以及缩短将半导体集成电路装置用作部件的其它产品的开发时间。
此外，上述括号内的参照符号是为了易于理解而附加的，仅是一例，并不限定于图示的形态。
根据本发明，可以充分地发挥电源配线的EMI噪声的降低效果，可以抑制EMI噪声。
附图说明
图1是实施例1的半导体装置100的整体结构图的一例。
图2是表示实施例1的半导体装置100的平面结构以及截面结构的一例的图。
图2(a)是表示实施例1的半导体装置100的平面结构的一例的图。
图2(b)是表示实施例1的半导体装置100的截面结构的一例的图。
图3是实施例2的半导体装置100a的整体结构图的一例。
图4是实施例3的半导体装置100b的整体结构图的一例。
图5是实施例4的半导体装置100c的整体结构图的一例。
图6是实施例5的半导体装置100d的整体结构图的一例。
符号说明
10、10c、15、16、17、18：内部电路；
11：内部电路电源配线；
12：内部电路接地配线；
20、20d、20e：外围电源配线；
21、21d、21e：电源电位用外围电源配线；
22、22d、22e：接地电位用外围电源配线；
30、30a、30b、30c、30d、30e：内部电路供给用电源配线；
31、31a、31b、31c、31d、31e：内部电路电源电位供给用配线；
32、32a、32b、32c、32d、32e：内部电路接地电位供给用配线；
40、40a、40b、40c、40d：半导体晶片；
50：LOCOS；
61、62：多晶硅；
70：层间膜；
71：绝缘膜；
80：接触孔；
100、100a、100b、100c、100d：半导体装置；
Pdv、Pdvf、Pdv1、Pdv2：电源端子垫；
Pdg、Pdgf、Pdg1、Pdg2：接地端子垫；
Rv、Rva、Rvb、Rvc、Rvd、Rve、Rg、Rga、Rgb、Rgc、Rgd、Rge：配线电阻；
C、Ca、Cb、Cc、Cd、Ce：配线间电容；
Xv、Xg、Yv、Yg、Uv、Ug、Wv、Wg、Zv、Zg：连接点。
具体实施方式
以下，参照附图，说明用于实施本发明的最佳方式。
【实施例1】
图1是应用了本发明的实施例1的半导体装置100的整体结构图的一例。实施例1的半导体装置100，在半导体晶片(wafer)40上具有内部电路10、电源端子垫(pad)Pdv、接地端子垫Pdg、外围电源配线20和内部电路供给用电源配线30。外围电源配线20具有电源电位用外围电源配线21和接地电位用外围电源配线22。另外，内部电路供给用电源配线30具有内部电路电源电位供给用配线31和内部电路接地电位供给用配线32。
内部电路10是具有半导体装置100的预定的处理功能的电路。内部电路10被配备在半导体晶片40上，执行预定的功能。内部电路10具有应该供给电源电位的内部电路电源配线11、和应该供给接地电位的内部电路接地配线12。内部电路10通过向内部电路电源配线11以及内部电路接地配线12供给电力而进行动作，执行预定的功能。
电源端子垫Pdv以及接地端子垫Pdg是用于进行与半导体装置100的外部电源的电气连接的外部连接用端子。半导体装置100通过从外部电源向电源端子垫Pdv以及接地端子垫Pdg供给电力，来进行半导体装置100内的电力供给。对电源端子垫Pdv供给电源电位、即高电位侧的电位。另一方面，对接地端子垫Pdg供给接地电位的0[V]、即低电位侧的电位。
在半导体装置100内可以配备多个电源端子垫Pdv以及接地端子垫Pdg。为了不产生由于半导体装置100内的位置而导致的不均衡地、向半导体装置100均匀地供给电力，最好尽量沿着半导体装置100的外围等间隔地对称地配置电源端子垫Pdv以及接地端子垫Pdg。因此，为了进行均匀的电力供给，可以配备多个电源端子垫Pvd以及接地端子垫Pdg。
电源端子垫Pdv以及接地端子垫Pdg，只要比内部电路10靠外侧，则可以配置在任何位置，但为了容易与外部电源连接，最好设置在半导体装置100的外围边缘附近。由此，可以缩短外部电源与半导体装置100的连接配线，另外还可以广泛地使用半导体装置100。
外围电源配线20是用于使得可以将提供给分散设置的电源端子垫Pdv以及接地端子垫Pdg的电力，提供给半导体装置100的内部全体的电源供给用配线。因此，外围电源配线20与电源端子垫Pdv以及接地端子垫Pdg连接。外围电源配线20具备：供给电源电位的电源电位用外围电源配线21、和供给接地电位的接地电位用外围电源配线22。电源电位用外围电源配线21与电源端子垫Pdv连接，接地电位用外围配线22与接地端子垫Pdg连接。
外围电源配线20是用于向内部电路10供给电力的配线，因此被配置在比内部电路10靠外侧，理想的是如图1所示，沿着半导体装置100的外围来配置。外围电源配线20起到以下效果：作为半导体装置100内的电源供给配线，成为容易利用从在半导体装置100的表面分散配置地设置的电源端子垫Pdv以及接地端子垫Pdg供给的电源的配置。因此，理想的是将外围电源配线20配置在电源端子垫Pdv以及接地端子垫Pdg的附近、并且易于进行向内部电路10的电源供给的位置。考虑这样的问题，外围电源配线20例如可以如图1所示，在电源端子垫Pdv以及接地端子垫Pdg与内部电路10之间，配置在接近电源端子垫Pdv以及接地端子垫Pdg的尽量外侧的外围位置。
外围电源配线20，为了作为半导体装置100内的电源供给线而起作用，最好电阻尽可能低。因此，在外围电源配线20中可以应用线宽度大到某种程度的配线图形(pattern)。具体的线宽度，可以根据半导体装置100的用途等个别具体地被设定，但最好应用电力供给的损耗小的配线。
另外，外围电源配线20也被用作向输出缓冲器电路(未图示)供给电源的配线，该输出缓冲器电路与在半导体装置100的表面上分散配置地设置的输出端子垫(未图示)连接。
内部电路供给用电源配线30是用于从外围电源配线20向外部电路10供给电力的电源配线。因此，内部电路供给用电源配线30将外围电源配线20和内部电路10电气连接。内部电路供给用电源配线30具有：向内部电路10供给电源电位的内部电路电源电位供给用配线31、和向内部电路10供给接地电位的内部电路接地电位供给用配线32。内部电路电源电位供给用配线31与外围电源配线20的电源电位用外围电源配线21相连。另一方面，内部电路接地电位供给用配线32与外围电源配线20的接地电位用外围电源配线22相连。
同样地，内部电路电源电位供给用配线31与内部电路10的内部电路电源配线11相连，内部电路接地电位供给用配线32与内部电路10的内部电路接地配线12相连。于是，内部电路供给用电源配线30进行用于实现内部电路10和外围电源配线20间的电力供给的电气连接。
内部电路电源电位供给用配线31以及内部电路接地电位供给用配线32，为了作为降低半导体装置100内的EMI噪声(Electronic Magnetic Interface、电磁辐射噪声)的RC滤波器来起作用，而具有以下结构。
内部电路电源电位供给用配线31以及内部电路接地电位供给用配线32具有构成RC滤波器所需要的电阻成分。如图1所示，内部电路电源电位供给用配线31具有电阻Rv的寄生电阻。另外，内部电路接地电位供给用配线32具有电阻Rg的寄生电阻。电阻Rv以及电阻Rg，不特别设置个别的电阻体，而是内部电路电源电位供给用配线31以及内部电路接地电位供给用配线32分别自身具有的配线电阻。因此，内部电路供给用配线30可以不设置个别的电阻体地具备RC滤波器的R成分。
当使用通常的配线图形来形成内部电路电源电位供给用配线31以及内部电路接地电位供给用配线32，并得到了适当的电阻Rv、Rg时，可以直接对其进行应用，但当电阻Rv、Rg的值较小、不足以构成适当的RC滤波器时，可以如下这样构成。
为使电阻Rv、Rg成为适当的电阻值，能够以比外围电源配线20小的线宽的配线来构成内部电路电源电位供给用配线31以及内部电路接地电位供给用配线32。由此，可以使内部电路电源电位供给用配线31以及内部电路接地电位供给用配线32的电阻值增加，可以得到构成RC滤波器所需要的电阻成分。另外，内部电路电源电位供给用配线31以及内部电路接地电位供给配线32，为使电阻Rv、Rg的电阻值增加，以及为了以足够长度来设置RC滤波器，可以在外围电源配线20和内部电路10之间形成往复的配线结构。在这种情况下，内部电路供给用电源配线30至少构成得比外围电源配线20长，理想的是构成为外围电源配线20的1.5倍以上，更理想的是构成为2倍以上。根据半导体装置100的内部电路10和外围电源配线20间的空间的大小等决定内部电路供给用电源配线30的长度的上限，但例如构成为外围电源配线20的长度的10倍以下。
这样，通过将内部电路电源电位供给用配线31以及内部电路接地电位供给用配线32构成得比电源电位用外围电源配线21以及接地电位用外围电源配线22长且细，可以使配线自身具有的寄生的配线电阻Rv、Rg增加，可以设置良好的寄生的RC滤波器。
此外，内部电路电源电位供给用配线31具有的电阻Rv、和内部电路接地电位供给用配线32具有的电阻Rg成为大体相同的值。内部电路电源电位供给用配线31以及内部电路接地电位供给用配线32，形成为相同的配线图形，因此其配线电阻Rv、Rg也大体相同。
将内部电路电源电位供给用配线31和内部电路接地电位供给用配线32接近地配置，以便在两配线间产生配线间电容C。由此，通过内部电路电源电位供给用配线31和内部电路接地电位供给用配线32可以产生寄生的RC滤波器，可以实现EMI噪声的降低。配线间电容C，通过调整内部电路电源电位供给用配线31和内部电路接地电位供给用配线32的距离，可以调整其电容值。例如，若减小内部电路电源电位供给用配线31和内部电路接地电位供给用配线32的间隔距离，则可以增大配线间电容C的电容值，反之，若增大间隔距离，则配线间电容C的电容值减小。
此外，产生配线间电容C的内部电路电源电位供给用配线31和内部电路接地电位供给用配线32彼此相邻地配置，但例如也可以在整体上构成为在半导体晶片40上交替地配置内部电路电源电位供给用配线31和内部电路接地电位供给用配线32的配线图形。在图1中，以交替地配置内部电路电源电位供给用配线31和内部电路接地电位供给用配线32的平面形状来构成。
如此形成的寄生的RC滤波器作为使低频成分通过、使高频成分衰减的低通滤波器来工作，可以降低在半导体装置100中产生的高频成分的EMI噪声。在图1中，内部电路10是EMI噪声的产生源，因此，在从内部电路10产生的EMI噪声通过内部电路供给用电源配线30的期间，得到充分的衰减。
接着，说明用于使所述RC滤波器充分发挥功能的内部电路电源电位供给用配线31以及内部电路接地电位供给用配线32的结构。
如上所述，内部电路电源电位供给用配线31以及内部电路接地电位供给用配线32，将内部电路10的内部电路电源配线11以及内部电路接地配线12、和外围电源配线20的电源电位用外围配线21以及接地电位用外围配线22之间连接，但与内部电路10的连接点以及与外围电源配线20的连接点都仅是1个部位。具体来说，内部电路电源电位供给用配线31与内部电路10仅通过内部电路电源配线11和连接点Yv来进行连接，与外围电源配线20仅通过电源电位用外围电源配线21和连接点Xv来进行连接。同样地，内部电路接地电位供给用配线32与内部电路10仅通过内部电路接地配线12和连接点Yg来进行连接，与外围电源配线20仅通过接地电位供给用外围电源配线22和连接点Xg来进行连接。
这样，通过使外围电源配线20和内部电路供给用电源配线30间的连接点Xv、Xg在电源线和接地线上各仅为一个部位，并使内部电路供给用电源配线30和内部电路10的连接点Yv、Yg也在电源线和接地线上各仅为一个部位，可以使得在外部电源配线20和内部电路10之间流过的电流流过内部电路供给用电源配线30的全部导线。
例如在图1中，被供给电源端子垫Pdv的电源电位VCC导致的电流，从电源电位用外围电源配线21的连接点Xv被供给，流入内部电路电源电位供给用配线31。内部电路电源电位供给用配线31具有从连接点Uv起左右分支的配线路径，流过这些配线的电流从对角线相对侧的连接点Wv流入内侧的连接点Zv。内部电路电源电位供给用配线31也具有从连接点Zv左右分支的配线路径，流过这些配线路径的电流也流入对角线相对侧的连接点Yv。并且，电流从连接点Yv经由内部电路电源配线11流过内部电路10内的处理电路，实现预定的电路功能。同样地，在接地线中，从内部电路10的内部电路接地配线12流出的电流，也从内部电路接地电位供给用配线32的连接点Yg通过左右的内侧的配线路径，流入对角线相对侧的Zg。并且，电流从连接点Zg向连接点Wg流动，经由左右的外侧的配线路径，电流流向对角线相对侧的连接点Ug，通过连接点Xg，电流从接地端子垫Pdg流出。
这样，通过使内部电路电源电位供给用配线31以及内部电路接地电位供给用配线32与外围电源配线20的连接点Xv、Xg、和与内部电路10的连接点Yv、Yg分别仅为一个部位，可以将由内部电路电源电位供给用配线31以及内部电路接地电位供给用配线32构成的RC滤波器设置成，向内部电路10供给的电流必定通过全部配线路径。由此，可以最大限度地发挥由内部电路电源电位供给用配线31以及内部电路接地电位供给用配线32构成的RC滤波器的功能，能够可靠地期待EMI噪声的降低。
此外，在图1的实施例1的半导体装置100中，以并联连接的RC电路为2段的形态，在外围电源配线20和内部电路10之间设置了内部电路电源电位供给用配线31以及内部电路接地电位供给用配线32。通过设置并联电路的部分，可以减小电阻Rv、Rg的值，减小电力供给的损耗。
另外，在实施例1的半导体装置100中，内部电路电源电位供给用配线31以及内部电路接地电位供给用电位32与外围电源配线20的连接点Xv、Xg，选择了相互接近地配置了电源端子垫Pdv和接地端子垫Pdg的左下角的位置。内部电路电源电位供给用配线31以及内部电路接地电位供给用配线32与外围电源配线20的连接点Xv、Xg可以选择任意位置，但从减小电力损耗的观点出发，最好是与电源端子垫Pdv以及接地端子垫Pdg接近的位置。在此，电源端子垫Pdv以及接地端子垫Pdg在图1中表示了4个部位，但最好选择与电源端子垫Pdv和接地端子垫Pdg最接近的组合的端子垫接近的位置。例如，在图1中，最好不在右下角的电源端子垫Pdvf以及接地端子垫Pdgf的附近配置连接点Xv、Xg，而选择除此以外的电源端子Pdv以及接地端子Pdg的组。电源端子垫Pdv和接地端子垫Pdg接近则电力供给稳定，因此，当在半导体装置100中电源端子垫Pdv以及接地端子垫Pdg的组合有多个时，可以选择相互最接近的组合的电源端子垫Pdv以及接地端子垫Pdg的附近。
接着，使用图2说明用于实现实施例1的半导体装置100的电路结构的半导体装置100的平面结构以及截面结构的一例。图2是表示实施例1的半导体装置100的平面结构以及截面结构的一例的图。图2(a)是表示实施例1的半导体装置100的平面结构的一例的图。图2(b)是表示实施例1的半导体装置100的截面结构的一例的图，表示图2(a)中的A-A’截面。
在图2(b)中，在最下层配置LOCOS50，与其下面的层进行元件分离。LOCOS50例如可以应用在硅基板上形成氮化膜等掩膜(mask)，热氧化来作为元件分离用的氧化膜而形成的LOCOS。在LOCOS50的上层形成了第1多晶硅(polysilicon)61。第1多晶硅61是导电性膜，被供给电源电位VCC。经由绝缘膜71在比第1多晶硅61更上的层形成的第2多晶硅62也由与第1多晶硅61相同的材料形成，是导电性膜。向第2多晶硅62供给接地电位GND。介于被供给电源电位VCC的第1多晶硅61和被供给接地电位的第2多晶硅62之间来配置绝缘膜71，第1多晶硅61和第2多晶硅62具有作为用于形成配线间电容C的电介质的功能。于是，可以在半导体装置100的立体结构中形成配线间电容C。在这种情况下，在第1多晶硅61和第2多晶硅61之间，绝缘膜71形成为薄膜以产生配线间电容C。此外，绝缘膜71例如可以应用由二氧化硅(SiO2)和氮化硅(SiN)形成的绝缘膜71等在通常的半导体装置100中使用的材料。
层间膜70是用于填充配线层的间隙来绝缘的绝缘膜。层间膜70例如可以使用二氧化硅(SiO2)等绝缘膜。
配线层30是用于在半导体晶片40上平面地形成电路配线的导电层。配线层30应用铝或铜等配线用金属。在本实施例的半导体装置100中，供给电源电位的内部电路电源电位供给用配线31、供给接地电位的内部电路接地电位供给用配线32作为不同的配线而成组地形成，因此，在图2中，内部电路电源电位供给用配线31和内部电路接地电位供给用配线32也各自并且每两条交替地形成。
接触孔(contact hole)80是用于实现上下层的导电层间的电气导通的电气连接手段。在本实施例的半导体装置100中，需要向内部电路电源电位供给用配线31供给电源电位VCC，向内部电路接地电位供给用配线32供给接地电位GND，因此，为了可以进行各个电位供给而形成了接触孔80。具体来说，内部电路电源电位供给用配线31与供给了电源电位VCC的第1多晶硅61实现了导通，内部电路接地电位供给用配线32与供给了接地电位GND的第2多晶硅62实现了导通。
配线层30，在配线层30彼此间也平面地产生配线间电容C。即，在内部电路电源电位供给用配线31和内部电路接地电位供给用配线32之间也产生配线间电容C。因此，内部电路电源电位供给用配线31和内部电路接地电位供给用配线32的间隔，最好在水平方向也狭窄地配置，以产生配线间电容C。
图2(a)是与图2(b)对应的平面图，通过平面图可知，在层间膜70上平行地、每两条交替地配置向同一方向延伸的内部电路电源电位供给用配线31以及内部电路接地电位供给用配线32。当着眼于与图2(b)对应的断开线A-A’的部位时，在中央部分和两端部进行了供给电源电位VCC的第1多晶硅61和内部电路电源电位供给用配线31的导通。并且，在中央部和端部夹着的部分进行了供给接地电位GND的第2多晶硅62和内部电路接地电位供给用配线32的导通。在图2(a)中，为了易于理解，以除去在中央部和两端部的接触孔80存在的区域的层间膜70、露出第1多晶硅61的状态进行了表示。另外，在内部电路接地电位供给用配线32的下层，经由层间膜70存在供给接地电位GND的第2多晶硅62，因此可知经由接触孔80供给接地电位的情况与图2(b)对应。
于是，从图2(a)可知，内部电路电源电位供给用配线31和内部电路接地电位供给用配线32相向的区域，形成了延伸的配线间电容。如此，在本实施例的半导体装置100中，可以通过平面以及立体结构来产生配线间电容C。并且如图1所示，通过使内部电路供给用电源30与外围电源配线20以及与内部电路10的连接点Xv、Xg、Yv、Yg分别为一个部位，可以使向内部电路10供给的电流全部通过由配线间电容C和电阻Rv、Rg形成的RC滤波器，可以使EMI噪声有效地降低。
【实施例2】
图3是应用了本发明的实施例2的半导体装置100a的整体结构图的一例。实施例2的半导体装置100a中，电源端子垫Pdv、接地端子垫Pdg、外围电源配线20以及内部电路10的配置结构与实施例1的半导体装置100相同，因此赋予相同的参照符号，省略其说明。
实施例2的半导体装置100a中，在半导体晶片40a上形成的内部电路供给用电源配线30a没有并联电路部分，全部由RC分布常数电路构成，并且平面结构成为螺旋状，这一点与实施例1的半导体装置100不同。
在实施例2中，内部电路供给用电源配线30a中，内部电路电源电位供给用配线31a在连接点Xv与电源电位用外围电源配线21相连，在连接点Yv与内部电路电源配线11相连。同样地，内部电路接地电位供给用配线32a在连接点Xg与接地电位用外围电源配线22相连，在连接点Xg与内部电路接地配线12相连。从连接点Xv到连接点Yv以及从连接点Xg到连接点Yg，内部电路电源电位供给用配线31a以及内部电路接地电位供给用配线32a互相平行地，螺旋状地维持1条而被配置构成。并且，内部电路电源电位供给用配线31a作为配线电阻而具有电阻Rva，内部电路接地电位供给用配线32a作为配线电位而具有电阻Rga。另外，将内部电路电源电位供给用配线31a和内部电路接地电位供给用配线32a配置地足够接近，产生配线间电容Ca，形成了寄生的RC滤波器。
通过成为这样的结构，从电源端子垫Pdv以及接地端子垫Pdg向内部电路10供给的电流全部通过由螺旋状的内部电路电源电位供给用配线31a以及内部电路接地电位供给用配线32a形成的RC滤波器，能够可靠地降低EMI噪声。另外，内部电路电源电位供给用配线31a以及内部电路接地电位供给用配线32a成为了螺旋状地包围内部电路10的周围的平面形状，因此，与实施例1同样地，在将内部电路10配置在中央时，在内部电路10和外围电源配线20间的空间中，能够以沿着空间形状的形态有效地配置RC滤波器，因此能够设置最大限度地利用了空闲空间的RC滤波器，可以提高RC滤波器的能力。
这样，根据实施例2的半导体装置100a，通过串联地螺旋状地配置内部电路电源电位供给用配线31a以及内部电路接地电位供给用配线32a，可以提高RC滤波器的噪声降低能力本身，并且可以使所设置的RC滤波器可靠地发挥EMI噪声降低功能。
【实施例3】
图4是应用了本发明的实施例3的半导体装置100b的整体结构图的一例。在图4中，实施例3的半导体装置100b中，关于电源端子垫Pdv、接地端子垫Pdg以及外围电源配线20的配置以及结构，与实施例1以及实施例2的半导体装置100、100a相同，因此赋予相同的参照符号，省略其说明。
实施例3的半导体装置100b中，内部电路10b不在半导体晶片40b的中央部，而成为了靠近与外围电源配线20邻接的一侧的配置，这一点与实施例1以及实施例2的半导体装置100、100a不同。如此，当内部电路10b的配置位置不是半导体晶片40b的中央位置时，也可以恰当地应用本实施例的半导体装置100b。
在图4中，靠右地接近外围电源配线20来配置内部电路10b，在半导体晶片40b的左侧产生了空间。因此，在实施例3中，使用半导体晶片40b的左侧的空间，形成内部电路供给用电源配线30b。在图4中，从外围电源配线20内的左侧到内部电路10b的左侧之间的空间，是可以形成内部电路供给用电源配线30b的区域，因此在该空间的区域中可以使内部电路供给用电源配线30b最长的结构，是可以最有效地形成RC滤波器的结构。
在图4中成为从左到右蛇形地配置内部电路供给用电源配线30b的结构。内部电路电源电位供给用配线31b作为配线电阻而具有电阻Rvb，内部电路接地电位供给用配线32b作为配线电阻而具有电阻Rgb。并且，内部电路电源电位供给用配线31b和内部电路接地电位供给用配线32b足够接近地大体平行地配置，产生了配线间电容Cb。并且，内部电路电源电位供给用配线31b与外围电源配线20仅在连接点Xv这一个部位连接，与内部电路10b也仅在连接点Yv这一个部位电气连接。同样地，内部电路接地电位供给用配线32b与外围电源配线20仅在连接点Xg这一个部位连接，与内部电路10b也仅在连接点Yg这一个部位连接。
通过成为这样的结构，在内部电路10和外围电源配线20之间可以形成RC分布常数电路具有蛇形地较长形状的RC滤波器。于是，当提供了四角形的空间时，通过构成为蛇形地配置内部电路电源电位供给用配线31b以及内部电路接地电位供给用配线32b来延长RC滤波器，可以提高RC滤波器的能力，降低EMI噪声。另外，内部电路电源电位供给用配线31b以及内部电路接地电位供给用配线32b与外围电源配线20以及内部电路10的连接点Xv、Xg、Yv、Yg都仅是一个部位，因此，流过内部电路10b的电流全部通过RC滤波器，能够可靠地发挥滤波器的功能。
此外，在实施例3中说明了靠近右侧来配置内部电路10b的例子，但也可以靠近左侧来配置内部电路10b，当然配置在内侧或跟前也同样可以应用本实施例的半导体装置100b。
【实施例4】
图5是应用了本发明的实施例4的半导体装置100c的整体结构图的一例。在图5中，实施例4的半导体装置100c中，电源端子垫Pdv、接地端子垫Pdg以及外围电源配线20的配置以及结构与实施例3的半导体装置100b相同，因此赋予相同的参照符号，省略其说明。
在图5中，实施例4的半导体装置100c，在半导体晶片40c上形成的内部电路15、16为多个，具有第1内部电路15以及第2内部电路16，这一点与实施例3的半导体装置100b不同。内部电路15、16，根据半导体装置100c的用途，有时在一个半导体装置100c内设置有多个。即使在这种情况下也可以应用本发明的半导体装置。
在图5中，与外围电源配线20邻接地靠近一侧来配置多个内部电路15、16，但第1内部电路15和第2内部电路16彼此通过内部电路电源配线11以及内部电路接地配线12相连。即，使用公共的内部电路电源配线11以及内部电路接地配线12来进行第1内部电路15和第2内部电路16的电源供给，供给了相同的电位。在这种情况下，例如，若进行向第1内部电路15的电源供给，则也经由第1内部电路15进行向第2内部电路16的电源供给，因此，成为向第1内部电路15供给电源的结构即可。于是，实施例4的半导体装置100c，可以将第1内部电路15和第2内部电路16合并捕捉为一个内部电路10c，可以认为与实施例3一样。
因此，在实施例4中，内部电路供给用电源配线30的结构与实施例3大体相同。具体而言，内部电路电源电位供给用配线31c具有作为配线电阻的电阻Rvc，内部电路接地电位供给用配线32c具有作为配线电阻的电阻Rgc。内部电路电源电位供给用配线31c和内部电路接地电位供给用配线32c足够接近地被配置，产生配线间电容Cc。并且，通过内部电路电源电位供给用配线31c和内部电路接地电位供给用配线32c形成寄生的RC滤波器。内部电路电源供给用配线31c与外围电源配线20仅在连接点Xv这一个部位连接，与内部电路15仅在连接点Yv这一个部位连接。同样地，内部电路接地电源供给用配线32c与外围电源配线20仅在连接点Xg这一个部位连接，与内部电路15仅在连接点Yg这一个部位连接。第1内部电路15与第2内部电路16彼此连接，电力供给也可以从一方进行全部的供给。并且，将内部电路电源电位供给用配线31c以及内部电路接地电位供给用配线32c作为整体，在连接点Xv、Xg和连接点Yv、Yg之间配置成蛇形的形状，连接点Xv和Yv，连接点Xg和Yg彼此相连。由此，在四角形的空间中有效地将RC滤波器构成得较长，可以成为使全部RC滤波器起作用的结构。
如此，即使内部电路15、16为多个，在向内部电路15、16供给相同电位即可时，也可以作为与实施例1至3相同的结构来进行电力供给。
另外，在实施例4中，说明了内部电路15、16为两个的情况，但即使在具备3个以上的若供给相同的电位则动作的内部电路15、16时，也可以同样地应用实施例4。
【实施例5】
图6是应用了本发明的实施例5的半导体装置100d的整体结构图的一例。实施例5的半导体装置100d具有：第1内部电路17、第2内部电路18、第1电源端子垫Pdv1、第1接地端子垫Pdg1、第2电源端子垫Pdv2、第2接地端子垫Pdg2、第1外围电源配线20d、第2外围电源配线20e、第1内部电路供给用电源配线30d、第2内部电路供给用电源配线30e。
第1内部电路17与第2内部电路18是在功能上相互独立的内部电路，是需要不同电位的电源供给的电路。于是，即使在具有供给电位不同的多个内部电路17、18时，也可以应用本发明的半导体装置。
第1内部电路17和第2内部电路18，作为电源而供给的电位不同，因此从外部连接用的外部电源供给不同的电位。因此，也对应于各内部电路17、18来独立地设置外部连接用的端子垫。
第1电源端子垫Pdv1以及第1接地端子垫Pdg1是用于接收向第1内部电路17供给的电力的端子垫。另外，第2电源端子垫Pdv2以及第2接地端子垫Pdg2是用于接收向第2内部电路18供给的电力的端子垫。
同样地，第1外围电源配线20d是用于向第1内部电路17进行电力供给的电源配线，第2外围电源配线20e是用于向第2内部电路18进行电力供给的电源配线。第1外围电源配线20d和第2外围电源配线20e与实施例1～4不同，不包围全部外围而在中途被切断，在电气上独立地形成。由此，可以向第1内部电路17和第2内部电路18独立地供给不同电位的电力。
第1内部电路供给用电源配线30d具有第1内部电路电源电位供给用配线31d和第1内部电路接地电位供给用配线32d。第1内部电路电源电位供给用配线31d作为配线电阻而具有电阻Rvd，第1内部电路接地电位供给用配线32d作为配线电阻而具有电阻Rgd。并且，第1内部电路电源电位供给用配线31d和第1内部电路接地电位供给用配线32d接近地配置，以产生配线间电容Cd，形成寄生的RC滤波器。
第1内部电路电源电位供给用配线31d与第1外围电源配线20d仅在连接点Xv1这一个部位连接，与第1内部电路17仅在连接点Yv1这一个部位连接。同样地，第1内部电路接地电位供给用配线32d与第1外围电源配线20d仅在连接点Xg1这一个部位连接，与第1内部电路17仅在连接点Yg1这一个部位连接。并且，第1内部电路电源电位供给用配线31d作为整体而具有蛇形的平面结构，使用半导体晶片40d上左侧的空间构成较长的RC滤波器。通过该结构，向第1内部电路17供给的电流必定全部经由RC滤波器，能够使RC滤波器的EMI噪声降低功能充分发挥。
关于第2内部电路18也相同，第2内部电路供给用电源配线30e具有第2内部电路电源电位供给用配线31e和第2内部电路接地电位供给用配线32e。第2内部电路电源电位供给用配线31e作为配线电阻而具有电阻Rve，第2内部电路接地电位供给用配线32e作为配线电阻而具有电阻Rge。并且，将第2内部电路电源电位供给用配线31e和第2内部电路接地电位供给用配线32e接近地配置，以产生配线间电容Ce，从而形成寄生的RC滤波器。
另外，第2内部电路电源电位供给用配线31e与第2外围电源配线20e仅在连接点Xv2这一个部位连接，与第2内部电路18仅在连接点Yv2这一个部位连接。同样地，第2内部电路接地电位供给用配线32e与第2外围电源配线20e仅在连接点Xg2这一个部位连接，与第2内部电路18仅在连接点Yg2这一个部位连接。并且，第2内部电路电源电位供给用配线31e作为整体也具有蛇形的平面结构，使用半导体晶片40d上右侧的空间构成较长的RC滤波器。通过该结构，向第2内部电路18供给的电流必定全部通过RC滤波器，可以使RC滤波器的EMI噪声降低的效果充分地发挥。
于是，即使存在多个内部电路17、18，在内部电路17、18彼此中应该供给的电源电压不同时，根据实施例5的半导体装置100d，通过使电源供给系统独立，还独立地设置RC滤波器，可以个别地降低在内部电路17、18中产生的EMI噪声，结果是可以抑制作为半导体装置100d整体的EMI噪声。
另外，在图6中举了内部电路17、18为两个的情况为例进行了说明，但即使在具有更多内部电路17、18时，通过对应于电源电位不同的数量来独立地设置RC滤波器等，也可以同样地降低EMI噪声。
此外，实施例1～5的半导体装置100、100a、100b、100c、100d，通过进行封装而收容在封装内，可以作为半导体集成电路装置来产品化。应用了本实施例的半导体装置100、100a～100d的半导体集成电路装置，已经进行了EMI噪声应对，因此，不需要用户进行EMI噪声应对。因此，用户在使用应用了本发明的半导体集成电路装置的情况下，可以削减EMI噪声应对所需要的工作量和部件数量，因此可以缩短将半导体集成电路装置作为部件来使用的产品的开发期间。
以上详细说明了本发明的优选实施例，但本发明不限于上述实施例，在不脱离本发明的范围的情况下，可以对上述实施例进行各种变形以及替换。尤其，在实施例1中说明的、当将内部电路供给用电源配线30的线宽构成得比外围电源配线20小时，选择电源端子垫Pdv和接地端子垫Pdg最接近的组合的端子垫，在其附近配置内部电路供给用电源配线30和外围电源配线20的连接点Xv、Xg，这种结构可以与实施例2～5组合起来应用。另外，在实施例1的图2中说明的、当产生配线间电容C时，不仅利用在平面的内部电路电源电位供给用配线31和内部电路接地电位供给用配线32之间产生的配线间容量，也可以利用在截面结构中、在电源电位VCC供给用的第1多晶硅61和接地电位GND供给用的第2多晶硅62之间产生的配线间电容C，以上内容也可以同样应用于实施例2～5。本发明只要在平面结构等方面不产生矛盾，便可以将实施例彼此组合。
Claims (9)
1.一种半导体装置，具有：内部电路；配置在比该内部电路靠外侧的，与外部连接用的电源端子垫以及接地端子垫连接的，被供给电源电位以及接地电位的外围电源配线；设置在所述内部电路和所述外围电源配线之间的，从所述外围电源配线向所述内部电路供给所述电源电位的内部电路电源电位供给用配线以及供给所述接地电位的内部电路接地电位供给用配线，
该半导体装置的特征在于，
所述内部电路电源电位供给用配线和所述内部电路接地电位供给用配线接近地配置以产生配线间电容，所述内部电路电源电位供给用配线与所述内部电路的连接点仅为一个部位；所述内部电路电源电位供给用配线与所述外围电源配线的连接点仅为一个部位；所述内部电路接地电位供给用配线与所述内部电路的连接点仅为一个部位；所述内部电路接地电位供给用配线与所述外围电源配线的连接点仅为一个部位，
所述内部电路电源电位供给用配线以及所述内部电路接地电位供给用配线是比所述外围电源配线线宽度细、长度长的配线，通过配线电阻和所述配线间电容构成RC滤波器。
2.根据权利要求1所述的半导体装置，其特征在于，
所述内部电路电源电位供给用配线以及所述内部电路接地电位供给用配线，在与所述内部电路的连接点以及与所述外围电源配线的连接点间，构成了并联电路。
3.根据权利要求1所述的半导体装置，其特征在于，
所述内部电路电源电位供给用配线以及所述内部电路接地电位供给用配线，在与所述内部电路的连接点和与所述外围电源配线的连接点之间，构成了RC分布常数电路。
4.根据权利要求3所述的半导体装置，其特征在于，
以螺旋状地围绕所述内部电路的周围的方式来配置所述RC分布常数电路。
5.根据权利要求3所述的半导体装置，其特征在于，
与所述外围电源配线相邻地配置所述内部电路，所述RC分布常数电路蛇形地配置在与所述内部电路的连接点和与所述外围电源配线的连接点之间。
6.根据权利要求1所述的半导体装置，其特征在于，
具有多个所述内部电路，
所述内部电路彼此间进行了用于供给所述电源电位以及所述接地电位的连接。
7.根据权利要求1所述的半导体装置，其特征在于，
具有被供给的所述电源电位不同的多个所述内部电路，
对应于多个所述内部电路，分别独立地设置所述电源端子垫以及所述接地端子垫、所述外围电源配线、所述内部电路电源电位供给用配线以及所述内部电路接地电位供给用配线。
8.根据权利要求1所述的半导体装置，其特征在于，
在相互最接近地配置的所述电源端子垫以及所述接地端子垫的附近，设置所述内部电路电源电位供给用配线以及所述内部电路接地电位供给用配线与所述外围电源配线的连接点。
9.一种半导体集成电路装置，其特征在于，
具有权利要求1至8中任意一项所述的半导体装置，
该半导体装置被封装。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008136059 | 2008-05-23 | ||
| JP2008-136059 | 2008-05-23 | ||
| JP2008136059A JP5396746B2 (ja) | 2008-05-23 | 2008-05-23 | 半導体装置及び半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101587876A CN101587876A (zh) | 2009-11-25 |
| CN101587876B true CN101587876B (zh) | 2013-07-31 |
Family
ID=41372031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910130699.2A Active CN101587876B (zh) | 2008-05-23 | 2009-03-31 | 半导体装置以及半导体集成电路装置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP5396746B2 (zh) |
| KR (1) | KR101330683B1 (zh) |
| CN (1) | CN101587876B (zh) |
| TW (1) | TWI455284B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160276265A1 (en) * | 2013-12-06 | 2016-09-22 | Renesas Electronics Corporation | Semiconductor device |
| US20160276287A1 (en) * | 2013-12-06 | 2016-09-22 | Renesas Electronics Corporation | Semiconductor device |
| CN107508455A (zh) | 2017-08-25 | 2017-12-22 | 惠科股份有限公司 | 缓冲电路及其显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1519922A (zh) * | 2003-02-07 | 2004-08-11 | 精工爱普生株式会社 | 半导体器件及其制造方法、电路基板和电子设备 |
| CN1649480A (zh) * | 2004-01-28 | 2005-08-03 | 三星电子株式会社 | 具有电磁干扰辐射抑制功能的印刷电路板 |
| CN101090605A (zh) * | 2006-06-16 | 2007-12-19 | 佳能株式会社 | 用于电源的印刷电路板和电路结构 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251639A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | 半導体集積回路装置 |
| JPH0629395A (ja) * | 1992-03-18 | 1994-02-04 | Nec Corp | 半導体集積回路装置 |
| JPH0774322A (ja) * | 1993-08-31 | 1995-03-17 | Toppan Printing Co Ltd | Ｃｍｏｓインバータを備えた集積回路 |
| JP3432963B2 (ja) * | 1995-06-15 | 2003-08-04 | 沖電気工業株式会社 | 半導体集積回路 |
| JP2834034B2 (ja) * | 1995-06-22 | 1998-12-09 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
| JP4390304B2 (ja) * | 1998-05-26 | 2009-12-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP3236583B2 (ja) * | 1999-06-24 | 2001-12-10 | ローム株式会社 | 半導体集積回路装置 |
| US6489850B2 (en) * | 2001-03-16 | 2002-12-03 | International Business Machines Corporation | Crosstalk suppression in differential AC coupled multichannel IC amplifiers |
| JP3934507B2 (ja) * | 2002-08-08 | 2007-06-20 | 株式会社東芝 | 半導体記憶装置および半導体記憶装置の製造方法 |
| JP4367700B2 (ja) * | 2004-03-30 | 2009-11-18 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP2006196803A (ja) * | 2005-01-17 | 2006-07-27 | Toshiba Lsi System Support Kk | 半導体装置 |
-
2008
- 2008-05-23 JP JP2008136059A patent/JP5396746B2/ja active Active
-
2009
- 2009-03-13 KR KR1020090021571A patent/KR101330683B1/ko active IP Right Grant
- 2009-03-24 TW TW098109600A patent/TWI455284B/zh active
- 2009-03-31 CN CN200910130699.2A patent/CN101587876B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1519922A (zh) * | 2003-02-07 | 2004-08-11 | 精工爱普生株式会社 | 半导体器件及其制造方法、电路基板和电子设备 |
| CN1649480A (zh) * | 2004-01-28 | 2005-08-03 | 三星电子株式会社 | 具有电磁干扰辐射抑制功能的印刷电路板 |
| CN101090605A (zh) * | 2006-06-16 | 2007-12-19 | 佳能株式会社 | 用于电源的印刷电路板和电路结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101330683B1 (ko) | 2013-11-18 |
| KR20090122112A (ko) | 2009-11-26 |
| TW201001671A (en) | 2010-01-01 |
| JP2009283792A (ja) | 2009-12-03 |
| JP5396746B2 (ja) | 2014-01-22 |
| TWI455284B (zh) | 2014-10-01 |
| CN101587876A (zh) | 2009-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107195615A (zh) | 带有屏蔽结构的晶体管、封装器件及其制造方法 | |
| CN106663660B (zh) | 半导体装置 | |
| US8295029B1 (en) | Multi-segment capacitor | |
| US7471500B1 (en) | Multi-segment parallel wire capacitor | |
| CN105957712B (zh) | 用于多电压的分裂式薄膜电容器 | |
| CN101587876B (zh) | 半导体装置以及半导体集成电路装置 | |
| CN106663188A (zh) | 具有指纹感测系统和导电壳体的电子设备 | |
| CN109861654A (zh) | 具有阻抗匹配电路的rf功率晶体管及其制造方法 | |
| CN101114640A (zh) | 半导体装置 | |
| JP2008226998A (ja) | 半導体集積回路 | |
| CN108140633B (zh) | 具有与周边电路的降低的磁耦合和高串联谐振频率的金属-氧化物-金属(mom)电容器 | |
| CN109560069A (zh) | 带有屏蔽结构的晶体管、封装器件及其制造方法 | |
| CN104347624A (zh) | 集成电路装置 | |
| US20070062726A1 (en) | Embedded capacitor device having a common coupling area | |
| US20130181337A1 (en) | Power Routing with Integrated Decoupling Capacitance | |
| CN1922728B (zh) | 半导体装置 | |
| JP2005005654A (ja) | インダクタンスおよび抵抗の小さい電力グリッドおよびバンプ・パターン | |
| JP4908091B2 (ja) | 半導体装置 | |
| CN108461483A (zh) | 一种嵌入式电容转接板封装结构及制造方法 | |
| JP2009064843A (ja) | 半導体集積回路パッケージ、プリント配線板、半導体装置および電源供給配線構造 | |
| US20010004942A1 (en) | Method and structure for reducing power noise | |
| EP1111969B1 (en) | Method and structure for reducing power noise | |
| JP4547655B2 (ja) | 半導体装置 | |
| CN106158738A (zh) | 用于增强沟槽隔离集成电路中的带宽的装置和方法 | |
| JP2000277691A (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |