CN104347624A - 集成电路装置 - Google Patents

集成电路装置 Download PDF

Info

Publication number
CN104347624A
CN104347624A CN201410381480.0A CN201410381480A CN104347624A CN 104347624 A CN104347624 A CN 104347624A CN 201410381480 A CN201410381480 A CN 201410381480A CN 104347624 A CN104347624 A CN 104347624A
Authority
CN
China
Prior art keywords
mentioned
integrated circuit
semiconductor substrate
passive component
active element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410381480.0A
Other languages
English (en)
Other versions
CN104347624B (zh
Inventor
关根重信
关根由莉奈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NAPULA CORP
Napra Co Ltd
Original Assignee
NAPULA CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NAPULA CORP filed Critical NAPULA CORP
Publication of CN104347624A publication Critical patent/CN104347624A/zh
Application granted granted Critical
Publication of CN104347624B publication Critical patent/CN104347624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种将有源元件及无源元件以高密度配置的薄型的集成电路装置。包括半导体基板(101)、有源元件(Q1)和无源元件(PS2)。有源元件(Q1)由半导体基板(101)构成；无源元件(PS2)包括填充于在半导体基板(1)的厚度方向上设置的槽状或孔状的要素形成区域(111、112、113)的内部的功能要素(532、322、521)。

Description

集成电路装置
技术领域
本发明涉及使有源元件及无源元件内置在半导体基板上的集成电路装置。
背景技术
在半导体基板上集成化了晶体管等的有源元件、和电阻、电容器、电感器等的无源元件的集成电路装置中，从以往的SMT(Surface MountTechnology，表面贴装技术)中心的安装正迅速地向面向三维安装的开发转变。特别是小型化、高速化、低耗电化的要求正在进一步提高，对由多个LSI构成的系统收容在1个封装中的SiP(System in Package，系统级封装)和三维安装进行了组合的三维SiP技术的进展显著。SiP是在低耗电、开发期间的缩短、低成本化等方面也具有优越性的技术。通过将SiP和能够进行高密度安装的三维安装组合，实现高度的系统的集成化。
作为支撑上述的三维安装的要素技术，已知有TSV(Through SiliconVia，硅通孔)技术。如果使用TSV技术，则将大量的功能植入到较小的占有面积中，此外，因为元件彼此的重要的电气路径能够显著地变短，所以带来处理的高速化。
但是，由于是在有源元件用的半导体基板的一面侧形成无源元件连接部分(焊盘)并安装无源元件的构造，所以，在集成电路装置的薄型化及小型化方面存在界限。
另一方面，专利文献1提出了以下集成电路装置：具备第1基板和第2基板；在第1基板的一个面上形成有源元件，并形成贯通第1基板的第1贯通电极；在第2基板的一个面上形成无源元件，并形成贯通第2基板的第2贯通电极；第1基板的另一面和第2基板的另一面以对置的方式配置；第1贯通电极和第2贯通电极电连接。
但是，由于需要将形成有有源元件的半导体基板与形成有无源元件的基板连接，所以还是在薄型化、小型化方面存在界限。
专利文献：
专利文献1：日本特开2010－67916号公报
发明内容
本发明的目的是提供一种将有源元件及无源元件以高密度配置的薄型的集成电路装置。
为了达到上述目的，本发明的集成电路装置包括半导体基板、有源元件和无源元件。上述有源元件由上述半导体基板构成。上述无源元件包括填充于在上述半导体基板的厚度方向上设置的槽或孔内的功能要素，与上述有源元件电连接。上述功能要素包括使Si微粒子与有机Si化合物反应而得到的Si－O结合区域。
在本发明中，有源元件由半导体基板构成。即，对半导体基板执行杂质掺杂等通常的半导体制造工序，形成半导体元件等的有源元件。因而，与将有源元件面安装到基板上的情况不同，能够提供一种使用半导体基板其自身将有源元件以高密度配置的薄型的集成电路装置。有源元件是半导体元件或其半导体电路元件，不仅是2端子有源元件、3端子有源元件，还可以包括将它们组合后的结构或集成后的结构。
在本发明中，构成无源元件的功能要素被填充到在上述半导体基板的厚度方向上设置的槽或孔的内部，与有源元件连接，所以即使将无源元件内置，半导体基板的厚度也不会增大。即，能够实现薄型的集成电路装置。
并且，由于功能要素被填充到在上述半导体基板的厚度方向上设置的槽或孔的内部，所以对于半导体基板能够利用其厚度形成无源元件。因此，与将无源元件相对于半导体基板以面展开的状态配置的以往技术不同，能够将无源元件以高密度配置。由此，对于以高密度配置为前提的TSV技术也能够充分地适应。
在无源元件中，包括电容器元件、电阻元件、电感器元件、信号传送元件或光波导元件等。在本发明中，所谓功能要素是用作表示为了发挥作为无源元件的功能而所需的基本的要素的概念。在功能要素中，包括导体、电介体、电阻体、电绝缘体、磁性体或光波导体等。在无源元件是电容器元件的情况下，导体为构成电容器电极的功能要素，在无源元件是电感器元件或信号传送元件的情况下，导体为构成电信号传送元件的功能要素。电阻体为电阻元件的功能要素。在无源元件是电容器元件的情况下，电介体层为构成电极间电容层的功能要素。绝缘体为将其他的功能要素与Si基板等的半导体基板电绝缘的功能要素。磁性体为用于电感器元件的磁效率改善等的功能要素。光波导体为用来在基板上形成光波导元件的功能要素。功能要素可以做成通过使Si微粒子与有机Si化合物反应得到的Si－O结合区域来将导体、电介体、电阻体、电绝缘体、磁性体或光波导体等的功能材料填埋的构造。
例如，在无源元件包括电容器元件的情况下，构成电容器元件的功能要素的电介体层可以做成具有电介体微粒子、和将电介体微粒子的周围填埋的Si－O结合区域的构造。
在无源元件包括电感器元件或信号传送元件的至少一种的情况下，上述电感器元件或信号传送元件中，构成功能要素的上述导体可以含有高熔点金属成分及低熔点金属成分。电感器元件可以采用直线状、锯齿状、蜿蜒状、螺旋状或漩涡状等任意的图案。此外，也可以在功能要素中采用磁性体来提高磁效率。进而，在无源元件是光波导元件的情况下，在基板的厚度方向上形成光纤。
有关本发明的集成电路装置也可以与电子部件组合来构成电子设备。上述电子部件被搭载在上述集成电路装置的上述半导体基板之上，与上述有源元件或无源元件电连接。这样的电子设备的一例是使用发光二极管的发光装置。集成电路装置被作为驱动发光元件的驱动电路装置使用。
如以上所述，根据本发明，能够提供一种将有源元件及无源元件以高密度配置的薄型的集成电路装置。因而，本发明能够提供一种对于薄型及高密度配置的要求较强的TSV技术的适应性较高的集成电路装置。
附图说明
图1是表示使用有关本发明的集成电路装置的电子设备的一例的部分剖视图。
图2是图1所示的集成电路装置的仰视图。
图3是表示在图1及图2所示的集成电路装置中、将端子电极除去后的状态的图。
图4是图3所示的集成电路装置的仰视图。
图5是图1～图4所示的集成电路装置的使用状态的电路图。
图6是表示有关本发明的集成电路装置的另一实施方式的图。
图7是图6的7－7线剖视图。
图8是表示有关本发明的集成电路装置的另一实施方式的图。
图9是如图8所示的集成电路装置的使用状态的电路图。
具体实施方式
在图1～图9中，对于具有一致性的构成部分赋予相同或类似的参照标号。首先，参照图1～图4，有关本发明的集成电路装置1包括半导体基板101、有源元件Q1、和无源元件PS1、PS2。在集成电路装置1中安装有电子部件7。
半导体基板101具有厚度T1的平板状的形态。半导体基板101可以使用硅(Si)、锗(Ge)、砷化镓(GaAs)、镓砷磷、氮化镓(GaN)、碳化硅(SiC)等的某一种。在该实施方式中，假设半导体基板101是Si基板来说明。
有源元件Q1通过对于半导体基板101执行杂质掺杂等通常的半导体制造工序而形成。因而，与在基板上将有源元件进行面安装的情况不同，能够提供以高密度配置有源元件Q1的薄型的集成电路装置。
有源元件Q1是半导体元件或其半导体电路元件，不仅包括2端子有源元件、3端子有源元件，还可以包括将它们组合或集成后的结构。在2端子元件中包括整流用二极管、齐纳二极管、可变电容二极管、可变电阻等。在3端子元件中包括双极型晶体管、场效应晶体管(FET)、绝缘栅双极型晶体管(IGBT)、单结晶体管(UJT)等。有源元件Q1也可以是集成了上述的2端子元件或3端子元件的结构。这些根据电路结构来选择。
该实施方式的有源元件Q1由齐纳二极管构成，以构成定电压电路。具体而言，在半导体基板101的一面侧形成有通过P+型半导体区域102及N+型半导体区域103形成的PN结。
无源元件PS1、PS2典型地是电容器元件、电感器元件或电阻元件、或它们的组合。除此以外，也可以是信号传送线或光波导元件等。在这些无源元件PS1、PS2的功能要素中，根据其种类而包括导体、电阻体、电介体、绝缘体、磁性体或光波导体中的至少一种。
实施方式所示的无源元件PS1、PS2是电容器元件。其个数、截面形状或图案等可以任意设定。首先，无源元件PS1是噪声除去用的晶体管，包括作为电容器电极及电源输入端子的第1端子电极51、电介体层31及第2端子电极521。电介体层31横跨N型半导体层103及P型半导体层102而直接设在半导体基板101的一面上。无源元件PS1的第1端子电极51及第2端子电极521以与电介体层31的两端重叠的方式形成在形成了有源元件Q1的半导体基板101的一面上。电介体层31是在半导体基板101的一面上形成的电介体层3的一部分。
接着，无源元件PS2是用来吸收齐纳二极管即有源元件Q1的定电压输出的变动量而进行稳定化的电容器。该无源元件PS2作为功能要素包括第2导体532、电介体层322及第1导体522。
第2导体532将贯通半导体基板101的厚度方向而设置的槽状或孔状的第1要素形成区域111填埋。第2导体532在俯视(图2)时呈四边形，其两端被导出到半导体基板101的厚度方向的两面上。但是，第2导体532不需要是四边形。也可以是圆形、椭圆形、多边形或者由它们的组合构成的平面形状。此外，也可以被分为多条。
在第2导体532的两端中的、在半导体基板101的厚度方向的一面上呈现的端面上，连接着作为取出电极的正极的第3端子电极531。第3端子电极531通过设在半导体基板101的一面上的绝缘膜321而与半导体基板101电绝缘。绝缘膜321以覆盖电介体层322的一端面的方式形成。绝缘膜321是在半导体基板101的一面上形成的电介体层3的一部分。
电介体层322将设在半导体基板101的槽状或孔状的第2要素形成区域112填埋。电介体层322例如以将第2导体532的周围隔开间隔而覆盖的方式形成为环状。
第1导体522将在半导体基板101的厚度方向上贯通而设置的槽状或孔状的第3要素形成区域113填埋。第1导体522的整个侧面经由电介体层322与第2导体532对置。因而，在第1导体522与第2导体532之间，形成取得由电介体层322形成的电容的类型的无源元件PS2。
第1导体522的在半导体基板101的厚度方向的一面上呈现的端面接合在第2端子电极521上。第2端子电极521通过设在半导体基板101的一面上的电介体层31及绝缘膜321而与半导体基板101电绝缘。第1导体522除了图示的四边形以外，可以采取圆形、椭圆形、多边形或者由它们的组合构成的形状等任意的形状。此外，也可以被分为多条。
设在半导体基板101的一面上的电介体层31既可以与绝缘膜321是相同材质，也可以是不同材质。在电介体层31与绝缘膜321是相同材质的情况下，如图2所示，可以形成为与半导体基板101的一面连续。在此情况下，如图3及图4所示，在要形成第1端子电极51、第2端子电极521、第3端子电极531的部分上，预先形成N+型半导体层103的一面露出的第1窗部121、N+型半导体层103及P+型半导体层102的表面露出的第2窗部122及第2导体532的端面露出的第3窗部123。并且，在上述第1窗部121～第3窗部123处分别形成第1端子电极51、第2端子电极521及第3端子电极531。但是，电介体层31及绝缘膜321可以限于需要的部位而相互分离独立设置。
电子部件7与集成电路装置1上形成的有源元件Q1及无源元件PS1、PS2都连接，以构成给出的电路。在该实施方式中，电子部件7没有限定，但通过发光二极管等构成。电子部件7的输入端子与接合在第2导体532的另一端及第1导体522的另一端上的配线图案54、55分别接合。
将图1～图4所示的半导体电路装置表现为图5所示的电路。参照图5，得到将有源元件Q1及无源元件PS1相互并联连接到作为电容器电极及正极电源端子的第1端子电极51和作为负极电源端子的第2端子电极521之间的电路结构。
此外，在无源元件PS2中，第2导体532的一端通过第3端子电极531而与第1端子电极51共同连接，另一端连接在配线图案54上。无源元件PS2的第1导体522的一端连接在第2端子电极521上，另一端连接在配线图案55上。
经由输入电阻Rin，对第1端子电极51供给直流电源电压Vcc。另一方面，第2端子电极521作为负极电源端子被接地。
根据上述结构，作为发光二极管的电子部件7被施加定电压而发光，所述定电压的定电压化是由作为齐纳二极管的有源元件Q1带来的，主要受到了由无源元件PS2带来的电压稳定化作用。
这里，构成无源元件PS2的第2导体532、电介体层322及第1导体522在半导体基板101的内部中沿着其厚度方向被埋设。因此，通过无源元件PS2的内置，半导体基板101的厚度不会增大。即，能够实现薄型的集成电路装置1。
并且，由于对于半导体基板101，利用其厚度形成无源元件PS2，所以与无源元件PS2以面展开的状态相对于半导体基板101配置的以往技术不同，能够将无源元件PS2以高密度配置。
第1导体522及第2导体532可以通过镀层成膜法形成，但优选的是通过如下方法形成，即：将第1要素形成区域111或第3要素形成区域113作为铸模，而铸入熔融金属的熔融金属填充法、或者将第1要素形成区域111或第3要素形成区域113作为铸模，而铸入使金属/合金微粉末分散到分散介质中而成的分散系统的金属/合金分散系统填充法。这是因为能够实现大幅的成本降低。在应用熔融金属填充法或金属/合金分散系统填充法的情况下，可以采用将半导体基板101配置在真空腔室内、执行抽真空而减压、并在使导体形成用的填充物流入到第1要素形成区域111或第3要素形成区域113的内部后、将真空腔室的内压增压的压力差填充法。
然后，对于要素形成区域内的填充物，使用压力板等进行加压，一边加压一边冷却，使其硬化。在应用熔融金属填充法或金属/合金分散系统填充法的情况下，第1导体522及第2导体532的柱状结晶的生成被抑制，具有纳米复合材料(nanocomposite)结晶构造。通过上述纳米复合材料结晶构造的作用效果，柱状结晶的成长被抑制，等轴晶化发展，所以第1导体522及第2导体532的应力变小。
在无源元件PS2是电容器的情况下，用来形成该无源元件PS2的有力的方式之一，是将流动性功能材料填充到所需区域中而使其硬化，该流动性功能材料具有功能性微粒子和将功能性微粒子的周围填埋的Si－O结合区域。例如，使电介体膏流入到第2要素形成区域112的内部中，形成电介体层322。电介体膏例如包含电介体微粒子、Si微粒子、液态的有机Si化合物。有机Si化合物发挥如下作用：在与Si微粒子反应时，以电介体微粒子为骨架、在其周围形成Si－O结合并将其周围填埋。电介体微粒子根据被要求的静电电容而选择其材质。在被要求大的静电电容的情况下，例如可以使用钛酸钡类强电介体微粒子。
电介体微粒子及Si微粒子优选的是具有nm尺寸(1μm以下)的粒径。电介体微粒子及Si微粒子其外形形状是任意的，并不限定于球形。此外，电介体微粒子及Si微粒子其粒径不需要是均匀的，在上述的nm尺寸的区域内可以包括不同的粒径。
有机Si化合物及Si微粒子的反应优选是在真空环境中、例如可以在130℃～150℃的温度范围内通过加热来进行。伴随加热处理反应产生的有机物被热分解，作为气体排出。电介体层322是通过Si－O结合的网状构造、具体而言通过非晶质二氧化硅(SiO2)而将电介体微粒子的周围完全填埋的构造。
进而，热处理工序优选的是包括如下工序，即：将构成要素形成区域的孔或槽内的内容物一边加压一边加热、然后一边加压一边冷却。通过该工序，能够进一步推进有机物热分解并使电介体层322致密化，提高对于半导体基板101的密接力。
并且，可以使有机Si化合物及Si微粒子相互反应，形成将电介体微粒子的周围填埋的Si－O结合、具体而言是非晶质二氧化硅(SiO2)。即，由于形成Si微粒子的氧化物，所以体积增加，在要素形成区域内没有间隙、空洞、裂纹等的缺陷，能够形成对于第2要素形成区域112的侧壁面的密接强度高的高可靠度的电介体层322。另外，SiO2与Si微粒子相比，体积增加30％～35％左右。其对应于Si微粒子的收缩率，所以能够避免因收缩带来的空洞、间隙或裂纹的发生等。
有机Si化合物的代表例是用化学式CH3O-[SinOn-1(CH3)n(OCH3)n]-CH3表示的烷氧基硅烷。该情况下的反应式如下：
Si+CH3O-[SinOn-1(CH3)n(OCH3)n]-CH3→SiO2+(C、H、O)↑
在半导体基板101是Si基板的情况下，上述反应在Si基板与Si之间也发生。除此以外，还可以使用有机多分子硅醚(日语：オルガノポリシロキサン)(功能性侧链烷氧基硅烷)。具体而言，有在Si或二甲硅醚中带有烷氧基(RO)的材料等。另外，R是有机基。
接着，图6及图7所示的实施方式的特征，是在电介体层322的内部形成有第2导体532。第2导体532也可以通过镀层成膜法形成，但优选的是通过如下方法形成，即：将第1要素形成区域111作为铸模，而铸入熔融金属的熔融金属填充法、或将第1要素形成区域111作为铸模，而铸入使金属/合金微粉末分散到分散介质中而成的分散系统的金属/合金分散系统填充法。其原因是能够实现大幅的成本降低。在采用熔融金属填充法或金属/合金分散系统填充法的情况下，可以采用以下这样的压力差填充法：将半导体基板101配置到真空腔室内，执行抽真空而减压，使填充物流入到电介体层322的内部之后，将真空腔室的内压增压。
然后，对于填充在电介体层322的内部的填充物，使用压力板等进行加压，一边加压一边冷却，使其硬化。由此，柱状结晶的生成被抑制，第2导体532具有纳米复合材料结晶构造。通过上述那样的纳米复合材料结晶构造的作用，柱状结晶的成长被抑制，等轴晶化进展，所以应力变小。
电感器元件、信号传送元件、电阻元件及光波导元件也可以依照上述工艺来制造。
接着，参照图8及图9进行说明。在该实施方式中，将负载电流限制电阻通过有源元件Q1的电阻成分实现。具体而言，将第1端子电极51和第3端子电极531连接到N型半导体层103的两端上，通过在第1端子电极51与第3端子电极531之间产生的N型半导体层103的直流电阻成分R1，限制流到作为发光二极管的电子部件7的电流。
有关本发明的集成电路装置能够用于对将由多个LSI构成的系统收存到1个封装中的SiP(System in Package)与三维安装进行了组合的三维SiP技术的实现。具体而言，在系统LSI、存储器LSI、图像传感器或MEMS等中，能够应用于具备所要求的有源元件及无源元件的基板。进而，还能够应用到包含了模拟或数字电路、DRAM那样的存储器电路、CPU那样的逻辑电路等的系统中。进而，还能够应用到传感器模组、光电模组、存储器单元或它们的集成电路部件(IC)中。
以上，参照优选的实施例详细地说明了本发明，但本发明并不限定于这些，显然，只要是本领域的技术人员，就能够基于该基本的技术思想及指引而想到各种各样的变形例。
标号说明
1 集成电路装置
101 半导体基板
Q1 有源元件
PS1、PS2 无源元件

Claims (3)

1.一种集成电路装置，包括半导体基板、有源元件和无源元件，其特征在于，
上述有源元件由上述半导体基板构成；
上述无源元件包括填充于在上述半导体基板的厚度方向上设置的槽或孔内的功能要素，并且上述无源元件与上述有源元件电连接；
上述功能要素包括使Si微粒子与有机Si化合物反应而得到的Si－O结合区域。
2.如权利要求1所述的集成电路装置，其特征在于，
上述功能要素包括功能性微粒子；
上述功能性微粒子是从电介体微粒子、绝缘体微粒子、磁性体微粒子或光波导体微粒子中选择的；
上述Si－O结合区域将上述功能性微粒子的周围填埋。
3.一种电子设备，包括集成电路装置和电子部件，其特征在于，
上述集成电路装置是权利要求1或2所述的集成电路装置；
上述电子部件被搭载在上述集成电路装置的上述半导体基板之上，与上述有源元件或无源元件电连接。
CN201410381480.0A 2013-08-05 2014-08-05 集成电路装置 Active CN104347624B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013162647A JP5575309B1 (ja) 2013-08-05 2013-08-05 集積回路装置
JP2013-162647 2013-08-05

Publications (2)

Publication Number Publication Date
CN104347624A true CN104347624A (zh) 2015-02-11
CN104347624B CN104347624B (zh) 2018-05-01

Family

ID=51263317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410381480.0A Active CN104347624B (zh) 2013-08-05 2014-08-05 集成电路装置

Country Status (4)

Country Link
US (1) US9349720B2 (zh)
EP (1) EP2835829B1 (zh)
JP (1) JP5575309B1 (zh)
CN (1) CN104347624B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190002A (zh) * 2019-07-04 2019-08-30 环维电子(上海)有限公司 一种半导体组件及其制造方法
CN110444533A (zh) * 2019-08-21 2019-11-12 江苏中科君芯科技有限公司 防静电igbt模块结构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2524532A (en) * 2014-03-26 2015-09-30 Nokia Technologies Oy Apparatus, methods and computer programs for establishing wireless connections
US20170079082A1 (en) * 2015-09-14 2017-03-16 Gentex Corporation Vehicle based trainable transceiver and authentication of user
KR102540513B1 (ko) * 2016-06-30 2023-06-05 일리노이즈 툴 워크스 인코포레이티드 장비 콘솔로서의 태블릿/스마트폰을 위한 고정 배선형 홀더
US11948933B2 (en) * 2022-02-09 2024-04-02 Semiconductor Components Industries, Llc Semiconductor devices and methods of manufacturing semiconductor devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060099759A1 (en) * 2003-05-16 2006-05-11 Seiko Epson Corporation Pattern formation method and pattern formation apparatus, method for manufacturing device, electro-optical device, electronic device, and method for manufacturing active matrix substrate
JP2007157606A (ja) * 2005-12-08 2007-06-21 Seiko Epson Corp 発光装置、発光装置の製造方法、及び電子機器
JP2007191686A (ja) * 2005-12-22 2007-08-02 Kansai Paint Co Ltd 水性塗料組成物
US20070274014A1 (en) * 2006-04-13 2007-11-29 Sven Berberich Integrated Snubber Device on a Semiconductor Basis for Switching Load Reduction, Voltage Limitation and/or Oscillation Attenuation
CN101908523A (zh) * 2009-06-02 2010-12-08 纳普拉有限公司 电子设备、导电性组合物、金属填充装置及电子设备的制造方法
CN102686021A (zh) * 2011-03-08 2012-09-19 纳普拉有限公司 电子设备
CN103021964A (zh) * 2011-09-27 2013-04-03 纳普拉有限公司 半导体基板、电子器件及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01281747A (ja) * 1988-05-09 1989-11-13 Nec Corp 絶縁膜埋込みトレンチの形成方法
US6538300B1 (en) * 2000-09-14 2003-03-25 Vishay Intertechnology, Inc. Precision high-frequency capacitor formed on semiconductor substrate
US20040016962A1 (en) * 2002-04-30 2004-01-29 Hideki Okumura Semiconductor device
JP3947127B2 (ja) * 2002-04-30 2007-07-18 株式会社東芝 半導体装置
JP2005093531A (ja) * 2003-09-12 2005-04-07 Oki Electric Ind Co Ltd 半導体素子の構造とその製造方法
JP2006019443A (ja) * 2004-06-30 2006-01-19 Fujitsu Ltd 薄膜キャパシタ、これを用いた半導体装置、および薄膜キャパシタの製造方法
JP2006310448A (ja) * 2005-04-27 2006-11-09 Jsr Corp トレンチ埋め込み用組成物及びトレンチ埋め込み方法
US7795987B2 (en) * 2007-06-16 2010-09-14 Alpha & Omega Semiconductor, Ltd. Methods of achieving linear capacitance in symmetrical and asymmetrical EMI filters with TVS
JP2010067916A (ja) * 2008-09-12 2010-03-25 Panasonic Corp 集積回路装置
WO2010049852A1 (en) * 2008-10-30 2010-05-06 Nxp B.V. Through-substrate via and redistribution layer with metal paste
US8294240B2 (en) * 2009-06-08 2012-10-23 Qualcomm Incorporated Through silicon via with embedded decoupling capacitor
JP5209075B2 (ja) 2010-05-21 2013-06-12 有限会社 ナプラ 電子デバイス及びその製造方法
JP5330323B2 (ja) * 2010-06-25 2013-10-30 有限会社 ナプラ 微細空間への絶縁物充填方法
JP5522077B2 (ja) * 2011-02-16 2014-06-18 株式会社デンソー 半導体装置
JP5206826B2 (ja) * 2011-03-04 2013-06-12 株式会社デンソー 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法
JP5565356B2 (ja) * 2011-03-24 2014-08-06 株式会社デンソー 半導体装置およびその製造方法
JP5281188B1 (ja) * 2012-11-26 2013-09-04 有限会社 ナプラ 絶縁性ペースト、電子デバイス及び絶縁部形成方法
JP5490949B1 (ja) * 2013-08-08 2014-05-14 有限会社 ナプラ 配線基板及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060099759A1 (en) * 2003-05-16 2006-05-11 Seiko Epson Corporation Pattern formation method and pattern formation apparatus, method for manufacturing device, electro-optical device, electronic device, and method for manufacturing active matrix substrate
JP2007157606A (ja) * 2005-12-08 2007-06-21 Seiko Epson Corp 発光装置、発光装置の製造方法、及び電子機器
JP2007191686A (ja) * 2005-12-22 2007-08-02 Kansai Paint Co Ltd 水性塗料組成物
US20070274014A1 (en) * 2006-04-13 2007-11-29 Sven Berberich Integrated Snubber Device on a Semiconductor Basis for Switching Load Reduction, Voltage Limitation and/or Oscillation Attenuation
CN101908523A (zh) * 2009-06-02 2010-12-08 纳普拉有限公司 电子设备、导电性组合物、金属填充装置及电子设备的制造方法
CN102686021A (zh) * 2011-03-08 2012-09-19 纳普拉有限公司 电子设备
CN103021964A (zh) * 2011-09-27 2013-04-03 纳普拉有限公司 半导体基板、电子器件及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190002A (zh) * 2019-07-04 2019-08-30 环维电子(上海)有限公司 一种半导体组件及其制造方法
TWI713160B (zh) * 2019-07-04 2020-12-11 大陸商環維電子(上海)有限公司 半導體元件及其製造方法
CN110190002B (zh) * 2019-07-04 2021-01-12 环维电子(上海)有限公司 一种半导体组件及其制造方法
US11348831B2 (en) 2019-07-04 2022-05-31 Universal Global Technology (Shanghai) Co., Ltd Method of manufacturing a semiconductor unit
CN110444533A (zh) * 2019-08-21 2019-11-12 江苏中科君芯科技有限公司 防静电igbt模块结构

Also Published As

Publication number Publication date
EP2835829B1 (en) 2017-07-19
CN104347624B (zh) 2018-05-01
US20150035114A1 (en) 2015-02-05
JP2015032752A (ja) 2015-02-16
EP2835829A3 (en) 2015-03-18
JP5575309B1 (ja) 2014-08-20
US9349720B2 (en) 2016-05-24
EP2835829A2 (en) 2015-02-11

Similar Documents

Publication Publication Date Title
CN104347624A (zh) 集成电路装置
CN205452265U (zh) 电子功率模块
JP5048230B2 (ja) 半導体装置およびその製造方法
CN109935574B (zh) 半导体模块和用于生产半导体模块的方法
TWI336510B (zh)
US8587064B2 (en) Semiconductor device
CN105957712B (zh) 用于多电压的分裂式薄膜电容器
JP2008085639A (ja) 電子装置
CN107665867A (zh) 双包封的功率半导体模块及其制造方法
CN108140638A (zh) 具有自由形成的自支撑垂直互连件的电子模块
CN104425413A (zh) 半导体装置及其制造和运行方法和制造半导体组件的方法
CN106415821A (zh) 元件收纳用封装以及安装结构体
US20070210417A1 (en) Chip carrier with reduced interference signal sensitivity
CN104218144A (zh) 压电设备封装及其制作方法
CA2666081A1 (en) High temperature, high voltage sic void-less electronic package
KR20010110341A (ko) 고전력 애플리케이션에 사용하기 위한 다중칩 모듈
JP5144627B2 (ja) 圧電共振子向けのパッケージング
JP5502881B2 (ja) 表面実装可能な装置
CN101461015A (zh) 具有间隔体的高精度电容器
KR100861863B1 (ko) 다중 반도체 칩 모듈
JP2004087532A (ja) バイポーラトランジスタ、発振回路および電圧制御型発振装置
JP5934752B2 (ja) 集積回路装置
US11749638B2 (en) Method for contacting and packetising a semiconductor chip
US11879790B2 (en) Isolated temperature sensor package with embedded spacer in dielectric opening
JPH08167680A (ja) 電子回路モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant