JP2005093531A - 半導体素子の構造とその製造方法 - Google Patents
半導体素子の構造とその製造方法 Download PDFInfo
- Publication number
- JP2005093531A JP2005093531A JP2003321633A JP2003321633A JP2005093531A JP 2005093531 A JP2005093531 A JP 2005093531A JP 2003321633 A JP2003321633 A JP 2003321633A JP 2003321633 A JP2003321633 A JP 2003321633A JP 2005093531 A JP2005093531 A JP 2005093531A
- Authority
- JP
- Japan
- Prior art keywords
- counter electrodes
- pair
- insulating film
- gap
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000007772 electrode material Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000011229 interlayer Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims 3
- 239000003990 capacitor Substances 0.000 abstract description 38
- 238000000034 method Methods 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910018182 Al—Cu Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 垂直構造のキャパシタとすることで、飛躍的な容量の増大と微細化を可能とする。
【解決手段】 基板に対し厚く形成された電極材料膜と、当該電極材料膜に対し、その厚さに対して狭く形成された隙間と、当該隙間内に埋め込まれた絶縁膜３とからなる構造をつくり、この構造体から、一組の対向電極４、５を形成して、プラグ７を介して配線８を接続し、キャパシタを構成する。
【選択図】 図１
【解決手段】 基板に対し厚く形成された電極材料膜と、当該電極材料膜に対し、その厚さに対して狭く形成された隙間と、当該隙間内に埋め込まれた絶縁膜３とからなる構造をつくり、この構造体から、一組の対向電極４、５を形成して、プラグ７を介して配線８を接続し、キャパシタを構成する。
【選択図】 図１
Description
本発明は、ＲＦ回路およびアナログ回路で使用されるＭＩＭ（金属・絶縁体・金属）キャパシタであって、基板に対し垂直方向の並行平板キャパシタ構造を有する半導体素子の構造とその製造方法に関するものである。
近年、携帯電話を始めとする無線通信分野の進歩は目覚ましいものがあるが、さらに、その通信速度の向上および装置の小型化が求められている。このような時代の要請により、そのＲＦ回路用のＩＣの高集積化および低コスト化が求められている。
従来、ＲＦ回路用のＩＣとしては、GaAs半導体やバイポーラ技術が用いられていたが、コストが高く、ベースバンド部等の集積には、適していなかった。
従来、ＲＦ回路用のＩＣとしては、GaAs半導体やバイポーラ技術が用いられていたが、コストが高く、ベースバンド部等の集積には、適していなかった。
このような状況下において、近年、CMOSの微細化技術が進歩し、その動作周波数も高くなってきた。このため、CMOSを使ってベースバンド部の集積化を行うことが可能となってきた。
このCMOS技術は、特に、高集積化と低コスト化の面で優れており、これを使って、ＲＦ回路部とベースバンド部とをワンチップ化する技術が開発されつつある。
このCMOS技術は、特に、高集積化と低コスト化の面で優れており、これを使って、ＲＦ回路部とベースバンド部とをワンチップ化する技術が開発されつつある。
ところが、ＲＦ回路をCMOSへ集積させるためには、無線通信を取り扱うＲＦ回路と、人間とのインターフェースを取り扱うアナログ回路とを同一基板に集積する必要がある。そして、このような基板に搭載される受動素子として、キャパシタ、インダクタ、バラクタなどがある。
これらのうち、キャパシタとしては、プロセス上の作りやすさや、電圧依存性の小ささなどの利点から、一般的に、ＭＩＭ構造が採用される。そして、このＭＩＭキャパシタ構造を微細化する必要がある。
これらのうち、キャパシタとしては、プロセス上の作りやすさや、電圧依存性の小ささなどの利点から、一般的に、ＭＩＭ構造が採用される。そして、このＭＩＭキャパシタ構造を微細化する必要がある。
しかしながら、従来の水平な構造のキャパシタ、すなわち、水平な２枚の電極板の間に絶縁膜を挟んだキャパシタ構造では、微細化に限界があった。
ところで、従来のキャパシタとして、ＤＲＡＭでは、蓄積電極を２重の円筒状にして蓄積容量を増大させたものがある（例えば、特許文献１参照）。
また、従来の他のキャパシタとして、上下の２枚の水平な電極板にそれぞれ内向きの柱を設けて電極の面積を増加させ、蓄積容量を増大させたものがある（例えば、特許文献２参照）。
ところで、従来のキャパシタとして、ＤＲＡＭでは、蓄積電極を２重の円筒状にして蓄積容量を増大させたものがある（例えば、特許文献１参照）。
また、従来の他のキャパシタとして、上下の２枚の水平な電極板にそれぞれ内向きの柱を設けて電極の面積を増加させ、蓄積容量を増大させたものがある（例えば、特許文献２参照）。
しかし、これらの従来技術では、２重の円筒および内向きの柱といういずれも補助的な手段を使ったものに過ぎないため、キャパシタの微細化を飛躍的に進歩させることはできないという欠点があった。
解決しようとする点は、キャパシタの微細化を飛躍的に進歩させる点である。
本発明の半導体素子の構造は、基板に対して対向面を基板面と垂直にして立てた状態に形成された一組の対向電極と、当該垂直な一組の対向電極の両対向面間の隙間に埋め込まれた絶縁膜とからなることを最も主要な特徴とする。
また、本発明の半導体素子の製造方法は、基板に対し対向面を基板面と垂直にして一組の対向電極を垂直に立てた場合の高さに相当する厚さに電極材料膜を形成する工程と、当該電極材料膜に対し、前記垂直な一組の対向電極の対向面の位置に電極板間隔に相当する幅の隙間を形成する工程と、当該隙間内に絶縁膜を埋め込む工程と、当該電極材料膜をエッチングして一組の対向電極を形成する工程とからなることを最も主要な特徴とする。
本発明の半導体素子の構造とその製造方法は、ＭＩＭキャパシタにおいて、単位面積当たりの容量を増加させることができる。その結果、ＲＦ回路の高集積化を図ることができるという利点がある。
垂直構造のキャパシタを構成するという目的を、通常のリソグラフィーおよびエッチング技術で実現した。
図１は、本発明の半導体素子の構造の要部を示す斜視図である。
図示の構造は、垂直に形成されたＭＩＭキャパシタ構造である。この構造において、３が絶縁膜、４と５が一組の対向電極である。また、７がプラグで、８が配線である。絶縁膜３は、一組の対向電極４、５の間に垂直に挟み込まれている。これによって、垂直なキャパシタ構造が構成されている。
図示の構造は、垂直に形成されたＭＩＭキャパシタ構造である。この構造において、３が絶縁膜、４と５が一組の対向電極である。また、７がプラグで、８が配線である。絶縁膜３は、一組の対向電極４、５の間に垂直に挟み込まれている。これによって、垂直なキャパシタ構造が構成されている。
一組の対向電極４、５は、基板に対して垂直にして立てた状態に形成されている。
また、当該垂直な一組の対向電極４、５の両対向面を両側面とするように隙間が形成されている。そして、当該隙間内に絶縁膜３が埋め込まれている。
一組の対向電極４、５と、配線８とは、プラグ７によって接続されている。この場合、プラグ７は、一組の対向電極４、５の図中上面すなわち垂直に立てられた一組の対向電極４、５の端の部分に結合されている。この際、この端の部分すなわち一組の対向電極４、５の図中上面にも、絶縁膜３が存在している。
また、当該垂直な一組の対向電極４、５の両対向面を両側面とするように隙間が形成されている。そして、当該隙間内に絶縁膜３が埋め込まれている。
一組の対向電極４、５と、配線８とは、プラグ７によって接続されている。この場合、プラグ７は、一組の対向電極４、５の図中上面すなわち垂直に立てられた一組の対向電極４、５の端の部分に結合されている。この際、この端の部分すなわち一組の対向電極４、５の図中上面にも、絶縁膜３が存在している。
一組の対向電極４、５は、図示しない基板に対し厚く（例えば、１００００Å）形成された金属膜を材料として形成される。そして、この金属膜に対しては、その高さに対して狭い幅の隙間を形成してある。そのようにしておいて、その隙間の中に絶縁膜３を埋め込んである。
次に、図２ないし図７を参照して上述した図１のキャパシタ構造を形成する方法すなわち本発明の半導体素子の構造の製造方法を説明する。
まず、基板に対し金属膜からなる電極材料膜１を厚く形成する工程を行う（図２）。これにより、基板に対し一組の対向電極４、５を垂直に立てた場合の高さに相当する厚さに電極材料膜１を形成する。これは、図示しない基板に対し、例えば、Ai-Cuをスパッタ法により堆積させることにより行う。具体的な厚さは、例えば、１００００Åである。
その後、当該電極材料膜１に対し、その高さに対して狭い幅の隙間２を形成する工程を行う（図３）。これにより、当該電極材料膜１に対し、前記垂直な一組の対向電極４、５の対向面の位置に電極板間隔に相当する幅の隙間２を形成する。これは、図示しないレジストを電極材料膜１に塗布し、これをパターニングし、そのパターニングに従って電極材料膜１をドライエッチングすることにより行う。
その後、当該電極材料膜１に対し、その高さに対して狭い幅の隙間２を形成する工程を行う（図３）。これにより、当該電極材料膜１に対し、前記垂直な一組の対向電極４、５の対向面の位置に電極板間隔に相当する幅の隙間２を形成する。これは、図示しないレジストを電極材料膜１に塗布し、これをパターニングし、そのパターニングに従って電極材料膜１をドライエッチングすることにより行う。
次に、当該隙間２内に絶縁膜３を埋め込む工程を行う（図４）。これは、ＣＶＤ等により絶縁膜３を堆積させることにより行う。絶縁膜３の種類は、回路上で必要とされる容量に応じて、酸窒化膜、酸化膜、窒化膜のいずれかを選択する。膜厚は、隙間２の幅に対して埋め込みが可能な厚さとする。
ここで、絶縁膜３は、隙間２内に埋め込まれるとともに、電極材料膜１の上面にも形成される。絶縁膜３は、後に形成される左右の電極を完全に絶縁するために隙間２内に十分に充填させる必要がある。このため、隙間２の開口からあふれるように絶縁膜３を堆積するようにされる。この結果、電極材料膜１の上面にも絶縁膜３が形成される。
しかしながら、この電極材料膜１の上面の絶縁膜３は、キャパシタの端部で漏洩する電界を低減させるのに役立つ。また、後に形成される電極に結合されるプラグ間の絶縁性を良好とするためにも役立つ（図７参照）。
しかしながら、この電極材料膜１の上面の絶縁膜３は、キャパシタの端部で漏洩する電界を低減させるのに役立つ。また、後に形成される電極に結合されるプラグ間の絶縁性を良好とするためにも役立つ（図７参照）。
その後、当該電極材料膜１をエッチングして垂直な一組の対向電極４、５を形成する工程を行う（図５）。これは、図示は省略するが、電極材料膜１に塗布したレジストをパターニングし、そのパターニングに従って絶縁膜３と電極材料膜１をエッチングすることにより行う。
次に、上述のように形成した構造上に層間膜６を形成する（図６）。これは、ＣＶＤ法により例えば１５０００Å堆積させる。そして、ＣＭＰ法により表面を研磨し、平坦化させる。
その後、当該層間膜６および上部の絶縁膜３を貫通し、コンタクトを開口する。
その後、当該層間膜６および上部の絶縁膜３を貫通し、コンタクトを開口する。
そして、一組の対向電極４、５にプラグ７を接続する（図７）。これは、ＣＶＤ法によりタングステンを堆積させ、ＣＭＰ法により全面を研磨することにより行う。
最後に、当該プラグ７に配線８を接続する。すなわち、スパッタ法によりAl-Cuを例えば５０００Å堆積させる。そして、通常のフォトリソグラフィーによりパターニングを行い、ドライエッチングにより配線を形成する。
以上のようにして、本発明に係る垂直なＭＩＭキャパシタ構造が完成する。このような構造により、ＭＩＭキャパシタにおいて、単位面積当たりの容量を増加させることができる。その結果、ＲＦ回路の高集積化を図ることができる。
ここで、図を参照して本発明の半導体素子の全体構造を説明する。
図８は、本発明に係るキャパシタの全体構造を示す平面図である。また、図９は、図８の構造の一部分を詳細に示す斜視図である。
図８に示すように、図１のキャパシタ構造が複数回折り返されて所定の面積に納められる。この場合、図３の工程により隙間２が先に形成され、図４の工程でキャパシタ用の所定の誘電率の絶縁膜３が埋め込まれる。その後、図５の工程で一組の対向電極４、５が形成され、図６の工程で層間膜６が埋め込まれる。
図８は、本発明に係るキャパシタの全体構造を示す平面図である。また、図９は、図８の構造の一部分を詳細に示す斜視図である。
図８に示すように、図１のキャパシタ構造が複数回折り返されて所定の面積に納められる。この場合、図３の工程により隙間２が先に形成され、図４の工程でキャパシタ用の所定の誘電率の絶縁膜３が埋め込まれる。その後、図５の工程で一組の対向電極４、５が形成され、図６の工程で層間膜６が埋め込まれる。
一組の対向電極４、５の幅は、０．２μmであり、高さは、1μmである。長さは、約１３０μmである。これを１３回折り返して、図８に示すように、１０μm×１０μmの正方形内に納めている。
よって、キャパシタの電極の総面積は、１３０μm2となる。これは、１０μm×１０μmの正方形の電極の水平型キャパシタの場合の１．３倍となる。
さらに、両電極の幅と隙間幅を小さくすることで、容量増加が期待でき、高集積化が可能となる。
よって、キャパシタの電極の総面積は、１３０μm2となる。これは、１０μm×１０μmの正方形の電極の水平型キャパシタの場合の１．３倍となる。
さらに、両電極の幅と隙間幅を小さくすることで、容量増加が期待でき、高集積化が可能となる。
ところで、一般に、ＲＦ回路では、キャパシタの比精度が重要であり、製造ばらつきを抑えることが望まれる。しかしながら、従来の水平方向のＭＩＭキャパシタでは、絶縁膜の厚さのばらつきが容量のばらつきにつながる。これに対し、本発明に係る垂直方向のキャパシタでは、フォトリソグラフィーおよびエッチングの寸法変換差で容量が決定される。このため、寸法ばらつきが小さく抑えられる。その結果、比精度が向上する。
図１０は、本発明の半導体素子の他の構造の要部を示す斜視図である。
図示の構造は、垂直に形成されたＭＩＭキャパシタ構造である。この構造において、３’が絶縁膜、４と５が垂直な一組の対向電極である。また、７がプラグで、８が配線である。絶縁膜３’は、一組の対向電極４、５との間に垂直に挟み込まれている。これによって、垂直なキャパシタ構造が構成されている。
図示の構造は、垂直に形成されたＭＩＭキャパシタ構造である。この構造において、３’が絶縁膜、４と５が垂直な一組の対向電極である。また、７がプラグで、８が配線である。絶縁膜３’は、一組の対向電極４、５との間に垂直に挟み込まれている。これによって、垂直なキャパシタ構造が構成されている。
一組の対向電極４、５と、配線８とは、プラグ７によって接続されている。この場合、プラグ７は、一組の対向電極４、５の図中上面すなわち垂直に立てられた一組の対向電極４、５の端の部分に結合されている。この際、この端の部分すなわち一組の対向電極４、５の図中上面にも、絶縁膜３’が存在している。さらに、一組の対向電極４、５の側面にも絶縁膜３’が存在している。
一組の対向電極４、５は、図示しない基板に対し厚く（例えば、１００００Å）形成された金属膜を材料として形成される。そして、この金属膜に対しては、その高さに対して狭い幅の隙間を形成してある。そのようにしておいて、その隙間の中に絶縁膜３’を埋め込んである。
次に、図１１ないし図１５を参照して上述した図１０のキャパシタ構造を形成する方法すなわち本発明の半導体素子の構造の製造方法を説明する。
まず、図示しない基板に対し電極材料膜１を厚く形成する工程を行う（図１１）。これは、基板に対し、例えば、Ai-Cuをスパッタ法により堆積させることにより行う。具体的な厚さは、例えば、１００００Åである。
その後、電極材料膜１から一組の対向電極４、５を形成するとともに、当該電極材料膜１から形成される一組の対向電極４、５の間に、その高さに対して狭い幅の隙間２を形成する工程を行う（図１２）。これは、図示は省略するが、レジストを電極材料膜１に塗布し、これをパターニングし、一組の対向電極４、５と、隙間２のパターンをつくる。そして、そのパターニングに従って電極材料膜１をドライエッチングすることにより、これらの形成を行う。
その後、電極材料膜１から一組の対向電極４、５を形成するとともに、当該電極材料膜１から形成される一組の対向電極４、５の間に、その高さに対して狭い幅の隙間２を形成する工程を行う（図１２）。これは、図示は省略するが、レジストを電極材料膜１に塗布し、これをパターニングし、一組の対向電極４、５と、隙間２のパターンをつくる。そして、そのパターニングに従って電極材料膜１をドライエッチングすることにより、これらの形成を行う。
次に、当該隙間２内に絶縁膜３’を埋め込む工程を行う（図１３）。これは、ＣＶＤ等により絶縁膜３’を堆積させることにより行う。絶縁膜３’の種類は、回路上で必要とされる容量に応じて、酸窒化膜、酸化膜、窒化膜のいずれかを選択する。膜厚は、隙間の幅に対して埋め込みが可能な厚さとする。例えば、０．２μmである。
ここで、絶縁膜３’は、隙間２内に埋め込まれるとともに、一組の対向電極４、５の上面および側面にも形成される。絶縁膜３’は、左右の電極を完全に絶縁するために隙間２内に十分に充填させる必要がある。このため、隙間２の開口からあふれるように絶縁膜３’を堆積するようにされる。この結果、一組の対向電極４、５の上面および側面にも絶縁膜３’が形成される。
しかしながら、この一組の対向電極４、５の上面および側面の絶縁膜は、キャパシタの端部で漏洩する電界を低減させるのに役立つ。また、後に電極に結合されるプラグ間の絶縁性を良好とするためにも役立つ。
しかしながら、この一組の対向電極４、５の上面および側面の絶縁膜は、キャパシタの端部で漏洩する電界を低減させるのに役立つ。また、後に電極に結合されるプラグ間の絶縁性を良好とするためにも役立つ。
次に、上述のように形成した構造上に層間膜６を形成する（図１４）。これは、ＣＶＤ法により例えば１５０００Å堆積させる。そして、ＣＭＰ法により表面を研磨し、平坦化させる。
その後、当該層間膜６および上部絶縁膜３’を貫通し、コンタクトを開口する。
その後、当該層間膜６および上部絶縁膜３’を貫通し、コンタクトを開口する。
そして、一組の対向電極４、５にプラグ７を接続する（図１５）。これは、ＣＶＤ法によりタングステンを堆積させ、ＣＭＰ法により全面を研磨することにより行う。
最後に、当該プラグ７に配線８を接続する。すなわち、スパッタ法によりAl-Cuを例えば５０００Å堆積させる。そして、通常のフォトリソグラフィーによりパターニングを行い、ドライエッチングにより配線８を形成する。
以上のようにして、本発明に係る垂直なＭＩＭキャパシタ構造が完成する。このような構造により、ＭＩＭキャパシタにおいて、単位面積当たりの容量を増加させることができる。その結果、ＲＦ回路の高集積化を図ることができる。
また、実施例２の特有の効果として、電極材料膜１から一組の対向電極４、５と隙間２とを同時に形成することで、２回のフォトリソグラフィーおよびエッチング工程を１回にすることができる。このような工程の簡略化により、製造コストを低減することができる。
実施例２でも、図８に示すように、図１０のキャパシタ構造が複数回折り返されて所定の面積に納められる。この場合、図１２の工程により隙間２、一組の対向電極４、５が同時に形成され、図１３の工程でキャパシタ用の所定の誘電率の絶縁膜３’が埋め込まれる。
実施例２でも、図８に示すように、図１０のキャパシタ構造が複数回折り返されて所定の面積に納められる。この場合、図１２の工程により隙間２、一組の対向電極４、５が同時に形成され、図１３の工程でキャパシタ用の所定の誘電率の絶縁膜３’が埋め込まれる。
小型のＭＩＭキャパシタ構造を、例えば、携帯電話機等のＲＦ回路に適用でき、その小型化に貢献できる。
１ 電極材料膜
２ 隙間
３、３’ 絶縁膜
４、５ 一組の対向電極
６ 層間膜
７ プラグ
８ 配線
２ 隙間
３、３’ 絶縁膜
４、５ 一組の対向電極
６ 層間膜
７ プラグ
８ 配線
Claims (9)
- 基板に対して対向面を基板面と垂直にして立てた状態に形成された一組の対向電極と、
当該垂直な一組の対向電極の両対向面間の隙間に埋め込まれた絶縁膜とからなることを特徴とする半導体素子の構造。 - 請求項１に記載の構造上に形成された層間膜と、
当該層間膜を貫通し、前記一組の対向電極にそれぞれ接続されたプラグと、
当該プラグに接続された配線とから成ることを特徴とする請求項１記載の半導体素子の構造。 - 前記絶縁膜は、前記一組の対向電極間の隙間に埋め込まれるとともに、前記垂直な一組の対向電極の上面にも形成されることを特徴とする請求項１記載の半導体素子の構造。
- 請求項３に記載の構造上に形成された層間膜と、
当該層間膜および前記上部絶縁膜を貫通し、前記一組の対向電極にそれぞれ接続されたプラグと、
当該プラグに接続された配線とから成ることを特徴とする請求項３記載の半導体素子の構造。 - 請求項１に記載の構造を、その長手方向に引き延ばし、複数回の折り返しを行って、所定の面積に納めたことを特徴とする請求項１記載の半導体素子の構造。
- 基板に対して対向面を基板面と垂直にして立てた状態に形成された一組の対向電極と、
当該垂直な一組の対向電極の両対向面間の隙間に埋め込まれるとともに、垂直な一組の対向電極上面およびそれらの対向電極の外側の側面に形成された絶縁膜とからなることを特徴とする半導体素子の構造。 - 請求項６に記載の構造上に形成された層間膜と、
当該層間膜および前記上部絶縁膜を貫通し、前記一組の対向電極にそれぞれ接続されたプラグと、
当該プラグに接続された配線とから成ることを特徴とする請求項６記載の半導体素子の構造。 - 基板に対し対向面を基板面と垂直にして一組の対向電極を垂直に立てた場合の高さに相当する厚さに電極材料膜を形成する工程と、
当該電極材料膜に対し、前記垂直な一組の対向電極の対向面の位置に電極板間隔に相当する幅の隙間を形成する工程と、
当該隙間内に絶縁膜を埋め込む工程と、
当該電極材料膜をエッチングして垂直な一組の対向電極を形成する工程とからなることを特徴とする半導体素子の製造方法。 - 基板に対し対向面を基板面と垂直にして一組の対向電極を垂直に立てた場合の高さに相当する厚さに電極材料膜を形成する工程と、
当該電極材料膜をエッチングして垂直な一組の対向電極を形成するとともに、当該電極材料膜に対し、前記垂直な一組の対向電極の対向面の位置に電極板間隔に相当する幅の隙間を形成する工程と、
当該隙間内に絶縁膜を埋め込むとともに、垂直な一組の対向電極上面およびそれらの外側の側面に絶縁膜を形成する工程とからなることを特徴とする半導体素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003321633A JP2005093531A (ja) | 2003-09-12 | 2003-09-12 | 半導体素子の構造とその製造方法 |
| US10/834,070 US7034396B2 (en) | 2003-09-12 | 2004-04-29 | Structure of semiconductor element and its manufacturing process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003321633A JP2005093531A (ja) | 2003-09-12 | 2003-09-12 | 半導体素子の構造とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005093531A true JP2005093531A (ja) | 2005-04-07 |
Family
ID=34453260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003321633A Pending JP2005093531A (ja) | 2003-09-12 | 2003-09-12 | 半導体素子の構造とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7034396B2 (ja) |
| JP (1) | JP2005093531A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5575309B1 (ja) * | 2013-08-05 | 2014-08-20 | 有限会社 ナプラ | 集積回路装置 |
| WO2023100807A1 (ja) * | 2021-12-01 | 2023-06-08 | ローム株式会社 | 絶縁チップおよび信号伝達装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4615962B2 (ja) | 2004-10-22 | 2011-01-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100672673B1 (ko) | 2004-12-29 | 2007-01-24 | 동부일렉트로닉스 주식회사 | 커패시터 구조 및 그 제조방법 |
| JP4731206B2 (ja) * | 2005-05-30 | 2011-07-20 | シャープ株式会社 | 液晶表示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677430A (ja) | 1992-08-28 | 1994-03-18 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US5652165A (en) * | 1996-06-10 | 1997-07-29 | Vanguard International Semiconductor Corporation | Method of forming a stacked capacitor with a double wall crown shape |
| US6403416B1 (en) * | 1999-01-07 | 2002-06-11 | Taiwan Semiconductor Manufacturing Company | Method for making a double-cylinder-capacitor structure for dynamic random access memory (DRAM) |
| JP3677674B2 (ja) | 2000-03-14 | 2005-08-03 | 松下電器産業株式会社 | 半導体装置 |
| TW434890B (en) * | 2000-03-27 | 2001-05-16 | Mosel Vitelic Inc | Method for forming multi-cylinder capacitor |
| JP2002299555A (ja) | 2001-03-30 | 2002-10-11 | Seiko Epson Corp | 集積回路およびその製造方法 |
| KR100471164B1 (ko) * | 2002-03-26 | 2005-03-09 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법 |
-
2003
- 2003-09-12 JP JP2003321633A patent/JP2005093531A/ja active Pending
-
2004
- 2004-04-29 US US10/834,070 patent/US7034396B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5575309B1 (ja) * | 2013-08-05 | 2014-08-20 | 有限会社 ナプラ | 集積回路装置 |
| WO2023100807A1 (ja) * | 2021-12-01 | 2023-06-08 | ローム株式会社 | 絶縁チップおよび信号伝達装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7034396B2 (en) | 2006-04-25 |
| US20050121780A1 (en) | 2005-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7869189B2 (en) | Methods of fabricating integrated circuit devices including capacitors having high-aspect ratio support patterns and related devices | |
| TWI440140B (zh) | 記憶體電容結構與其製作方法 | |
| KR100663001B1 (ko) | 반도체 소자의 캐패시터 구조 및 그 제조 방법 | |
| KR100456554B1 (ko) | 반도체 장치의 커패시터 및 그 제조 방법 | |
| JP2005093531A (ja) | 半導体素子の構造とその製造方法 | |
| KR100526867B1 (ko) | 커패시터 및 그의 제조방법 | |
| KR20090068793A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR100634000B1 (ko) | 엠아이엠 캐패시터 형성 방법 | |
| KR20040069805A (ko) | 박막 커패시터 및 그 제조 방법 | |
| KR101159112B1 (ko) | 가변 용량 캐패시터 및 그 제조방법 | |
| KR100477541B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| JPH10163455A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| US20090166805A1 (en) | Metal Insulator Metal Capacitor and Method of Manufacturing the Same | |
| US20070145599A1 (en) | Metal-insulator-metal (MIM) capacitor and methods of manufacturing the same | |
| EP4195253A1 (en) | Semiconductor structure forming method and semiconductor structure | |
| KR20100059276A (ko) | Ｐｉｐ 커패시터 제조 방법 | |
| KR100611005B1 (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR100925092B1 (ko) | Ｍｉｍ 커패시터 및 ｍｉｍ 커패시터 제조 방법 | |
| KR100842471B1 (ko) | 반도체 소자의 ｍｉｍ캐패시터 형성 방법 | |
| KR100593957B1 (ko) | 인버스 구조의 ｍｉｍ 커패시터를 이용한 ｒｆ 아날로그디바이스의 제조 방법 | |
| KR100455728B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100816245B1 (ko) | 커패시터 및 그 제조방법 | |
| KR20040069806A (ko) | 박막 커패시터 및 그 제조 방법 | |
| KR100340900B1 (ko) | 반도체장치의 제조방법 | |
| KR100328704B1 (ko) | 디램셀제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060131 |