KR100593957B1 - 인버스 구조의 ｍｉｍ 커패시터를 이용한 ｒｆ 아날로그디바이스의 제조 방법 - Google Patents

Abstract

본 발명은 RF 아날로그 디바이스에서 MIM 커패시터와 인덕터를 동시에 구현하여 칩 면적 및 공정 스텝수를 감소시킨 인버스 구조의 MIM 커패시터를 이용한 RF 아날로그 디바이스의 제조 방법에 관한 것으로, 전면에 IMD층을 형성하고 선택적으로 비아홀들을 형성하고 비아 콘택층을 형성하는 단계;커패시터 하부 전극 형성용 물질층,유전 물질층을 차례로 증착하고 선택적으로 식각하여 MIM 커패시터 하부 전극,유전체층을 형성하는 단계;상기 MIM 커패시터 하부 전극,유전체층의 측면에 스페이서를 형성하는 단계;전면에 인덕터 형성용 금속층, 하드 마스크 물질층을 차례로 형성하고 선택적으로 식각하여 인덕터 형성을 위한 하드 마스크층을 형성하는 단계;상기 하드 마스크를 이용하여 인덕터 형성용 금속층을 선택적으로 식각하여 선택적으로 MIM 커패시터 상부 전극으로 사용되는 인덕터를 형성하는 단계를 포함한다.

MIM, RF 디바이스, 인덕터

Description

인버스 구조의 ＭＩＭ 커패시터를 이용한 ＲＦ 아날로그 디바이스의 제조 방법{Method for fabricating of RF analog device using the inverse structure MIM capacitor}

도 1a내지 도 1f는 본 발명에 따른 RF 아날로그 디바이스를 위한 공정 단면도

- 도면의 주요 부분에 대한 부호의 설명 -

11. IMD층 12. 비아 콘택층

13. 커패시터 하부 전극 형성용 물질층 13a. MIM 커패시터 하부 전극

14. 유전 물질층 14a. 유전체층

15. 제 1 포토레지스트 패턴 16. MIM 스페이서 형성용 물질층

16a. 스페이서 17. 인덕터 형성용 물질층

17a. 인덕터 18. 하드 마스크 형성용 물질층

18a. 하드 마스크층

본 발명은 반도체 소자에 관한 것으로, 구체적으로 RF 아날로그 디바이스에서 MIM 커패시터와 인덕터를 같은 층에 동시 구현하여 칩 면적 및 공정 스텝수를 감소시킨 인버스 구조의 MIM 커패시터를 이용한 RF 아날로그 디바이스의 제조 방법에 관한 것이다.

최근에 들어 등장하고 있는 복합 반도체 장치(MML:Merged Memory Logic)는 한 Chip내에 메모리 셀 어레이부, 예컨대 DRAM(Dynamic Random Access Memory)과 아날로그 또는 주변회로가 함께 집적화된 소자이다.

이러한 복합 반도체 장치의 등장으로 인해 멀티미디어 기능이 크게 향상되어 종전보다 반도체장치의 고집적화 및 고속화를 효과적으로 달성할 수 있게 되었다.

한편, 고속 동작을 요구하는 아날로그 회로에서는 고용량의 커패시터를 구현하기 위한 반도체 소자 개발이 진행중에 있다.

커패시터가 PIP(Polysilicon/Insulator/Polysilicon) 구조일 경우의 문제를 해결하기 위해 MIS(Metal/Insulator/Silicon), MIM(Metal/Insulator/Metal)로 변경하게 되었는데, 그 중에서도 MIM형 커패시터는 비저항이 작고 내부에 공핍(deplection)에 의한 기생 커패시턴스가 없기 때문에 고성능 반도체장치에 주로 이용되고 있다.

MIM형 아날로그 커패시터는 다른 반도체소자와 동시에 구현되어야 하므로 상호 연결배선(interconnection line)인 금속 배선을 통해서 반도체 소자와 전기적으 로 연결되어 있다.

고객의 다양한 수요 및 다양한 기능이 요구되는 ASIC에서는 다양한 패턴을 형성해야 하는데, RF 소자의 경우 MIM 커패시터와 인덕터(inductor)가 각각 구현되는 경우 칩의 면적이 증가한다. 단일소자로서 MIM Capacitor와 Inductor의 Size는 매우 크기 때문이다.

예를 들면, RF 아날로그 디바이스와 CMOS 논리 디바이스를 하나의 칩 내에 형성하는 것이 검토되고 있다.

RF 아날로그 디바이스는 저항, 코일, 캐패시터등을 포함하며 CMOS 논리 디바이스는 MOS 트랜지스터로 구성된다.

RF 아날로그 디바이스와 CMOS 논리 디바이스를 하나의 칩화하기 위해서는 양 디바이스의 제조 프로세스의 통합이 필요하다.

종래 기술의 RF 디바이스는 MIM 커패시터와 인덕터를 각각 개별적으로 구성한다.

그러나 이와 같은 종래 기술의 RF 아날로그 디바이스 소자 및 그의 제조 공정에서는 다음과 같은 문제점이 있다.

다양한 기능이 요구되는 ASIC에서는 다양한 패턴을 형성해야 하는데, 종래 기술에서는 RF 장치의 경우 MIM 커패시터와 인덕터(inductor)가 각각 구현된다.

이는 RF 디바이스의 칩 사이즈와 MIM 커패시터, 인덕터(inductor)를 형성하기 위한 추가되는 공정의 수, 그리고 인터레이어(interlayer)에 MIM 커패시터가 적용됨으로 인한 공정 문제 등이 있다.

본 발명은 이와 같은 종래 기술의 RF 아날로그 디바이스 및 그의 제조 공정의 문제를 해결하기 위하여 안출한 것으로, RF 아날로그 디바이스에서 MIM 커패시터와 인덕터를 동시에 구현하여 칩 면적 및 공정 스텝수를 감소시킨 인버스 구조의 MIM 커패시터를 이용한 RF 아날로그 디바이스의 제조 방법을 제공하는데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명에 따른 인버스 구조의 MIM 커패시터를 이용한 RF 아날로그 디바이스의 제조 방법은 전면에 IMD층을 형성하고 선택적으로 비아홀들을 형성하고 비아 콘택층을 형성하는 단계;커패시터 하부 전극 형성용 물질층,유전 물질층을 차례로 증착하고 선택적으로 식각하여 MIM 커패시터 하부 전극,유전체층을 형성하는 단계;상기 MIM 커패시터 하부 전극,유전체층의 측면에 스페이서를 형성하는 단계;전면에 인덕터 형성용 금속층, 하드 마스크 물질층을 차례로 형성하고 선택적으로 식각하여 인덕터 형성을 위한 하드 마스크층을 형성하는 단계;상기 하드 마스크를 이용하여 인덕터 형성용 금속층을 선택적으로 식각하여 선택적으로 MIM 커패시터 상부 전극으로 사용되는 인덕터를 형성하는 단계를 포함하는 것을 특징으로 한다.

본 발명에 따른 인버스 구조의 MIM 커패시터를 이용한 RF 아날로그 디바이스 의 제조 방법의 바람직한 실시예에 관하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 1a내지 도 1f는 본 발명에 따른 RF 아날로그 디바이스를 위한 공정 단면도이다.

본 발명은 MIM 커패시터의 구조를 인버스 구조 즉, 얇은 MIM 커패시터 전극이 하부(bottom) 전극으로 적용되는 구조를 적용하여 MIM 커패시터와 인덕터(inductor)를 동일층에 하나의 공정으로 통합하여 구현하는 방법이다.

이와 같이, MIM 커패시터와 인덕터(inductor)를 동시에 구현하고 요구되는 기능별로 MIM 커패시터 또는 인덕터로 사용하도록하여 칩 사이즈의 증가를 억제한 것이다.

MIM 커패시터와 인덕터를 동시에 구현하기 위하여 먼저, 도 1a에서와 같이, 셀 트랜지스터등이 형성된 전면에 IMD(Inter Metal Dielectric)층(11)을 형성하고 선택적으로 비아홀들을 형성한 후에 텅스텐(W)층을 형성하고 CMP(Chemical Mechanical Polishing) 공정으로 평탄화하여 비아 콘택층(12)을 형성한다.

그리고 도 1b에서와 같이, MIM 커패시터 하부 전극 형성용 물질층(13),유전 물질층(14)을 차례로 증착하고 MIM 커패시터 형성 영역을 정의하기 위한 제 1 포토레지스트 패턴(15)을 형성한다.

이어, 도 1c에서와 같이, 제 1 포토레지스트 패턴(15)을 마스크로 하여 MIM 커패시터 하부 전극 형성용 물질층(13),유전 물질층(14)을 선택적으로 식각하여 MIM 커패시터 하부 전극(13a),유전체층(14a)을 형성하고 전면에 MIM 스페이서 형성 용 물질층(16)을 형성한다.

그리고 도 1d에서와 같이, MIM 커패시터의 하부 전극과 상부 전극을 격리하기 위한 스페이서(16a)를 형성한다.

이어, 도 1e에서와 같이, 인덕터 형성용 금속층(17), 하드 마스크 물질층(18)을 차례로 형성하고 인덕터 형성 영역을 정의하기 위한 제 2 포토레지스트 패턴(19)을 형성한다.

그리고 도 1f에서와 같이, 제 2 포토레지스트 패턴(19)을 이용하여 하드 마스크 물질층(18)을 선택적으로 식각하여 인덕터 형성을 위한 하드 마스크층(18a)을 형성하고 이를 이용하여 인덕터 형성용 금속층(17)을 선택적으로 식각하여 인덕터(17a)를 형성한다.

이와 같이 제조된 본 발명에 따른 RF 아날로그 디바이스는 비아 콘택층(12)이 MIM 커패시터의 하부 전극 또는 인덕터(17a)에 연결되므로 MIM 커패시터와 인덕터의 각 기능은 요구되는 기능에 따라 각기 달리 적용할 수 있다.

또한, 타겟 커패시턴스를 위한 MIM 커패시터의 사이즈는 인덕터의 폭이 크고 길이도 길기 때문에 인덕터 내에서 구현이 가능하다.

이와 같은 공정으로 칩 사이즈를 줄이고 MIM 커패시터와 인덕터를 형성하기 위한 각각의 공정을 하나의 공정으로 진행하여 설계나 공정 진행에서 발생되는 많은 변수를 줄일 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

이상에서 설명한 본 발명에 따른 인버스 구조의 MIM 커패시터를 이용한 RF 아날로그 디바이스의 제조 방법은 다음과 같은 효과가 있다.

본 발명은 인버스구조 MIM를 적용하여 최상층 메탈층에 적용하므로 중간층에 형성시킬 경우 발생하는 여러 공정문제(Top electrode Target설정, IMD CMP, Via Etch, 등등)를 배제할 수 있으며, RF 디바이스 제조 공정에서 MIM 커패시터 전극과 인덕터를 하나의 메탈층으로 형성하므로 공정을 단순화할 수 있다.

또한, MIM 커패시터와 인덕터가 적층 구조로 이루어짐으로써 칩 사이즈의 증가 요소를 제거하여 고집적화의 RF 디바이스를 제공하는 효과가 있다.

Claims (3)

1. 전면에 IMD층을 형성하고 선택적으로 비아홀들을 형성하고, 상기 비아홀을 텅스텐(W)으로 채운 후 CMP 공정으로 평탄화하여 비아 콘택층을 형성하는 단계;

   커패시터 하부 전극 형성용 물질층,유전 물질층을 차례로 증착하고 선택적으로 식각하여 MIM 커패시터 하부 전극,유전체층을 형성하는 단계;

   상기 MIM 커패시터 하부 전극,유전체층의 측면에 스페이서를 형성하는 단계;

   전면에 인덕터 형성용 금속층, 하드 마스크 물질층을 차례로 형성하고 선택적으로 식각하여 인덕터 형성을 위한 하드 마스크층을 형성하는 단계;

   상기 하드 마스크를 이용하여 인덕터 형성용 금속층을 선택적으로 식각하여 선택적으로 MIM 커패시터 상부 전극으로 사용되는 인덕터를 형성하는 단계를 포함하는 것을 특징으로 하는 인버스 구조의 MIM 커패시터를 이용한 RF 아날로그 디바이스의 제조 방법.
2. 삭제
3. 제 1 항에 있어서, 비아 콘택층이 MIM 커패시터의 하부 전극 또는 인덕터에 연결되는 것을 특징으로 하는 인버스 구조의 MIM 커패시터를 이용한 RF 아날로그 디바이스의 제조 방법.

Images