CN101908523A - 电子设备、导电性组合物、金属填充装置及电子设备的制造方法 - Google Patents

电子设备、导电性组合物、金属填充装置及电子设备的制造方法 Download PDF

Info

Publication number
CN101908523A
CN101908523A CN2010101968971A CN201010196897A CN101908523A CN 101908523 A CN101908523 A CN 101908523A CN 2010101968971 A CN2010101968971 A CN 2010101968971A CN 201010196897 A CN201010196897 A CN 201010196897A CN 101908523 A CN101908523 A CN 101908523A
Authority
CN
China
Prior art keywords
metal
substrate
conductor
electronic equipment
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101968971A
Other languages
English (en)
Inventor
关根重信
关根由莉奈
桑名良治
木村龙司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NAPULA CORP
Napra Co Ltd
Original Assignee
NAPULA CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009133363A external-priority patent/JP4505540B1/ja
Priority claimed from JP2009166426A external-priority patent/JP4580027B1/ja
Priority claimed from JP2009272093A external-priority patent/JP4505545B1/ja
Priority claimed from JP2010004907A external-priority patent/JP4563506B1/ja
Priority claimed from JP2010046917A external-priority patent/JP4704503B1/ja
Application filed by NAPULA CORP filed Critical NAPULA CORP
Publication of CN101908523A publication Critical patent/CN101908523A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/025—Other inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/10—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances metallic oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及电子设备、金属填充装置、导电性组合物以及电子设备的制造方法。所述电子设备是将多个基板层叠而成的，所述基板各自包含半导体基板、纵导体以及环状绝缘部。所述纵导体沿所述半导体基板的厚度方向延伸。所述环状绝缘部包含以玻璃为主要成分的无机绝缘层，所述无机绝缘层被填充在环状槽内，所述环状槽包围所述纵导体并被设置在所述半导体基板中。

Description

电子设备、导电性组合物、金属填充装置及电子设备的制造方法
背景技术
本发明涉及电子设备、导电性组合物、金属填充装置以及电子设备的制造方法。
技术领域
在集成电路、半导体元件或者它们的芯片等电子设备的领域，此前采取在电路基板上平面地配置半导体芯片并且将它们之间用布线连接的方法。但是，该方法因为安装面积随着半导体芯片的数量增加、并且布线长度也增加，所以难以实现电子设备的小型大容量、高性能、以及低耗电。在微细化的技术已发展到极限的当前情况下，通过半导体芯片的微细化、小型化来实现大容量、高性能以及低耗电已达到极限。
因此，正在开发用贯穿电极对层叠的电路基板间进行连接的所谓的TSV(Through-Silicon-Via：硅晶穿孔技术)技术。
如果使用TSV技术，则可实现三维系统封装(3D-Sip)等的三维结构体的电子设备。由此，可将大量的功能装入到小的占有面积中，并且，元件之间的重要的电路径显著变短，可实现处理的高速化。
但是，在TSV技术中，存在如下的多个问题。
(1)贯穿电极和硅基板之间的绝缘性
作为使贯穿电极与硅基板电绝缘的手段，日本特开2008-251964号公报公开了如下技术：以将贯穿硅基板的贯穿电极包围的方式设置贯穿硅基板的环状的分离槽，在分离槽的底面以及侧面上直接形成硅膜，接着以填埋残留于分离槽内的间隙的方式在硅膜上形成绝缘膜，将分别与分离槽的内周侧面以及外周侧面接触的硅膜的表面热氧化来形成硅热氧化膜。
但是，即使将贯穿电极与硅基板电绝缘，根据电绝缘结构，特别是在GHz的高频区域杂散电容增大、电抗降低。由此，从贯穿电极向硅基板泄漏高频信号，信号的传输特性劣化。因而，在GHz的高频区域的信号传输特性改善上，需要使将贯穿电极与硅基板电绝缘的绝缘部分的相对介电常数变小、并且使电阻率尽量变高等的进一步改善。
根据该观点，从日本特开2008-251964号公报的公开内容可知，由于是将贯穿电极与硅基板通过硅热氧化膜来进行电绝缘的结构，因此信号传输特性除了由硅热氧化膜的电绝缘特性带来影响之外没能得到改善。即，在信号传输特性的改善上受到限制。
并且，需要以下工序：在分离槽的底面以及侧面上直接形成硅膜的工序，在硅膜形成后以填埋残留在分离槽内的间隙的方式在硅膜上形成绝缘膜的工序，以及进一步将硅膜的表面热氧化的工序。由此工序变得复杂、冗长。在将现有的平面的配置技术用TSV技术替换时，在工业批量生产上所重视的是成本、性能，上述的技术不能充分满足该要求。
并且，在上述技术中，因为想要通过膜填满分离槽，所以分离槽的槽宽必须是例如2μm左右的极小的值，若考虑到晶片的通常厚度，则分离槽的长宽比会达到100～200。因此，难以进行针对分离槽的硅膜形成工序。
(2)贯穿电极形成时以及接合时的热劣化
在使用上述熔融金属填充法或者镀覆法对已经形成有电路元件的半导体芯片或者晶片形成贯穿电极的情况下(后钻孔(via last))，必须避免因熔融热而导致的电路元件的热劣化。
从避免熔融热所导致的电路元件的劣化这样的观点出发，只要使用熔点低的金属材料即可，但这样一来，结果是电子设备的耐热性变低。
例如，日本特开2002-158191号公报中，作为构成贯穿电极的金属材料而例示的锡、铟由于熔点低，因此能够在避免贯穿电极形成时的熔融热所导致的半导体电路元件的劣化这点上进行评价，但由于熔点低，损失了热可靠性。
另外，在使用TSV技术来实现三维结构的电子设备时，必须将形成贯穿电极的多个晶片或者芯片在使贯穿电极对位后依次接合。作为接合材料，从提高电特性以及与贯穿电极的接合性等观点来看，可以使用金属接合材料。使该金属接合材料熔融后，通过使其凝固来接合电路基板。
该情况也同样存在以下问题：在金属接合材料的熔融、接合的过程中，已经形成的电路元件有时受到热损伤。
另外，在晶片的面上与贯穿电极一起、或者与贯穿电极独立地形成布线用的平面状导体图案的情况下，也具有同样问题。
(3)贯穿电极与其周边裂纹等的产生
作为在熔融金属填充法中一般共有的问题，可以看到以下现象：在贯穿电极处产生龟裂、或在贯穿孔的内壁面与贯穿电极的外周面之间设置的绝缘膜被贯穿电极部分地破坏，或者进一步发展为在贯穿电极的周围的硅基板处产生裂纹。
这些问题不限于形成贯穿电极的情况。在实现上述三维配置时，在层叠多个电路基板的情况下，在对电路基板相互间进行连接的接头等处有时也发生同样的情况。
(4)贯穿电极和导体图案的连接不良
贯穿电极在其功能上必须至少一端与设置在基板上的导体图案连接。此时，当导体图案的表面被氧化时，有时发生贯穿电极与导体图案连接不良。
作为解决该问题的一般手段，可以考虑利用熔剂的还原作用，还原导体图案的氧化膜。
但是，当在微细空间内将熔剂与熔融金属材料一起注入时，产生熔剂气体。在这种电子设备中，微细空间的孔径例如是数十μm以下的极微小孔，而且，长宽比变得相当高。当在这种形状的微细空间内产生熔剂气体时，除去该气体当然变差，在贯穿电极的周围产生因熔剂气体而引起的空隙，纵导体的截面积减少，电阻增大，进而导致对导体图案的连接不良、接合阻抗增大等问题。
像这样的问题不限于形成纵导体的场合。在实现三维配置时，在层叠多个电路基板的情况下，有时也会导致对电路基板相互间进行连接的接头连接不良、电阻增大、以及接合阻抗增大等问题。
(5)向微细空间充填熔融金属的困难性
在形成贯穿电极时，很难在不使在具有高长宽比的微细空间内产生空隙或硬化后的变形等的情况下将填充材料充分填充到其底部。
在半导体设备的制造中使用的晶片上，设置有用于形成电极等的多个微细空间(孔)，该微细空间的孔径例如是数十μm以下，非常小。并且，相对于这样微小孔径的微细空间，晶片的厚度相当厚，并且微细空间的长宽比往往是5以上。为了形成贯穿电极，必须在如此微小、高长宽比的微细空间中以达到其底部的方式可靠地填充导电材料，从而必然要求高度的填充技术。
作为电极形成技术，还已知有使用将导电金属成分和有机粘合剂混合而得到的导电糊的技术，但使用导电性好、损失低、并且高频率特性优良的熔融金属材料的冶金技术受到关注。这样的技术例如被日本特开2002-237468号公报(以下称为文献1)、日本特开2006-203170号公报(以下称为文献2)、以及日本特开2002-368082号公报(以下称为文献3)所公开。
首先，在文献1以及文献2中公开有通过采用熔融金属回填法的金属填充装置向微细空间(贯穿孔)内填充金属的技术。所说的熔融金属回填法是如下的方法：将对象物(晶片)的被放置的氛围减压，接下来在保持减压的状态下将上述对象物插入到熔融金属中，接下来对上述熔融金属的氛围气压进行加压，通过在金属插入前后的氛围气压差向上述空间填充熔融金属，接下来将对象物从熔融金属槽取出，在大气中冷却。
该金属充填装置在腔内上下并列设置两个小室，两个小室具有加压/减压机构，通过开关阀相互间隔开。并且，作为对象物的晶片以悬空状态被搬送夹具把持固定，被浸渍于设置在下侧小室的熔融金属槽后，为了使微细空间内的熔融金属硬化，而将其移动到上侧小室来冷却。
但是，当利用该金属填充装置将对象物从熔融金属拔出时，微细空间内的熔融金属因熔融金属具有的表面张力等的影响而被槽内的熔融金属吸引，或滴滴答答地漏出，或在空间内变圆。
因此，当将对象物从熔融金属槽取出进行冷却时，微细空间内的金属表面有时凹成到比对象物表面低的位置的凹面状。因此，有时成为与外部之间的电导通不完全。
为了避免该问题，必须为了填埋凹面而再一次供给熔融金属。并且，为了填埋凹面，需要使所供给的金属表面比对象物的表面高地突出，因此，需要用于使金属表面与对象物表面一致的工序，例如CMP(chemicalMechanical Polishing：化学机械抛光)工序。这些成为导致工序复杂化、与此相伴的成品率降低等的原因。
更大的问题是不仅需要如上的复杂的工序，而且有时在微细空间的、尤其在底部产生熔融金属填充不充分的空隙等。
另外，该装置由于结构复杂，因此不容易维持管理，而且在成本方面也不利。
另一方面，文献3公开有采用压差填充方式的金属填充装置。在该压差填充方式中，将形成了微细空间的对象物(样品)以及在该对象物上安装的金属片配置于真空腔内后，对真空腔内进行减压，并通过加热机构使金属片熔融，接下来通过不活泼性气体将真空腔内加压到大气压以上。由此，熔融金属被真空吸入到微细空间内。接下来，将真空腔开放，去除在样品表面残留的熔融状态的金属，之后在大气中进行室温冷却。
根据文献3的记载，与熔融金属回填法(文献1)比较，因为熔融金属的热容量少，所以能够取得以下效果：在样品中不产生翘曲或裂纹、并能将剩余金属抑制到最小限度、能实现降低成本等。
但是，在文献3所记载的压差填充方式中，熔融金属不能完全填充到微细空间的底部，而在内部产生空隙。
另外，由于去除残留在样品表面的熔融状态的金属，因此在该工序中填充在微小间隙中的熔融金属的一部分(上端侧)也被削去。因此，依然存在凹面的问题。
并且，根据该装置，需要预先准备与对象物形状对应地成形的金属片的工时、以及通过焊球等将该金属片安装到对象物上的工时，因此，在成本方面和处理效率方面存在问题。
实际上，由压差填充方式制造的晶片以及使用其的设备尚未提供到市场，这是不能解决上述问题的佐证。
发明内容
本发明的目的在于提供能解决上述TSV技术所涉及的多个问题中的一个以上的问题的电子设备、导电性组合物、金属填充装置以及电子设备的制造方法。
1、电子设备
本发明所涉及的电子设备是将多个基板层叠而构成的。基板各自包含半导体基板、纵导体以及环状绝缘部。所述纵导体沿所述半导体基板的厚度方向延伸。所述环状绝缘部包含无机绝缘层，所述无机绝缘层被填充在环状槽内，所述环状槽包围所述纵导体并被设置在所述半导体基板中。
如上所述，在本发明所涉及的电子设备中，在层叠的各个基板中，由于环状绝缘部被设置于包围纵导体并设置在半导体基板中的环状槽内，因此由贯穿导体代表的纵导体通过环状绝缘部与邻接的其他纵导体电绝缘。
并且，环状绝缘部包含无机绝缘层。该无机绝缘层以玻璃为主要成分，被填充在环状槽中。玻璃成分可以从多种玻璃材料中选择使用相对介电常数低、电阻率高的材料。因此，通过玻璃材料的选择来对环状绝缘部整体上的相对介电常数和电阻率进行调整，由此，能够降低在高频区域的信号泄漏，提高信号传输特性。另外，由于是填充结构，从而可实现无间隙的致密的绝缘结构。
并且，无机绝缘层是填充层，因此与需要成膜工艺的现有技术不同，不存在必须缩小环状槽的槽宽的理由。因此，容易进行无机绝缘膜的形成工序、进而容易进行环状绝缘部的形成工序。
无机绝缘层通过将液状玻璃即糊状玻璃填充到环状槽内并使其硬化来形成。因此，通过在环状槽的内部填充液状玻璃这样简单且廉价的工艺，可实现成本低廉的电子设备用基板。
无机绝缘层除了玻璃成分以外，也可以包含作为烧结体的陶瓷成分。对于可以含有的陶瓷成分，可选择其相对介电常数以及电阻率，由此，也可调整环状绝缘部整体上的相对介电常数以及电阻率。因此，能够降低在高频区域的信号泄漏，并提高信号传输特性。
环状绝缘部在环状槽的内壁面也可以包含绝缘层。该绝缘层优选包含氧化层，更优选包含氮化层。氧化层以及氮化层可以是单层，也可以是多层。另外，氧化层以及氮化层可以是在环状槽的内表面形成，也可以对出现在环状槽的内表面的半导体基板的面进行氧化或者氮化而得到。根据这样的绝缘结构，可避免环状绝缘部对半导体基板的不良影响，尤其能够避免无机绝缘层所包含的玻璃成分对半导体基板的不良影响。
如上所述，在本发明涉及的电子设备中，在被层叠的多个基板中，邻接的基板各自所具备的连接导体通过接合膜相互接合。所述接合膜优选包含第一金属或合金成分、以及熔点比所述第一金属或合金成分高的第二金属或合金成分，并且熔融温度比所述第一金属或合金成分的熔点高。
如上所述，在邻接的基板中，将一个基板的连接导体与另一个基板的连接导体接合的接合膜包含第一金属或合金成分以及第二金属或合金成分，因此在接合时因接合膜微小膜厚而产生的微细尺寸效应可使第二金属或合金成分在接近第一金属或合金成分的熔点的温度下熔融。此时，第一金属或合金成分的低熔点金属因为与连接导体进行反应形成金属间化合物而被消耗，所以接合后可使熔点大幅度提高。
并且，接合膜凝固后的熔融温度通过第一金属或合金成分与第二金属或合金成分进行反应，上升到接近第二金属或合金成分所具有的熔点的温度，即上升到至少比第一金属或合金成分的熔点高的温度。
因而，根据本发明，能够实现接合处理时以低的热处理温度来完成、且凝固后可确保高熔点的高耐热性的电子设备。
2、导电性组合物
为了实现本发明涉及的电子设备，优选纵导体和接合膜在低温下熔融，熔融凝固后被高熔点化。本发明涉及的导电性组合物满足这样的特性，并包含第一金属粒子和第二金属粒子。所述第一金属粒子的平均粒径处于产生微细尺寸效应且能够在比熔点低的温度下熔融的nm区域，所述第二金属粒子通过所述第一金属粒子的熔融而熔融。
已知大部分的金属粒子粒径越小越能在比熔点低的温度下熔化。其理由是粒径越小表面原子的占有率越大。在本发明中，将该微细化所导致的熔点降低的效果称为微细尺寸效应。
在本发明中，第一金属粒子的平均粒径处于产生微细尺寸效应的nm区域，从而可得到微细尺寸效应所导致的熔点降低效果。
使金属粒子的粒径(直径)小到原子的德布罗意波长(几nm～20nm)左右时，因为电子被封闭在该区域，所以电子的状态密度被离散化。并且，因为电子的运动性的自由度被极度限制，所以其运动能量增加。该现象被称为量子尺寸效应，是基于微细尺寸效应所导致的熔点降低的最终的情形。例如可以在250℃以下、优选在200℃以下、进而优选在180℃以下的温度使第一金属粒子熔融。
本发明所涉及的导电性组合物除了第一金属粒子之外，也包含第二金属粒子。第二金属粒子通过第一金属粒子的熔融而熔融。具体地说，第二金属粒子由具有第一金属粒子的熔融温度以下的熔点的材料构成。
因此，使本发明涉及的导电性组合物熔融之后，通过使其凝固来在芯片或者晶片上形成纵导体或布线用导体图案，从而不会产生对已经形成的半导体电路元件的热劣化，并能够形成纵导体或布线用的导体图案。并且，凝固后可确保由第一金属粒子所具有的高熔点带来的耐热性。
本发明所涉及的导电性组合物在各种电子设备中，用作填充到在基板厚度方向上所穿设的纵孔内的纵导体或在基板表面形成布线图案的电极材料。当向在基板厚度方向所穿设的纵孔内进行填充的情况下，除了作为纵导体的功能之外，也发挥作为填充材料的功能。
并且，在构成三维系统封装(3D-Sip)的结构时，也能够用作对层叠的基板间进行接合的接合材料。因为在任何情况下熔融温度低、凝固后可确保高的熔点，所以能够实现高可靠性的电子设备。
3、纵导体的结构
在本发明涉及的电子设备中，基板所包含的纵导体与电子设备的性能、可靠性等密切相关。因此，希望提供高性能、高可靠性的纵导体。所述纵导体由金属或合金的熔融凝固体构成并设置于所述基板，至少在与所述基板相面对的区域具有等轴晶区域，在所述熔融凝固体中包含作为接种剂的铋(Bi)和镓(Ga)。
如上所述，在本发明中，纵导体是由金属或合金的熔融凝固体构成的，至少在与基板相面对的区域具有等轴晶区域，所以可得到基于等轴晶组织的各向同性。因此，可抑制纵导体的龟裂、绝缘膜的破坏、以及基板的裂纹等的产生。
另外，因为包含于熔融凝固体中的作为接种剂的铋(Bi)和镓(Ga)具有负的体积变化率，所以能够有效地抑制柱状晶的成长，并适于上述等轴晶区域的核生成。
并且，优选纵导体至少在与基板相面对的区域中等轴晶区域所占的面积的比例比柱状晶区域所占的面积的比例大。根据这样的关系，至少在与基板相面对的区域，等轴晶所具有的各向同性更加起支配作用，能够更有效地抑制电极龟裂、绝缘膜破坏、以及基板裂纹等的产生。
纵导体的一个方式是具有平面状方式的布线，能够通过以下所述来实现：在基板的一个面上形成由掩模框等包围的微细空间，使该微细空间作为铸模，向其内部填充熔融金属，使其凝固。
在纵导体为贯通导体和非贯通导体的情况下，基板具有贯穿孔或者非贯穿孔，纵导体附着在所述孔的内表面，在至少与上述孔的内表面相接的区域具有等轴晶区域。这样的纵导体能够通过以下所述来实现：将设置于基板的孔作为铸模，向其内部填充熔融金属，并使其凝固。
涉及纵导体的另一个提案是基板包含第一导体、纵导体、以及接合膜的情况。所述第一导体位于所述基板的一个面侧，并与设置于基板的贯穿孔的底面相向。所述纵导体含有Sn合金，被填充到设置于所述基板的所述贯穿孔内，底面在所述贯穿孔的底部与所述第一导体相向。
所述接合膜是除贵金属以外的金属，比所述Sn合金具有更高的熔点。并且，所述接合膜在所述贯穿孔的底部的内部，介于所述纵导体的所述底面与所第一导体之间，并向所述纵导体扩散而产生合金区域，从而使所述第一导体与所纵导体接合。
上述接合结构能够通过向构成接合膜的金属供给构成纵导体的熔融金属并冷却这样简单的工序来制造。因此，与镀覆技术的情况相比，可显著地简化和缩短工序数以及工序时间。因此，可实现成本低廉的三维配置的电子设备。
并且，在构成接合膜的高熔点的金属在含有Sn合金的熔融金属中熔解并扩散而生成合金区域的过程中，按照公知的状态图进行说明。根据状态图，即使是比Sn合金具有更高熔点的金属微粒也能够在250℃以下的温度下熔解。因此，能够在低温度下实现纵导体对第一导体的连接，并能够避免有时包含于电路基板中的半导体电路元件的热损伤。
并且，构成接合膜的高熔点的金属向含有Sn合金的纵导体中扩散而生产的合金区域的熔点比热扩散时的熔点高，所以可得到热稳定性优良的导体连接结构。
构成接合膜的高熔点金属在熔解工序被还原，所以不需要熔剂还原工序。因此，抑制了由熔剂引起的空隙的产生，可实现避免了纵导体的截面积的减少、电阻的增大、进而避免了对第一导体的连接不良及接合阻抗的增大等的电子设备。
4、金属填充装置
为了实现本发明涉及的电子设备，必须形成纵导体。本发明涉及的金属填充装置适于形成上述纵导体。该金属填充装置是向存在于基板(晶片)中的微细空间填充熔融金属的装置，其包含支撑体、熔融金属供给部以及加压机构。
所述支撑体具有：处理所述晶片的处理室；具备设置所述晶片的设置面的第一部件；以及具备与所述处理室相连的金属供给通路的第二部件。所述处理室通过将所述第一部件和所述第二部件组合而被划定。
所述熔融金属供给部通过所述金属供给通路向在设置于所述设置面的所述晶片中存在的微细空间填充所述熔融金属。并且，所述加压机构对所述晶片和填充于所述微细空间内的熔融金属进行加压。
如上所述，在本发明涉及的金属填充装置中，支撑体所具备的处理室具有设置晶片的设置面，所述熔融金属供给部通过金属供给通路向在设置面所设置的晶片的微细空间中填充熔融金属，从而不需要从熔融金属槽取出晶片的操作。因此，微细空间内的熔融金属因熔融金属所具有的表面张力等的影响，不会产生如下等问题：被槽内的熔融金属吸引，或是滴滴答答地泄漏，或是在空间内变圆。因此，可不产生空隙或间隙等地由金属体填满微细空间。
另外，本发明涉及的金属填充装置包含加压机构，该加压机构对晶片以及在微细空间内填充的熔融金属进行加压，从而可将熔融金属充分地填充到微细空间的底部，并且可抑制因热收缩所导致的金属变形。因此，可不产生空隙或间隙等地由金属体填满微细空间。
在这里，在微细空间是贯穿孔的情况下，因为支撑体从向处理室开放的微细空间的开口面的相对侧支撑晶片，所以能够封闭晶片的处于支撑面的另一个开口面。因此，微细空间内的熔融金属从开放的开口面被施加一个方向的压力，可靠地被压入到微细空间内，而熔融金属不会从被封闭的另一个开口面泄漏。
另一方面，在微细空间为非贯穿孔的情况下也是同样的，从开口面被施加一个方向的压力，熔融金属当然也不会泄漏。
这样，根据本发明涉及的金属填充装置，也能够避免在微细间隙中被冷却时而产生的熔融金属的凹面。因此，可确保与外部的电导通。
进而，通过避免金属体的凹面化，从而不需要冷却后的熔融金属的再供给或CMP工序等，有助于操作工序的简化以及成品率的提高等。
上述加压机构通过选自气压、按压、注射压、辊压、磁力或离心力中的至少一种来进行加压。此时，在采用气压的情况下，设置有控制处理室内的压力的压力控制部，也可将该压力控制部兼用做加压机构。
另外，在采用注射压的情况下，由注射机构成加压机构以及熔融金属供给部。通过注射机向处理室注射熔融金属而进行供给，并且向该处理室施加注射压直到在填充在微细空间内的熔融金属通过冷却而硬化为止。进而，在采用按压的情况下，作为加压机构可以采用压制机。
在加压操作中，优选在硬化工序的初始阶段，不仅利用静压，也积极地利用动压来进行基于动压的动态的压入动作。根据该方法，使熔融金属可靠地到达微细空间的底部，能更可靠地避免在底部产生未填充的区域。
进而优选的是熔融金属供给部以在开口面上生成金属薄膜的方式供给熔融金属。由此，通过金属薄膜受到的强制外力，能将熔融金属可靠地压入到微细空间内部。
这样，在熔融金属供给部以在开口面上产生该金属薄膜的方式供给熔融金属的情况下，也可以在金属填充装置中具备如下机构：使熔融金属硬化后，将开口面上的金属薄膜再熔融，将被再熔融的金属薄膜擦去。再熔融时的热量也施加在微细间隙内部的硬化金属体上，但因为硬化金属体具有的热容量比金属薄膜的热容量显著地大，所以即使金属薄膜再熔融，也不会发展到使硬化金属体再熔融。因此，仅将金属薄膜擦去，可形成不具有凹面部的平坦面。也可以与此不同，不使残留在开口面上的金属薄膜再熔融，而是机械地除去。
另外，在本说明书中“金属”这个词语除了由单一元素构成的金属之外，有时也作为包含具有两种以上的金属元素的合金的概念来使用。
下面参照附图进一步对本发明的其他目的、结构和优点进行详细说明。然而，附图所示仅是说明性的例子。
附图说明
图1是示出本发明涉及的电子设备的一部分的平面图。
图2是图1的II-II线截面图。
图3是将图1、图2所示的电子设备的一部分放大来表示的截面图。
图4是示出本发明涉及的电子设备的其他实施方式的一部分的平面图。
图5是示出图1～图4所示的电子设备的基板连接结构例子的截面图。
图6是可在本发明涉及的电子设备中使用的中介层(interposer)的截面图。
图7是示意性地示出本发明涉及的导电性组合物的放大图。
图8概略地示出本发明涉及的电子设备用基板的一个例子的截面图。
图9是将图8所示的电子设备用基板的等轴晶组织示意性地放大来表示的图。
图10是示出图8以及图9所示的基板的制造工序的图。
图11是示出图10所示的工序之后的工序的图。
图12是示意性地示出柱状晶组织支配的基板的截面图。
图13是示意性地示出图12所示的基板的问题的图。
图14是本发明涉及的电子设备用基板的SEM照片。
图15是作为比较例的基板的SEM照片。
图16是概略地示出本发明涉及的电子设备用基板的其他实施方式的截面图。
图17是示出本发明涉及的电子设备用基板的又一其他实施方式的图。
图18示出了图17所示的电子设备用基板的制造方法的图。
图19是示出了图18所示的工序之后的工序的图。
图20是作为比较例的现有的基板的SEM照片。
图21是将图20所示的SEM照片放大显示的图。
图22是本发明涉及的电子设备用基板的SEM照片。
图23是将图22所示的SEM照片放大显示的图。
图24是将图22所示的SEM照片进一步放大显示的图。
图25是示出本发明涉及的电子设备用基板的其他例子的图。
图26是示出图25所示的电子设备用的基板的其他例子的图。
图27是示出图26所示的工序之后的工序的图。
图28是示出图25所示的电子设备用基板的其他制造工序的图。
图29是示出图28所示的工序之后的工序的图。
图30是示出本发明涉及的金属填充装置的结构的图(填充前)。
图31是示出本发明涉及的金属填充装置的结构的图(填充后)。
图32是表示向微细空间填充金属的过程的金属填充装置的放大截面图。
图33是表示向微细空间填充金属的过程的金属填充装置的放大截面图。
图34是表示向微细空间填充金属的过程的金属填充装置的放大截面图。
图35是表示向微细空间填充金属的过程的金属填充装置的放大截面图。
图36是表示向微细空间填充金属的过程的金属填充装置的放大截面图。
图37是在本发明涉及的金属填充装置中省略加压冷却而得到的半导体晶片(硅晶片)的截面SEM照片。
图38是在本发明涉及的金属填充装置中经过加压冷却而得到的半导体晶片(硅晶片)的截面SEM照片。
图39是示出本发明涉及的金属填充装置的其他实施例的图(填充前)。
图40是示出本发明涉及的金属填充装置的其他实施例的图(填充后)。
图41示出在金属填充装置中设置有外力产生机构的实施例的图(外力产生前)。
图42是示出在金属填充装置中设置有外力产生机构的实施例的图(外力产生后)。
具体实施方式
1、电子设备
图1及图2所示的本发明涉及的电子设备代表性地采用三维系统封装(3D-Sip)的方式。具体地说，是系统LSI、存储器LSI、图像传感器或MEMS等。可以是包含模拟或数字电路、如DRAM那样的存储器电路、以及如CPU那样的逻辑电路等的电子设备，也可以是将模拟高频电路和在低频低耗电的电路这样不同种类的电路通过不同的工艺制作、并将它们层叠而成的电子设备。
在图1和图2所示的实施方式中，在由中介层构成的基板INT上，将由半导体晶片或半导体装置构成的基板SM1～SMn依次地层叠，而形成为接合的结构。参照图3，基板SM1～SMn分别包含半导体基板1A、纵导体2A、以及环状绝缘部3A。半导体基板1A例如是硅基板。半导体基板1A的厚度没有限定，为50～700(μm)左右。
纵导体2A在半导体基板1A的厚度方向延伸。纵导体2A相对于基板面排列而分布。实施方式示出的纵导体2A是贯穿半导体基板1A的贯穿导体。
纵导体2A如图1所示，从假设成基板面的XY平面看，在X方向以及Y方向上具有规定的配置间距Dx、Dy，例如以矩阵状排列地配置。纵导体2A的配置间距Dx、Dy例如是4～100(μm)的范围，最大部的直径D1例如是0.5～25(μm)的范围。但是，配置间距Dx、Dy不需要是一定的尺寸，直径D1也不限于上述值。
纵导体2A可通过应用镀覆法、上述熔融金属填充法或导电糊填充法等公知技术而形成。组成纵导体2A的材料根据形成方法而不同。
在镀覆法的情况下主要使用Cu镀膜。在熔融金属填充法的情况下，可使用如下的填充材料，该填充材料包含从由Sn、In、Bi、Sb或者Ga构成的组中选择的至少一种、和从由Cr、Cu、Ag、Au、Pt、Pd、Ni、Ni-P合金、以及Ni-B合金构成的组中选择的至少一种。
无论采用哪种形成方法，在此之前需要形成纵孔(贯穿孔)20A。纵孔(贯穿孔)20A可由CVD法、激光穿孔法等公知的技术来形成。
环状绝缘部3A设置在环状槽30A内，环状槽30A包围纵导体2A并被设置在半导体基板1A中。因而，半导体基板1A通过环状绝缘部3A分割成其内侧的环状部分11A和外侧区域。由此，纵导体2A通过环状绝缘部3A与邻接的其他纵导体2A电绝缘。
环状槽30A可通过形成纵孔20A的手段来形成。环状槽30A以将半导体基板1A在厚度方向贯穿的方式来设置，具有比设置有纵导体2A的纵孔20A的直径D1大的第一内径D2。因而，在纵孔20A的内周面与具有第一内径D2的环状槽30A的内周面之间，直径差仅为(D2-D1)，半导体基板1A作为环状部分11A而以岛状存在。
环状槽30A具有距离第一内径D2仅为槽宽的第二内径D3。即，环状槽30A的槽宽成为(D3-D2)。槽宽(D3-D2)确定为不妨碍环状绝缘部分形成的宽度。从长宽比上看，为200以下，优选为100以下。
环状绝缘部3A包含无机绝缘层33A。无机绝缘层33A以玻璃为主要成分，填充于环状槽30A中，使环状槽30A完全填满。从而可实现无间隙的致密的绝缘结构。
环状绝缘部3A可以是单层，也可以是隔着间隔以同轴状配置的多层结构。另外，该形状可以不是图示的圆形状，而是图4所示的四方形状等方形。并且，纵导体2A也并非必须是图示的圆形、圆柱状，也可以是棱柱状。
无机绝缘层33A将液状玻璃、即玻璃糊填充到环状槽30A的内部，并可通过加压而使之硬化来形成。因而，无机绝缘层33A可通过向环状槽30A的内部填充液状玻璃并使其硬化这样简单且廉价的工艺来形成。
并且，由于无机绝缘层33A是填充结构，因此与需要的成膜工艺的现有技术不同，不存在必须将环状槽30A的槽宽变窄的理由。因此，无机绝缘层33A的形成工序、进而环状绝缘部3A的形成工序易于进行。
作为玻璃填充的一种方法，可列举有如下方法：将液状玻璃在减压氛围内流入环状槽30A后，边对环状槽30A内的液状玻璃施加按压、气压或者辊压等来进行加压，边使其硬化。
作为玻璃材料可使用各种玻璃材料。作为一个例子，可例示有包含有SiO2、PbO、B2O3、ZnO、MgO、Al2O3、Na2CO3、CaCO3、Na2O、CaO、及K2O中的至少一种的玻璃材料。从这些玻璃材料中选择相对介电常数低、电阻率高的材料来使用。因而，调整作为环状绝缘部3A的整体的相对介电常数以及电阻率，由此，可降低高频区域的信号泄漏，提高信号传输特性。
无机绝缘层33A除了玻璃成分以外，还可以包含作为烧结体的陶瓷成分、尤其是具有nm尺寸的陶瓷微粒。在该情况下，对于可以含有的陶瓷成分，可选择其相对介电常数以及电阻率，由此，调整作为环状绝缘部3A的整体的相对介电常数以及电阻率，能够降低GHz的高频区域的信号泄漏，可提高信号传输特性。
作为这样的陶瓷材料，可例举常温电阻率超过1014(Ω·cm)、相对介电常数在4～9的范围的氧化铝(Al2O3)、多铝红柱石(3Al2O3·2SiO2)、堇青石(2MgO·2Al2O3·5SiO2)、冻石(MgO·SiO2)、镁橄榄石(2MgO·SiO2)、氮化硅(Si3N4)或氮化铝(AlN)等。
环状绝缘部3A也可以进一步包含绝缘层31A、32A。绝缘层31A、32A优选含有氧化层，更加优选含有氮化层。氧化层和氮化层可以是单层，也可以是多层，或者也可以是它们的组合。
并且，氧化层、氮化层可以在环状槽30A的内面形成，也可以将环状槽30A的内面显现的半导体基板1A的面氧化或者氮化。根据这样的绝缘结构，通过绝缘层31A、32A能够阻挡无机绝缘层33A对半导体基板1A的不良影响。例如，通过绝缘层31A、32A可避免由有时包含于上述玻璃材料中的碱金属(Na、K)引起的氧化膜耐压不良、由过渡金属(Fe、Cu、Zn)引起的pn结泄漏不良、由3族元素(B、Al)引起的p反向不良等。
在实施方式中所示的绝缘层31A、32A是将环状槽30A的内壁面氧化或者氮化而得到的。即，环状槽30A的内侧面由绝缘层31A、32A覆盖，无机绝缘层33A被填充到由绝缘层31A、32A包围的环状槽30A的内部。
作为半导体基板1A，以通常的硅基板为例，氧化层为硅氧化层，氮化层为硅氮化层。硅氧化层和硅氮化层可使用已知的技术形成。例如，公知有通过从表面将硅基板氧化或者氮化的方法、或通过化学气相沉积法(CVD法)形成绝缘膜的方法，也可以采用其他的方法。绝缘层31A、32A的氧化和氮化的深度、即实质的层厚优选参照实际所要求的传输特性来进行规定。
一般来说，硅氮化层的绝缘性比硅氧化层好。并且，氮化层在化学稳定性、电绝缘性、耐热冲击性以及耐热变形性上表现出优良的特性。因此，根据通常的观点，可以说优选由硅氮化层构成绝缘层31A、32A。
并且，由硅氮化层构成的绝缘层31A、32A在化学稳定性、耐热冲击性以及耐热变形性上表现出优良的特性。因而，可实现化学稳定性、耐热冲击性、以及耐热变形性优良的分离绝缘结构。
参照图3，在由硅基板构成的半导体基板1A的一面侧形成半导体元件7A。纵导体2A在厚度方向上贯穿半导体基板1A，在其一端依次与连接电极62A、以及在其上的外部连接用电极61A接合。半导体元件7A通过未图示出来的布线与连接电极62A连接。半导体元件7A以及连接电极62A由设置于半导体基板1A的一面侧的绝缘膜4A覆盖。另外，在纵导体2A的另一端侧也接合有外部连接用电极63A。
连接电极62A、63A的至少一个也可以与纵导体2A同体地连接而形成。另外，在图2中，在基板SM1～SMn中邻接的基板例如基板SM1与基板SM2之间产生的间隙中优选填充绝缘树脂。
接下来，对于能够防止在基板SM1～SMn之间在对纵导体之间进行接合的情况下产生的热劣化的电子设备参照图5进行说明。在参照图5时，连接导体4B包含第1电极膜41B、第2电极膜42B、以及第3电极膜43B。第1电极膜41B是成为连接部6B的引出电极的部分，并具有将连接部6B和绝缘层2B的表面连续覆盖的图案。第2电极膜42B在连接部6B上方，并附着于第1电极膜41B的表面。
第3电极膜43B附着于第2电极膜42B以及第1电极膜41B上。第3电极膜43B由贵金属膜构成，作为用于通过无熔剂进行接合的防氧化膜而起作用。构成第3电极膜43B的贵金属膜优选包含选自由Ag、Au、Pd以及Pt构成的组中的至少一种。而且，贵金属膜优选膜厚为100(nm)以下。如果是这个范围，可抑制相对于整体膜厚的膜厚增加，并且能使其发挥原来的防止氧化功能。
参照图5可知，在多个基板SM1～SMn中的邻接的基板、例如基板SM1和基板SM2中，一个基板SM2的纵导体2A通过接合膜5B与另一个基板SM1的连接导体4B进行接合。
接合膜5B包含第一金属或合金成分、和熔点比该第一金属或合金成分高的第2金属或合金成分，熔融温度比第一金属或合金成分的熔点高。
根据上述接合膜5B的结构，在进行用于接合的热处理时，通过因接合膜5B的微细膜厚而产生的微细尺寸效应，能够以接近第一金属或合金成分的熔点的温度使第二金属或合金成分熔融。当然此时第一金属或合金成分也熔融。此时，第一金属或合金成分的低熔点金属与连接导体4B进行反应，形成金属间化合物而被消耗，接合后的熔点大幅度提高。
并且接合膜5B凝固后的熔融温度主要由第二金属或合金成分的熔点支配，所以在作为凝固后的完成品的电子设备中，接合膜5B的熔融温度是接近第二金属或合金成分具有的熔点的温度，即至少是比第一金属或合金成分的熔点高的温度。
因此，根据本发明，可实现在接合处理时以低的热处理温度来完成、在凝固后能够确保高熔点的高耐热性电子设备。
第一金属或合金成分优选包含选自由Sn、In、Bi、Sb或者Ga构成的组中的至少一种。另外，第二金属或合金成分优选包含选自由Cr、Cu、Ag、Au、Pt、Pd、Ni、Ni-P合金、以及Ni-B合金构成的组中的至少一种。
在制造图5的电子设备时，在邻接的基板SM1、SM2中，在基板SM1的连接导体4B上形成包含第一金属或合金成分、以及与其相比高熔点的第二金属或合金成分的接合膜5B，或者在基板SM2的纵导体2A的端面上形成包含第一金属或合金成分、和第二金属或合金成分的接合膜5B。
当然，也可以在两者上形成接合膜5B。第一金属或合金成分、和第二金属或合金成分由上述金属材料构成。接合膜5可使用膜转印法、印刷、溅射、电子束蒸镀等此前公知的膜形成技术来形成。
接着，使基板SM1和基板SM2对位来相互重合。由此，在基板SM2具有的纵导体2A的一端与基板SM1的连接导体4B之间介入接合膜5B。以需要的层叠数来反复执行该接合膜形成工序以及对位层叠工序。
接下来，进行热处理，使接合膜5B所包含的第一金属或合金成分、和第二金属或合金成分熔融。在熔融时，进行已经凝固的纵导体2A不再熔融的热处理。此后，通过自然冷却或者强制冷却使接合膜凝固。由此可得到图1、图2所示的电子设备。
在上述热处理工序中，在接合膜5B中因为得到基于膜厚的微细尺寸效应的熔点降低效果，所以将第二金属或合金成分以比其熔点低的低温，使其与第一金属或合金成分一起熔融，能够避免对连接部6B等的热损伤。
接合膜5B在凝固后熔融温度几乎上升至第二金属或合金成分的熔点。因此，可得到具有高的耐热性的电子设备。
并且，通过使上述的结果发展，接合膜5B即使使用在表面形成有第一金属或合金的金属球，例如Cu或Ni球，当然也能够得到同样的效果。如果将其组合，作为确保晶片间的空间的方法也是有效的。
本发明涉及的电子设备如图2已图示的那样，除了半导体基板外，有时也包含中介层INT。图6示出中介层的一个例子。在图6中，对于在图1～图5中出现的结构部分相当的部分标注相同的参考符号，并省略重复说明。与在图1～图5中出现的基板SM1～SMn不同，在中介层的情况下，不具有半导体元件，并且未必具有绝缘膜4A、连接用电极61A、62A、63A等。不过，也可以将连接用电极62A或连接用电极63A中的至少一个与纵导体2A一体连接。
另外，虽然未图示出来，但在制造图1以及图2所示的电子设备的情况下，在中介层INT上，预先将形成有纵导体2A的基板SM1层叠接合，并向中介层INT与基板SM1之间产生的间隙填充绝缘树脂，接下来，研磨基板SM1的表面并将纵导体2A的端面露出，此后，将下一个基板SM2层叠、接合，并向基板SM1与基板SM2之间产生的间隙填充绝缘树脂，通过重复上述工序，能够在中介层INT上有效地层叠基板SM1～SMn。
2、导电性组合物
接下来，在本发明涉及的电子设备中，对适合于形成纵导体或接合膜等的导电性组合物进行说明。参照图7，本发明涉及的导电性组合物包含第一金属粒子1D和第二金属粒子2D。
第一金属粒子1D的平均粒径处于产生微细尺寸效应、并能够在比其熔点低的温度下熔融的nm区域。在本发明中，所说的nm区域是指100(nm)以下的区域。
第2金属粒子2D的熔点处于通过第一金属粒子1D的熔融而熔融的区域。第一金属粒子1D以及第二金属粒子2D可以是单晶，也可以是多晶。第一以及第二金属粒子1D、2D优选为球形。
在本发明中，第一金属粒子1D的平均粒径处于产生微细尺寸效应、并能够在比其材料所具有的熔点低的温度下熔融的nm区域，所以能够以比其熔点低的温度进行熔融。特别是第一金属粒子1D的粒径(平均粒径)为20(nm)以下时，由于起到量子尺寸效应，所以能在相比构成材料所具有的熔点大幅度降低的低的温度、例如250℃以下、优选200℃以下、进一步优选180℃以下使其熔融。
第一金属粒子1D具体地说可由包含选自Ag、Cu、Au、Pt、Ti、Zn、Al、Fe、Si或Ni构成的组中的至少一种的材料构成。在这里，Ag的熔点是961.93℃，Cu的熔点是1083.4℃，Au的熔点是1064.43℃，Pt的熔点是1769℃，Ti的熔点是1660℃，Zn的熔点是419.58℃，Al的熔点是660.4℃，Fe的熔点是1535℃，Si的熔点是1410℃，Ni的熔点是1453℃。
以这样高熔点金属材料构成的第一金属粒子1D通过量子尺寸效应，例如在250℃前后的温度、优选在200℃以下的温度进行熔融。但是，在想要得到接合结构的情况下，考虑了与被接合的对象物之间的接合性的金属成分必须从上述组中选择。
本发明涉及的导电性组合物除了第一金属粒子1D之外，也包含第二金属粒子2D。第二金属粒子2D通过第一金属粒子1D的熔融而熔融。因此，使第一金属粒子1D熔融的同时，也可使第二金属粒子2D熔融。
第二金属粒子2D只要由在较低的第一金属粒子1D的熔融温度下熔融的材料来构成即可。这样的材料的具体例子是选自Sn、In、Bi构成的组中的至少一种。Sn的熔点是232℃，In的熔点是156.61℃，Bi的熔点是271.3℃。从熔融性观点来看，第二金属粒子2D优选使用平均径粒为1μm～300μm的范围的金属粒子。
另外，作为第二金属粒子2D，如果选择铋(Bi)，则利用其冷却时的体积膨胀特性，通过上述金属填充装置可在微细空间内形成没有间隙或空隙的金属导体。
使用本发明涉及的导电性组合物在芯片或晶片上形成纵导体、接合膜、布线用导体图案等的电极时，只要使导电性组合物熔融后使其凝固即可。此时的熔融温度由于比第一金属粒子1D具有的熔点大幅度地降低，所以能够不产生对已经形成的半导体电路元件产生热劣化地来形成纵导体、接合膜、或者布线用导体图案。在形成纵导体时，可使用图30～图42所示的装置。
第一金属粒子1D例如在250℃前后熔融，但通过微细尺寸效应、量子尺寸效应使其熔点大幅度地降低，构成第一金属粒子1D的金属材料的熔点如前所述与熔融的温度相比明显高。因此，凝固后能够确保由第一金属粒子1D所具有的高熔点而得到的耐热性。例如，由选自Ag、Cu、Au、Pt、Ti、Zn、Al、Fe、Si、Ni构成的组中的至少一种元素构成第一金属粒子1D的情况下，凝固后，可保证由这些材料具有的高熔点而得到的耐热性。
第一金属粒子1D和第二金属粒子2D的组成比根据选择的材料的不同而不同，但如果第一金属粒子1D相对于第一金属粒子1D和第二金属粒子2D的总和(质量)的比例是1～50质量％的范围内，则可得到本发明的效果。
本发明涉及的导电性组合物作为将第一金属粒子1D和第二金属粒子2D混合的粉体，可以原样使用，也可以将该粉体与有机赋形剂一起混合作为导电性糊来使用。
本发明涉及的金属粒子可通过一般已知的纳米粒子制造方法来制造。例如，可由以下方法来制造：将材料块用球磨机或气流粉碎机等粉碎而使其小到纳米尺寸的粉碎法；将作为原料的离子或络合物用还原剂或者通过电化学进行还原、使其凝集而进行纳米粒子化的凝集法或还原法；将原料以原状或者使其担持在载体上进行加热分解的热分解法；气体中的蒸发法等物理气相沉积(PVD)法；用激光进行快速蒸发的激光蒸发法；在气相中发生化学反应的化学气相沉积(CDV)法等。
除了这些通常的制造方法，也可以由离心式粒状化法进行制造。在离心式粒状化法中执行如下工序：在氩不活泼性气体氛围中，将成为第一金属粒子或第二金属粒子的原料的金属或合金的熔融物供给到高速旋转的碟盘上，通过离心力使其成为小滴而飞散，通过与气体氛围接触来急剧冷却而成为球状粒子。
在该粒状化工序中，熔融物在急速冷却固化中被自组织化，可得到晶体或非晶体的复合结构体。
这里所说的复合结构是指内部的各个微晶被散布物或空隙等相互隔离的结构。球状粒子成为异质晶体或非晶体的集合体。另外，自组织化是指在将熔融物供给到高速旋转的碟盘上、通过离心力使其成为小滴而飞散、急剧冷却使其凝固而成为球状粒子的过程中，组成成分的晶体或者非晶集合而形成复合结构。
在离心式粒状化法中，一般情况下能够得到满足第二金属粒子2D的平均粒径的1μm～300μm范围的金属粒子。并且为了微粒化，只要将由离心式粒状化法得到的金属粒子通过等离子体处理进行分解并再次使用离心式粒状化法即可。由此，可得到满足第一金属粒子1D的平均粒径的球状超微粒。
本发明涉及的导电性组合物可作为填充材料包含于上述金属填充装置的熔融金属MC中，另外，也可以作为在基板表面形成布线图案的电极材料来使用。并且，在三维系统封装(3D-Sip)的电子设备中，也可以作为将形成于层叠基板上的电极接合的接合材料使用。
本发明涉及的导电性组合物即使在如此地用于电极材料、填充材料以及接合材料的任一个中的情况下，也能够以低温度使其熔融，并在凝固后确保高的熔点，从而能够实现高可靠性的电子设备。
3、纵导体(等轴晶化)
接着，说明对于防止在如上所述的纵导体、或者设置在纵导体与贯穿孔之间的绝缘膜上产生的裂纹等而言是合适的纵导体的等轴晶化。
图8表示在本发明涉及的电子设备中所使用的基板的一个例子。纵导体3E由金属或合金构成，填充到从基板1E的一面向其厚度方向延伸的微细空间30E的内部。这样的结构例如由后述的金属填充装置得到。
纵导体3E的一端侧与将微细空间30E的底部关闭的底部层2E的表面相面对。底部层2E也可以是导体、绝缘体、以及半导体中的任一种，但在这里作为薄膜导体来进行说明。
图8仅示出了简单结构的基板，但实际中为了满足与电子设备的种类适应的功能和结构而采取更加复杂的结构。基板可以是晶片，也可以是由晶片切出来的芯片。进而，可以是单板，也可以是将多张层叠而成的层叠体。
基板1E只要具有一定的耐热性即可，不区分金属、合金、金属氧化物、陶瓷、玻璃、塑料、或者这些材料的复合材料、或者这些材料的层叠体，能够广泛使用。基板1E的物性、结构等根据成为对象的设备的种类的不同而不同。
例如，半导体设备的情况下使用Si、SiC、或SOI等。在无源电子电路设备的情况下有时采用电介质、磁性体或它们复合体的方式。在实现MRAM(Magnetoresistive Random Access Memory：磁性随机存储器)、MEMS(Micro Electro Mechanical Systems：微机电系统)、光设备、太阳能电池、或者EL显示器、液晶显示器或者等离子体显示器等的平面状显示器的情况下，使用具有按照其要求的物性和结构的晶片。在基板1E为半导体基板的情况下，也可以已经形成有半导体电路元件。
底部层2E设置在基板1E的一个面上。在基板1E是半导体晶片、并已经形成半导体电路元件的情况下，底部层2E有时候为该半导体元件的电极。这种情况下，底部层2E根据所要求的功能而采用各种平面图案。底部层2E的周围也可以根据需要通过绝缘层填埋。
底部层2E由公知的材料、例如以Cu为主要成分的金属材料构成。根据需要，也可以含有Zn(锌)、Al(铝)、或者Ti(钛)等。该底部层2可由CVD法或溅射法等的薄膜形成技术形成。
虽然实施方式例示出对于一个底部层2E仅具有一个纵导体3E的情况，但实质并不限于此。对于一个底部层2E也可以具有多个纵导体3E。微细空间30E是如上所述的贯穿孔、非贯穿孔(盲孔)等。
纵导体3E由熔融加工金属构成，如图9放大所示，在与基板1E相面对的区域具有等轴晶31E的区域。等轴晶31E的区域可以分布于纵导体3E的整体，也可以部分或全面地分布于与基板1E相面对的纵导体3E的外周区域。利用具有等轴晶31E的区域的纵导体3E，可得到不易产生纵导体3E的龟裂、基板1E的裂纹、以及绝缘膜的破坏等的可靠性高、质量好的基板。
其理由能够根据熔融加工金属的宏观组织论如下进行说明。即，在通过熔融加工形成纵导体3E的情况下，如图10所示，将设置于基板1E的孔状的微细空间30E作为铸型，并且，如图11所示，在其内部填充熔融金属ME并使其凝固。此时，作为熔融金属ME凝固时产生的晶粒的一般形式，可设想有冷硬层、柱状晶、以及等轴晶的三个组织区域。柱状晶是在热流方向上平行排列并伸长的晶带。等轴晶是均匀的等轴晶体的区域，其特性是各向同性。等轴晶的晶体晶粒比冷硬层的晶体晶粒小。
这种情况下，决定熔融金属ME凝固而得的纵导体3E的材质特性的最重要的因素是柱状晶带和等轴晶区域的相对比例。如图12所示，在凝固而得的纵导体3E中不存在等轴晶区域而仅有柱状晶32E以及冷硬层33E的情况下，熔融金属中的固溶性杂质以及非固溶性杂质在柱状晶32E的组织碰撞区域集中，并产生显著偏析。并且，柱状晶32E同原来一样，成长为大粒。因此，晶界34E容易成为龟裂的传播路径，如图13示意性所示，导致纵导体3E的龟裂、基板1E的裂纹等。在微细空间30E的内表面有绝缘膜的情况下(后述)，由于柱状体组织的大的微粒成长，有时绝缘膜被破坏。
相对于此，等轴晶组织为各向同性且粒径本身也小，从而与柱状晶的情况不同，难于产生偏析。在本发明中，纵导体3E至少在与基板1E相面对的区域具有等轴晶31E的区域，所以可得到等轴晶组织的各向同性。因此，能够抑制导体龟裂、绝缘膜破坏以及基板裂纹等的发生。
纵导体3E优选至少在与基板1E相面对的外周面的区域，等轴晶区域所占的面积的比例比柱状晶领域所占的面积的比例大。如果存在这样的关系，则至少在与基板1E相面对的区域，等轴晶具有的各向同性进一步成为支配性，能够更加有效地抑制导体龟裂、绝缘膜破坏以及基板裂纹等的发生。
为了使等轴晶组织发达，需要抑制柱状晶的成长，这些可通过促进对核生成等轴晶的情况好的条件来实现。其必要条件是作为妨碍柱状晶成长的障碍物，在熔融金属中制作晶体的网孔结构。作为该手段已知有如下的两种方法。
(a)控制熔融加工条件，使用接种剂
(b)赋予机械振动或超声波振动，诱发活动的晶体微细化。
在本发明中，可以使用上述方法(a)、(b)的任一种，也可以将两者并用。在选择了方法(a)的情况下，可知作为接种剂使用具有负的体积变化率的镓(Ga)或者铋(Bi)是有效的。此外，也可使用铟(In)。熔融金属可使用在此种导体的形成中常用的金属元素。例如，Sn、Cu、Ag、Al或者Au等。这些金属和接种剂的组成比的优选值根据所选择的金属的种类以及熔融加工工艺中的温度、压力等变动，所以优选根据经验、实验确定。不过，等轴晶并不是必须通过熔融加工工艺形成。若有能够利用的其他手段，就能够利用其他手段。
在通过熔融加工工艺形成纵导体3E的情况下，没有限定，但可以使用粒径为1μm以下、在内部具有200nm以下的晶体结构的复合结构的球状粒子。
图14是本发明涉及的基板的SEM照片，图15是作为不适用本发明的比较例的基板的SEM照片，均在在基板1E中穿孔的微细空间30E的内部填充有纵导体3E。在图14以及图15中，纵导体3E的主要成分相同，但是，在图15中没有包含铋(Bi)这一点与在图14中包含铋(Bi)作为接种剂不同。如上所述，可使用镓(Ga)或In(铟)代替铋(Bi)。
将图14与图15对比可知，在图15的基板中，纵导体3E具有较多表示柱状晶的长的晶体，在图14的本发明涉及的基板中，纵导体3E具有表示等轴晶的微细的晶体。根据图14具有的等轴晶组织，可抑制在图15的柱状晶组织中成为问题的导体龟裂、绝缘膜破坏以及基板裂纹等的发生。
图16是示出本发明涉及的基板的其他的实施方式的图。在图中，对于与在图8中出现的结构部分对应的结构部分标注相同的参考符号，并省略重复说明。该实施方式的特征是成为接合膜的衬底层4E在微细空间30E的内部与纵导体3E的外周面的大体整个面接合。衬底层4E通过溅射等薄膜形成技术形成。
在图16所示的实施方式中，纵导体3E也是由金属或合金构成，至少在与衬底层4E相面对的外周区域具有等轴晶区域。从而可避免因柱状晶组织的粒成长而在纵导体3E、衬底层4E或者基板1E上产生龟裂或裂纹这样的问题。
另外，在由熔融加工工艺形成纵导体3E的情况下，作为构成纵导体3E以及衬底层4E的金属成分，选择地使用能生成金属间化合物的金属材料，并可通过金属间化合物将3E、4E两者牢固地接合。
4、纵导体和其他导体的接合结构
接下来，对于纵导体和其他导体的连接结构来说明其优选的方式。
(1)第一方式
参照图17，纵导体3被填充在从基板1的一面向其厚度方向延伸的微细空间30的内部。纵导体3的一端侧在微细空间30的底部通过接合膜4与第一导体2的膜面相对。
在图17中，例示出了相对于一个第一导体2仅具有一个纵导体3的情况，但实质并不限于此。相对于一个第一导体2也可以具有多个纵导体3。
由纵导体3填满的微细空间30是贯穿孔、非贯穿孔(盲孔)或者通孔。该微细空间30的孔径例如为60μm以下，而晶片自身的厚度通常是数十μm。因此，微细空间30具有相当高的长宽比。
参照图17，第一导体2在基板1的表面上被设计为平面状，第二导体3将接合膜4夹在中间而层叠于第一导体2的表面上。即，成为平面的导体配置。
在图17中仅示出了简单结构的基板，但实际上例如图1～图5所示，为了满足与电子设备的种类对应的功能和结构而采取更为复杂的结构。该基板可以是晶片，也可以是从晶片切出来的芯片。
基板1只要具有一定的耐热性即可，不区分金属、合金、金属氧化物、陶瓷、玻璃、塑料、或者这些材料的复合材料、或者这些材料的层叠体，能够广泛使用。基板1E的物性、结构等根据成为对象的设备的种类的不同而不同。例如，在半导体设备的情况下使用Si、SiC、或SOI等。在无源电子电路设备的情况下有时采用电介质、磁性体或它们复合体的方式。在实现MRAM(Magnetoresistive Random Access Memory)、MEMS(Micro ElectroMechanical Systems)、光设备、太阳能电池、或者EL显示器、液晶显示器或者等离子体显示器等的平面状显示器的情况下，也可以使用具有按照其要求的物性和结构的晶片。在基板1为半导体基板的情况下，也可以已经形成有半导体电路元件。
第一导体2是平面状的薄膜，设置在基板1的一个面上。基板1是硅晶片，在已经形成有半导体电路元件的情况下，第一导体2有时成为该半导体电路元件的导引导体。第一导体2根据所要求的功能而采用各种平面图案。第一导体2的周围也可以根据需要通过绝缘膜进行填埋。第一导体2由公知材料例如以Cu为主要成分的金属材料构成。根据需要也可以包含Zn(铅)、Al(铝)、或者Ti(钛)等。该第一导体2可通过CVD法或者溅射法等薄膜形成技术形成。
第二导体3由以Sn合金为主要成分的金属材料构成。具体地说，包含Sn和选自In、Al、Bi等中的至少一种。也可以进一步含有用于防止氧化的Ga。图示的第二导体3是平面状的薄膜，隔着接合膜4层叠在第一导体2的表面上。
接合膜4由比Sn合金高熔点的金属材料构成，至少介于第一导体2和第二导体3之间来使两者接合，其金属元素扩散到第二导体3中并使其产生合金区域AL。如图17示意地显示的那样，金属元素的含量(扩散量)随着离开接合膜4具有变低的浓度梯度地进行扩散。在图17中合金区域AL如由单点划线所划定的区域来表示，但这只不过是为了说明方便的表示。实际上并没有明确的界限。接合膜4只要是比Sn合金的熔点高的金属即可。具体地说，可例示出Cu、Ag、Al、Au或者Zn等。
<制造方法>
接下来，对上述电子设备、尤其是用于电子设备的基板以及中介层的制造方法进行说明。
首先，例如通过使用了电感耦合型高密度等离子体装置等的化学反应蚀刻法或者激光穿孔法等，如图18所示，形成通过在基板1的厚度方向上进行蚀刻而得到的微细空间30。微细空间30的形状是根据化学反应蚀刻的特性而成的形状，不限于图示的形状。
接着，在微细空间30的内部，通过例如丝网印刷法等的手段供给金属微粒40。对于金属微粒40的具体例子如上所述。金属微粒40例如只要是能在第一导体2的表面形成1～3层左右的金属微粒层的微量即可。
接下来，如图19所示，向微细空间30内注入含有Sn合金的熔融金属M而形成纵导体3。在该熔融金属注入工序中，微细空间30内的金属微粒40溶解于含有Sn合金的熔融金属中并进行扩散。并且，通过冷却、硬化，接合膜4介于第一导体2和纵导体3之间而使两者接合，并产生因接合膜4中的金属元素向纵导体3中扩散所导致的合金区域AL(参照图17)。在熔融金属M的填充、加压、硬化的处理时，可使用在后述图30～图42所示的装置。
接下来，参照图20～图24的实验数据，将上述制造方法所获得的效果与以往的基板(也可以称为电子设备)进行比较，并进行具体地说明。图20是作为比较例的现有的基板的SEM像，图21是将图20所示的SEM照片放大示出的图，图22是本发明涉及的基板的SEM像，图23是将图22所示的SEM照片放大示出的图，图24是将图22所示的SEM照片进一步放大示出的图。
图20以及图21所示的基板形成为以下结构：在由硅构成的基板1的一面形成以Cu为主要成分的第一导体2，并将纵导体3的一端与第一导体2直接接合。为了还原第一导体2表面的氧化膜而使用熔剂，将以熔融的Sn合金作为主要成分的熔融的电极材料填充到微细空间30的内部来形成纵导体3。
由图20以及图21可以看出，在纵导体3的外周与微细空间30的内壁面之间产生相当大的空隙(void)。在使用熔剂还原技术的情况下，能够还原第一导体2表面的氧化膜，但当将熔剂与熔融金属材料一起注入微细空间30内时，产生熔剂气体。在这种电子设备中，微细空间30的孔径例如是数十μm的极微小孔，并且长宽比变得相当高。当在这样形状的微细空间30内产生熔剂气体时，该气体的去除显然较差。因此，在纵导体3的周围，产生因熔剂气体而引起的空隙(void)，纵导体3的横截面积减少、电阻增大，进而还导致对第一导体2的连接不良、接合阻抗变大等。
相对于此，在本发明涉及的基板中，如图22～图24所示，纵导体3的外周面与设置于基板1的微细空间30的内壁面密合，在两者之间几乎看不到空隙(void)。在第一导体2与纵导体3的接触面之间能看见如空隙(Viod)那样的影子，但这是在拍摄SEM照片时在研磨时产生的缺口，而不是空隙(void)。
(2)第2实施方式
图25是表示能在本发明涉及的电子设备中使用的基板的其他实施方式的图。这些实施方式的特征是接合膜4在微细空间30的内部与纵导体3的外周面的大体整个面接合。接合膜4是通过溅射等膜形成技术形成。
在图25所示的实施方式中，因为包含于接合膜4中的金属元素在纵导体3的外周面的整个面上向纵导体3中扩散而产生合金区域AL，所以若与图17所示的实施例的对比，则第一导体2、纵导体3、以及基板1的相互的接合强度进一步提高。
接下来，对图25所示的基板的制造方法进行说明。
A、制造方法1
例如，通过使用了电感耦合型高密度等离子体装置等的化学反应蚀刻法或者激光穿孔法等，形成通过在基板1的厚度方向上进行蚀刻而得到的微细空间30后，如图26所示，在微细空间30的内壁面、以及基板1的表面使接合膜4附着。接合膜4可通过溅射成膜法形成。
接着，如图27所示，向由附着在微细空间30的内壁面的接合膜4所围成的空间内供给含有Sn合金的熔融金属M。此后，将熔融金属M冷却，并使其硬化，从而得到如图25所示的本发明涉及的基板。在熔融金属M的填充、加压、硬化的处理时，可使用后述的图30～图42所示的装置。
在基板1的微细空间30的内壁面形成接合膜4的工序也可以应用镀覆法，但在本发明中，如上所述不是镀覆，而是向微细空间30内注入含有Sn合金的熔融金属M来形成纵导体3。熔融金属M的供给工序与镀覆成膜工序相比，其工序数以及工序时间显著地缩短。因此，与镀覆技术的情况比较，工序数以及工序时间显著简化、缩短。因而，可实现成本低廉的三维配置的基板。
B、制造方法2
图25所示的基板也可由图28、29所示的工序制造。首先，如图28所示，在通过电感耦合型高密度等离子体装置等的化学反应蚀刻法或者激光穿孔法等形成的微细空间30的开口的基板1的一个面上配置金属薄体42之后，如图29所示，向金属薄体42上供给熔融金属M。通过供给熔融金属M，包含于金属薄体42的金属元素向构成熔融金属M的Sn合金中扩散而生成合金区域。此后，通过使熔融金属M冷却并硬化，而如图25所示得到接合膜4在微细空间30的内部与纵导体3的外周面的大体整个面接合的基板。即使在熔融金属M的填充、加压、硬化的处理时，也可使用如下说明的图30～图42所示的装置。
5、熔融金属填充装置
本发明涉及的熔融金属填充装置广义上说是向存在于对象物的微细空间填充熔融金属并使其硬化的装置。在作为具体使用场面的图1～图6所示的电子设备的制造中是适于纵导体2A的填充的装置。不过，也可以在绝缘层33A的填充中进行使用。
在图30所示的实施方式中，作为对象物2C，举出电子设备(半导体设备)用的晶片等的薄基板，但并不限于此而可以广泛使用，例如可在其他的电子设备或微型机械等中在内部形成微细的导体填充结构、接合结构或者功能部分的情况下使用。
另外，对象物2C是具有对从熔融金属辐射热的耐热性的对象即可，不区分金属、合金、金属氧化物、陶瓷、玻璃、塑料、或者这些材料的复合材料，或者这些材料的层叠体而能够广泛使用。进而，对象物2C的外形形状不限于图示的平板状，而可采用任意的形状。
选择晶片作为对象物2C的情况下，其物性、结构等根据成为对象的设备的种类的不同而不同。例如，在半导体设备的情况下，可使用Si晶片、SiC晶片、或者SOI晶片等。在无源电子电路设备的情况下，有时采用电介质、磁性体或它们复合体的方式。在MRAM(Magnetoresistive RandomAccess Memory)、MEMS(Micro Electro Mechanical Systems)、或光设备等的制造中，也可使用具有按照其要求的物性和结构的晶片。
在晶片中，微细空间一般称为贯穿孔、非贯穿孔(盲孔)、或通孔。该微细空间例如孔径是10～60(μm)。晶片的自身厚度通常是数十(μm)。因而，微细空间具有相当高的长宽比。这是成为将熔融金属M填充到微细空间中时产生问题的最大原因。
金属填充装置具有支撑体1C、熔融金属供给部12C、压力控制部13C。支撑体1C具有：处理作为对象物2C的晶片的处理室AC、具有设置晶片的设置面的第一部件10C、以及具有与处理室AC相连的金属供给通路111C的第二部件11C。
如图32所示，在微细空间21C的开口面H1C之一被开放的状态下，第一部件10C从该开口面H1C的相对侧支撑对象物2C。即，对象物2C被设置于第一部件10C的一个面上。在本实施方式中，例举出贯穿孔作为微细空间21C，在开口面H1C的相对侧的开口面H2C通过第一部件10C闭塞。
微细空间21C需要至少一个开口面H1C露出在处理室AC的氛围，但其开口形状、路径以及数量等是任意的。本实施方式所示的贯穿孔不是必需的，也可以是非贯穿孔。或者不仅图示的纵向，也可以是在与其垂直的横向上进行连接的复杂形状。微细空间21C不限于有意形成的。也可以是无意中生成的。
另一方面，第二部件11C从被开放的开口面H1C侧与第一部件10C组合来划定用于对象物2C的处理室A。这里，组合的方式可以是如本实施方式的凸凹嵌合，也可以是其他的方式，但优选在第二部件11C与第一部件10C之间形成具有更高气密性的处理室AC。
熔融金属供给部12C向处理室AC供给熔融金属MC。熔融金属供给部12C具有熔融槽，通过配送管道P1C与设置于第二部件11C的金属供给通路111C连接。该金属供给通路111C与处理室AC连接。另外，在配送管道PIC中安装有阀门C1C。阀门C1C在供给熔融金属MC时通过机械控制或者手动来打开。
图31表示向处理室AC供给熔融金属的状态。熔融金属供给部12C以熔融金属MC填满处理室AC的方式进行供给。
熔融金属供给部12C作为一个例子，能够在200～300℃的范围内使金属熔融。该熔解温度如后所述可通过选择金属成分的组合以及纳米化来进行调整、或者使其降低。
进而，在微细空间21C的底部被导体关闭的情况下，采用以下工序也是有效的：在使熔融金属MC流入之前，预先向微细空间21C内供给贵金属纳米粒子，然后使熔融金属MC流入。经过该工序，通过贵金属纳米粒子所具有的催化剂作用，将有时形成在导体上的氧化膜还原，并在熔融金属MC与导体之间形成低电阻的接合。
贵金属包含金(Au)、银(Ag)、铂(Pt)、钯(Pd)、铑(Rh)、铱(Ir)、钌(Ru)以及锇(Os)。即使在这些元素中，优选包含选自由金(Au)、铂(Pt)、钯(Pd)构成的组中的至少一种。
压力控制部13C控制处理室AC内的压力。压力控制部13C在减压时将处理室AC内的压力减压到例如真空度10-3(Pa)左右为止。另一方面，加压时优选供给N2气体等不活泼性气体，防止熔融金属材料氧化，并且对该气压加压。处理室AC内的气压是一个例子，可以设定在0.6～1(kgf/cm2)的范围内。通过控制到达该气压为止的气压-时间特性，可产生合适的动压力。
压力控制部13C通过控制管道P2C，与设置于第二部件11C的压力传输通路112C连接。该压力传输通路112C与处理室AC连接。
另外，控制管道P2C安装有阀C2C。阀C2C在对处理室AC进行加减压时，通过机械控制或者手动来打开。
压力控制部13C在熔融金属供给部12C供给熔融金属MC之前对处理室AC内的压力进行减压。因此可实现上述的压差填充。
金属填充装置具有加压机构14C，所述加压机构14C在向微细空间21C内填充熔融金属MC后，向处理室AC施加压力直至该熔融金属MC通过冷却而硬化为止。该加压机构14C施加选自由气压、按压、注射压、以及辊压构成的组中的至少一种加压力。
作为上述加压机构14C，可采用施加按压的压制机，或者，通过将上述压力控制部13C兼作加压机构，也可成为施加气压的结构。或者，在第二部件11C的内侧面设置辊机构时，也可采用辊压。这些加压机构的加压时间的控制可以通过手动进行，也可以机械地进行。
在使用按压的情况下，加压机构14C通过压制机的加压轴15C与第二部件11C连接，在向微细空间21C内填充熔融金属MC后，通过向第二部件11C施加按压，从而将第二部件11C向对象物2C按压。由此，可将微细空间21C内的熔融金属MC可靠地填充到底部。
接下来，对本发明涉及的金属填充装置的作用效果进行说明。图32～图36是将图30的对象物2C的周围放大的图，示出了向微细空间21C填充熔融金属MC的过程。
在图32所示的状态中，将对象物2C设置在第一部件10C上，从其上方使第二部件11C以覆盖对象物2C的方式与第一部件10C组合。该操作既可以手动进行，也可以机械地进行。由此，在对象物2C的周围形成处理室AC。
设定完成后，打开旋塞C2C，通过压力控制部13C对处理室AC进行减压。减压完成后闭塞旋塞C2C。
接下来，在图33所示的状态中，打开阀门C1C，从熔融金属供给部12C供给熔融金属MC。此时，处理室AC因为预先被减压，因此通过压差填充熔融金属MC。由此，通过开口面H1C也向微细空间21C填充熔融金属MC。
此时，因为处理室AC以在包含开口面H1C的平面上成为薄板形状的方式来形成，所以熔融金属供给部可供给熔融金属MC，以使得在开口面H1C上形成该金属薄膜FC。
接下来，在图34所示的状态中，通过自然冷却或者由液氮或液氦等的强制冷却手段使被填充的熔融金属MC冷却并硬化。此时，通过上述加压机构，向熔融金属MC施加压力PC直到硬化为止。由此，可将熔融金属MC充分地填充到微细空间21C的底部。
最后，如图35所示，通过加热器等加热机构16C，使金属薄膜FC再熔融，如图36所示，将再熔融的金属薄膜FC例如通过刮板17C等的金属膜去除机构进行擦掉去除。根据此后的工序可使对象物2C的表面平坦化。
并且，以擦掉这样简单的操作来完成，与以往不同，不需要熔融金属冷却后的熔融金属MC的再供给或CMP工序等，从而可有助于工序的简化、成品率的提高等。如果需要也可以根据硬化工序，进一步实施再加压、并在此后进行冷却的工序。但是，此后的工序是为了去除金属薄膜FC并使对象物2C的一个面平坦化的工序，因此，在不需要平坦化的情况下也可以省略。
再熔融时的热量也施加给在微细空间21C的内部硬化了的硬化金属体GC，但因为硬化金属体GC具有的热容量比金属薄膜FC的热容量明显大，所以即使金属薄膜FC再熔融，硬化金属体GC也不会再熔融。因此能够仅擦掉金属薄膜FC。但是，也可以使金属薄膜FC不再熔融而机械地削除。
接下来通过SEM(Scanning Electron Microscope：扫描电子显微镜)照片对本发明的效果进行说明。图37是省略了加压冷却而得到的半导体晶片(硅晶片)的截面SEM照片，图38是经过加压冷却而得到的半导体晶片(硅晶片)的截面SEM照片。
首先，看图37的SEM照片时，在向作为对象物的晶片2C的微细空间21C的内部填充的硬化金属体GC的上端侧产生凹面部X1C，并且，在其底部也产生没有填充硬化金属体GC的空隙部X2C。在硬化金属体GC的周围和微细空间21C的内侧面之间也可以看到空隙的存在。
相对于此，在看图38的SEM照片时，向晶片2C的微细空间21C的内部填充的硬化金属体GC的上端面成为与晶片2C的上表面连续地连接的平坦面，未看到凹面部。硬化金属体GC的下端面与微细空间21C的底部密合，看不到底部空隙。并且，硬化金属体GC的外周面与微细空间21C的内侧面密合，未看到空隙的存在。
另外，下面示出在得到图37和图38所示的结果时的条件。
减压时的处理室内压力：10-3(Pa)
对象物：具有玻璃保护膜的300(mm)×50(μm)的硅晶片
微细空间的尺寸：开口直径15(μm)、底部孔径10(μm)
熔融金属的组成成分：Sn、In、Cu、Bi
熔融金属的熔解温度：250(℃)
加压冷却时的按压压力：2.0(kgf/cm2)
用于再熔融的熔解温度：250(℃)
再加压的压力：2.0(kgf/cm2)
如此前所述，根据本发明涉及的金属填充装置，对象物2C被保持在处于第一部件10C和第二部件11C之间的处理室AC内。对象物2C中存在的微细空间21C的开口面H1C之一被打开。并且，压力控制部13C在减少处理室AC内的压力后，熔融金属供给部12C向处理室AC供给熔融金属MC，从而通过压差，熔融金属MC通过被打开了的开口面H1C而填充到微细空间21C内。
填充后，因为通过加压机构向处理室AC施加压力PC直到熔融金属MC通过冷却而硬化为止，所以这期间在处理室AC内的对象物2C的微细空间21C内的熔融金属MC也被加压。
因此，将熔融金属MC充分地填充到微细空间21C的底部，并且能够抑制热收缩所导致的金属变形。因此，能不产生空隙或间隙等地由金属体将微细空间21C填满。
在这里，微细空间21C是贯穿孔的情况下，第一部件10C从向处理室AC开放的微细空间21C的开口面H1C的相对侧支撑对象物2C，从而能够将位于对象物2C的被支持面的另一个开口面H2C封闭。因此，微细空间21C内的熔融金属MC从被开放的开口面H1C被施加一个方向的压力PC，而被可靠地压入到微细空间21C内，熔融金属不会从被封闭的另一个开口面H2C泄漏。
另一方面，在微细空间21C为非贯穿孔的情况下也是同样的，不言而喻，从开口面H1C施加一个方向的压力，熔融金属MC不会泄漏。
这样，根据本发明涉及的金属填充装置，能够避免在微细空间21C被冷却时产生的熔融金属MC的凹面化。因此能够可靠地保证与外部的电导通。
并且，通过避免金属体的凹面化，从而不需要冷却后的熔融金属的再供给或CMP工序等，有助于作业工序的简化、成品率的提高等。
另外，本发明涉及的金属填充装置通过将第一部件10C和第二部件11C进行组合，做出保持对象物2C的处理室AC，并与此独立地具有熔融金属供给部12C和压力控制部13C。因而，本发明涉及的金属填充装置不具有如上所述的以往的复杂的结构，进一步说，在填充金属时，不需要金属片的成形以及安装的工时。由此，通过本发明涉及的金属填充装置可实现成本的降低和处理效率的提高。
接下来，参照图39以及图40对其他实施方式进行说明。在这里，对于与上述实施方式重复的结构标注相同的符号，并省略说明。
本实施方式和上述实施方式的不同点在于熔融金属MC的供给机构。本实施方式的熔融金属供给部18C是使用了螺杆挤出的注射机，具备：大致圆筒形状的筒181C、旋动自如地安装于筒181C内部的螺杆182C、与螺杆182C的上端面连接并将其旋转驱动的马达m1C、储存熔融金属MC并向筒181C内供给的料斗183C。
筒181C与第二部件11C在下表面连接，在下表面形成有用于将设置于第二部件11C的供给通路113C与筒181C内部连通的开口。并且，供给通路113C与处理室AC连接。
另外，在料斗183C中可以设置加热器等加热机构，使熔融金属保持为均一的温度。也可以事先具有搅拌机构，搅拌熔融金属MC。
在供给熔融金属MC时，料斗183C向筒181C内部流入熔融金属MC，同时马达m1C旋转驱动螺杆182C。由此，熔融金属MC从筒181C注射。如图40所示，通过供给通路113C向处理室AC供给。
此时，也可在该熔融金属供给部18C上设置上述加压机构，向上述处理室施加该注射压直到向微细空间21C内所填充的熔融金属MC通过冷却而硬化为止。
包含已经叙述的气压和按压压力，在利用这样的压力的情况下，在硬化过程的初始阶段，不仅利用静压，也积极地使用动压，可进行基于动压的动态的压入动作。由此，进一步可靠地抑制空隙或间隙的产生，并且可进行操作以使填充熔融金属MC能够更可靠地到达微细空间21C的底部。
另外，在利用加压机构在硬化过程中进行的加压也可以与熔融金属的供给过程的加压独立地来执行，也可以以连续的关系来执行。在以连续的关系执行的情况下，成为两个加压被吸收作为一个加压工序。该典型例子是由压力控制部13C施加气压的情况和由熔融金属供给部18C施加注射压的情况。但是，作为一个加压工序，即使一体化的情况下也优选调整施加压力。
除这样的加压之外，也可以施加选自磁力或者离心力中的至少一种外力。图41以及图42的装置示出了具有离心力的外力发生机构的情况的实施方式。在这里，已经说明的部分除第一部件10C以及第二部件11C外，省略图示。
该外力发生机构包含：与马达m2C连接并被旋转驱动、在垂直方向屹立的转动轴191C、在该转动轴191C的上端部在水平方向上安装的支轴192C、在支轴192C的两端部用于分别悬挂两个第一部件10C和第二部件11C的线193C。
在硬化过程中，通过马达m2C旋转，转动轴191C和支轴192C向RC方向旋转。此时，对于两个第一部件10C和第二部件11C，通过离心力fC工作，从而如图42所示被从旋转中心向外侧拉拽。因此，离心力fC也同样作用于微细空间21C内的熔融金属MC。因而，能够施加由离心力fC而产生的压力，并能够进一步可靠地将熔融金属MC填充到微细空间21C的底部。
在施加这样的外力的情况下，在硬化过程的初始阶段，优选不仅利用静压，也积极地利用动压，可进行利用动压的动态的压入动作。根据这样的方法，使熔融金属MC可靠地到达微细空间21C的底部，并进而能够可靠地避免在底部产生未填充区域。
在本实施例中例举了采用离心力作为外力的例子，但在另一方面采用磁力的情况下，例如预先在第一部件10C的内部埋入磁铁，可通过该磁力将熔融金属MC引入到微细空间21C的内部。
基于上述优选的实施方式对本发明进行了详细描述。然而，本领域技术人员显然能够基于本发明的技术构思和启示而容易地想到本发明的各种变更。

Claims (31)

1.一种电子设备，其是将多个基板层叠而得到的，
所述基板各自包含半导体基板、纵导体、以及环状绝缘部，
所述纵导体沿所述半导体基板的厚度方向延伸，
所述环状绝缘部包含以玻璃为主要成分的无机绝缘层，
所述无机绝缘层被填充在环状槽内，所述环状槽包围所述纵导体并被设置在所述半导体基板中。
2.根据权利要求1所述的电子设备，其中，
所述环状绝缘部在所述环状槽的内壁面具有绝缘层，
所述无机绝缘层被填充到在所述绝缘层的内侧产生的所述环状槽内。
3.根据权利要求2所述的电子设备，其中，
所述绝缘层是氧化层或者氮化层。
4.根据权利要求3所述的电子设备，其中，
所述绝缘层是在所述环状槽的内表面由所述半导体基板氧化或氮化而成的。
5.根据权利要求3所述的电子设备，其中，
所述半导体基板是硅基板，
所述绝缘层是硅氧化层或者硅氮化层。
6.根据权利要求1所述的电子设备，其中，
所述无机绝缘层含有陶瓷成分。
7.根据权利要求1所述的电子设备，其中，
所述半导体基板具有半导体元件。
8.根据权利要求7所述的电子设备，其中，
该电子设备是三维系统封装即3D-Sip。
9.根据权利要求8所述的电子设备，其中，
该电子设备是系统LSI、存储器LSI、图像传感器、或者MEMS中的任一种。
10.根据权利要求1所述的电子设备，其中，
所述多个基板中邻接的基板的各自的连接导体通过接合膜而相互接合，
所述接合膜含有第一金属或合金成分、以及熔点比所述第一金属或合金成分高的第二金属或合金成分，并且熔融温度比所述第一金属或合金成分的熔点高。
11.根据权利要求10所述的电子设备，其中，
所述多个基板各自具有纵导体和连接导体，
所述多个基板中的邻接的基板中，一个基板的纵导体与另一个基板的所述连接导体通过所述接合膜接合。
12.根据权利要求10所述的电子设备，其中，
所述接合膜通过将所述第二金属或合金作为核心，并在所述第二金属或合金的周围赋予所述第一金属或合金成分来接合。
13.根据权利要求10所述的电子设备，其中，
所述第一金属或合金成分包含选自由Sn、In、Bi、Ga及Sb构成的组中的至少一种。
14.根据权利要求10所述的电子设备，其中，
所述第二金属或合金成分包含选自由Cr、Ag、Cu、Au、Pt、Pd、Ni、Ni-P合金以及Ni-B合金构成的组中的至少一种。
15.根据权利要求10所述的电子设备，其中，
所述纵导体包含选自由Ga、Sb、Ag、Cu及Ge构成的组中的至少一种、以及选自由Sn、In及Bi构成的组中的至少一种。
16.根据权利要求10所述的电子设备，其中，
在所述接合膜与所述连接导体之间存在贵金属膜。
17.根据权利要求16所述的电子设备，其中，
所述贵金属膜包含选自由Ag、Au、Pd及Pt构成的组中的至少一种。
18.一种制造权利要求10所述的电子设备的方法，其包含以下工序：
向邻接的基板的连接导体之间供给接合材料，所述接合材料包含所述第一金属或合金成分、以及熔点比所述第一金属或合金成分高的第二金属或合金成分，
接着，进行热处理而使所述接合材料熔融。
19.根据权利要求1所述的电子设备，其中，
所述纵导体由金属或合金的熔融凝固体构成，至少在与所述基板相面对的区域具有等轴晶区域，在所述熔融凝固体中含有作为接种剂的铋Bi和镓Ga。
20.根据权利要求19所述的基板，其中，
所述导体含有铟In。
21.根据权利要求1所述的电子设备，其中，
所述基板各自包含第一导体和接合膜，
所述第一导体与所述纵导体的底面相面对，
所述纵导体含有Sn合金，并被填充到设置于所述基板的所述贯穿孔内，底面在所述贯穿孔的底部与所述第一导体相面对，
所述接合膜是除贵金属以外的金属，比所述Sn合金具有更高的熔点，所述接合膜在所述贯穿孔的底部的内部，介于所述纵导体的所述底面与所述第一导体之间，并向所述纵导体中扩散而生成合金区域，从而将所述第一导体和所述纵导体接合。
22.根据权利要求21所述的电子设备，其中，所述接合膜与所述纵导体的外周面邻接。
23.一种制造权利要求21所述的电子设备的方法，其中，包含如下工序：
在形成于所述基板的所述第一导体上，形成由比Sn合金具有更高的熔点的金属材料形成的接合膜，
接着，在所述接合膜上供给成为纵导体的熔融Sn合金，
使所述接合膜的金属成分在比该金属成分的熔点低的温度下向所述熔融Sn合金中进行热扩散，所述熔融金属Sn合金在硬化后熔点变高。
24.一种向存在于晶片的微细空间填充熔融金属的金属填充装置，其包含支撑体、熔融金属供给部以及加压机构，
所述支撑体具有：处理所述晶片的处理室、具备设置所述晶片的设置面的第一部件以及具备与所述处理室相连的金属供给通路的第二部件，
所述处理室通过将所述第一部件和所述第二部件组合而被划定，
所述熔融金属供给部通过所述金属供给通路向在设置于所述设置面的所述晶片中存在的所述微细空间填充所述熔融金属，
所述加压机构对所述晶片和填充到所述微细空间内的熔融金属进行加压。
25.根据权利要求24所述的装置，其中，所述加压机构将所述加压的状态维持到所述熔融金属通过冷却而硬化为止。
26.根据权利要求24所述的装置，其中，所述加压通过选自气压、按压、注射压、辊压、离心力或者磁力中的至少一种来进行。
27.一种导电性组合物，其包含第一金属粒子和第二金属粒子，
所述第一金属粒子的平均径粒处于产生微细尺寸效应、并能够在比熔点低的温度下熔融的nm区域，
所述第二金属粒子通过所述第一金属粒子的熔融而熔融。
28.根据权利要求27所述的导电性组合物，其中，所述微细尺寸效应是量子尺寸效应。
29.根据权利要求27所述的导电性组合物，其中，所述第一金属粒子的所述平均粒径是20nm以下。
30.根据权利要求27所述的导电性组合物，其中，所述第二金属粒子的熔点比所述第一金属粒子所具有的熔点低。
31.根据权利要求27所述的导电性组合物，其中，
所述第一金属粒子包含选自由Ag、Cu、Au、Pt、Ti、Zn、Al、Fe、Si以及Ni构成的组中的至少一种，
所述第二金属粒子包含选自由Sn、In以及Bi构成的组中的至少一种。
CN2010101968971A 2009-06-02 2010-06-02 电子设备、导电性组合物、金属填充装置及电子设备的制造方法 Pending CN101908523A (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2009133363A JP4505540B1 (ja) 2009-06-02 2009-06-02 金属充填装置
JP133363/2009 2009-06-02
JP166426/2009 2009-07-15
JP2009166426A JP4580027B1 (ja) 2009-07-15 2009-07-15 回路基板及び電子デバイス
JP272093/2009 2009-11-30
JP2009272093A JP4505545B1 (ja) 2009-11-30 2009-11-30 回路基板及び電子デバイス
JP2010004907A JP4563506B1 (ja) 2010-01-13 2010-01-13 電極材料
JP004907/2010 2010-01-13
JP046917/2010 2010-03-03
JP2010046917A JP4704503B1 (ja) 2010-03-03 2010-03-03 電子デバイス用基板及び電子デバイス

Publications (1)

Publication Number Publication Date
CN101908523A true CN101908523A (zh) 2010-12-08

Family

ID=42671890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101968971A Pending CN101908523A (zh) 2009-06-02 2010-06-02 电子设备、导电性组合物、金属填充装置及电子设备的制造方法

Country Status (5)

Country Link
US (2) US8415784B2 (zh)
EP (1) EP2259307B1 (zh)
KR (3) KR101660536B1 (zh)
CN (1) CN101908523A (zh)
TW (1) TWI458067B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593100A (zh) * 2011-01-04 2012-07-18 纳普拉有限公司 电子设备用基板及电子设备
CN102738069A (zh) * 2011-03-30 2012-10-17 东京毅力科创株式会社 半导体装置的制造方法
CN103021964A (zh) * 2011-09-27 2013-04-03 纳普拉有限公司 半导体基板、电子器件及其制造方法
CN103765560A (zh) * 2011-09-14 2014-04-30 住友精密工业股份有限公司 金属充填装置
CN103765563A (zh) * 2011-09-21 2014-04-30 住友精密工业股份有限公司 金属充填装置
CN103999223A (zh) * 2011-10-29 2014-08-20 西玛耐诺技术以色列有限公司 图案化基片上的导电网络
CN104347624A (zh) * 2013-08-05 2015-02-11 纳普拉有限公司 集成电路装置
CN104553133A (zh) * 2013-10-09 2015-04-29 纳普拉有限公司 接合部和电配线
CN104425052B (zh) * 2013-08-21 2017-06-13 纳普拉有限公司 功能性材料

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415784B2 (en) * 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method
JP5209075B2 (ja) 2010-05-21 2013-06-12 有限会社 ナプラ 電子デバイス及びその製造方法
KR20120031811A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI467722B (zh) * 2011-07-19 2015-01-01 矽品精密工業股份有限公司 用於阻抗匹配及電性互連的矽穿孔結構
US8816477B2 (en) * 2011-10-21 2014-08-26 SK Hynix Inc. Semiconductor package having a contamination preventing layer formed in the semiconductor chip
JP5588419B2 (ja) * 2011-10-26 2014-09-10 株式会社東芝 パッケージ
JP5687175B2 (ja) * 2011-11-28 2015-03-18 有限会社 ナプラ 微細空間内に機能部分を形成する方法
JP5599497B2 (ja) * 2012-08-29 2014-10-01 有限会社 ナプラ 機能性材料
US10283854B2 (en) 2012-10-08 2019-05-07 Taoglas Group Holdings Limited Low-cost ultra wideband LTE antenna
CN104022090B (zh) * 2013-02-28 2018-01-23 日月光半导体制造股份有限公司 半导体接合结构及方法，以及半导体芯片
CN105392921B (zh) 2013-03-06 2018-08-31 瑞塔格有限公司 锌系复合材料及其利用
JP5490949B1 (ja) * 2013-08-08 2014-05-14 有限会社 ナプラ 配線基板及びその製造方法
US9305866B2 (en) 2014-02-25 2016-04-05 International Business Machines Corporation Intermetallic compound filled vias
US9443799B2 (en) 2014-12-16 2016-09-13 International Business Machines Corporation Interposer with lattice construction and embedded conductive metal structures
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9515044B1 (en) * 2015-10-14 2016-12-06 Napra Co., Ltd. Electronic device, method of manufacturing the same, metal particle, and electroconductive paste
KR20170056391A (ko) * 2015-11-13 2017-05-23 삼성전기주식회사 프론트 엔드 모듈
US9755310B2 (en) 2015-11-20 2017-09-05 Taoglas Limited Ten-frequency band antenna
US10734725B2 (en) * 2015-12-08 2020-08-04 3M Innovative Properties Company Magnetic isolator, method of making the same, and device containing the same
US10396012B2 (en) 2016-05-27 2019-08-27 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US9786605B1 (en) * 2016-05-27 2017-10-10 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US10312181B2 (en) 2016-05-27 2019-06-04 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
TWI716096B (zh) * 2018-09-05 2021-01-11 台灣積體電路製造股份有限公司 半導體封裝體及其形成方法
US11158519B2 (en) 2018-12-06 2021-10-26 Corning Incorporated Method of forming capped metallized vias

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158191A (ja) * 2000-11-22 2002-05-31 Fujikura Ltd 微細空間への金属充填装置および金属充填方法
JP3599325B2 (ja) * 2001-02-09 2004-12-08 株式会社フジクラ 基板の貫通電極形成方法および貫通電極を有する基板
US20040262767A1 (en) * 2003-01-22 2004-12-30 Kabushiki Kaisha Toshiba Semiconductor device
CN1973367A (zh) * 2004-06-30 2007-05-30 松下电器产业株式会社 半导体装置及其制造方法
JP2008251964A (ja) * 2007-03-30 2008-10-16 Elpida Memory Inc 半導体装置及びその製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556805A (en) 1978-06-29 1980-01-18 Toshiba Corp Method of producing semiconductor
JPS5543847A (en) 1978-09-25 1980-03-27 Hitachi Ltd Forming method of multilayer interconnection
JPH0761537B2 (ja) 1986-12-15 1995-07-05 忠義 高橋 金属凝固組織の微細化方法
JPH04278007A (ja) 1991-03-01 1992-10-02 Iseki & Co Ltd 歩行型農作業機のクラッチ操作装置
US5244143A (en) * 1992-04-16 1993-09-14 International Business Machines Corporation Apparatus and method for injection molding solder and applications thereof
JPH06275557A (ja) * 1993-03-23 1994-09-30 Matsushita Electric Ind Co Ltd 金属薄膜の形成装置および形成方法
WO1998044319A1 (en) * 1997-04-03 1998-10-08 Yamatake Corporation Circuit board and detector, and method for manufacturing the same
JP3340669B2 (ja) 1998-03-24 2002-11-05 株式会社ジャパンエナジー 銅めっき方法及び銅めっき液
JP3443077B2 (ja) * 1999-09-20 2003-09-02 ソニー株式会社 ロボットの運動パターン生成装置及び運動パターン生成方法、並びにロボット
JP2002368083A (ja) * 2001-06-08 2002-12-20 Fujikura Ltd 微細空間への金属充填方法および装置
JP2002368082A (ja) 2001-06-08 2002-12-20 Fujikura Ltd 微細空間への金属充填方法および装置
JP4863580B2 (ja) 2001-07-25 2012-01-25 京セラ株式会社 ガラス組成物および絶縁皮膜、並びにシリコンデバイス
JP3974795B2 (ja) 2001-08-24 2007-09-12 アイシン高丘株式会社 ディスクロータの製造装置及び製造方法
JP3947127B2 (ja) 2002-04-30 2007-07-18 株式会社東芝 半導体装置
US7262477B2 (en) 2002-04-30 2007-08-28 Kabushiki Kaisha Toshiba Semiconductor device
JP4401294B2 (ja) * 2002-09-04 2010-01-20 ナミックス株式会社 導電性接着剤およびそれを用いた回路
JP4071615B2 (ja) 2002-12-20 2008-04-02 株式会社フジクラ 貫通電極の形成方法及び貫通電極付き基板
JP4535228B2 (ja) 2003-08-13 2010-09-01 株式会社フジクラ 微細孔への金属充填方法および装置
JP2005116863A (ja) 2003-10-09 2005-04-28 Sumitomo Heavy Ind Ltd 金属充填装置及び金属充填方法
US7449067B2 (en) * 2003-11-03 2008-11-11 International Business Machines Corporation Method and apparatus for filling vias
JP2005236054A (ja) 2004-02-20 2005-09-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005303258A (ja) 2004-03-16 2005-10-27 Fujikura Ltd デバイス及びその製造方法
JP4439976B2 (ja) * 2004-03-31 2010-03-24 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP4471730B2 (ja) 2004-05-10 2010-06-02 Ｈｏｙａ株式会社 両面配線基板及びその製造方法
JP4795677B2 (ja) * 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
JP4800013B2 (ja) 2004-12-22 2011-10-26 株式会社フジクラ 金属充填装置および金属充填方法
US7452568B2 (en) * 2005-02-04 2008-11-18 International Business Machines Corporation Centrifugal method for filing high aspect ratio blind micro vias with powdered materials for circuit formation
KR100633846B1 (ko) * 2005-03-23 2006-10-13 삼성전기주식회사 도전성 배선재료, 배선기판의 제조방법 및 배선기판
US7749899B2 (en) * 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
JP4996182B2 (ja) 2006-09-07 2012-08-08 株式会社日立製作所 ポリマーナノコンポジット材料、その製造方法電子部品装置およびその製造方法
KR100826979B1 (ko) * 2006-09-30 2008-05-02 주식회사 하이닉스반도체 스택 패키지 및 그 제조방법
JP4386458B2 (ja) 2008-05-15 2009-12-16 有限会社ナプラ 回路基板、電子デバイス及びそれらの製造方法
US7910837B2 (en) * 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
JP2009181981A (ja) 2008-01-29 2009-08-13 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2009295719A (ja) 2008-06-04 2009-12-17 Zycube:Kk 貫通プラグ配線
US8415784B2 (en) * 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158191A (ja) * 2000-11-22 2002-05-31 Fujikura Ltd 微細空間への金属充填装置および金属充填方法
JP3599325B2 (ja) * 2001-02-09 2004-12-08 株式会社フジクラ 基板の貫通電極形成方法および貫通電極を有する基板
US20040262767A1 (en) * 2003-01-22 2004-12-30 Kabushiki Kaisha Toshiba Semiconductor device
CN1973367A (zh) * 2004-06-30 2007-05-30 松下电器产业株式会社 半导体装置及其制造方法
JP2008251964A (ja) * 2007-03-30 2008-10-16 Elpida Memory Inc 半導体装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593100A (zh) * 2011-01-04 2012-07-18 纳普拉有限公司 电子设备用基板及电子设备
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
CN102738069A (zh) * 2011-03-30 2012-10-17 东京毅力科创株式会社 半导体装置的制造方法
CN103765560B (zh) * 2011-09-14 2016-08-17 住友精密工业股份有限公司 金属充填装置
CN103765560A (zh) * 2011-09-14 2014-04-30 住友精密工业股份有限公司 金属充填装置
CN103765563A (zh) * 2011-09-21 2014-04-30 住友精密工业股份有限公司 金属充填装置
CN103765563B (zh) * 2011-09-21 2016-06-01 住友精密工业股份有限公司 金属充填装置
CN103021964B (zh) * 2011-09-27 2017-04-12 纳普拉有限公司 半导体基板、电子器件及其制造方法
CN103021964A (zh) * 2011-09-27 2013-04-03 纳普拉有限公司 半导体基板、电子器件及其制造方法
CN103999223A (zh) * 2011-10-29 2014-08-20 西玛耐诺技术以色列有限公司 图案化基片上的导电网络
CN104347624A (zh) * 2013-08-05 2015-02-11 纳普拉有限公司 集成电路装置
CN104425052B (zh) * 2013-08-21 2017-06-13 纳普拉有限公司 功能性材料
CN104553133A (zh) * 2013-10-09 2015-04-29 纳普拉有限公司 接合部和电配线
CN104553133B (zh) * 2013-10-09 2017-10-10 纳普拉有限公司 接合部和电配线

Also Published As

Publication number Publication date
KR101615491B1 (ko) 2016-04-25
KR20160018646A (ko) 2016-02-17
TW201104820A (en) 2011-02-01
TWI458067B (zh) 2014-10-21
US20130186943A1 (en) 2013-07-25
KR20160023734A (ko) 2016-03-03
EP2259307A3 (en) 2014-07-02
KR101660536B1 (ko) 2016-09-27
EP2259307B1 (en) 2019-07-03
US20100301485A1 (en) 2010-12-02
US8415784B2 (en) 2013-04-09
EP2259307A2 (en) 2010-12-08
US8759211B2 (en) 2014-06-24
KR101660673B1 (ko) 2016-09-27
KR20100130165A (ko) 2010-12-10

Similar Documents

Publication Publication Date Title
CN101908523A (zh) 电子设备、导电性组合物、金属填充装置及电子设备的制造方法
CN102237325B (zh) 填充用基材及使用了该基材的填充方法
JP4278007B1 (ja) 微細空間への金属充填方法
CN103985667B (zh) 电性连接结构及其制备方法
US8448333B2 (en) Method for manufacturing wiring board and method for manufacturing inkjet printhead substrate
JP2017218352A (ja) 焼結体及びその製造方法と静電チャック
US7560371B2 (en) Methods for selectively filling apertures in a substrate to form conductive vias with a liquid using a vacuum
CN107240440B (zh) 金属粒子、糊剂、成型体和层叠体
US20130250481A1 (en) Conductive fine powder, conductive paste and electronic component
CN103137438A (zh) 在微细空间内形成功能部分的方法
DE102005033254B4 (de) Verfahren zur Herstellung eines Chip-Trägersubstrats aus Silizium mit durchgehenden Kontakten
JP4505545B1 (ja) 回路基板及び電子デバイス
JP4611429B2 (ja) 微細空間への金属充填方法
TW202310276A (zh) 用於半導體晶粒總成之導電緩衝層以及其相關聯系統及方法
JP6357271B1 (ja) 柱状導体構造
CA2868197C (en) Methods for thick film thermoelectric device fabrication
JP2014150084A (ja) 微細空間内に導体を形成する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20151209

C20 Patent right or utility model deemed to be abandoned or is abandoned