TWI458067B - 電子元件、導電性組成物、金屬填充裝置及電子元件的製造方法 - Google Patents

電子元件、導電性組成物、金屬填充裝置及電子元件的製造方法 Download PDF

Info

Publication number
TWI458067B
TWI458067B TW099117562A TW99117562A TWI458067B TW I458067 B TWI458067 B TW I458067B TW 099117562 A TW099117562 A TW 099117562A TW 99117562 A TW99117562 A TW 99117562A TW I458067 B TWI458067 B TW I458067B
Authority
TW
Taiwan
Prior art keywords
metal
conductor
substrate
alloy
molten metal
Prior art date
Application number
TW099117562A
Other languages
English (en)
Other versions
TW201104820A (en
Inventor
Shigenobu Sekine
Yurina Sekine
Yoshiharu Kuwana
Ryuji Kimura
Original Assignee
Napra Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009133363A external-priority patent/JP4505540B1/ja
Priority claimed from JP2009166426A external-priority patent/JP4580027B1/ja
Priority claimed from JP2009272093A external-priority patent/JP4505545B1/ja
Priority claimed from JP2010004907A external-priority patent/JP4563506B1/ja
Priority claimed from JP2010046917A external-priority patent/JP4704503B1/ja
Application filed by Napra Co Ltd filed Critical Napra Co Ltd
Publication of TW201104820A publication Critical patent/TW201104820A/zh
Application granted granted Critical
Publication of TWI458067B publication Critical patent/TWI458067B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/025—Other inorganic material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/10—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances metallic oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

電子元件、導電性組成物、金屬填充裝置及電子元件的製造方法
本發明係關於一種電子元件、導電性組成物、金屬填充裝置及電子元件的製造方法。
在積體電路、半導體元件或其晶片等之電子元件領域中，迄今習知係採取將半導體晶片平面配置在電路基板上，利用配線而連接其間之方法。但是，於此方法中，因為構裝面積係隨著增加半導體晶片數目，同時也增加配線長度，所以難以實現電子元件之小型大容量化、高性能化及低耗電化。於微細化技術推進至極限之現狀中，透過半導體晶片之微細化、小型化而實現大容量化、高性能化及低耗電化已到達極限。
因此，正展開利用貫穿電極而連接所積層的電路基板間之所謂的TSV(Through-Silicon-Via)技術之開發。
若使用TSV技術，能夠實現三維系統/封裝(3D-SiP)等之三維構造物的電子元件。藉此，使大量功能可塞入小的佔有面積之中的方式來形成，另外，由於能夠劇烈地縮短元件彼此之重要的電性路徑，故能夠謀求處理之高速化。
但是，於TSV技術中，存在如下之複數個問題點：
(1)貫穿電極與矽基板之絕緣性
從矽基板而使貫穿電極電性絕緣之手段，日本專利特開2008-251964號公報係揭示如下之技術：以包圍貫穿矽基板之貫穿電極的方式，來設置貫穿矽基板之環狀分離溝，在分離溝之底面及側面上直接形成矽膜，接著，以填滿分離溝內所殘留之間隙的方式來在矽膜上形成絕緣膜，使各自連接分離溝之內圍側面及外圍側面的矽膜表面熱氧化而作成矽熱氧化膜。
但是，即使將貫穿電極與矽基板電性絕緣，根據電性絕緣構造，尤其在GHz之高頻區域，雜散電容將增大，電抗將降低。藉此，高頻信號將從貫穿電極洩漏至矽基板，信號傳送特性將惡化。因而，針對GHz之高頻區域中之信號傳送特性的改善，縮小將貫穿電極與矽基板電性絕緣之絕緣部分的比介電率，同時也盡可能提高比電阻等，必須進一步改善。
基於此觀點，若觀察日本專利特開2008-251964號公報之揭示內容時，由於為藉由矽熱氧化膜而將貫穿電極與矽基板電性絕緣之構造，無法進一步改善根據矽熱氧化膜之電性絕緣性所得到的信號傳送特性。亦即，信號傳送特性之改善具有極限。
而且，在分離溝之底面及側面上直接形成矽膜的製程；於矽膜形成後，以填滿分離溝內所殘留的間隙的方式來在矽膜上形成絕緣膜的製程；進一步將矽膜表面熱氧化的製程為必要的；製程既複雜且不得不拉長。在藉由TSV技術而取代習知之平面配置技術之際，在工業量產上，受重視的是成本/性能，上述之技術無法充分滿足此需求。
再者，由於上述之技術係欲藉由膜而填滿分離溝者，所以分離溝之溝寬不得不為例如約2μm之極狹小的值，若考量晶圓之通常厚度時，分離溝之縱橫比將成為100～200。因此，對於分離溝之矽膜形成製程將變得困難。
(2)貫穿電極之形成時及接合時之熱劣化
使用上述之熔融金屬填充法、或鍍覆法，對於已形成有電路元件之半導體晶片或晶圓而形成貫穿電極之情形(後鑽孔,via last)，必須避免因熔融熱所造成的電路元件之熱劣化。
基於避免因熔融熱所造成的電路元件劣化之觀點，最好使用熔點低的金屬材料，如此的話，其結果，作為電子元件之耐熱性將變低。
例如，於日本專利特開2002-158191號公報中，因為所例示之構成貫穿電極之金屬材料的錫、銦之熔點低，基於避免貫穿電極形成時之因熔融熱所造成的半導體電路要件劣化之觀點而能夠評估，由於熔點低，損害了熱可靠性。
另外，針對使用TSV技術而實現三維構造之電子元件，除了進行貫穿電極之位置對準以外，也必須依序接合已形成貫穿電極之複數片晶圓或晶片。基於電性特性之提高、或與貫穿電極的接合性等之觀點，接合材係使用金屬接合材料。使此金屬接合材料熔融之後，藉由使其凝固而接合電路基板。
此情形下也同樣地，於金屬接合材料之熔融/接合過程中，將有既已形成的電路元件受到熱損害之問題。
另外，在晶圓面上，一併與貫穿電極、或是從貫穿電極獨立地形成配線用平面狀導體圖案之情形下，具有同樣的問題。
(3)貫穿電極與其周邊之破裂等之發生
熔融金屬填充法中，一般所共通的問題，觀察到下列現象：貫穿電極中產生龜裂，或是設置在貫穿孔之內壁面與貫穿電極之外圍面之間的絕緣膜將因貫穿電極而部分被破壞，或是更進一步在貫穿電極周圍之矽基板上發生裂痕。
此問題並不限於形成貫穿電極之情形。即使當實現上述之三維配置而逐漸積層許多的電路基板之情形下，於連接電路基板相互間的終端等之中，也同樣地發生。
(4)貫穿電極與導體圖案之連接不良
貫穿電極係其功能上，至少一端必須連接於設置在基板之導體圖案。此時，若導體圖案之表面被氧化時，有發生貫穿電極與導體圖案之連接不良的情形。
認為解決此問題之一般手段係利用助焊劑之還原作用，還原導體圖案之氧化膜。
但是，若將熔融金屬材料與助焊劑一併注入微細空間內之時，助焊劑氣體將產生。於此種電子元件中，微細空間係其孔徑例如為數十μm以下之極微小孔，而且，縱橫比將變得相當高。若於如此形狀之微細空間內產生助焊劑氣體時，抽出該氣體當然變差，在貫穿電極之周圍，將產生起因於助焊劑氣體之孔隙(void)，導致縱導體之剖面積減少、電阻之增大、進而對導體圖案之連接不良、接合電阻之增大等。
如此之問題並不受限於形成縱導體之情形。即使當實現三維配置而逐漸積層許多的電路基板之情形下，也導致連接電路基板相互間的終端之連接不良、電阻之增大、接合阻抗之增大等。
(5)對微細空間之熔融金屬填充的困難性
當形成貫穿電極而於具有高縱橫比之微細空間內，不會發生空隙或硬化後變形等，充分填充直到其底部係困難至極。
在可用於半導體元件之製造的晶圓，設置有用以形成電極等之許多微細空間(孔)，其微細空間係孔徑例如為數十μm以下，非常地小。而且，相對於如此之微小孔徑的微細空間而言，晶圓之厚度是相當厚的，微細空間之縱橫比大多成為5以上。為了形成貫穿電極，在如此之微小且高縱橫比之微細空間內，欲到達其底部，因為必須確實填充導電材料，所以當然要求高度之填充技術。
雖然電極形成技術係習知使用混合導電金屬成分與有機結合劑之導電性糊的技術，但是使用具優越之導電性、損失為低的，且具優越之高頻特性的熔融金屬材料之冶金技術備受矚目。如此之技術，例如已揭示於日本專利特開2002-237468號公報(以下，稱為文獻1)、特開2006-203170號公報(以下，稱為文獻2)、特開2002-368082號公報(以下，稱為文獻3)中。
首先，文獻1及2係揭示如下之技術：藉由採用熔融金屬回填法之金屬填充裝置而將金屬填充於微細空間(貫穿孔)內。所謂熔融金屬回填法係減壓對象物(晶圓)所放置的氣體環境，接著在保持減壓狀態下，將該對象物插入熔融金屬中，接著，加壓該熔融金屬之環境氣壓，藉由金屬插入前後時之環境氣壓差而將熔融金屬填充於該空間內，接著，從熔融金屬槽拉起對象物而於大氣中冷卻之方法。
此金屬填充裝置係設置在腔內上下排列有二個房間，二者之房間係具備加壓/減壓手段，藉由開關閥而相互隔開。然後，對象物之晶圓係於懸空狀態下，被搬送夾具所把持固定，浸漬於設置在下側房間的熔融金屬槽後，為了使微細空間內之熔融金屬硬化，使其移向上側房間而予以冷卻。
但是，若根據此金屬填充裝置，從熔融金屬槽拉起對象物時，微細空間內之熔融金屬將受到熔融金屬所具有的表面張力等之影響，而被槽內之熔融金屬所吸引，或是滴滴答答地漏出，或者於空間內變圓。
因而，若從熔融金屬槽拉起對象物而冷卻時，微細空間內之金屬表面有直到較對象物之表面還低的位置陷下成凹面狀之情形。因此，將有與外部之間的電性導通變得不完全之情形。
為了避免此情形，應該填滿凹面，必須再次供應熔融金屬。而且，為了填滿凹面，因為必須使所供應的金屬表面較對象物之表面還高地突起，所以為了使金屬表面與對象物表面一致的製程，例如CMP(Chemical Mechanical Polishing：化學機械研磨)製程將變得必要。此等製程係成為導致製程複雜化，伴隨於此之良率降低等之要因。
更大的問題點係不管是否需要如上述之複雜製程，都將在微細空間，尤其在底部，產生熔融金屬的填充不充分之空隙等。
另外，由於此裝置係構造已複雜化，所以維持管理並非容易，成本面上也為不利。
另一方面，文獻3係揭示一種採用壓差填充方式之金屬填充裝置。於此壓差填充方式中，在真空腔內配置形成有微細空間之對象物(試料)，與安裝於此對象物之金屬片後，在真空腔內減壓，藉由加熱手段而使金屬片熔融，接著，利用不活性氣體而將真空腔內加壓至大氣壓以上。藉此，熔融的金屬將被真空吸入至微細空間內。接著，開啟真空腔，去除殘留於試料表面之熔融狀態的金屬，其後，於大氣中進行室溫冷卻。
若根據文獻3之記載，與熔融金屬回填法(文獻1)作一比較，由於熔融金屬之熱容量少，所以具有下列之效果：試料中不會發生翹曲或裂痕、能夠將剩餘金屬抑制至最小限度、能夠謀求成本減低等。
但是，於文獻3所記載的壓差填充方式中，熔融金屬無法完全填充直到微細空間之底部，於內部將產生空隙。
另外，因為去除殘留於試料表面之熔融狀態的金屬，所以於其製程中，微小間隙中所填充的熔融金屬之一部分(上端部)也將被刮除。因此，依然殘留凹面之問題。
再者，若根據此裝置，由於花費預先準備配合對象物形狀而成形的金屬片之工夫、及利用焊球等而將此金屬片裝設於對象物上之工夫，從成本面與處理效率面而言，將發生問題。
實際上，藉由壓差填充方式所製造的晶圓及使用此晶圓之元件尚未提供於市場，證明其未能夠解決上述問題點。
本發明之目的在於提供一種電子元件、導電性組成物、金屬填充裝置及電子元件的製造方法，其可以解決關於上述TSV技術之複數個問題點之中的一個以上之問題點。
1.　電子元件
有關本發明之電子元件係積層複數片基板所構成。各自的基板係包含半導體基板、縱導體與環狀絕緣部。該縱導體係向該半導體基板之厚度方向延伸。該環狀絕緣部係含有無機絕緣層，該無機絕緣層係包圍該縱導體而填充於設置在該半導體基板的環狀溝內。
如上所述，有關本發明之電子元件之情形，在各自所積層的基板中，由於環狀絕緣部係包圍縱導體而設置在半導體基板所設置的環狀溝內，貫穿導體所代表的縱導體係藉由環狀絕緣部而與所鄰接的其他縱導體電性絕緣。
而且，環狀絕緣部係含有無機絕緣層。此無機絕緣層係以玻璃作為主要成分，填充於環狀溝內。玻璃成分能夠從各種玻璃材料選擇比介電率低、比電阻高者而使用。因而，藉由玻璃材料之選擇而調整作為整體環狀絕緣部之比介電率及比電阻，藉此，使高頻區域中之信號洩漏減低，並使信號傳送特性提高。另外，因為係填充構造，故能夠實現無間隙之緻密的絕緣構造。
而且，因為無機絕緣層係填充層，與將成膜製程視為必要的習知技術不同，並無必須窄化環狀溝之溝寬的理由。因此，使無機絕緣層之形成製程，進而使環狀絕緣部之形成製程容易化。
無機絕緣層係能藉由將液狀玻璃，亦即糊狀玻璃填充於環狀溝內，使其硬化而製得。因而，能利用將液狀玻璃填充於環狀溝內部之簡單且廉價製程而實現成本廉價的電子元件用基板。
除了玻璃成分以外，無機絕緣層也可以含有燒結體之陶瓷成分。針對所應該含有之陶瓷成分，能夠選擇其比介電率及比電阻，藉此也能夠調整作為環狀絕緣部整體之比介電率及比電阻。因此，能夠減低高頻區域中之信號洩漏，使信號傳送特性提高。
環狀絕緣部也可以在環狀溝之內壁面含有絕緣層。此絕緣層較佳為含有氧化層，更佳為含有氮化層。氧化層及氮化層可以為單層，也可以為複數層。另外，氧化層及氮化層可以為成膜於環狀溝內面者，也可以使呈現在環狀溝內面之半導體基板面予以氧化或氮化者。若為如此之絕緣構造，便能夠避免對半導體基板之環狀絕緣部的不良影響，尤其無機絕緣層中所含之玻璃成分的不良影響。
如上所述，有關本發明之電子元件之情形，所積層的複數片基板之中，鄰接的基板之各自所具備的連接導體，將藉由接合膜而予以相互接合。該接合膜較佳為含有第1金屬或合金成分、與熔點較該第1金屬或合金成分還高的第2金屬或合金成分，而使熔融溫度也變得較該第1金屬或合金成分的熔點還高。
如上所述，鄰接的基板之中，由於接合一方基板之連接導體與另一方基板之連接導體的接合膜，係含有第1金屬或合金成分與第2金屬或合金成分，所以能夠於接合時，藉由起因於接合膜之微小膜厚所產生的微細尺寸效果，於接近第1金屬或合金成分之熔點的溫度，使第2金屬或合金成分熔融。此時，由於第1金屬或合金成分之低熔點金屬係與連接導體進行反應，形成金屬間化合物而被消耗，所以接合後能夠使熔點大幅上升。
而且，接合膜係凝固後之熔融溫度上升至第1金屬或合金成分與第2金屬或合金成分進行反應而接近第2金屬或合金成分所具有之熔點的溫度，亦即至少較第1金屬或合金成分之熔點還高的溫度。
因而，若根據本發明，接合處理時係熱處理溫度可以是低的，凝固後能夠實現可確保高熔點之高耐熱性電子元件。
2.　導電性組成物
為了實現有關本發明之電子元件，縱導體或接合膜較佳於低溫進行熔融，熔融凝固後被高熔點化。有關本發明之導電性組成物係符合如此之特性者，含有第1金屬粒子與第2金屬粒子。該第1金屬粒子係平均粒徑位於在較產生微細尺寸效果之熔點還低的溫度下可能熔融的nm區域，該第2金屬粒子係藉由該第1金屬粒子之熔融而熔融。
習知大部分之金屬粒子係粒徑越小，越會在較熔點還低的溫度下熔化。其理由係認為因為粒徑越小，表面原子之佔有率將變得越大。於本專利說明書中，將因此微細化所導致的熔點降低效果稱為微細尺寸效果。
於本發明中，因為第1金屬粒子係其平均粒徑位於產生微細尺寸效果之nm區域，所以可以得到因微細尺寸效果所導致的熔點降低效果。
若將金屬粒子的粒徑(直徑)縮小直到大約原子之德布羅意de Broglie波長(數nm～20nm)時，由於電子被關閉於此區域內，所以電子之狀態密度將被離散化。再者，由於電子運動之自由度極端受到限制，所以其運動能量將增加。此現象被稱為量子尺寸效果，因微細尺寸效果所導致的熔點降低之終極形式，例如於250℃以下，較佳為於200℃以下，更佳為於180℃以下之溫度，使第1金屬粒子熔融將成為可能。
除了第1金屬粒子以外，有關本發明之導電性組成物也含有第2金屬粒子。第2金屬粒子係藉由第1金屬粒子之熔融而熔融。具體而言，第2金屬粒子係藉由具有第1金屬粒子之熔融溫度以下之熔點的材料而構成。
因而，使有關本發明之導電性組成物熔融之後，藉由使其凝固而在晶片或晶圓中形成縱導體或配線用導體圖案，藉此不會發生對既已形成的半導體電路要件之熱劣化，形成縱導體或配線用導體圖案將成為可能。而且，凝固後確保因第1金屬粒子所具有的高熔點所導致的耐熱性。
有關本發明之導電性組成物係於各種電子元件中，作為填充在基板之厚度方向所貫穿設置的縱孔內的縱導體、或是在基板表面形成配線圖案之電極材料使用。填充於在基板之厚度方向所貫穿設置的縱孔內之情形，除了作為縱導體之功能以外，也發揮作為填充材料之功能。
再者，當於三維系統/封裝(3D-SiP)之構造時，也能夠作為接合所積層的基板間之接合材料而使用。任一種情形，因為熔融溫度皆低，凝固後可確保高的熔點，所以能夠實現高可靠度之電子元件。
3.　縱導體之構造
有關本發明之電子元件中，基板中所含之縱導體係與電子元件之性能、可靠性等高度相關。因此，欲提供一種高性能、高可靠度之縱導體。該縱導體係由金屬或合金之熔融凝固體所構成，設置在該基板中，至少在與該基板相面對的區域中具有等軸晶區域，於該熔融凝固體中含有作為接種劑之鉍(Bi)與鎵(Ga)。
如上所述，於本發明中，由於縱導體係由金屬或合金之熔融凝固體所構成，至少在與基板相面對的區域中具有等軸晶區域，所以可以得到因等軸晶組織所導致的等方向性。因此，縱導體之龜裂、絕緣膜之破壞及基板之破裂等之發生將受到抑制。
另外，由於熔融凝固體中所含之接種劑的鉍(Bi)與鎵(Ga)係具有負的體積變化率，有效地抑制柱狀晶之成長，適合於上述等軸晶區域之核生成。
再者，縱導體係至少在與基板相面對的區域中，等軸晶區域所佔之面積的比例較佳為較柱狀晶區域所佔之面積的比例還大。若具有如此之關係，則至少在面對基板的區域中，等軸晶所具有的等方向性將成為更支配性，可更有效地抑制電極龜裂、絕緣膜破壞及基板破裂等之發生。
縱導體之一形態係具有平面狀形態之配線，在基板之一面上形成被遮罩框(mask frame)等包圍的微細空間，以此微細空間作為鑄型，藉由將熔融金屬填充至其內部、使其凝固而能夠實現。
縱導體為貫穿導體或非貫穿導體之情形，基板係具有貫穿孔或非貫穿孔等，縱導體係附著於該孔之內面，至少在與該孔之內面相連接的區域中具有等軸晶區域。如此之縱導體係以設置在基板的孔作為鑄型，藉由將熔融金屬填充於其內部、使其凝固而能夠實現。
關於縱導體之另一個提案係基板含有第1導體、縱導體與接合膜之情形。該第1導體係位於該基板之一面側，與設置在基板之貫穿孔的底面相向。該縱導體係含有Sn合金，填充於設置在該基板的該貫穿孔內，底面係在該貫穿孔之底部與該第1導體相向。
該接合膜係貴金屬以外之金屬，具有較該Sn合金還高的熔點。於是，該接合膜係在該貫穿孔底部之內部，介於該縱導體之該底面與該第1導體之間，擴散於該縱導體中而使合金區域產生，接合該第1導體與該縱導體。
上述之接合構造係能夠利用將構成縱導體之熔融金屬供應至構成接合膜之金屬，進行冷卻的簡單製程而製造。因而，與鍍覆技術之情形作一比較，顯著使製程數目及製程時間簡單化、縮短化。因而，可以實現成本廉價的三維配置之電子元件。
而且，將構成接合膜之高熔點金屬熔解、擴散於含有Sn合金之熔融金屬中而生成合金區域之過程，係依照習知之狀態圖予以說明。若根據狀態圖，即使為較Sn合金還高熔點的金屬微粒，在250℃以下之溫度進行熔解。因而，能夠於低的溫度實現對第1導體之縱導體的連接，能夠避免電路基板中所含之半導體電路要件之熱損害。
而且，相較於熱擴散時之熔點，構成接合膜之高熔點金屬擴散於含有Sn合金之縱導體中所產生的合金區域，因為其熔點變高，所以可得到具優越之熱安定性的導體連接構造。
因為構成接合膜之高熔點金屬係於熔解製程中被還原所以不需要，助焊劑還原製程。因此，能夠實現一種電子元件，其抑制起因於助焊劑之孔隙發生，避免縱導體截面積之減少、電阻之增大、甚至對第1導體之連接不良、接合電阻之增大等。
4.　金屬填充裝置
針對實現有關本發明之電子元件，必須形成縱導體。有關本發明之金屬填充裝置係適合於形成如此之縱導體者。此金屬填充裝置係將熔融金屬填充至存在於基板(晶圓)的微細空間之裝置，係包含：支撐體、熔融金屬供應部與加壓手段。
該支撐體係具有：處理該晶圓之處理室、具備設置該晶圓之設置面的第1構件、與具備連接於該處理室之金屬供應路徑的第2構件。該處理室係藉由組合該第1構件與該第2構件而界定。
該熔融金屬供應部係透過該金屬供應路徑而將該熔融金屬填充至存在於該設置面所設置的該晶圓中之該微細空間內。然後，該加壓手段係加壓該晶圓、與填充在該微細空間內的熔融金屬。
如上所述，於有關本發明之金屬填充裝置中，由於在支撐體中所具備的處理室係具有設置晶圓之設置面，在設置面所設置的晶圓之微細空間內，熔融金屬供應部係以透過金屬供應路徑而填充熔融金屬的方式來形成，所以不需要從熔融金屬槽拉起晶圓之操作。因此，無發生如下問題之餘地：微細空間內之熔融金屬受到熔融金屬所具有的表面張力等之影響，被槽內之熔融金屬所吸引，或是滴滴答答地漏出，或者於空間內變圓等。因而，不會發生空隙或孔隙等，能夠藉由金屬體而填滿微細空間。
另外，有關本發明之金屬填充裝置係含有加壓手段，由於此加壓手段係加壓晶圓、與填充在微細空間內的熔融金屬，所以能夠將熔融金屬充分填充直到微細空間之底部為止，同時也抑制因熱收縮所導致的金屬變形。因此，不會發生空隙或孔隙等，能夠藉由金屬體而填滿微細空間。
於此，微細空間為貫穿孔之情形，由於支撐體係從處理室所開放的微細空間之開口面相反側支撐晶圓，能夠封閉位於晶圓支撐面之另一方開口面。因而，微細空間內之熔融金屬係從所開放的開口面施加一方向之壓力，紮實地推入微細空間內，不會從所封閉的另一方開口面漏出熔爐金屬。
另一方面，微細空間為非貫穿孔之情形，也同樣地，從開口面施加一方向之壓力，當然不會有熔融金屬漏出的情形。
如此一來，若根據有關本發明之金屬填充裝置，也可以避免當在微細間隙被冷卻時所產生的熔融金屬之凹面化。因此，可確實地確保與外部之電性導通。
再者，藉由避免金屬體之凹面化，不需要冷卻後之熔融金屬的再供應或CMP製程等，有助於作業製程之簡單化、良率之提高等。
上述之加壓手段係利用由氣壓、壓縮壓、射出壓、轉壓、磁力或離心力所選出的至少一種而施予。其中，採用氣壓之情形，能夠設置控制處理室內壓力之壓力控制部，並將此壓力控制部兼作加壓手段使用。
另外，在採用射出壓之情形下，藉由射出機來構成加壓手段及熔融金屬供應部。藉由射出機，係以在將熔融金屬射出而供應至處理室，同時藉由冷卻而將填充至微細空間內的熔融金屬硬化之前，將該射出壓供應至處理室的方式來進行。再者，在採用壓縮壓之情形下，可使用壓縮機作為加壓手段。
於加壓操作中，於硬化製程之初期階段中，不僅利用靜壓，也積極利用動壓，較佳為進行因動壓所造成的動態推入動作。若根據此手法，便能確實地使熔融金屬到達微細空間之底部為止，更確實地避免在底部產生未填充區域。
更佳為熔融金屬供應部係可以使其金屬薄膜產生在開口面上的方式來供應熔融金屬。藉此，能利用金屬薄膜所受到的強制外力而將熔融金屬確實地推入微細空間之內部。
如此方式，熔融金屬供應部係以使其金屬薄膜產生在開口面上的方式來供應熔融金屬之情形，可以於金屬填充裝置中具備：使熔融金屬硬化後，再熔融開口面上的金屬薄膜，拭除所再熔融的金屬薄膜之手段。再熔融時之熱量，雖然也施加於微細間隙內部之硬化金屬體，但是由於硬化金屬體所具有的熱容量明顯較金屬薄膜的熱容量大，所以即使金屬薄膜進行再熔融，也不會進展至硬化金屬體再熔融的地步。因此，能夠僅拭除金屬薄膜而形成不具有凹面部之平坦面。與此不同，也可以不使殘留於開口面上之金屬薄膜再熔融，而機械式地加以去除。
還有，於本專利說明書中，所謂「金屬」之術語，除了由單一元素所構成之金屬以外，也有作為包括含有2種以上之金屬元素的合金之概念而使用的情形。
茲將參照隨附的圖式，以更詳細說明本發明之其他目的、構造與優點。然而，所隨附的圖式係僅顯示說明性範例。
 1.　電子元件
有關第1圖及第2圖所圖示的本發明之電子元件，代表性地，採取作成三維系統/封裝(3D-SiP)之形態。具體而言，系統LSI、記憶體LSI、影像感測器或MEMS等。可以為含有類比或數位之電路、如DRAM之記憶體電路、如CPU之邏輯電路等之電子元件；也可以為藉由個別製程而製作類比高頻電路、低頻且低消耗電力電路之不同種的電路，積層此等電路之電子元件。
於第1圖及第2圖所示的實施形態中，在由內插板(interposen)所構成之基板INT之上，依序積層由半導體晶圓或半導體裝置而成之基板SM1～SMn，成為接合之構造。若參照第3圖時，各自的基板SM1～SMn係含有半導體基板1A、縱導體2A與環狀絕緣部3A。半導體基板1A係例如矽基板。雖然半導體基板1A之厚度並未加以限定，約為50～700(μm)。
縱導體2A係向半導體基板1A之厚度方向延伸。縱導體2A係對基板面整齊排列而分布。顯示於實施形態之縱導體2A係貫穿半導體基板1A的貫穿導體。
如第1圖所示，縱導體2A係在基板面所假想的XY平面看去，在X方向與Y方向具有既定之配置間距Dx、Dy，例如，整齊排列成矩陣狀而予以配置。縱導體2A之配置間距Dx、Dy係例如於4～100(μm)之範圍內，最大部之直徑D1係例如於0.5～25(μm)之範圍內。不過，配置間距Dx、Dy未必為一定尺寸，直徑D1也並非受上述之值所限定。
縱導體2A能夠藉由鍍覆法、上述之熔融金屬填充法或導電糊填充法等之習知技術的採用而形成。組成縱導體2A之材料係根據形成方法而不同。
在鍍覆法之情形下，主要使用鍍Cu膜。在熔融金屬填充法之情形，能夠使用含有選自由Sn、In、Bi、Sb或Ga所構成之族群的至少一種，與選自由Cr、Cu、Ag、Au、Pt、Pd、Ni、Ni-P合金及Ni-B合金所構成之族群的至少一種填充材料。
無論採取任一種形成方法，先前皆必需形成縱孔(貫穿通孔)20A。縱孔(貫穿通孔)20A能夠藉由CVD法、雷射穿孔法等之習知技術而形成。
環狀絕緣部3A係包圍縱導體2A而設置在半導體基板1A中所設置的環狀溝30A內。因而，半導體基板1A係藉由環狀絕緣部3A而分離為其內側之環狀部分11A與外側區域。藉此，使縱導體2A與透過環狀絕緣部3A而相鄰接的其他縱導體2A電性絕緣。
環狀溝30A能夠藉由形成縱孔20A之手段而形成。環狀溝30A係於厚度方向貫穿半導體基板1A所設置，具有較設置有縱導體2A的縱孔20A之直徑D1還大的第1內徑D2。因而，在縱孔20A的內圍面與具有第1內徑D2之環狀溝30A的內圍面之間，僅直徑差部分(D2-D1)，使半導體基板1A以環狀部分11A之方式而島狀存在。
環狀溝30A係具有僅離第1內徑D2溝寬之距離的第2內徑D3。亦即，環狀溝30A係成為溝寬(D3-D2)。溝寬(D3-D2)係以不會對形成環狀絕緣部造成障礙之寬度的方式來設定。若以縱橫比來看，為200以下，較佳為100以下。
環狀絕緣部3A係含有無機絕緣層33A。無機絕緣層33A係以玻璃作為主要成分而填充於環狀溝30A內，完全填滿環狀溝30A。因而，能夠實現無間隙之緻密的絕緣構造。
環狀絕緣部3A可以為單層，也可以為隔著間隔而予以配置成同軸狀之多層構造。另外，其形狀可以不是圖示之圓形，而是第4圖所示之四角形等之角形。再者，縱導體2A可不必是圖示之圓形、圓柱狀。也可以為角柱狀。
無機絕緣層33A係藉由將液狀玻璃，亦即玻璃糊填充於環狀溝30A之內部，可進行加壓而使其硬化來形成。因而，無機絕緣層33A能夠利用將液狀玻璃填充於環狀溝30A之內部，使其硬化的簡單且廉價之製程而形成。
而且，因為無機絕緣層33A係填充構造，與將成膜製程視為必要之習知技術不同，消除必須窄化環狀溝30A之溝寬的理由。因此，使無機絕緣層33A之形成製程，進而使環狀絕緣部3A之形成製程得以容易化。
玻璃填充之一方法，可舉出：於減壓氣體環境內，將液狀玻璃流入環狀溝30A內之後，對環狀溝30A內之液狀玻璃施加壓縮壓、氣壓或轉壓等，一面加壓，一面使其硬化的方法。
可使用各種的玻璃材料。其一例能夠例示含有SiO2 、PbO、B2 O3 、ZnO、MgO、Al2 O3 、Na2 CO3 、CaCO3 、Na2 O、CaO、K2 O之至少一種的玻璃材料。從此等之玻璃材料，選擇比介電率低、比電阻高者而使用。因而，調整環狀絕緣部3A整體之比介電率及比電阻，藉此，能夠減低高頻區域中之信號洩漏、使信號傳送特性提高。
除了玻璃成分以外，無機絕緣層33A也可以含有燒結體之陶瓷成分，尤其是nm尺寸之陶瓷微粒。此情形下，能夠針對所應該含有的陶瓷成分而選擇其比介電率及比電阻，藉此也能夠調整環狀絕緣部3A整體之比介電率及比電阻，使GHz之高頻區域中之信號洩漏減低，使信號傳送特性提高。
如此之陶瓷材料，可舉出：常溫比電阻超過1014 (Ω‧cm)、比介電率位於4～9之範圍的氧化鋁(Al2 O3 )、模來石(3Al2 O3 ‧2SiO2 )、謹青石(2MgO‧2Al2 O3 ‧5SiO2 )、塊滑石(MgO‧SiO2 )、鎂橄欖石(2MgO‧SiO2 )、氮化矽(Si3 N4 )或氮化鋁(AlN)等。
環狀絕緣部3A也可以更含有絕緣層31A、32A。絕緣層31A、32A較佳為含有氧化層，更佳為含有氮化層。氧化層與氮化層可以為單層，也可以為複數層，或者也可以為此等之組合。
再者，氧化層、氮化層可以為成膜於環狀溝30A之內面者，也可以為氧化或氮化在環狀溝30A之內面所露出的半導體基板1A之面者。若根據如此之絕緣構造，便可藉由絕緣層31A、32A而遮斷對於半導體基板1A之無機絕緣層33A的不良影響。例如，能夠藉由絕緣層31A、32A而避免因上述的玻璃材料中所含之鹼金屬(Na、K)所導致的氧化膜耐壓不良、因過渡金屬(Fe、Cu、Zn)所導致的pn接合洩漏不良、因3族元素(B、Al)所導致的p反轉不良等。
顯示於實施形態之絕緣層31A、32A係氧化或氮化環狀溝30A之內側面所製得者。亦即，環狀溝30A之內側面被絕緣層31A、32A所覆蓋，無機絕緣層33A係填充於藉由絕緣層31A、32A所包圍的環狀溝30A之內部。
若半導體基板1A採用一般之矽基板為例時，氧化層係成為矽氧化層，氮化層係成為矽氮化層。矽氧化層或矽氮化層能夠採用既知之技術而形成。例如，習知從表面氧化或氮化矽基板之方法、或藉由化學氣相沉積法(CVD法)而成膜絕緣層之方法，能夠採用任一種方法。絕緣層31A、32A之氧化或氮化的深度，亦即，實質上之層厚較佳為對照實際上所要求的傳送特性而決定。
一般而言，矽氮化層係絕緣特性較矽氧化層還優越。而且，氮化層係顯示具優越之化學安定性、電性絕緣性、耐熱衝擊性及耐熱變形性之特性。因而，從一般之觀點而言，可謂較佳為藉由矽氮化層而構成絕緣層31A、32A。
再者，由矽氮化層所構成之絕緣層31A、32A係顯示具優越之化學安定性、耐熱衝擊性及耐變形性的特性。因而，可實現具優越之化學安定性、耐熱衝擊性及耐熱變形性的分離絕緣構造。
若參照第3圖時，在由矽基板所構成之半導體基板1A的一面側，形成半導體元素7A。縱導體2A係在厚度方向貫穿半導體基板1A，依序將連接電極62A、其上之外部連接用電極61A接合於其一端。半導體元素7A係透過未圖示之配線而連接於連接電極62A。半導體元素7A及連接電極62A係藉由設置在半導體基板1A之一面側的絕緣膜4A所覆蓋。另外，也將外部連接用電極63A接合於縱導體2A之另一端側。
連接電極62A、63A之至少一側也可以與縱導體2A同體連接而形成。另外，於第2圖中，基板SM1~SMn之中較佳為將絕緣樹脂填充於相鄰接的基板，例如基板SM1與基板SM2之間所產生的間隙內。
接著，針對在基板SM1~SMn間，可防止可能發生於接合縱導體彼此之情形下的熱劣化之電子元件，參照第5圖而進行說明。若參照第5圖時，連接導體4B係包含第1電極膜41B、第2電極膜42B及第3電極膜43B。第1電極膜41B係成為連接部6B之拉出電極的部分，具有連接連接部6B與絕緣層2B之表面而覆蓋的圖案34B。第2電極膜42B係位於連接部6B之上而附著於第1電極膜41B之表面。
第3電極膜43B係附著於第2電極膜42B及第1電極膜41B之上。第3電極膜43B係由貴金屬膜所構成，發揮作為利用無助焊劑而進行接合用的抗氧化膜之功能。構成第3電極膜43B之貴金屬膜較佳為含有選自由Ag、Au、Pd及Pt所構成之族群的至少一種。再者，貴金屬膜係膜厚較佳為100(nm)以下。若為此範圍的話，一面能抑制對於整體膜厚的膜厚增加，一面能夠發揮原本的抗氧化功能。
若參照第5圖時可明確得知，複數片基板SM1～SMn之中，相鄰接的基板，例如基板SM1及基板SM2係藉由接合膜5B而使一方之基板SM2的縱導體2A與另一方之基板SM1的連接導體4B接合。
接合膜5B係含有第1金屬或合金成分、與熔點較此第1金屬或合金成分還高的第2金屬或合金成分，而使熔融溫度也變得較第1金屬或合金成分的熔點還高。
若根據上述的接合膜5B之構成，於為了接合之熱處理時，根據起因於接合膜5B之微細膜厚所產生的微細尺寸效果，在接近第1金屬或合金成分之熔點的溫度下，能夠使第2金屬或合金成分熔融。當然此時，第1金屬或合金成分也將熔融。此時，第1金屬或合金成分之低熔融金屬係與連接導體4B進行反應，形成金屬間化合物而被消耗，接合後熔點將大幅上升。
而且，由於接合膜5B係凝固後之熔融溫度主要受到第2金屬或合金成分之熔點所支配，凝固後之完成品的電子元件中，接合膜5B之熔融溫度將接近第2金屬或合金成分所具有的熔點之溫度，亦即，至少位於較第1金屬或合金成分之熔點還高的溫度。
因而，若根據本發明，接合處理時係熱處理溫度下可以是低的，凝固後能夠實現可確保高熔點之高耐熱性電子元件。
第1金屬或合金成分較佳為含有選自由Sn、In、Bi、Sb或Ga所構成之族群的至少一種。另外，第2金屬或合金成分較佳為含有選自由Cr、Cu、Ag、Au、Pt、Pd、Ni、Ni-P合金及Ni-B合金所構成之族群的至少一種。
於第5圖之電子元件製造時，相鄰接的基板SM1、SM2之中，在基板SM1之連接導體4B之上，形成含有第1金屬或合金成分、與較其還高熔點之第2金屬或合金成分的接合膜5B；或是在基板SM2之縱導體2A的端面上，形成含有第1金屬或合金成分與第2金屬或合金成分的接合膜5B。
當然，也可以在二方形成接合膜5B。第1金屬或合金成分，及第2金屬或合金成分係利用上述的金屬材料而構成。接合膜5B能夠採用膜轉印法、印刷、濺鍍、電子束蒸鍍等之迄今習知的膜形成技術而形成。
接著，將基板SM1與基板SM2進行對位而相互重疊。藉此，使接合膜5B成為介於基板SM2所具備的縱導體2A之一端與基板SM1之連接導體4B之間。僅按必要的積層數，重複實行此接合膜形成製程及對位積層製程。
接著，進行熱處理而使接合膜5B中所含之第1金屬或合金成分、及第2金屬或合金成分熔融。作成於熔融時，進行使既已凝固之縱導體2A不會再熔融的熱處理。之後，藉由自然冷卻或強制冷卻而使接合膜凝固。藉此，可以製得顯示於第1圖、第2圖之電子元件。
於上述之熱處理製程中，由於接合膜5B中可以得到因膜厚之微細尺寸效果所導致的熔點降低效果，能夠使第2金屬或合金成分在較其熔點還低的溫度下，與第1金屬或合金成分一起熔融而避免對連接部6B等之熱損害。
接合膜5B係於凝固後，使熔融溫度大約上升直到第2金屬或合金成分之熔點為止。因而，可以製得具有高耐熱性之電子元件。
再者，藉由使上述之結果發展，接合膜5B即使使用將第1金屬或合金形成在表面的金屬球，例如Cu或Ni球，當然可以得到同樣的效果。將其組合的話，便亦可作為有效確保晶圓間之空間的方法。
有關本發明之電子元件係如第2圖之既已圖示，除了半導體基板以外，另有亦包含內插板INT的情形。在第6圖顯示內插板之一例。於第6圖中，針對相當於第1圖～第5圖所出現的構成部分之部分，賦予相同的元件符號，省略重複說明。與第1圖～第5圖所出現的基板SM1～SMn之差異，係在內插板之情形，不具有半導體元件，未必具備絕緣膜4A、連接用電極61A、62A、63A等等。但是，亦可使連接用電極62A或連接用電極63A之至少一方與縱導體2A同體連接。
另外，雖然未被圖示，製造第1圖及第2圖所示之電子元件之情形，在內插板INT之上，預先積層/接合已形成縱導體2A之基板SM1，將絕緣樹脂填充於內插板INT與基板SM1之間所產生的間隙，接著，研磨基板SM1之表面而露出縱導體2A之端面，之後，能夠藉由重複積層/接合下一片基板SM2，將絕緣樹脂填充於基板SM1與基板SM2之間所產生的間隙之製程，來在內插板INT之上，有效率地積層基板SM1～SMn。
2.　導電性組成物
接著，於有關本發明之電子元件中，針對適合於形成縱導體或接合膜等之導電性組成物而加以說明。若參照第7圖時，有關本發明之導電性組成物係含有第1金屬粒子1D與第2金屬粒子2D。
第1金屬粒子1D係其平均粒徑產生微細尺寸效果，在較其熔點還低的溫度下，位於可熔融的nm區域。於本發明中，所謂nm區域係指100(nm)以下之區域。
第2金屬粒子2D係其熔點位於因第1金屬粒子1D之熔融而進行熔融的區域。第1金屬粒子1D與第2金屬粒子2D可以為單結晶，也可以為多結晶。第1及第2金屬粒子1D、2D較佳為球形。
於本發明中，第1金屬粒子1D係其平均粒徑產生微細尺寸效果，位於在較其材料所具有的熔點還低的溫度下可熔融的nm區域，所以在也較熔點還低的溫度下進行熔融。尤其，若第1金屬粒子1D之粒徑(平均粒徑)成為20(nm)以下時，因為成為發揮量子尺寸效果，所以使其在從構成材料所具有的熔點大幅降低的溫度，例如250℃以下，較佳為200℃以下，更佳為180℃以下熔融將成為可能。
具體而言，第1金屬粒子1D能夠藉由含有選自由Ag、Cu、Au、Pt、Ti、Zn、Al、Fe、Si與Ni所構成之族群的至少一種之材料來構成。於此，Ag之熔點為961.93℃、Cu之熔點為1083.4℃、Au之熔點為1064.43℃、Pt之熔點為1769℃、Ti之熔點為1660℃、Zn之熔點為419.58℃、Al之熔點為660.4℃、Fe之熔點為1535℃、Si之熔點為1410℃、Ni之熔點為1453℃。
藉由量子尺寸效果，使利用如此之高熔點金屬材料所構成的第1金屬粒子1D，在例如250℃前後之溫度，較佳為200℃以下之溫度下進行熔融。但是，在欲製得到接合構造之情形下，必需從上述之族群選擇已考量與所接合的對象物之間的接合性之金屬成分。
除了第1金屬粒子1D以外，有關本發明之導電性組成物也含有第2金屬粒子2D。第2金屬粒子2D係藉由第1金屬粒子1D之熔融而熔融。因而，能與第1金屬粒子1D之熔融同時地，也使第2金屬粒子2D熔融。
第2金屬粒子2D，係藉由在降低的第1金屬粒子1D之熔融溫度下進行熔融的材料而構成即可。如此之材料的具體例係選自由Sn、In、Bi所構成之族群的至少一種。Sn之熔點為232℃、In之熔點為156.61℃、Bi之熔點為271.3℃。基於熔融性之觀點，第2金屬粒子2D較佳為使用平均粒徑位於1μm～300μm之範圍者。
另外，若選擇鉍(Bi)作為第2金屬粒子2D的話，利用其冷卻時之體積膨脹特性，藉由上述之金屬填充裝置而在微細空間內可形成無空隙或孔隙的金屬導體。
針對使用有關本發明之導電性組成物而在晶片或晶圓中形成縱導體、接合膜、配線用導體圖案等之電極，係使導電性組成物熔融之後，使其凝固即可。由於此時之熔融溫度較第1金屬粒子1D所具有的熔點還大幅降低，不會使既已形成的半導體電路要件之熱劣化發生，使得形成縱導體、接合膜或配線用導體圖案成為可能。為了形成縱導體，能夠利用顯示於第30圖～第42圖之裝置。
第1金屬粒子1D係例如於250℃前後進行熔融，此係根據微細尺寸效果、量子尺寸效果而其熔點大幅降低所致，如上所述，構成第1金屬粒子1D之金屬材料的熔點係顯著較進行熔融的溫度還高。因而，凝固後，可確保因第1金屬粒子1D所具有的高熔點所導致的耐熱性。例如，在藉由選自由Ag、Cu、Au、Pt、Ti、Zn、Al、Fe、Si與Ni所構成之族群的至少一種而構成第1金屬粒子1D之情形，凝固後，可保證因此等材料所具有的高熔點所導致的耐熱性變得被保證。
第1金屬粒子1D與第2金屬粒子2D之組成比係因所選擇的材料而異，若第1金屬粒子1D對第1金屬粒子1D與第2金屬粒子2D之總和(質量)，之比例為1～50質量%之範圍的話，可以得到本發明之效果。
有關本發明之導電性組成物係作成混合第1金屬粒子1D與第2金屬粒子2D之粉體，可以直接使用，也能夠將此粉體與有機媒介物(organic vehicle)混合而作為導電性糊使用。
有關本發明之金屬粒子能夠藉由一般所習知的奈米粒子製造方法而製造。能夠藉由下列方法而製造：例如，利用球磨碎機或噴射磨碎機等磨碎材料塊、縮小直到奈米大小之粉碎法；以還原劑或電化學將成為原料之離子或錯合物還原，使其凝聚而進行奈米粒子化之凝聚法或還原法；直接將原料、或使使其載持於載體而進行加熱分解的熱分解法；氣相中蒸發法等之物理氣相沉積(PVD)法；利用雷射而使其急速蒸發的雷射蒸發法；於氣相中引起化學反應之化學氣相沉積法(CVD)法等而製造。
除了此等之一般製造法以外，也能夠藉由離心式粒狀化法而製造。於離心式粒狀化法中，實行如下之製程：在氬不活性氣體環境中，將成為第1金屬粒子或第2金屬粒子的原料之金屬或合金之熔融物，供應至高速旋轉之皿碟上，使離心力作用而作成小滴來使其飛散，藉由與氣體環境之接觸而急冷來作成球狀粒子。
於此粒狀化製程中，熔融物係於急速冷卻固化中被自我組織化，可以製得結晶體或非結晶體之複合構造體。
於此，所謂複合構造係指內部之各個微結晶將藉由點在物或空隙等而被相互隔離的構造。球狀粒子係成為異質結晶或非結晶體之集合體。另外，所謂自我組織化係指將熔融物供應至高速旋轉之皿碟上，使離心力作用而作成小滴來使其飛散、急冷而使其凝固來作成球狀粒子之過程中，組成分之結晶或非結晶將聚集而形成複合構造。
於離心式粒狀化法中，一般而言，可以製得符合第2金屬粒子2D之平均粒徑的1μm～300μm範圍的金屬粒子。為了進一步微粒化，藉由電漿處理而分解利用離心式粒狀化法所製得的金屬粒子，再度採用離心式粒狀化法即可。藉此，能夠製得符合第1金屬粒子1D之平均粒徑的球狀超微粒子。
有關本發明之導電性組成物能夠作為填充材料而含於上述的金屬填充裝置之熔融金屬MC中，另外，也可以作為在基板表面形成配線圖案之電極材料而使用。再者，於三維系統/封裝(3D-SiP)等之電子元件中，也能夠作為接合在積層基板中所形成的電極之接合材料而使用。
有關本發明之導電性組成物，即使是在如此地用於電極材料、填充材料及接合材料中任一種之情形下，因為低溫下使其熔融，凝固後可確保高的熔點，所以能夠實現高可靠度之電子元件。
3.　縱導體(等軸晶化)
接著，針對適合於防止發生於如上所述之縱導體、或設置在縱導體與貫穿孔之間的絕緣膜之裂痕等之縱導體的等軸晶化而加以說明。
第8圖係表示有關本發明之電子元件所用之基板的一例。縱導體3E係由金屬或合金而構成，填充於從基板1E之一面向其厚度方向延伸的微細空間30E之內部。如此之構造係藉由例如後述之金屬填充裝置所得到。
縱導體3E之一端側係與封閉微細空間30E之底部的底部層2E之表面相向。底部層2E可以為導體、絕緣體、半導體中任一者，於此，作成薄膜導體者而加以說明。
於第8圖中，僅顯示簡單構成之基板，實際上，為了符合因應電子元件種類之功能及構造，採取更複雜之構造。基板可以為晶圓，也可以為從晶圓所切割出的晶片。再者，可以為單板，也可以為積層複數片之積層體。
基板1E，只要為具有一定耐熱性者的話，無論金屬、合金、金屬氧化物、陶瓷、玻璃、塑膠或此等之複合材，或是此等之其他積層體，皆能夠廣泛使用。基板1E之物性、構造等係依作為對象之元件種類而不同。
例如，在半導體元件之情形下，可以使用Si、SiC或SOI等。在被動電子電路元件之情形下，有採取介電體、磁性體或此等之複合體的形態的情況。在實現MRAM(Magnetoresistive Random Access Memory：磁阻式隨機存取記憶體)、MEMS(Micro Electro Mechanical Systems：微機電系統)、光元件、太陽電池、或是EL顯示器、液晶顯示器或電漿顯示器等之平面狀顯示器之情形，也可以使用具有順應其要求之物性及構造的晶圓。基板1E為半導體基板之情形，也可以既已形成半導體電路要件。
底部層2E係設置在基板1E之一面上。基板1E係半導體晶圓且在既已形成半導體電路要件之情形，有底部層2E成為此半導體電路要件之電極的情況。此情形下，底部層2E係因應所要求的功能而採取各種平面圖案。底部層2E之周圍，必要時也可以藉由絕緣膜而予以埋設。
底部層2E係藉由習知材料，例如以Cu為主成分之金屬材料所構成。必要時，也可以含有Zn(鋅)、Al(鋁)或Ti(鈦)等。此底部層2E能夠藉由CVD法或濺鍍法等之薄膜形成技術而形成。
實施形態係例示相對於一個底部層2E而言，僅具備一個縱導體3E之情形，但是並非用以限定於此。相對於一個底部層2E而言，也可以具備複數個縱導體3E。微細空間30E係如上所述之貫穿孔、非貫穿孔(盲孔)等。
縱導體3E係利用熔融加工金屬所構成，如在第9圖放大所示，在與基板1E相面對之區域中具有等軸晶31E之區域。等軸晶31E之區域可以分布於整個縱導體3E中，也可以部分或整面分布於與基板1E相面對之縱導體3E的外圍區域。若根據具有等軸晶31E之區域的縱導體3E，便可製得難以發生縱導體3E之龜裂、基板1E之裂痕、絕緣膜之破壞等之高可靠度、高品質之基板。
其理由能藉由熔融加工金屬的巨觀組織論而進行如下之說明，亦即，藉由熔融加工而形成縱導體3E之情形，如第10圖所示，以設置在基板1E之孔狀微細空間30E作為鑄型，然後，如第11圖所示，使熔融金屬ME填充、凝固於其內部。此時，作為熔融金屬ME凝固時所產生的結晶粒之一般形態能夠假想冷卻層(chill layer)、柱狀晶及等軸晶之三個組織區域。柱狀晶係於熱流方向上平行整列、伸長的結晶帶。等軸晶係均一之等軸結晶的區域，其特性係等方向性。等軸結晶之結晶粒徑係較冷卻層之結晶粒徑還小。
此情形下，決定熔融金屬ME凝固所得到的縱導體3E之材質特性的最重要因素係柱狀晶帶與等軸晶區域之相對比例。如第12圖所示，於凝固所得到的縱導體3E中，不存在等軸晶區域，僅柱狀晶32E及冷卻層33E之情形，熔融金屬中之固溶性不純物及非固溶性不純物係聚集於柱狀晶32E之組織相互衝撞的區域，發生明顯的偏析。而且，柱狀晶32E係原本粒成長增大者。因此，結晶粒界34E容易成為龜裂之傳播路徑，如第13圖示意所示，導致縱導體3E之龜裂35E、基板1E之裂痕等。在微細空間30E之內面具有絕緣膜之情形(於後敘述)，也有因柱狀晶組織之大的粒成長，而使絕緣膜受到破壞的情況。
針對於此，由於等軸晶組織係等方向性且粒徑本身也小，所以與柱狀晶之情形不同，難以產生偏析。於本發明中，由於縱導體3E係於至少與基板1E相面對之區域具有等軸晶31E之區域，所以可以得到因等軸晶組織所導致的等方向性。因此，可抑制導體龜裂、絕緣膜破壞及基板破裂等之發生。
縱導體3E係於至少與基板1E相面對之外圍面區域中，等軸晶區域所佔之面積比例較佳為較柱狀晶區域所佔之面積比例還大。若具有如此之關係，於至少與基板1E相面對之區域中，等軸晶所具有的等方向性成為更支配性，能夠更有效地抑制導體龜裂、絕緣膜破壞及基板破裂等之發生。
為了使等軸晶組織發達，必需抑制柱狀晶成長，此係藉由助長適合於進行等軸晶之核生成的條件而能夠達成。其必要條件係作為妨礙柱狀晶進行成長之障礙物，於熔融金屬中製作結晶的網目構造。作為其手段，已知下列二種方法：
(a)控制熔融加工條件，使用接種劑。
(b)施予機械式振動或超音波振動，引起動態之結晶微細化。
於本發明中，可以採用上述方法(a)、(b)中任一者，也可以併用二者。選擇方法(a)之情形，得知接種劑使用具有負的體積變化率之鎵(Ga)或鉍(Bi)係有效的。此外，也能夠使用銦(In)。熔融金屬能夠使用常用於此種導體形成之金屬元素。例如為Sn、Cu、Ag、Al或Au等。此等金屬與接種劑之組成比較佳之值，因為根據所選擇的金屬種類及熔融加工製程中之溫度、壓力等而變動，所以較佳為經驗、實驗地定出。但是，等軸晶未必一定藉由熔融加工製程而形成。若有能夠利用之其他手段，便能夠利用此手段。
藉由熔融加工製程而形成縱導體3E之情形並非所限定者，能夠使用粒徑1μm以下且內部具有200nm以下之結晶構造的複合構造之球狀粒子。
第14圖係有關本發明之基板的SEM照片，第15圖係不採用本發明之作為比較例之基板的SEM照片，任一者皆將縱導體3E填充於基板1中所穿孔的微細空間30E之內部。於第14圖及第15圖中，縱導體3E，其主成分是相同的，但是，其相異點為於第14圖中，作為接種劑，係含有鉍(Bi)者，相對地，於第15圖中，則不含有鉍(Bi)。如上所述，能夠使用鎵(Ga)與銦(In)以取代鉍(Bi)。
若將第14圖與第15圖作一對照來看便可以明確得知：於第15圖之基板中，相對於縱導體3E具有許多顯示柱狀晶的長結晶而言，第14圖之有關本發明的基板中，縱導體3E具有顯示等軸晶之微細結晶。若根據第14圖所具有的等軸晶組織，便可抑制因第15圖之柱狀晶組態而成為問題之導體龜裂、絕緣膜破壞及基板破裂等之發生。
第16圖係顯示有關本發明之基板的其他實施形態的圖。於圖中，針對與出現在第8圖之構成部分對應的構成部分，賦予相同的元件符號，省略重複說明。此實施形態之特徵係於微細空間30E之內部，成為接合膜之基底層4E接合於縱導體3E之外圍面的幾乎整面。基底層4E係藉由濺鍍等之薄膜形成技術所形成。
顯示於第16圖之實施形態中，縱導體3E係由金屬或合金而構成，在至少與基底層4E相面對的外圍區域中具有等軸晶區域。因而，藉由柱狀晶組態之粒成長而能夠避免在縱導體3E、基底層4E或基板1E中發生龜裂或破裂之問題。
另外，在藉由熔融加工製程而形成縱導體3E之情形，作為構成縱導體3E及基底層4E之金屬成分，係選擇性地使用可生成金屬間化合物的金屬材料，也能夠藉由金屬間化合物而更牢固地接合二者3E、4E。
4.　縱導體與其他導體之接合構造
接著，針對縱導體與其他導體之連接構造，說明其較佳的形態。
(1)第1形態
若參照第17圖時，縱導體3係填充於從基板1之一面向其厚度方向延伸的微細空間30之內部。縱導體3之一端側係於微細空間30之底部，透過接合膜4而與第1導體2之膜面相向。
於第17圖中，例示相對於一個第1導體2而言，僅具備一個縱導體3之情形，但是並非用以限定於此。相對於一個第1導體2而言，也可以具備複數個縱導體3。
藉由縱導體3所填滿的微細空間30係貫穿孔、非貫穿孔(盲孔)或導通孔(via hole)。此微細空間30係相對於例如孔徑為60μm以下而言，晶圓本身之厚度通常為數十μm。因而，微細空間30便具有相當高的縱橫比。
若參照第17圖時，第1導體2係平面狀地設置在基板1之表面上，第2導體3係積層在中間夾有接合膜4的第1導體2之表面。亦即，成為平面之導體配置。
於第17圖中，僅顯示簡單構成之基板，但實際上，例如如圖示於第1圖～第5圖，為了符合因應電子元件的種類之功能及構造而採取更複雜的構造。此基板可以為晶圓，也可以為從晶圓所切割出的晶片。
若基板1為具有一定耐熱性者的話，則無論金屬、合金、金屬氧化物、陶瓷、玻璃、塑膠或此等之複合材，或是此等之其他積層體，都能夠廣泛使用。基板1之物性、構造等係依作為對象之元件種類而不同。例如，在半導體元件之情形下，可以使用Si、SiC或SOI等。在被動電子電路元件之情形下，有採取介電體、磁性體或此等複合體之形態的情況。在實現MRAM(磁阻式隨機存取記憶體)、MEMS(微機電系統)、光元件、太陽電池、或是EL顯示器、液晶顯示器或電漿顯示器等之平面狀顯示器之情形，也使用具有順應其要求之物性及構造的晶圓。在基板1為半導體基板之情形，也可以既已形成半導體電路要件。
第1導體2係平面狀之薄膜，設置在基板1之一面上。基板1為矽晶圓，既已形成半導體電路要件之情形，第1導體2係成為此半導體電路要件之引線導體。第1導體2係因應所要求的功能而採取各種的平面圖案。第1導體2之周圍，必要時也可以藉由絕緣膜而予以埋覆。第1導體2係藉由習知材料，例如以Cu作為主成分的金屬材料所構成。必要時，也可以含有Zn(鋅)、Al(鋁)或Ti(鈦)等。此第1導體2能夠藉由CVD法或濺鍍法等之薄膜形成技術而形成。
第2導體3係利用以Sn合金作為主成分之金屬材料所構成。具體而言，含有Sn與In、Al、Bi等之至少一種。再者，也可以含有作為抗氧化有用的Ga。圖示之第2導體3係平面狀之薄膜，透過接合膜4而積層於第1導體2之表面。
接合膜4係由較Sn合金還高熔點之金屬材料所構成，至少介於第1導體2與第2導體3之間而接合二者，其金屬元素係擴散至第2導體3中而使合金區域AL產生。金屬元素之含量(擴散量)係如示意地顯示於第17圖般，根據隨著遠離接合膜4而變低之濃度梯度來擴散。於第17圖中，合金區域AL係顯示成藉由一點虛線所界定之區域，但此只不過是為了說明方便的顯示。實際上，並不是具有明確之境界。接合膜4為較Sn合金還高熔點之金屬即可。具體而言，可例示：Cu、Ag、Al、Au或Zn等。
＜製造方法＞
接著，針對上述之電子元件，尤其用於電子元件之基板及內插板的製造方法而加以說明。
首先，例如藉由使用感應耦合型高密度電漿裝置等之化學反應蝕刻或雷射穿孔法等，如第18圖所圖示，在基板1之厚度方向形成被蝕刻的微細空間30。微細空間30之形狀係依照化學反應蝕刻特性者，不受限於圖示之形狀。
接著，例如藉由網版印刷法等之手段而將金屬微粒40供應至微細空間30之內部。針對金屬微粒40之具體例，係如既已所敘述。金屬微粒40可以為例如在第1導體2之表面形成約1～3層的金屬微粒層之程度的微量。
接著，如第19圖所示，將含有Sn合金之熔融金屬M注入微細空間30內而形成縱導體3。於此熔融金屬注入製程中，微細空間30內之金屬微粒40將熔解、擴散於含有Sn合金之熔融金屬M中。然後，藉由冷卻/硬化，使接合膜4介於第1導體2與第2導體3之間而接合二者，生成因接合膜4中之金屬元素擴散至縱導體3中所形成的合金區域AL(參照第17圖)。於熔融金屬M之填充/加壓/硬化之處理時，能夠使用圖示於後述的第30圖～第42圖之裝置。
接著，參照第20圖～第24圖之實驗數據，與習知之基板(也可以稱為電子元件)做比較，同時具體說明因上述之製造方法所得到的效果。第20圖係作為比較例之習知的基板SEM影像；第21圖係放大而顯示於第20圖所示之SEM照片的圖。第22圖係有關本發明之基板的SEM影像；第23圖係放大而顯示於第22圖所示之SEM照片的圖。第24圖係進一步放大而顯示於第22圖所示之SEM照片的圖。
第20圖及第21圖所圖示之基板係成為在由矽而構成之基板1之一面形成以Cu為主成分之第1導體2，將縱導體3之一端直接接合於第1導體2之構造。為了還原第1導體2之表面的氧化膜而使用助焊劑，將以熔融的Sn合金作為主成分之熔融的電極材料填充於微細空間30之內部而形成縱導體3。
由第20圖及第21圖可明確得知，於縱導體3之外圍與微細空間30之內壁面之間，產生相當大的孔隙(Void)。在採用助焊劑還原技術之情形下，雖然能夠還原第1導體2之表面的氧化膜，但是一旦將熔融金屬材料連同助焊劑注入微細空間30內，則助焊劑氣體將發生。於此種之電子元件中，微細空間30係其孔徑為例如數十μm之極微小孔，而且，縱橫比變得相當高。若於如此形狀之微細空間30內發生助焊劑氣體時，其抽氣當然變差。因此，在縱導體3之周圍，起因於助焊劑氣體之孔隙(Void)將發生，導致縱導體3的剖面積之減少、電阻之增大，甚至對第1導體2之連接不良、接合電阻之增大等。
針對於此，於有關本發明之基板中，如第22圖～第24圖所示，縱導體3之外圍面緊貼於設置在基板1之微細空間30內之內壁面，兩者之間幾乎看不見孔隙(Void)。於第1導體2與縱導體3的接觸面之間，雖然看得到如孔隙(Void)之陰影，但此陰影係於拍攝SEM照片時，於研磨之際產生的缺陷，並非孔隙(Void)。
(2)第2形態
第25圖係顯示能夠用於有關本發明之電子元件之基板其他實施形態的圖。此實施形態之特徵係於微細空間30之內部，接合膜4接合於縱導體3之外圍面的幾乎整面。接合膜4係藉由濺鍍等之薄膜形成技術所形成。
顯示於第25圖之實施形態中，因為在縱導體3之外圍面整面，接合膜4中所含之金屬元素擴散至縱導體3中而使合金區域AL生成，所以於與第17圖所圖示之實施例的對比中，第1導體2、縱導體3及基板1之相互接合強度將進一步提高。
接著，針對顯示於第25圖之基板的製造方法加以說明。
A.　製造方法1
例如，藉由使用感應耦合型高密度電漿裝置等之化學反應蝕刻或雷射穿孔法等，在基板1之厚度方向形成所蝕刻的微細空間30之後，如第26圖所圖示，使接合膜4附著於微細空間30之內壁面及基板1之表面。接合膜4能夠藉由濺鍍成膜法而形成。
接著，如第27圖所圖示，將含有Sn合金之熔融金屬M供應至被附著於微細空間30之內壁面之接合膜4所包圍的空間內。此後，藉由冷卻熔融金屬M而使其硬化，可以製得顯示於第25圖之有關本發明的基板。於熔融金屬M之填充/加壓/硬化之處理時，能夠使用圖示於後述之第30圖～第42圖的裝置。
在基板1之微細空間30的內壁面形成接合膜4之製程也是適用鍍覆法之情形者，但是於本發明中，如上所述，並不進行鍍覆，將含有Sn合金之熔融金屬M注入微細空間30內而形成縱導體3。與鍍覆成膜製程作比較，熔融金屬M之供應製程，其製程數目及製程時間顯著被縮短。因此，相較於鍍覆技術之情形，製程數目及製程時間顯著被簡單化、縮短化。因而，能夠實現成本廉價之三維配置的基板。
B.　製造方法2
顯示於第25圖之基板也能夠藉由圖示於第28圖、第29圖之製程而製造。首先，如圖示於第28圖般，在藉由感應耦合型高密度電漿裝置等之化學反應蝕刻或雷射穿孔法等而形成的微細空間30之所開口的基板1之一面上，在配置金屬薄膜42之後，如圖示於第29圖般，將熔融金屬M供應至金屬薄膜42之上。藉由熔融金屬M之供應，金屬薄膜42中所含之金屬元素將擴散至構成熔融金屬M之Sn合金中而生成合金區域。之後，藉由冷卻熔融金屬M而使其硬化，如第25圖所示，可以得到一基板，其係於微細空間30之內部，接合膜4接合於縱導體3之外圍面的幾乎整面。也於熔融金屬M之填充/加壓/硬化之處理時，能夠使用圖示於以下所說明的第30圖～第42圖的裝置。
5.　熔融金屬填充裝置
廣義而言，有關本發明之熔融金屬填充裝置係將熔融金屬填充在存在於對象物之微細空間而使其硬化。在顯示於具體適用場面之第1圖～第6圖的電子元件製造中，係適合於縱導體2A之填充者。但是，也可以利用於絕緣層33A之填充。
於顯示於第30圖之實施形態中，作為對象物2C可舉出：電子元件(半導體元件)用晶圓等薄的基板，但是並不受限於此而可為泛用者，例如，於其他之電子元件或微型機械等之中，也可能適用於在內部形成微細之導體填充構造、接合構造或功能部分之情形。
另外，若對象物2C為具有對從熔融金屬所散發的熱之耐熱性者的話，則不論是金屬、合金、金屬氧化物、陶瓷、玻璃、塑膠或此等之複合材，或是此等之其他積層體，能夠廣泛使用。再者，對象物2C之外形形狀並不受限於所圖示之平板狀，能夠採取任意之形狀。
在選擇晶圓作為對象物2C之情形，其物性、構造等係依成為對象之元件種類而不同。例如，在半導體元件之情形下，可以使用Si晶圓、SiC晶圓或SOI晶圓等。在被動電子電路元件之情形下，有採取介電體、磁性體或此等之複合體的形態的情形。即使於MRAM(Magnetoresistive Random Access Memory：磁阻式隨機存取記憶體)、MEMS(Micro Electro Mechanical Systems：微機電系統)或光元件等之製造中，也可以使用具有順應其要求之物性及構造的晶圓。
於晶圓中，微細空間一般被稱為貫穿孔、非貫穿孔(盲孔)或導通孔。此微細空間係例如孔徑為10～60(μm)。晶圓本身之厚度通常為數十(μm)。因而，微細空間便具有相當高的縱橫比。此係成為將熔融金屬M填充於微細空間內時發生的問題點之一大理由。
金屬填充裝置係具備：支撐體1C、熔融金屬供應部12C與壓力控制部13C。支撐體1C係具有：處理對象物2C之晶圓的處理室AC、具備設置晶圓之設置面的第1構件10C、與具備連接於處理室AC之金屬供應路徑111C的第2構件11C。
如第32圖所示，第1構件10C係於微細空間21C之開口面H1C之一者被開放的狀態下，從其開口面H1C的相反側而支撐對象物2C。亦即，對象物2C係設置在第1構件10C之一面上。於本實施形態中，可舉出作為微細空間21C之貫穿孔，位於開口面H1C之相反側的開口面H2C係被第1構件10C閉塞。
微細空間21C必須至少一個開口面H1C曝露於處理室AC之氣體環境中，其開口形狀、路徑及數目為任意。不必是如本實施形態之貫穿孔，也可以是非貫穿孔。或是不僅為圖示之縱方向，也可以為如連接於與此正交之橫方向的複雜形狀。微細空間21C並不受限於意圖所形成者。也可以為未意圖而發生者。
另一方面，第2構件11C係從所開放的開口面H1C側而與第1構件10C組合，界定為了對象物2C之處理室AC。於此，組合的形態可以為如本實施形態之凹凸嵌合，也可以為其他之形態，於第2構件11C與第1構件10C之間，較佳為形成具有更高的氣密性之處理室AC。
熔融金屬供應部12C係將熔融金屬MC供應至處理室AC。熔融金屬供應部12C係具有熔融槽，透過配送管P1C介而連接至設置在第2構件11C之金屬供應路徑111C。此金屬供應路徑111C係連接至處理室AC。另外，於配送管P1C中，裝設有閥C1C。閥C1C係於供應熔融金屬MC時，藉由機械式控制或藉由手動而予以開放。
第31圖係表示將熔融金屬供應至處理室AC之狀態。熔融金屬供應部12C係以利用熔融金屬MC而填滿處理室AC的方式來供應。
作為一例，熔融金屬供應部12C能夠於200～300℃之範圍而使金屬熔融。如後所述，此熔融溫度能夠藉由組合金屬成分之選擇及奈米化而進行調整，或是使其降低。
再者，在藉由導體而封閉微細空間21C之底部之情形，於流入熔融金屬MC之前，預先將貴金屬奈米粒子供應至微細空間21C內，然後，採取流入熔融金屬MC之製程也為有效的。藉由經歷此製程，根據貴金屬奈米粒子所具有的觸媒作用，能夠還原導體中所形成的氧化膜，在熔融金屬MC與導體之間形成電阻低的接合。
於貴金屬中，含有金(Au)、銀(Ag)、鉑(Pt)、銠(Rh)、銥(Ir)、釕(Ru)及鋨(Os)。此等元素之中，較佳為含有選自由金(Au)、鉑(Pt)、鈀(Pd)所構成之族群的至少一種。
壓力控制部13C係控制處理室AC內之壓力。壓力控制部13C係於減壓時，將處理室AC內之壓力減壓至例如真空度約10-3 (Pa)。另一方面，於加壓時，較佳為供應N2 氣體等之不活性氣體，防止熔融金屬材料的氧化，同時加壓其氣壓。作為一例，處理室AC內之氣壓能夠於0.6～1(Kgf/cm2 )之範圍進行設定。藉由控制到達此氣壓為止之升壓-時間特性，能夠使適宜之動壓發生。
壓力控制部13C係透過控制管P2C而與設置在第2構件11C中之壓力傳達路徑112C相連接。此壓力傳達路徑112C係連接至處理室AC。
另外，於控制閥P2C中，裝設有閥C2C。閥C2C係於加減壓處理室AC時，藉由機械式控制或藉由手動而予以開放。
壓力控制部13C係在熔融金屬供應部12C供應熔融金屬MC之前，先減壓處理室AC內之壓力。因此，實現上述之壓差填充。
金屬填充裝置係將熔融金屬MC填充於微細空間21C內之後，其熔融金屬MC係藉由冷卻而硬化為止，具有將壓力施予處理室AC之加壓手段14C。此加壓手段14C係施予選自由氣壓、壓縮壓、射出壓及轉壓所構成之族群的至少一種加壓力。
上述之加壓手段14C能夠採用施加壓縮壓之壓縮機，或是能夠藉由將上述之壓力控制部13C兼作加壓手段使用，作成施加氣壓之構成。或是，若在第2構件11C之內面側設置輥機構的話，則也能夠採用轉壓。此等加壓手段之加壓時間的控制可以藉由手動而進行，也可以機械式進行。
使用壓縮壓之情形，加壓手段14C係透過壓縮機之加壓軸15C而與第2構件11C相連接，將熔融金屬MC填充於微細空間21C內之後，藉由將壓縮壓施予第2構件11C而向對象物2C按壓第2構件11C。藉此，能夠將微細空間21C內之熔融金屬MC確實填充直到底部為止。
接著，說明有關本發明之金屬填充裝置的作用效果。第32圖～第36圖係放大第30圖中之對象物2C的周圍之圖，顯示將熔融金屬MC填充於微細空間21C之過程。
於顯示於第32圖之狀態中，將對象物2C設置於第1構件10C之上，從其上方，以覆蓋對象物2C的方式來將第2構件11C與第1構件10C相組合。此操作可以藉由手動而進行，也可以機械式進行。藉此，在對象物2C之周圍形成處理室AC。
設置結束之後，打開閥C2C，藉由壓力控制部13C而使處理室AC減壓。減壓結束之後，閉塞閥C2C。
接著，於顯示於第33圖之狀態下，打開閥C1C，從熔融金屬供應部12C供應熔融金屬MC。此時，由於預先被減壓，處理室AC係藉由壓差而填充熔融金屬MC。藉此，通過開口面H1C，也將熔融金屬MC填充於微細空間21C內。
此時，處理室AC係以在含有開口面H1C之平面上成為薄板形狀的方式來予以形成，所以熔融金屬供應部能夠以在開口面H1C上形成其金屬薄膜FC的方式，來供應熔融金屬MC。
接著，在顯示於第34圖之狀態下，藉由自然冷卻、或是因液體氮或液體氦等所導致的強制冷卻手段而冷卻所填充的熔融金屬MC而使其硬化。此時，藉由上述之加壓手段而直到進行硬化為止，來將壓力PC施予熔融金屬MC。藉此，能夠將熔融金屬MC充分填充至微細空間21C之底部為止。
最後，如第35圖所示，藉由加熱器等之加熱手段16C而使金屬薄膜FC再熔融；如第36圖所示，藉由例如刮刀(squeegee)17C等之金屬膜去除手段而拭除再熔融的金屬薄膜FC。若根據此後製程，便能夠平坦化對象物2C之表面。
而且，利用拭除的簡單操作而完成，與習知不同，由於不需要熔融金屬冷卻後之熔融金屬MC的再供應或CMP製程等，能夠有助於製程之簡單化、良率之提高等。必要的話，也可以依照硬化製程，進一步再加壓，其後實行冷卻之製程。但是，由於此後製程係用以去除金屬薄膜FC，平坦化對象物2C之一面者，所以於不需要平坦化之情形下，也能夠省略。
再熔融時之熱也施加於在微細空間21C之內部硬化之硬化金屬體GC，但是由於硬化金屬體GC所具有的熱容量較金屬薄膜FC的熱容量顯著還大，所以即使金屬薄膜FC進行再熔融，硬化金屬體GC也不會再熔融。因此，能夠僅拭除金屬薄膜FC。但是，也可以不使金屬薄膜FC再熔融，而進行機械式削除。
接著，本發明的效果藉由SEM(Scanning Electron Microscope：掃描電子顯微鏡)照片而加以說明。第37圖係省略加壓冷卻所製得的半導體晶圓(矽晶圓)的剖面SEM照片，第38圖係經歷加壓冷卻所製得的半導體晶圓(矽晶圓)的剖面SEM照片。
首先，若觀察第37圖之SEM照片時，在填充於作為對象物之晶圓2C之微細空間21C內部的硬化金屬體GC之上端側，生成有凹面部X1C，而且在其底部也生成有未填充硬化金屬體GC之空隙部X2C。認為空隙也在於硬化金屬體GC之周圍與微細空間21C之內徑面之間。
相對於此，若觀察第38圖之SEM照片時，在填充於晶圓2C之微細空間21C內部的硬化金屬體GC之上端面係成為連續地連接於晶圓2C之面的平坦面，不認為是凹面部。硬化金屬體GC之下端面係緊密連接於微細空間21C之底部，看不到底部空隙。再者，硬化金屬體GC之外圍面係緊密連接於微細空間21C之內側面，不認為有空隙存在。
還有，以下顯示可以得到在此第37圖及第38圖所示之結果時的條件：減壓時之處理室內壓力：10-3 (Pa)，對象物：具有玻璃保護膜的300(mm)×50(μm)之矽晶圓，微細空間之尺寸：開口直徑15(μm)、底部孔徑10(μm)，熔融金屬之組成分：Sn、In、Cu、Bi，熔融金屬之熔解溫度：250(℃)，加壓冷卻時之壓縮壓：2.0(kgf/cm2 )，用以再熔融之熔解溫度：250(℃)，再加壓之壓力：2.0(kgf/cm2 )。
如到目前為止所述，若根據有關本發明之金屬填充裝置時，對象物2C係保持於位在第1構件10C與第2構件11C之間的處理室AC內，開放存在於對象物2C之微細空間21C的開口面H1C之一個。然後，在壓力控制部13C使處理室AC之壓力減少之後，藉由熔融金屬供應部12C將熔融金屬MC供應至處理室AC內，利用壓差而使熔融金屬MC通過已開放的開口面H1C來填充至微細空間21C內。
填充後，直到熔融金屬MC藉由冷卻而硬化為止，由於藉由加壓手段而將壓力PC施予處理室AC，所以其間，位於處理室AC內之對象物2C之微細空間21C內的熔融金屬MC也被加壓。
因而，能夠將熔融金屬MC充分填充至微細空間21C的底部，同時抑制因熱收縮所造成的金屬變形。因此，能夠不會產生空隙或孔隙等地，藉由金屬體而填滿微細空間21C。
於此，在微細空間21C為貫穿孔之情形，由於第1構件10C係從開放於處理室AC之微細空間21C的開口面H1C之相反側支撐對象物2C，所以能夠閉塞位於對象物2C之被支撐面的另一方開口面H2C。因而，微細空間21C內的熔融金屬MC係從所開放的開口面H1C被施加一方向之壓力PC，被確實地推入微細空間21C內，而熔融金屬不會從所閉塞的另一方開口面H2C漏出。
另一方面，不用說，微細空間21C為非貫穿孔之情形也是同樣地，從開口面H1C被施加一方向之壓力，熔融金屬MC不會漏出。
如此方式進行，若根據有關本發明之金屬填充裝置，也可以避免在微細空間21C被冷卻時所產生的熔融金屬MC之凹面化。因此，可確實確保與外部之電性導通。
進一步地，藉由避免金屬體之凹面化，而不需要冷卻後之熔融金屬的再供應或CMP製程等，可有助於作業製程之簡單化、良率之提高等。
另外，有關本發明之金屬填充裝置係藉由組合第1構件10C與第2構件11C而作出保持對象物2C之處理室AC，與此個別獨立地具備有之熔融金屬供應部12C與壓力控制部13C。因而，有關本發明之金屬填充裝置並不具有如上所述之過去以來的複雜構造，更詳言之，於金屬之填充時，也不需要金屬片之成形及裝設之工夫。藉此，藉由有關本發明之金屬填充裝置，可實現低成本化與處理效率之提高。
接著，參照第39圖及第40圖，針對其他實施形態而加以說明。於此，針對與上述之實施形態重複的構成，賦予相同的符號而省略說明。
本實施形態與上述之實施形態的不同點在於熔融金屬MC之供應手段。本實施形態之熔融金屬供應部18C係使用螺桿擠出之射出機，具備：約略圓筒形狀之圓筒181C、可自由旋轉地裝設於圓筒181C內部的螺桿182C、與螺桿182C之上端面連接而將其旋轉驅動之馬達m1C、與貯存熔融金屬MC而供應至圓筒181C內之料斗183C。
圓筒181C係在下面與第2構件11C連接，在下面，形成用以使設置在第2構件11C之供應路徑113C與圓筒181C連通的開口。於是，供應路徑113C係連接於處理室AC。
另外，於料斗183C中，設置有加熱器等之加熱手段而使熔融金屬保持於均一之溫度。也可以預先具備攪拌手段而攪拌熔融金屬MC。
當供應熔融金屬MC時，料斗183C將熔融金屬MC流入圓筒181C內部，同時馬達m1C旋轉驅動螺桿182C。藉此，熔融金屬MC係從圓筒181C射出，如第40圖所示，通過供應路徑113C而被供應至處理室AC。
此時，也能夠將上述之加壓手段設置於此熔融金屬供應部18C，直到使填充於微細空間21C內的熔融金屬MC藉由冷卻硬化為止將其射出壓施予該處理室。
含有既已上述之氣壓與壓縮壓，在利用如此壓力之情形，於硬化過程之初期階段，不僅靜壓，也能夠積極利用動壓，藉由動壓而使動態擠入動作進行。藉此，更確實抑制空隙或孔隙的發生，同時也能夠以使填充熔融金屬MC更進一步確實到達微細空間21C之底部的方式來操作。
另外，因加壓手段所導致的硬化過程之加壓，係可以從熔融金屬的供應過程中之加壓獨立而實行，也可以利用連續之關係而實行。在利用連續之關係所實行之情形，使兩加壓作為一個加壓製程而被吸收。其典型例有藉由壓力控制部13C而施予氣壓之情形、與藉由熔融金屬供應部18C而施予射出壓之情形。但是，較佳地，作為一個加壓製程，即使在進行一體化之情形，也調整施加壓力。
除了如此之加壓以外，也可以施予選自磁力或離心力的至少一種外力來進行。第41圖及第42圖係顯示裝置具有離心力之外力發生手段之情形的實施形態。於此，既已說明之部分係去除第1構件10C及第2構件11C，省略圖示。
此外力發生手段係包含：連接於馬達m2C而予以旋轉驅動，聳立於垂直方向之旋轉軸191C；在此旋轉軸191C之上端部而裝設於水平方向之支軸192C；及在支軸192C之兩端部而用以分別懸掛二個第1構件10C及第2構件11C之線(wire)193C。
於硬化過程中，藉由馬達m2C旋轉，旋轉軸191C與支軸192C於RC方向上旋轉。此時，於二個第1構件10C及第2構件11C中，藉由使離心力fC作用，如第42圖所示，從旋轉之中心向外側被拉伸。因此，離心力fC也同樣地對微細空間21C內之熔融金屬MC起作用。因而，能夠施加因離心力fC所導致的壓力，更進一步確實地能夠將熔融金屬MC填充直到微細空間21C之底部為止。
在施加如此外力之情形，較佳為於硬化過程之初期階段，不僅利用靜壓，也積極利用動壓，進行因動壓所造成的動態推入動作。若根據此手法，便使得能確實使熔融金屬MC到達微細空間21C之底部為止，更確實地避免在底部產生未填充區域。
於本實施形態中，舉出採用離心力作為外力之例子，另一方面，在採用磁力之情形，例如能夠預先將磁石埋入第1構件10C之內部，藉由其磁力而將熔融金屬MC引入微細空間21C內部。
已參照考上述較佳之實施形態而詳細描述本發明。然而，本發明所屬技術領域之具有通常知識者能根據本文所揭露之本發明的技術觀念及教示而輕易思及本發明的各種變更。
1．．．基板
1A．．．半導體基板
1C．．．支撐體
1D．．．第1金屬粒子
1E．．．基板
2．．．第1導體
2A．．．縱導體
2B．．．絕緣層
2C．．．對象物
2D．．．第2金屬粒子
2E．．．底部層
3A．．．環狀絕緣部
3．．．第2導體
3．．．縱導體
3E．．．縱導體
4．．．接合膜
4A．．．絕緣膜
4B．．．連接導體
4E．．．基底層
5B．．．接合膜
6B．．．連接部
7A‧‧‧半導體元件
10C‧‧‧第1構件
11A‧‧‧環狀部分
11C‧‧‧第2構件
12C‧‧‧熔融金屬供應部
13C‧‧‧壓力控制部
14C‧‧‧加壓手段
15C‧‧‧加壓軸
16C‧‧‧加熱手段
17C‧‧‧刮墨刀
18C‧‧‧熔融金屬供應部
20A‧‧‧縱孔(貫穿通孔)
21C‧‧‧微細空間
30‧‧‧微細空間
30A‧‧‧環狀溝
30E‧‧‧微細空間
31A、32A‧‧‧絕緣層
31E‧‧‧等軸晶
32E‧‧‧柱狀晶
33A‧‧‧無機絕緣層
34B‧‧‧圖案
33E‧‧‧冷卻層
34E‧‧‧結晶粒界
35E‧‧‧龜裂
40‧‧‧金屬微粒
41B．．．第1電極膜
42．．．金屬薄膜
42B．．．第2電極膜
43B．．．第3電極膜
61A．．．外部連接用電極
62A．．．連接電極
63A．．．外部連接用電極
111C．．．金屬供應路徑
112C．．．壓力傳達路徑
113C．．．供應路徑
181C．．．圓筒
182C．．．螺桿
183C．．．料斗
191C．．．旋轉軸
192C．．．支軸
193C．．．線
AC．．．處理室
AL．．．合金區域
C1C．．．閥
C2C．．．閥
D1．．．直徑
D2．．．第1內徑
D3．．．第2內徑
Dx、Dy．．．配置間距
fC．．．離心力
FC．．．金屬薄膜
GC．．．硬化金屬體
H1C．．．開口面
H2C．．．開口面
INT．．．內插板
MC．．．熔融金屬
m1C．．．馬達
MC．．．熔融金屬
ME．．．熔融金屬
P1C．．．配送管
P2C．．．控制管
PC．．．壓力
SM1～SMn．．．基板
X1C．．．凹面部
X2C．．．空隙部
第1圖係顯示有關本發明之電子元件一部分的平面圖。
第2圖係第1圖之II-II線剖面圖。
第3圖係放大顯示第1圖、第2圖所示之電子元件一部分的剖面圖。
第4圖係顯示有關本發明之電子元件的另一實施形態中之一部分的平面圖。
第5圖係顯示第1圖～第4圖所示之電子元件之基板連接構造例的剖面圖。
第6圖係可用於有關本發明之電子元件的內插板的剖面圖。
第7圖係示意顯示有關本發明之導電性組成物的放大圖。
第8圖係概略顯示有關本發明之電子元件用基板之一例的剖面圖。
第9圖係示意放大而顯示第8圖所示之電子元件用基板之等軸晶組織的圖。
第10圖係顯示第8圖及第9圖所示之基板製造製程的圖。
第11圖係顯示第10圖所示之製程的後段製程的圖。
第12圖係示意顯示柱狀晶組織支配性基板的剖面圖。
第13圖係示意顯示第12圖所示之基板問題點的圖。
第14圖係有關本發明之電子元件用基板的SEM照片。
第15圖係作為比較例之基板的SEM照片。
第16圖係概略顯示有關本發明之電子元件用基板其他實施形態的剖面圖。
第17圖係顯示有關本發明之電子元件用基板之再其他實施形態的圖。
第18圖係顯示第17圖所示之電子元件用基板的製造方法的圖。
第19圖係顯示第18圖所示之製程的後段製程的圖。
第20圖係作為比較例之習知基板的SEM照片。
第21圖係放大顯示於第20圖所示之SEM照片的圖。
第22圖係有關本發明之電子元件用基板的SEM照片。
第23圖係放大顯示於第22圖所示之SEM照片的圖。
第24圖係進一步放大顯示於第22圖所示之SEM照片的圖。
第25圖係顯示有關本發明之電子元件用基板之其他例的圖。
第26圖係顯示第25圖所示之電子元件用基板之製造製程的圖。
第27圖係顯示第26圖所示之製程的後段製造製程的圖。
第28圖係顯示第25圖所示之電子元件用基板之其他製程的圖；及
第29圖係顯示第28圖所示之製程的後段製程的圖。
第30圖係顯示有關本發明之金屬填充裝置構成的圖(填充前)。
第31圖係顯示有關本發明之金屬填充裝置構成的圖(填充後)。
第32圖係表示將金屬填充於微細空間內的過程之金屬填充裝置的放大剖面圖。
第33圖係表示將金屬填充於微細空間內的過程之金屬填充裝置的放大剖面圖。
第34圖係表示將金屬填充於微細空間內的過程之金屬填充裝置的放大剖面圖。
第35圖係表示將金屬填充於微細空間內的過程之金屬填充裝置的放大剖面圖。
第36圖係表示將金屬填充於微細空間內的過程之金屬填充裝置的放大剖面圖。
第37圖係於有關本發明之金屬填充裝置中，省略加壓冷卻所製得的半導體晶圓(矽晶圓)的剖面SEM照片。
第38圖係於有關本發明之金屬填充裝置中，經歷加壓冷卻所製得的半導體晶圓(矽晶圓)的剖面SEM照片。
第39圖係顯示有關本發明之金屬填充裝置之其他實施例的圖(填充前)。
第40圖係顯示有關本發明之金屬填充裝置之其他實施例的圖(填充後)。
第41圖係顯示將外力發生手段設置在金屬填充裝置之實施例的圖(外力發生前)；及
第42圖係顯示將外力發生手段設置在金屬填充裝置之實施例的圖(外力發生後)。
1A．．．半導體基板
2A．．．縱導體
3A．．．環狀絕緣部
4A．．．絕緣膜
7A．．．半導體元件
20A．．．縱孔(貫穿通孔)
31A、32A．．．絕緣層
33A．．．無機絕緣層
61A．．．外部連接用電極
62A．．．連接電極
63A．．．外部連接用電極
INT．．．內插板
SM1~SMn．．．基板

Claims (7)

  1. 一種電子元件，係積層有複數片基板，其中在該複數片基板中，鄰接的基板係藉由接合膜將各自的連接導體相互接合；該接合膜係包含第1金屬或合金成分、與熔點較該第1金屬或合金成分還高的第2金屬或合金成分，而使熔融溫度也變得較該第1金屬或合金成分的熔點還高。
  2. 如申請專利範圍第1項之電子元件，其中該基板各自含有縱導體，該縱導體係向該半導體基板之厚度方向延伸，使貴金屬膜介於該接合膜與該連接導體之間。
  3. 一種製造如申請專利範圍第1項之電子元件的方法，其係包含如下之製程：將含有該第1金屬或合金成分、與較該第1金屬或合金成分之熔點還高的該第2金屬或合金成分之接合材供應至鄰接的基板之連接導體之間；接著，進行熱處理而使該接合材熔融。
  4. 一種電子元件，係積層有複數片基板，其中該基板各自含有半導體基板、縱導體、第1導體與接合膜；該縱導體係向該半導體基板之厚度方向延伸，該第1導體係與該縱導體之底面相向；該縱導體係含有Sn合金，填充於設置在該基板的該貫穿孔內，底面係在該貫穿孔之底部而與該第1導體相向； 該接合膜係貴金屬以外之金屬，具有較該Sn合金還高的熔點，在該貫穿孔底部之內部，介於該縱導體之該底面與該第1導體之間，擴散於該縱導體中而產生合金區域，接合該第1導體與該縱導體。
  5. 一種製造如申請專利範圍第4項之電子元件的方法，其係包含以下製程：在形成於該基板的該第1導體之上，形成由具有較Sn合金的熔點還高的熔點之金屬材料所構成之接合膜；接著，在該接合膜之上，供應成為縱導體之熔融Sn合金；使該接合膜之金屬成分，於較其熔點還低的溫度下，熱擴散至該熔融Sn合金中，該熔融Sn合金硬化後係高熔點化。
  6. 一種金屬填充裝置，其係將熔融金屬填充至存在於晶圓中之微細空間內；含有支撐體、熔融金屬供應部與加壓手段；該支撐體，係具有：處理該晶圓之處理室、具備設置該晶圓之設置面的第1構件、與具備連接於該處理室之金屬供應路徑的第2構件；該處理室，係藉由組合該第1構件與該第2構件而界定；該熔融金屬供應部，係透過該金屬供應路徑而將該熔融金屬填充至存在於該設置面所設置的該晶圓中之該微 細空間內者；該加壓手段，係加壓該晶圓、與填充在該微細空間內的熔融金屬。
  7. 一種導電性組成物，其係含有第1金屬粒子、與第2金屬粒子；該第1金屬粒子，係平均粒徑位於產生微細尺寸效果，在較熔點還低的溫度下可能熔融之nm區域；該第2金屬粒子，係藉由該第1金屬粒子之熔融而熔融。
TW099117562A 2009-06-02 2010-06-01 電子元件、導電性組成物、金屬填充裝置及電子元件的製造方法 TWI458067B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009133363A JP4505540B1 (ja) 2009-06-02 2009-06-02 金属充填装置
JP2009166426A JP4580027B1 (ja) 2009-07-15 2009-07-15 回路基板及び電子デバイス
JP2009272093A JP4505545B1 (ja) 2009-11-30 2009-11-30 回路基板及び電子デバイス
JP2010004907A JP4563506B1 (ja) 2010-01-13 2010-01-13 電極材料
JP2010046917A JP4704503B1 (ja) 2010-03-03 2010-03-03 電子デバイス用基板及び電子デバイス

Publications (2)

Publication Number Publication Date
TW201104820A TW201104820A (en) 2011-02-01
TWI458067B true TWI458067B (zh) 2014-10-21

Family

ID=42671890

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099117562A TWI458067B (zh) 2009-06-02 2010-06-01 電子元件、導電性組成物、金屬填充裝置及電子元件的製造方法

Country Status (5)

Country Link
US (2) US8415784B2 (zh)
EP (1) EP2259307B1 (zh)
KR (3) KR101660536B1 (zh)
CN (1) CN101908523A (zh)
TW (1) TWI458067B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2259307B1 (en) * 2009-06-02 2019-07-03 Napra Co., Ltd. Electronic device
JP5209075B2 (ja) 2010-05-21 2013-06-12 有限会社 ナプラ 電子デバイス及びその製造方法
KR20120031811A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9704793B2 (en) * 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
JP2012209424A (ja) * 2011-03-30 2012-10-25 Tokyo Electron Ltd 半導体装置の製造方法
TWI467722B (zh) * 2011-07-19 2015-01-01 矽品精密工業股份有限公司 用於阻抗匹配及電性互連的矽穿孔結構
JP5303054B2 (ja) * 2011-09-14 2013-10-02 住友精密工業株式会社 金属充填装置
WO2013042629A1 (ja) * 2011-09-21 2013-03-28 住友精密工業株式会社 金属充填装置
JP5225479B2 (ja) 2011-09-27 2013-07-03 有限会社 ナプラ 半導体基板、電子デバイス及びその製造方法
US8816477B2 (en) * 2011-10-21 2014-08-26 SK Hynix Inc. Semiconductor package having a contamination preventing layer formed in the semiconductor chip
JP5588419B2 (ja) * 2011-10-26 2014-09-10 株式会社東芝 パッケージ
TW201325335A (zh) * 2011-10-29 2013-06-16 Cima Nanotech Israel Ltd 經圖案化基材上之導電網路
JP5687175B2 (ja) * 2011-11-28 2015-03-18 有限会社 ナプラ 微細空間内に機能部分を形成する方法
JP5599497B2 (ja) * 2012-08-29 2014-10-01 有限会社 ナプラ 機能性材料
US10283854B2 (en) 2012-10-08 2019-05-07 Taoglas Group Holdings Limited Low-cost ultra wideband LTE antenna
CN104022090B (zh) * 2013-02-28 2018-01-23 日月光半导体制造股份有限公司 半导体接合结构及方法，以及半导体芯片
JP5981636B2 (ja) 2013-03-06 2016-08-31 有限会社リタッグ 亜鉛系複合材料及びその利用
JP5575309B1 (ja) * 2013-08-05 2014-08-20 有限会社 ナプラ 集積回路装置
JP5490949B1 (ja) * 2013-08-08 2014-05-14 有限会社 ナプラ 配線基板及びその製造方法
EP2839904B1 (en) * 2013-08-21 2020-12-16 Napra Co., Ltd. Functional material
JP5885351B2 (ja) * 2013-10-09 2016-03-15 有限会社 ナプラ 接合部及び電気配線
US9305866B2 (en) 2014-02-25 2016-04-05 International Business Machines Corporation Intermetallic compound filled vias
US9443799B2 (en) * 2014-12-16 2016-09-13 International Business Machines Corporation Interposer with lattice construction and embedded conductive metal structures
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9515044B1 (en) * 2015-10-14 2016-12-06 Napra Co., Ltd. Electronic device, method of manufacturing the same, metal particle, and electroconductive paste
KR20170056391A (ko) * 2015-11-13 2017-05-23 삼성전기주식회사 프론트 엔드 모듈
US9755310B2 (en) 2015-11-20 2017-09-05 Taoglas Limited Ten-frequency band antenna
CN108370085B (zh) * 2015-12-08 2020-10-20 3M创新有限公司 磁隔离器、其制作方法和包括该磁隔离器的装置
US10312181B2 (en) 2016-05-27 2019-06-04 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US10396012B2 (en) 2016-05-27 2019-08-27 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US9786605B1 (en) * 2016-05-27 2017-10-10 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
TWI716096B (zh) * 2018-09-05 2021-01-11 台灣積體電路製造股份有限公司 半導體封裝體及其形成方法
US11158519B2 (en) 2018-12-06 2021-10-26 Corning Incorporated Method of forming capped metallized vias

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040140521A1 (en) * 2002-04-30 2004-07-22 Hideki Okumura Semiconductor device
US7402903B2 (en) * 2003-01-22 2008-07-22 Kabushiki Kaisha Toshiba Semiconductor device
US20080237781A1 (en) * 2007-03-30 2008-10-02 Elpida Memory, Inc. Chip-stacked semiconductor device and manufacturing method thereof
US20090075478A1 (en) * 2004-12-02 2009-03-19 Nec Electronics Corporation Semiconductor device,having a through electrode, semiconductor module employing thereof and method for manufacturing semiconductor device having a through electrode
US20090084588A1 (en) * 2007-08-10 2009-04-02 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556805A (en) 1978-06-29 1980-01-18 Toshiba Corp Method of producing semiconductor
JPS5543847A (en) 1978-09-25 1980-03-27 Hitachi Ltd Forming method of multilayer interconnection
JPH0761537B2 (ja) 1986-12-15 1995-07-05 忠義 高橋 金属凝固組織の微細化方法
JPH04278007A (ja) 1991-03-01 1992-10-02 Iseki & Co Ltd 歩行型農作業機のクラッチ操作装置
US5244143A (en) * 1992-04-16 1993-09-14 International Business Machines Corporation Apparatus and method for injection molding solder and applications thereof
JPH06275557A (ja) * 1993-03-23 1994-09-30 Matsushita Electric Ind Co Ltd 金属薄膜の形成装置および形成方法
CN1187800C (zh) * 1997-04-03 2005-02-02 株式会社山武 电路板以及检测器及其制造方法
JP3340669B2 (ja) 1998-03-24 2002-11-05 株式会社ジャパンエナジー 銅めっき方法及び銅めっき液
JP3443077B2 (ja) * 1999-09-20 2003-09-02 ソニー株式会社 ロボットの運動パターン生成装置及び運動パターン生成方法、並びにロボット
JP3627856B2 (ja) 2000-11-22 2005-03-09 株式会社フジクラ 微細空間への金属充填装置及び金属充填方法
JP3599325B2 (ja) 2001-02-09 2004-12-08 株式会社フジクラ 基板の貫通電極形成方法および貫通電極を有する基板
JP2002368083A (ja) * 2001-06-08 2002-12-20 Fujikura Ltd 微細空間への金属充填方法および装置
JP2002368082A (ja) 2001-06-08 2002-12-20 Fujikura Ltd 微細空間への金属充填方法および装置
JP4863580B2 (ja) 2001-07-25 2012-01-25 京セラ株式会社 ガラス組成物および絶縁皮膜、並びにシリコンデバイス
JP3974795B2 (ja) 2001-08-24 2007-09-12 アイシン高丘株式会社 ディスクロータの製造装置及び製造方法
JP3947127B2 (ja) 2002-04-30 2007-07-18 株式会社東芝 半導体装置
JP4401294B2 (ja) 2002-09-04 2010-01-20 ナミックス株式会社 導電性接着剤およびそれを用いた回路
JP4071615B2 (ja) 2002-12-20 2008-04-02 株式会社フジクラ 貫通電極の形成方法及び貫通電極付き基板
JP4535228B2 (ja) 2003-08-13 2010-09-01 株式会社フジクラ 微細孔への金属充填方法および装置
JP2005116863A (ja) 2003-10-09 2005-04-28 Sumitomo Heavy Ind Ltd 金属充填装置及び金属充填方法
US7449067B2 (en) * 2003-11-03 2008-11-11 International Business Machines Corporation Method and apparatus for filling vias
JP2005236054A (ja) 2004-02-20 2005-09-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005303258A (ja) 2004-03-16 2005-10-27 Fujikura Ltd デバイス及びその製造方法
JP4439976B2 (ja) * 2004-03-31 2010-03-24 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP4471730B2 (ja) 2004-05-10 2010-06-02 Ｈｏｙａ株式会社 両面配線基板及びその製造方法
JP4224434B2 (ja) * 2004-06-30 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
JP4800013B2 (ja) 2004-12-22 2011-10-26 株式会社フジクラ 金属充填装置および金属充填方法
US7452568B2 (en) * 2005-02-04 2008-11-18 International Business Machines Corporation Centrifugal method for filing high aspect ratio blind micro vias with powdered materials for circuit formation
KR100633846B1 (ko) * 2005-03-23 2006-10-13 삼성전기주식회사 도전성 배선재료, 배선기판의 제조방법 및 배선기판
US7749899B2 (en) * 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
JP4996182B2 (ja) 2006-09-07 2012-08-08 株式会社日立製作所 ポリマーナノコンポジット材料、その製造方法電子部品装置およびその製造方法
KR100826979B1 (ko) * 2006-09-30 2008-05-02 주식회사 하이닉스반도체 스택 패키지 및 그 제조방법
JP4386458B2 (ja) 2008-05-15 2009-12-16 有限会社ナプラ 回路基板、電子デバイス及びそれらの製造方法
JP2009181981A (ja) * 2008-01-29 2009-08-13 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2009295719A (ja) 2008-06-04 2009-12-17 Zycube:Kk 貫通プラグ配線
EP2259307B1 (en) * 2009-06-02 2019-07-03 Napra Co., Ltd. Electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040140521A1 (en) * 2002-04-30 2004-07-22 Hideki Okumura Semiconductor device
US7402903B2 (en) * 2003-01-22 2008-07-22 Kabushiki Kaisha Toshiba Semiconductor device
US20090075478A1 (en) * 2004-12-02 2009-03-19 Nec Electronics Corporation Semiconductor device,having a through electrode, semiconductor module employing thereof and method for manufacturing semiconductor device having a through electrode
US20080237781A1 (en) * 2007-03-30 2008-10-02 Elpida Memory, Inc. Chip-stacked semiconductor device and manufacturing method thereof
US20090084588A1 (en) * 2007-08-10 2009-04-02 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same

Also Published As

Publication number Publication date
KR101615491B1 (ko) 2016-04-25
US20100301485A1 (en) 2010-12-02
KR20160023734A (ko) 2016-03-03
KR20160018646A (ko) 2016-02-17
CN101908523A (zh) 2010-12-08
US20130186943A1 (en) 2013-07-25
US8415784B2 (en) 2013-04-09
KR20100130165A (ko) 2010-12-10
US8759211B2 (en) 2014-06-24
EP2259307A3 (en) 2014-07-02
TW201104820A (en) 2011-02-01
KR101660536B1 (ko) 2016-09-27
EP2259307A2 (en) 2010-12-08
EP2259307B1 (en) 2019-07-03
KR101660673B1 (ko) 2016-09-27

Similar Documents

Publication Publication Date Title
TWI458067B (zh) 電子元件、導電性組成物、金屬填充裝置及電子元件的製造方法
JP4278007B1 (ja) 微細空間への金属充填方法
JP5941983B2 (ja) 導電性粒子を用いた低応力なシリコン貫通ビアのデザイン
US8448333B2 (en) Method for manufacturing wiring board and method for manufacturing inkjet printhead substrate
US20090084588A1 (en) Circuit board, electronic device and method for manufacturing the same
JP5124691B1 (ja) 導電性微粉末、導電性ペースト及び電子部品
JP2010283034A (ja) 金属充填装置
JP6056386B2 (ja) 貫通電極付き配線基板及びその製造方法
JP5311609B2 (ja) シリコンインターポーザの製造方法およびシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置
TW201133708A (en) Vias and conductive routing layers in semiconductor substrates
JP4611429B2 (ja) 微細空間への金属充填方法
JP4505545B1 (ja) 回路基板及び電子デバイス
JP5522377B2 (ja) 貫通電極の形成方法、及び半導体基板
WO2023069233A1 (en) Vias including a porous electrically conductive material and methods for fabricating the vias
JP6357271B1 (ja) 柱状導体構造
JP2004087990A (ja) 複合体およびその製造方法、並びにセラミック基板の製造方法
CN115295516A (zh) 一种堆叠导电柱互联结构及其制备方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees