CN115295516A - 一种堆叠导电柱互联结构及其制备方法 - Google Patents

一种堆叠导电柱互联结构及其制备方法 Download PDF

Info

Publication number
CN115295516A
CN115295516A CN202211006624.5A CN202211006624A CN115295516A CN 115295516 A CN115295516 A CN 115295516A CN 202211006624 A CN202211006624 A CN 202211006624A CN 115295516 A CN115295516 A CN 115295516A
Authority
CN
China
Prior art keywords
conductive
nth
layer
barrier layer
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211006624.5A
Other languages
English (en)
Inventor
潘波
李宗怿
梁新夫
刘新
柳坤
郭良奎
郝俊峰
丁晓春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Integrated Circuit Shaoxing Co ltd
Original Assignee
Changdian Integrated Circuit Shaoxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changdian Integrated Circuit Shaoxing Co ltd filed Critical Changdian Integrated Circuit Shaoxing Co ltd
Priority to CN202211006624.5A priority Critical patent/CN115295516A/zh
Publication of CN115295516A publication Critical patent/CN115295516A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种堆叠导电柱互联结构及其制备方法，堆叠导电柱互联结构包括：依次垂直层叠的第一介质层至第N介质层；N为大于或等于2的整数；任意的第n介质层中具有第n通槽；垂直堆叠且依次邻接的第一导电柱至第N导电柱；任意的第n导电柱位于第n通槽中，任意的第n导电柱包括：位于第n通槽的内壁表面的第n应力阻挡层以及位于第n应力阻挡层上的第n导电本体；n为大于或等于1且小于或等于N的整数；任意的第k导电本体和第k+1应力阻挡层接触，k为大于或等于1且小于或等于N‑1的整数。所述堆叠导电柱互联结构避免可靠性测试失效且提高了使用寿命。

Description

一种堆叠导电柱互联结构及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种堆叠导电柱互联结构及其制备方法。
背景技术
在制备多层重布线层(Re-Distribution Layer,简称RDL)时，为了实现相邻的上下介电层的最短互联，通常会采用如图1所示的固化后的聚酰亚胺光刻胶(Polyimide，简称PI)包覆堆叠导电柱设计。参照图1，每一层的重布线层制备过程都包括：(1)液态聚酰亚胺涂覆、低温烘烤以去除聚酰亚胺中的溶剂、曝光、显影、高温烘烤固化(≥200℃)；(2)电镀铜工艺。根据芯片与基板间的信号和电源供应的需求来设计多层重布线层的布线设计。以3层重布线层的走线设计为例，在制备第一层布线、第二层布线和第三层布线时均需要进行高温烘烤固化过程，在制备上一层的布线过程中下一层的布线会经历从高温烘烤固化到室温的热处理过程。聚酰亚胺光刻胶的热膨胀系数(Coefficient of Thermal Expansion，简称CTE)约为60ppm/℃，而铜的CTE为17.5ppm/℃。聚酰亚胺和铜的较大热膨胀系数差值在高温烘烤固化过程中会导致热应力，从高温降到室温的过程也是热应力释放的过程，热应力会在不同材料的界面处得到释放。
参照图1，所述不同材料的界面包括：第一堆叠导电柱2a与第二堆叠导电柱2b的界面4a、第二堆叠导电柱2b与第三堆叠导电柱2c的界面4b、第一堆叠导电柱2a、第二堆叠导电柱2b、第三堆叠导电柱2c与固化聚酰亚胺1的界面5。热应力在从高温降到室温的过程中会在所述的界面处得到释放，当释放的热应力超过材料本身的模量时，材料本身会以裂纹的形式出现。参照图2，由于铜的弹性模量为119GPa，而固化聚酰亚胺的弹性模量(2GPa-3GPa)虽然远低于铜，但固化聚酰亚胺的高分子材料固有的弹性可吸收大部分的热应力,因此热应力所致的裂纹会优先出现在界面4a附近的第一裂纹3a以及界面4b附近的第二裂纹3b，进而导致第一堆叠导电柱2a、第二堆叠导电柱2b、第三堆叠导电柱2c所在的走线的阻抗增大，且在封装产品的可靠性试验和产品的长期服役过程中，裂纹会不断扩大，最终导致封装产品的失效或降低产品的使用寿命。
因此，如何避免可靠性测试失效且提高使用寿命是急需解决的技术问题。
发明内容
有鉴于此，本发明提供了一种堆叠导电柱互联结构及其制备方法，以解决现有技术中堆叠导电柱互联结构的可靠性测试失效且使用寿命较低的问题。
本发明提供一种堆叠导电柱互联结构，包括：依次垂直层叠的第一介质层至第N介质层；N为大于或等于2的整数；任意的第n介质层中具有第n通槽；垂直堆叠且依次邻接的第一导电柱至第N导电柱；任意的第n导电柱位于第n通槽中，任意的第n导电柱包括：位于第n通槽的内壁表面的第n应力阻挡层以及位于第n应力阻挡层上的第n导电本体；n为大于或等于1且小于或等于N的整数；任意的第k导电本体和第k+1应力阻挡层接触，k为大于或等于1且小于或等于N-1的整数。
可选的，任意的第n应力阻挡层的弹性模量大于第n导电本体的弹性模量。
可选的，任意的第n应力阻挡层的材料包括镍、钨、镍基化合物、钨基化合物或者纳米孪晶铜。
可选的，任意的第n应力阻挡层的材料包括掺杂有若干导电纳米颗粒的有机缓冲材料。
可选的，任意的第n应力阻挡层中的若干导电纳米颗粒构成导电网。
可选的，导电网的厚度为0.5μm-5μm。
可选的，导电网包括若干网格；在任意的第n应力阻挡层中，网格包围的有机缓冲材料中具有孔隙；第n应力阻挡层中还具有位于孔隙中的填充导电颗粒。
可选的，填充导电颗粒的平均粒径小于导电纳米颗粒的平均粒径。
可选的，填充导电颗粒包括铜填充颗粒。
可选的，有机缓冲材料为导电胶或聚吡咯基高分子聚合物。
可选的，导电纳米颗粒包括纳米银颗粒、纳米铜颗粒、纳米铝颗粒、纳米金颗粒中的一种或多种的组合。
可选的，导电纳米颗粒的平均粒径为0.1μm-5μm。
可选的，任意的第n导电柱还包括：位于所述第n导电本体和第n应力阻挡层之间的第n晶核层。
本发明还提供一种堆叠导电柱互联结构的制备方法，包括：形成依次垂直层叠的第一介质层至第N介质层、以及依次垂直堆叠且依次邻接的第一导电柱至第N导电柱；形成任意的k导电柱、第k+1导电柱、第k介质层和第k+1介质层的步骤包括：形成第k介质层，第k介质层中形成有第k通槽；在第k通槽中形成第k导电柱，在第k通槽中形成第k导电柱的步骤包括：在第k通槽的内壁表面形成第k应力阻挡层；在第k应力阻挡层上形成第k导电本体；在第k介质层上形成第k+1介质层，第k+1介质层中形成有第k+1通槽，第k+1通槽暴露出第k导电本体；在第k+1通槽中形成第k+1导电柱，在第k+1通槽中形成第k+1导电柱的步骤包括：在第k+1通槽中的内壁表面形成第k+1应力阻挡层，第k+1应力阻挡层与第k导电本体接触；在第k+1应力阻挡层上形成第k+1导电本体；k为大于或等于1且小于或等于N-1的整数。
可选的，任意的第n应力阻挡层的弹性模量大于第n导电本体的弹性模量；形成任意的第n应力阻挡层的工艺包括沉积工艺。
可选的，形成任意的第n应力阻挡层的步骤包括：制备导电浆料，导电浆料中分散有若干导电纳米颗粒；将导电浆料喷涂在第n通槽的内壁表面；对第n通槽的内壁表面的导电浆料进行固化处理，形成第n应力阻挡层，第n应力阻挡层的材料包括掺杂有若干导电纳米颗粒的有机缓冲材料。
可选的，在进行固化处理的过程中，导电浆料中的若干导电纳米颗粒团聚形成导电网，导电网包括若干网格。
可选的，导电浆料中还包含挥发性溶剂，在进行固化处理的过程中，导电浆料中的挥发性溶剂挥发，使得在网格包围的有机缓冲材料中形成空隙。
可选的，形成任意的第n导电柱的步骤还包括：在形成第n导电本体之前，在第n应力阻挡层的表面沉积第n晶核层。
可选的，还包括：在第n应力阻挡层的表面沉积第n晶核层的过程中，在空隙中形成填充导电颗粒。
可选的，在第n应力阻挡层的表面沉积第n晶核层的工艺包括磁控溅射工艺。
本发明的技术方案可以实现以下有益效果：
本发明技术方案提供的堆叠导电柱互联结构中，任意的第n导电柱包括：位于第n通槽的内壁表面的第n应力阻挡层以及位于第n应力阻挡层上的第n导电本体。任意的第k导电本体和第k+1应力阻挡层接触。即使堆叠导电柱互联结构由于各介质层和各导电本体的材料热失配所致热应力，任意的第n应力阻挡层能作为热应力的缓冲层，第n应力阻挡层能吸收热应力，减少在第n导电本体中产生裂纹，即使在任意的应力阻挡层上下的导电本体附近产生裂纹，任意的应力阻挡层的应变缓冲作用也能进一步缓解在可靠性测试和产品长期服役过程中的裂纹扩张现象，避免芯片封装体在可靠性测试中的失效问题，也可提高芯片产品在长期服役过程中的寿命。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是堆叠导电柱互联结构的一种结构示意图；
图2是堆叠导电柱互联结构的另一种结构示意图；
图3是本发明实施例的堆叠导电柱互联结构的一种结构示意图；
图4是本发明实施例的第一导电柱的一个结构示意图；
图5和图6为本发明的堆叠导电柱互联结构在制备过程的结构示意图。
附图标记说明：
1-固化聚酰亚胺；2a-第一堆叠导电柱；2b-第二堆叠导电柱；2c-第三堆叠导电柱；3a-第一裂纹；3b-第二裂纹；4a-界面；4b-界面；5-界面；P1-第一介质层；P2-第二介质层；P3-第三介质层；11-第一导电柱；11a-第一应力阻挡层；11b-第一晶核层；11c-第一导电本体；11a-1-导电网；11a-2-填充导电颗粒；12-第二导电柱；12a-第二应力阻挡层；12b-第二晶核层；12c-第二导电本体；13-第三导电柱；13a-第三应力阻挡层；13b-第三晶核层；13c-第三导电本体；S1-第一掩膜层。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个组件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本实施例提供一种堆叠导电柱互联结构，包括：依次垂直层叠的第一介质层至第N介质层；N为大于或等于2的整数；任意的第n介质层中具有第n通槽；垂直堆叠且依次邻接的第一导电柱至第N导电柱；任意的第n导电柱位于第n通槽中，任意的第n导电柱包括：位于第n通槽的内壁表面的第n应力阻挡层以及位于第n应力阻挡层上的第n导电本体；n为大于或等于1且小于或等于N的整数；任意的第k导电本体和第k+1应力阻挡层接触，k为大于或等于1且小于或等于N-1的整数。
任意的第n导电柱包括：位于第n通槽的内壁表面的第n应力阻挡层以及位于第n应力阻挡层上的第n导电本体。任意的第k导电本体和第k+1应力阻挡层接触。即使堆叠导电柱互联结构由于各介质层和各导电本体的材料热失配所致热应力，任意的第n应力阻挡层能作为热应力的缓冲层，第n应力阻挡层能阻挡热应力在导电本体中的释放，同时可阻挡热应力向导电本体的扩张，减少在第n导电本体中产生裂纹，即使在任意的应力阻挡层上下的导电本体附近产生裂纹，任意的应力阻挡层的热应力缓冲作用也能进一步缓解在可靠性测试和产品长期服役过程中的裂纹扩张现象，避免芯片封装体在可靠性测试中的失效问题，也可提高芯片产品在长期服役过程中的寿命。
任意的第n导电本体的材料包括铜。
在本发明的一实施例中，任意的第n导电柱还包括：位于第n导电本体和第n应力阻挡层之间的第n晶核层，第n晶核层与第n应力阻挡层和第n导电本体接触。所述第n晶核层作为生长第n导电本体的种子层。
任意的第n晶核层的材料包括铜。
需要说明的是，在其他实施例中，任意的第n导电柱还可以不包括第n晶核层，第n应力阻挡层和第n导电本体接触。
在本发明的一实施例中，任意的第n应力阻挡层的弹性模量大于第n导电本体的弹性模量。由于任意的第n应力阻挡层的弹性模量较大，因此任意的第n应力阻挡层能较好的吸收材料热失配所致的热应力，同时可阻挡热应力向第n导电本体的扩张。
在本发明的一实施例中，任意的第n应力阻挡层的材料包括镍、钨、镍基化合物、钨基化合物或者纳米孪晶铜。
铜的弹性模量是119GPa，第n应力阻挡层能选择弹性模量为207GPa的镍或弹性模量为344GPa的钨。
在本发明的一实施例中，任意的第n应力阻挡层的材料包括掺杂有若干导电纳米颗粒的有机缓冲材料。
在本发明的一实施例中，任意的第n应力阻挡层中的若干导电纳米颗粒构成导电网。所述导电网的导电纳米颗粒用于团聚构成电子传输节点，导电网中弹性模量较低的节点处用于释放热应力。
在本发明的一实施例中，导电网的厚度为0.5μm-5μm。示例性的，导电网的厚度为500nm、1μm、2μm、3μm、4μm或5μm。
在本发明的一实施例中，导电网包括若干网格；在任意的第n应力阻挡层中，网格包围的有机缓冲材料中具有孔隙；第n应力阻挡层中还具有位于孔隙中的填充导电颗粒。所述孔隙的存在能吸收部分热形变，在一定程度上缓解热应力所致的裂纹问题。填充导电颗粒能补偿孔隙存在引起的体积电阻率高的问题，提高第n应力阻挡层的体积导电率。
在本发明的一实施例中，填充导电颗粒的平均粒径小于导电纳米颗粒的平均粒径。原因在于：为了降低上下层叠的相邻的导电柱之间电联接的阻抗，磁控溅射制备的晶核层中的铜原子的平均粒径均在纳米级，可嵌入到导电纳米颗粒及网格包围的有机缓冲材料中的孔隙中，与填充的导电颗粒协同提高上下层叠的导电柱的电子传输能力。
在本发明的一实施例中，填充导电颗粒包括铜填充颗粒。需要说明的是，填充导电颗粒还可以为其他的导电材料。
在本发明的一实施例中，有机缓冲材料为导电胶或聚吡咯基高分子聚合物。
在本发明的一实施例中，导电纳米颗粒包括纳米银颗粒、纳米铜颗粒、纳米铝颗粒、纳米金颗粒中的一种或多种的组合。
在本发明的一实施例中，导电纳米颗粒的平均粒径为0.1μm-5μm。示例性的，导电纳米颗粒的平均粒径为0.1μm、0.5μm、1μm、2μm、3μm、4μm或5μm。
在本发明的一实施例中，填充导电颗粒的平均粒径与磁控溅射的功率有关，优选的，填充导电颗粒的平均粒径为20nm-200nm。示例性的，填充导电颗粒的平均粒径为20nm、40nm、50nm、60nm、80nm、100nm、120nm、140nm、160nm、180nm或200nm。
参照图3，在本发明的一实施例中，堆叠导电柱互联结构包括依次垂直层叠的第一介质层P1、第二介质层P2和第三介质层P3，其中，第一介质层P1中具有第一通槽，第二介质层P2中具有第二通槽，第三介质层P3中具有第三通槽；垂直堆叠且依次邻接的第一导电柱11、第二导电柱12和第三导电柱13，其中，第一导电柱11位于第一通槽中，第二导电柱12位于第二通槽中，第三导电柱13位于第三通槽中。第一导电柱11包括：位于第一通槽的内壁表面的第一应力阻挡层11a以及位于第一应力阻挡层11a上的第一导电本体11c。第二导电柱12包括：位于第二通槽的内壁表面的第二应力阻挡层12a以及位于第二应力阻挡层12a上的第二导电本体12c。第三导电柱13包括：位于第三通槽的内壁表面的第三应力阻挡层13a以及位于第三应力阻挡层13a上的第三导电本体13c。
参照图3，第一导电柱11还包括位于第一导电本体11c与第一应力阻挡层11a之间的第一晶核层11b；第二导电柱12还包括位于第二导电本体12c与第二应力阻挡层12a之间的第二晶核层12b；第三导电柱13还包括位于第三导电本体13c与第三应力阻挡层13a之间的第三晶核层13b。
在本发明的一实施例中，第一应力阻挡层11a、第二应力阻挡层12a和第三应力阻挡层13a的材料为具有高弹性模量的导电材料，例如为具有高弹性模量的金属材料。第一应力阻挡层11a的弹性模量大于第一导电本体11c的弹性模量。第二应力阻挡层12a的弹性模量大于第二导电本体12c的弹性模量。第三应力阻挡层13a的弹性模量大于第三导电本体13c的弹性模量。示例性的，第一应力阻挡层11a的材料包括镍、钨、镍基化合物、钨基化合物或者纳米孪晶铜。第二应力阻挡层12a的材料包括镍、钨、镍基化合物、钨基化合物或者纳米孪晶铜。第三应力阻挡层13a的材料包括镍、钨、镍基化合物、钨基化合物或者纳米孪晶铜。
在本发明的一个具体的示例中，第一导电本体11c、第二导电本体12c和第三导电本体13c的材料均为铜，弹性模量为119GPa；第一应力阻挡层11a、第二应力阻挡层12a和第三应力阻挡层13a的材料均为镍，弹性模量为207Gpa；或者，第一应力阻挡层11a、第二应力阻挡层12a和第三应力阻挡层13a均为钨，弹性模量为344Gpa。
在本发明的一实施例中，第一应力阻挡层11a、第二应力阻挡层12a和第三应力阻挡层13a的材料包括掺杂有若干导电纳米颗粒的有机缓冲材料。在本发明的一实施例中，第一应力阻挡层11a、第二应力阻挡层12a和第三应力阻挡层13a中的若干导电纳米颗粒构成导电网。在一实施例中，导电纳米颗粒包括纳米银颗粒、纳米铜颗粒、纳米铝颗粒、纳米金颗粒中的一种或多种的组合。在一实施例中，导电纳米颗粒的平均粒径为0.1μm-5μm。示例性的，导电纳米颗粒的平均粒径为0.1μm、0.5μm、1μm、2μm、3μm、4μm或5μm。
第一应力阻挡层11a、第二应力阻挡层12a和第三应力阻挡层13a可以是相同的材料也可以是不同的材料。
下面以第一应力阻挡层11a为例详细的描述前述导电网。参照图4，第一应力阻挡层11a中的若干导电纳米颗粒构成导电网11a-1的厚度为0.5μm-5μm，示例性的，导电网11a-1的厚度为500nm、1μm、2μm、3μm、4μm或5μm。
在第一应力阻挡层11a中，由若干导电纳米颗粒构成的导电网11a-1包围的有机缓冲材料中具有孔隙，填充导电颗粒11a-2位于孔隙中。
在一个实例中，填充导电颗粒11a-2的平均粒径小于导电纳米颗粒的平均粒径。在一实施例中，填充导电颗粒11a-2包括铜填充颗粒。
在本发明的一实施例中，第一应力阻挡层11a、第二应力阻挡层12a和第三应力阻挡层13a的有机缓冲材料为导电胶或聚吡咯基高分子聚合物。
在一实施例中，导电胶中分散着导电纳米金属颗粒。导电胶为具有吸收热应力的高分子缓冲层，能够缓解在导电界面由于热应力充分释放所致的裂纹扩张现象。
本发明实施例还提供一种堆叠导电柱互联结构的制备方法，包括：形成依次垂直层叠的第一介质层至第N介质层、以及垂直堆叠且依次邻接的第一导电柱至第N导电柱；形成任意的k导电柱、第k+1导电柱、第k介质层和第k+1介质层的步骤包括：形成第k介质层，第k介质层中形成有第k通槽；在第k通槽中形成第k导电柱，在第k通槽中形成第k导电柱的步骤包括：在第k通槽的内壁表面形成第k应力阻挡层；在第k应力阻挡层上形成第k导电本体；在第k介质层上形成第k+1介质层，第k+1介质层中形成有第k+1通槽，第k+1通槽暴露出第k导电本体；在第k+1通槽中形成第k+1导电柱，在第k+1通槽中形成第k+1导电柱的步骤包括：在第k+1通槽中的内壁表面形成第k+1应力阻挡层，第k+1应力阻挡层与第k导电本体接触；在第k+1应力阻挡层上形成第k+1导电本体；k为大于或等于1且小于或等于N-1的整数。
在一实施例中，任意的第n应力阻挡层的弹性模量大于第n导电本体的弹性模量；形成任意的第n应力阻挡层的工艺包括沉积工艺。
在一实施例中，形成任意的第n应力阻挡层的步骤包括：制备导电浆料，导电浆料中分散有若干导电纳米颗粒；将导电浆料喷涂在第n通槽的内壁表面；对第n通槽的内壁表面的导电浆料进行固化处理，形成第n应力阻挡层，第n应力阻挡层的材料包括掺杂有若干导电纳米颗粒的有机缓冲材料。
在一实施例中，在进行固化处理的过程中，导电浆料中的若干导电纳米颗粒团聚形成导电网，导电网包括若干网格。
在一实施例中，导电浆料中还包含挥发性溶剂，在进行固化处理的过程中，导电浆料中的挥发性溶剂挥发，使得在网格包围的有机缓冲材料中形成空隙。
在一实施例中，形成任意的第n导电柱的步骤还包括：在形成第n导电本体之前，在第n应力阻挡层的表面沉积第n晶核层。
在一实施例中，还包括：在第n应力阻挡层的表面沉积第n晶核层的过程中，在空隙中形成填充导电颗粒。
在一实施例中，在第n应力阻挡层的表面沉积第n晶核层的工艺包括磁控溅射工艺。
下面以形成第一介质层P1和位于其中的第一导电柱11为例，详细的堆叠导电柱互联结构的制备方法。
形成第一介质层P1和位于第一介质层P1中的第一导电柱11方法参照图5和图6。
参照图5，形成第一介质层P1；在第一介质层P1上形成图案化的光刻胶层；以光刻胶层为掩膜刻蚀第一介质层P1，在第一介质层P1中形成第一通槽；之后去除光刻胶层。光刻胶层的形成包括：形成光刻胶膜，对光刻胶膜依次进行低温烘烤、曝光、显影和固化以形成图案化的光刻胶层。参照图5，在第一通槽的内壁表面以及第一介质层P1的上表面形成第一应力阻挡层11a；在第一应力阻挡层11a上形成第一晶核层11b；在第一通槽侧部的第一晶核层11b上形成图案化的第一掩膜层S1，所述第一掩膜层S1暴露出第一通槽中的第一晶核层11b；之后，参照图6，在第一通槽中的第一晶核层11b上形成第一导电本体11c；形成第一导电本体11c之后，去除第一掩膜层以及第一掩膜层覆盖的第一晶核层11b和第一应力阻挡层11a。
在一个实施例中，第一应力阻挡层11a的弹性模量大于第一导电本体11c的弹性模量；形成第一应力阻挡层11a的工艺包括沉积工艺。
形成第一晶核层11b的工艺包括沉积工艺，例如磁控溅射工艺。
在另一个实施例中，形成第一应力阻挡层11a的步骤包括：制备导电浆料，所述导电浆料中分散有若干导电纳米颗粒；将所述导电浆料喷涂在第一通槽的内壁表面、以及第一介质层P1的上表面；对第一通槽的内壁表面以及第一介质层P1的上表面的导电浆料进行固化处理，形成第一应力阻挡层11a，第一应力阻挡层11a的材料包括掺杂有若干导电纳米颗粒的有机缓冲材料。
具体地，在一个实施例中，所述的导电浆料的成分包括纳米级球形银粉85wt％-90wt％、填料0.12wt％-0.16wt％、树脂2wt％-4wt％、改性剂0.1wt％-0.2wt％、溶剂3wt％-5wt％、偶联剂0.1wt％-0.2wt％、分散剂0.1wt％-0.2wt％、固化剂0.1wt％-0.2wt％、促进剂0.1wt％-0.2wt％、润湿剂0.08wt％-0.16wt％。溶剂可以为挥发性溶剂。
将所述导电浆料喷涂在第一通槽的内壁表面、以及第一介质层P1的上表面采用工艺包括雾化喷涂工艺。
对第一通槽的内壁表面以及第一介质层P1的上表面的导电浆料进行固化处理的过程中，导电浆料中的若干导电纳米颗粒团聚形成导电网，导电网包括若干网格。导电浆料中还包含挥发性溶剂，在进行固化处理的过程中，导电浆料中的挥发性溶剂挥发，使得在网格包围的有机缓冲材料中形成空隙。
在第一应力阻挡层11a的表面沉积第一晶核层11b的过程中，在所述空隙中形成填充导电颗粒。
在其他实施例中，形成第一应力阻挡层11a的步骤包括：将导电胶喷涂在第一通槽的内壁表面、以及第一介质层P1的上表面；对第一通槽的内壁表面以及第一介质层P1的上表面的导电胶进行固化处理，形成第一应力阻挡层11a。
接着，在第一介质层上形成第二介质层，第二介质层中形成有第二通槽，第二通槽暴露出第一导电本体；在第二通槽中形成第二导电柱；在第二通槽中形成第二导电柱的步骤包括：在第二通槽的内壁表面以及第二介质层的上表面形成第二应力阻挡层；在第二应力阻挡层上形成第二晶核层；在第二通槽侧部的第二晶核层上形成图形化的第二掩膜层，第二掩膜层暴露出第二通槽中的第二晶核层；之后，在第二通槽中的第二晶核层上形成第二导电本体；形成第二导电本体之后，去除第二掩膜层以及第二掩膜层覆盖的第二晶核层和第二应力阻挡层。
在一个实施例中，第二应力阻挡层的弹性模量大于第二导电本体的弹性模量；形成第二应力阻挡层的工艺包括沉积工艺。
形成第二晶核层的工艺包括沉积工艺，例如磁控溅射工艺。
在另一个实施例中，形成第二应力阻挡层的步骤包括：制备导电浆料，所述导电浆料中分散有若干导电纳米颗粒；将所述导电浆料喷涂在第二通槽的内壁表面、以及第二介质层的上表面；对第二通槽的内壁表面以及第二介质层的上表面的导电浆料进行固化处理，形成第二应力阻挡层，第二应力阻挡层的材料包括掺杂有若干导电纳米颗粒的有机缓冲材料。
所述的导电浆料的成分参照前述内容。
将所述导电浆料喷涂在第二通槽的内壁表面、以及第二介质层的上表面采用工艺包括雾化喷涂工艺。
对第二通槽的内壁表面以及第二介质层的上表面的导电浆料进行固化处理的过程中，导电浆料中的若干导电纳米颗粒团聚形成导电网，导电网包括若干网格。导电浆料中还包含挥发性溶剂，在进行固化处理的过程中，导电浆料中的挥发性溶剂挥发，使得在网格包围的有机缓冲材料中形成空隙。
在第二应力阻挡层的表面沉积第二晶核层的过程中，在所述空隙中形成填充导电颗粒。
在其他实施例中，形成第二应力阻挡层的步骤包括：将导电胶喷涂在第二通槽的内壁表面、以及第二介质层的上表面；对第二通槽的内壁表面以及第二介质层的上表面的导电胶进行固化处理，形成第二应力阻挡层。
接着，在第二介质层上形成第三介质层，第三介质层中形成有第三通槽，第三通槽暴露出第二导电本体；在第三通槽中形成第三导电柱；在第三通槽中形成第三导电柱的步骤包括：在第三通槽的内壁表面以及第三介质层的上表面形成第三应力阻挡层；在第三应力阻挡层上形成第三晶核层；在第三通槽侧部的第三晶核层上形成图形化的第三掩膜层，所述第三掩膜层暴露出第三通槽中的第三晶核层；之后，在第三通槽中的第三晶核层上形成第三导电本体；形成第三导电本体之后，去除第三掩膜层以及第三掩膜层覆盖的第三晶核层和第三应力阻挡层。
在一个实施例中，第三应力阻挡层的弹性模量大于第三导电本体的弹性模量；形成第三应力阻挡层的工艺包括沉积工艺。
形成第三晶核层的工艺包括沉积工艺，例如磁控溅射工艺。
在另一个实施例中，形成第三应力阻挡层的步骤包括：制备导电浆料，所述导电浆料中分散有若干导电纳米颗粒；将所述导电浆料喷涂在第三通槽的内壁表面、以及第三介质层的上表面；对第三通槽的内壁表面以及第三介质层的上表面的导电浆料进行固化处理，形成第三应力阻挡层，第三应力阻挡层的材料包括掺杂有若干导电纳米颗粒的有机缓冲材料。
将所述导电浆料喷涂在第三通槽的内壁表面、以及第三介质层的上表面采用工艺包括雾化喷涂工艺。
对第三通槽的内壁表面以及第三介质层的上表面的导电浆料进行固化处理的过程中，导电浆料中的若干导电纳米颗粒团聚形成导电网，导电网包括若干网格。导电浆料中还包含挥发性溶剂，在进行固化处理的过程中，导电浆料中的挥发性溶剂挥发，使得在网格包围的有机缓冲材料中形成空隙。
在第三应力阻挡层的表面沉积第三晶核层的过程中，在所述空隙中形成填充导电颗粒。
在其他实施例中，形成第三应力阻挡层的步骤包括：将导电胶喷涂在第三通槽的内壁表面、以及第三介质层的上表面；对第三通槽的内壁表面以及第三介质层的上表面的导电胶进行固化处理，形成第三应力阻挡层。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (12)

1.一种堆叠导电柱互联结构，其特征在于，包括：
依次垂直层叠的第一介质层至第N介质层；N为大于或等于2的整数；任意的第n介质层中具有第n通槽；
垂直堆叠且依次邻接的第一导电柱至第N导电柱；任意的第n导电柱位于第n通槽中，任意的第n导电柱包括：位于第n通槽的内壁表面的第n应力阻挡层以及位于第n应力阻挡层上的第n导电本体；n为大于或等于1且小于或等于N的整数；任意的第k导电本体和第k+1应力阻挡层接触，k为大于或等于1且小于或等于N-1的整数。
2.根据权利要求1所述的堆叠导电柱互联结构，其特征在于，任意的第n应力阻挡层的弹性模量大于第n导电本体的弹性模量；
优选的，任意的第n应力阻挡层的材料包括镍、钨、镍基化合物、钨基化合物或纳米孪晶铜。
3.根据权利要求1所述的堆叠导电柱互联结构，其特征在于，任意的第n应力阻挡层的材料包括掺杂有若干导电纳米颗粒的有机缓冲材料。
4.根据权利要求3所述的堆叠导电柱互联结构，其特征在于，任意的第n应力阻挡层中的若干导电纳米颗粒构成导电网；
优选的，所述导电网的厚度为0.5μm-5μm。
5.根据权利要求4所述的堆叠导电柱互联结构，其特征在于，所述导电网包括若干网格；在任意的第n应力阻挡层中，网格包围的有机缓冲材料中具有孔隙；所述第n应力阻挡层中还具有位于所述孔隙中的填充导电颗粒；
优选的，所述填充导电颗粒的平均粒径小于所述导电纳米颗粒的平均粒径；
优选的，所述填充导电颗粒包括铜填充颗粒。
6.根据权利要求3所述的堆叠导电柱互联结构，其特征在于，所述有机缓冲材料为导电胶或聚吡咯基高分子聚合物。
7.根据权利要求3至6任意一项所述的堆叠导电柱互联结构，其特征在于，所述导电纳米颗粒包括纳米银颗粒、纳米铜颗粒、纳米铝颗粒、纳米金颗粒中的一种或多种的组合；
优选的，所述导电纳米颗粒的平均粒径为0.1μm-5μm。
8.根据权利要求1所述的堆叠导电柱互联结构，其特征在于，任意的第n导电柱还包括：位于所述第n导电本体和第n应力阻挡层之间的第n晶核层。
9.一种堆叠导电柱互联结构的制备方法，其特征在于，包括：
形成依次垂直层叠的第一介质层至第N介质层、以及垂直堆叠且依次邻接的第一导电柱至第N导电柱；
形成任意的k导电柱、第k+1导电柱、第k介质层和第k+1介质层的步骤包括：形成第k介质层，第k介质层中形成有第k通槽；在第k通槽中形成第k导电柱，在第k通槽中形成第k导电柱的步骤包括：在第k通槽的内壁表面形成第k应力阻挡层；在所述第k应力阻挡层上形成第k导电本体；在第k介质层上形成第k+1介质层，第k+1介质层中形成有第k+1通槽，第k+1通槽暴露出第k导电本体；在第k+1通槽中形成第k+1导电柱，在第k+1通槽中形成第k+1导电柱的步骤包括：在第k+1通槽中的内壁表面形成第k+1应力阻挡层，第k+1应力阻挡层与第k导电本体接触；在所述第k+1应力阻挡层上形成第k+1导电本体；k为大于或等于1且小于或等于N-1的整数。
10.根据权利要求9所述的堆叠导电柱互联结构的制备方法，其特征在于，任意的第n应力阻挡层的弹性模量大于第n导电本体的弹性模量；形成任意的第n应力阻挡层的工艺包括沉积工艺。
11.根据权利要求9所述的堆叠导电柱互联结构的制备方法，其特征在于，形成任意的第n应力阻挡层的步骤包括：制备导电浆料，所述导电浆料中分散有若干导电纳米颗粒；将所述导电浆料喷涂在第n通槽的内壁表面；对第n通槽的内壁表面的导电浆料进行固化处理，形成第n应力阻挡层，第n应力阻挡层的材料包括掺杂有若干导电纳米颗粒的有机缓冲材料；
优选的，在进行所述固化处理的过程中，导电浆料中的若干导电纳米颗粒团聚形成导电网，所述导电网包括若干网格；
优选的，导电浆料中还包含挥发性溶剂，在进行所述固化处理的过程中，导电浆料中的挥发性溶剂挥发，使得在网格包围的有机缓冲材料中形成空隙。
12.根据权利要求11所述的堆叠导电柱互联结构的制备方法，其特征在于，形成任意的第n导电柱的步骤还包括：在形成第n导电本体之前，在第n应力阻挡层的表面沉积第n晶核层；
优选的，还包括：在第n应力阻挡层的表面沉积第n晶核层的过程中，在所述空隙中形成填充导电颗粒；
优选的，在第n应力阻挡层的表面沉积第n晶核层的工艺包括磁控溅射工艺。
CN202211006624.5A 2022-08-22 2022-08-22 一种堆叠导电柱互联结构及其制备方法 Pending CN115295516A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211006624.5A CN115295516A (zh) 2022-08-22 2022-08-22 一种堆叠导电柱互联结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211006624.5A CN115295516A (zh) 2022-08-22 2022-08-22 一种堆叠导电柱互联结构及其制备方法

Publications (1)

Publication Number Publication Date
CN115295516A true CN115295516A (zh) 2022-11-04

Family

ID=83829723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211006624.5A Pending CN115295516A (zh) 2022-08-22 2022-08-22 一种堆叠导电柱互联结构及其制备方法

Country Status (1)

Country Link
CN (1) CN115295516A (zh)

Similar Documents

Publication Publication Date Title
JP5635657B2 (ja) インターポーザーの製造方法
US7960834B2 (en) Electronic element that includes multilayered bonding interface between first electrode having aluminum-containing surface and second electrode composed of metal nanoparticle sintered body
US9754904B2 (en) Electronic apparatus and method for manufacturing electronic apparatus
JP5617846B2 (ja) 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
JP2013165265A (ja) 貫通／埋込電極構造及びその製造方法
JPWO2003084297A1 (ja) 配線構造体及びその製造方法
JP2013165265A5 (zh)
JP2009238969A (ja) 電子部品の実装構造および電子部品実装体の製造方法
US20210043594A1 (en) Assembly platform
JP2014093406A (ja) 貫通電極付き配線基板及びその製造方法
KR101082742B1 (ko) 프린트 배선판 및 도전 재료
US20040084769A1 (en) Semiconductor device and method for manufacturing the same
CN115295516A (zh) 一种堆叠导电柱互联结构及其制备方法
TW201637143A (zh) 中介層、半導體裝置及其等之製造方法
JP4409325B2 (ja) 配線基板及びその製造方法
CN112951814A (zh) 半导体装置、半导体装置封装及其制造方法
JP7425704B2 (ja) 半導体装置の製造方法および半導体装置
WO2009008842A1 (en) A method for electrical interconnection and an interconnection structure
JP6134884B2 (ja) 電極、電極材料及び電極形成方法
TWI590315B (zh) The structure of the electrode, the constituent material and the manufacturing method thereof
JP2012178392A (ja) 配線基板、その実装構造体、絶縁シートおよびそれを用いた配線基板の製造方法
WO2018074188A1 (ja) インダクタ部品、インダクタ部品の製造方法
US20220320760A1 (en) Semiconductor package structure and method for manufacturing the same
JP4721851B2 (ja) 回路基板及び回路基板の製造方法
JP2001102754A (ja) 多層配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination