JP5617846B2 - 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板 - Google Patents

機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板 Download PDF

Info

Publication number
JP5617846B2
JP5617846B2 JP2011540464A JP2011540464A JP5617846B2 JP 5617846 B2 JP5617846 B2 JP 5617846B2 JP 2011540464 A JP2011540464 A JP 2011540464A JP 2011540464 A JP2011540464 A JP 2011540464A JP 5617846 B2 JP5617846 B2 JP 5617846B2
Authority
JP
Japan
Prior art keywords
functional element
opening
reinforcing layer
vias
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011540464A
Other languages
English (en)
Other versions
JPWO2011058879A1 (ja
Inventor
中島　嘉樹
嘉樹 中島
山道　新太郎
新太郎 山道
菊池　克
克 菊池
森健太郎
健太郎 森
秀哉 村井
秀哉 村井
大輔 大島
大輔 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2011058879A1 publication Critical patent/JPWO2011058879A1/ja
Application granted granted Critical
Publication of JP5617846B2 publication Critical patent/JP5617846B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/2413—Connecting within a semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Description

本発明は、主に、半導体チップ等の機能素子を内蔵する機能素子内蔵基板及びその製造方法に関する。
近年、半導体装置のさらなる高集積化及び高機能化を目的として、半導体素子を内蔵するパッケージ技術、いわゆる半導体素子内蔵技術が提案されている。
例えば特許文献１では、半導体チップ等の機能素子を内蔵し、両面に配線層を備えた機能素子内蔵基板が開示されている。
このような機能素子内蔵基板においては、機能素子の端子数が高密度化して増加するに従い、機能素子から効率よく配線がファンアウトすることが求められている。また、機能素子の端子側だけでなく端子の反対側への接続も容易にすること、更には、両面の配線層間の接続密度も上げることが求められている。
また、特許文献２では、予め形成された円柱状ビアを切断することにより機能素子内蔵基板の絶縁層端面で切断面が露出したビアを形成することで、ビアの品質を管理する方法が開示されている。また、絶縁層端面に切断面を露出するビアを設けたことで、ビア密度を向上できることも開示されている。
特開２００６−２６１２４６号公報 特開２００９−４５８４号公報
ここで、配線層間のビアは、一般的に、導電性ペーストの埋め込みやめっきプロセスなどにより形成される。ボイドが形成されにくいめっきプロセスは配線層間のビア形成方法として好ましい。このめっきプロセスにおいては、スパッタリング法等を用いてシード層を形成する際に、ビア開口の壁面にもシード層が形成されるように、ビア開口は一定のテーパ角で形成される。そのため、ある程度のビア径が必要となる。また、ビア径以上のビアランドも確保する必要があるため、従来の技術では、ビアピッチを一定以上確保する必要があった。
そこで、ビアピッチを狭くすべく、図３１、図３２の垂直断面図及び水平断面図に示すように、複数段で形成された層間ビアを有する機能素子内蔵基板が提案されている。層間ビアを複数段で構成することにより、ビア径及びビアランド径を小さくすることができるため、ビアピッチを狭くすることができる。なお、図３１の点線Ａは図３２に示す水平断面図の断面線であり、図３２の点線Ｂは図３１に示す垂直断面図の断面線である。
しかし、この方法においても、補強層ビア及び接続ビア等のビアの作製方法として、プロセス上の要求からテーパ角をつける工程が主に選択される。また、上述のように、両ビアにはビア径の約二倍程度のランド径が一般に求められることから、層間ビアには一定のビアピッチが必要となる。したがって、特許文献２の技術では、ビアピッチを狭くできるためビア密度をある程度向上できるものの、その効果は限られている。
また、特許文献２に記載の機能素子内蔵基板においては、柱状ビアは基板外周部にしか設けられないため、ファンアウトにおいて最も重要となる機能素子周辺のビア密度の向上を達成できないという課題がある。
したがって、本発明の目的は、ビア密度、特に機能素子周辺の配線層間のビア密度を向上させることができる機能素子内蔵基板及びその製造方法を提供することである。
 発明を解決するための手段
本発明の一実施形態によれば、
機能素子と、
複数のビアを有し、前記機能素子を埋設する第１の絶縁材料からなる補強層と、
を含む機能素子内蔵基板であって、
前記機能素子に近接対向する前記ビアの少なくとも一つは、前記機能素子の側面と対向する側にその一部を除去して形成された除去面を有する変形ビアである機能素子内蔵基板が提供される。
また、本発明の別の実施形態によれば、
機能素子と、該機能素子を埋設する第１の絶縁材料からなる補強層と、を含む機能素子内蔵基板の製造方法であって、
前記補強層に前記機能素子を埋設する開口部形成位置を含めて複数のビアを形成する工程（１）、
前記補強層の前記開口部形成位置に開口部を形成するとともに、該開口部に露出するビアの一部も除去して、前記開口部の壁面に除去面が露出する変形ビアを形成する工程（２）と、
前記開口部に前記機能素子を配置する工程（３）と、
を含む機能素子内蔵基板の製造方法が提供される。
また、本発明は、前記機能素子内蔵基板を含む電子機器に関する。
また、本発明は、機能素子を配置するための開口部と複数のビアとを有する補強層を含む配線基板であって、
前記開口部の側面に、前記ビアの一部を除去して形成した除去面が露出している変形ビアを有する配線基板が提供される。
発明の効果
本発明に係る機能素子内蔵基板は、機能素子に近接した部分に高密度で層間ビアを配置することができるため、機能素子周辺のビア密度を向上することができる。したがって、内蔵基板全体の層間ビア密度を向上することができる。
また、本発明に係る機能素子内蔵基板の製造方法により、ビア密度、特に機能素子周辺のビア密度を向上した機能素子内蔵基板を容易に製造することができる。
また、本発明に係る配線基板は、高密度で層間ビアを配置することができるため、機能素子周辺のビア密度を向上することができる。したがって、配線基板全体の層間ビア密度を向上することができる。
本実施形態に係る機能素子内蔵基板１００の垂直断面図である。 本実施形態に係る機能素子内蔵基板１００の水平断面図である。 本実施形態に係る機能素子内蔵基板１００の水平断面図であって、変形ビアと機能素子の向き合う部分の拡大図である。 本実施形態に係る機能素子内蔵基板２０１における拡大断面図である。 本実施形態に係る機能素子内蔵基板２０２における拡大断面図である。 本実施形態に係る機能素子内蔵基板３００の水平断面図である。 本実施形態に係る機能素子内蔵基板３０１の水平断面図である。 本実施形態に係る機能素子内蔵基板４００の垂直断面図である。 本実施形態に係る機能素子内蔵基板５００の垂直断面図である。 本実施形態に係る機能素子内蔵基板５００の水平断面図である。 本実施形態に係る機能素子内蔵基板５０１の垂直断面図である。 本実施形態に係る機能素子内蔵基板５０１の水平断面図である。 本実施形態に係る機能素子内蔵基板１００における部分的に拡大した垂直断面図である。 本実施形態に係る機能素子内蔵基板６００における部分的に拡大した垂直断面図である。 本実施形態に係る機能素子内蔵基板６０１における部分的に拡大した垂直断面図である。 本実施形態に係る機能素子内蔵基板１００における部分的に拡大した垂直断面図である。 本実施形態に係る機能素子内蔵基板１００における部分的に拡大した水平断面図である。 本実施形態に係る機能素子内蔵基板７０１における部分的に拡大した垂直断面図である。 本実施形態に係る機能素子内蔵基板７０１における部分的に拡大した水平断面図である。 本実施形態に係る機能素子内蔵基板７０２における部分的に拡大した垂直断面図である。 本実施形態に係る機能素子内蔵基板７０２における部分的に拡大した水平断面図である。 （ａ）〜（ｅ）本実施形態に係る機能素子内蔵基板１００の製造例を説明するための工程図である。 図２２に続き、本実施形態に係る機能素子内蔵基板１００の製造例を説明するための工程図である。 図２３に続き、本実施形態に係る機能素子内蔵基板１００の製造例を説明するための工程図である。 図２４に続き、本実施形態に係る機能素子内蔵基板１００の製造例を説明するための工程図である。 本実施形態に係る機能素子内蔵基板１００の製造例を説明するための工程図である。 本実施形態に係る機能素子内蔵基板２０１の製造例を説明するための工程図である。 本実施形態に係る機能素子内蔵基板２０２の製造例を説明するための工程図である。 本実施形態に係る機能素子内蔵基板２０２の製造例を説明するための工程図である。 図２９に続き、本実施形態に係る機能素子内蔵基板２０２の製造例を説明するための工程図である。 従来の機能素子内蔵基板の構成例を示す垂直断面図である。 従来の機能素子内蔵基板の構成例を示す垂直断面図である。 水平断面形状が六角形の機能素子を含む機能素子内蔵基板の構成例を示す。 水平断面形状が円形の機能素子を含む機能素子内蔵基板の構成例を示す。 側面が曲線形状を有する機能素子を含む機能素子内蔵基板の構成例を示す。 本実施形態に係る機能素子内蔵基板８００の垂直断面図である。 開口部の壁面及び変形ビアの側面が曲面を有するように除去するための除去位置を示す垂直断面図である。 開口部の壁面及び変形ビアの側面が曲面を有する構成例を示す垂直断面図である。
以下に、図面を参照し、本発明の実施形態について詳しく説明する。
（実施形態１）
図１及び図２は、それぞれ本発明の第１実施形態に係る機能素子内蔵基板１００の垂直断面図、水平断面図である。なお、図１の点線Ａは図２に示す水平断面図の断面線であり、図２の点線Ｂは図１に示す垂直断面図の断面線である。
機能素子内蔵基板１００は、機能素子１と、上下面に貫通する複数のビア（補強層ビア又は層間ビア）４を有し、機能素子１を埋設する補強層３とを含み、機能素子１を埋設する開口部を有する。機能素子１と補強層３は、絶縁材料からなる内蔵層２内に埋設されている。機能素子１は電極ビア５側に端子を有する。さらに、補強層３には、機能素子１を配置するための開口部の壁面に沿って変形ビア９が設けられている。変形ビア９、機能素子１、補強層ビア４は、それぞれ接続ビア１０、電極ビア５、接続ビア６により配線層７と接続されている。
本発明の機能素子内蔵基板においては、機能素子１に近接して変形ビア９を配置する。変形ビアは、ビアの一部が除去されて形成される。つまり、本発明の機能素子内蔵基板は、機能素子１の側面に対向する側に除去面を有する変形ビア９を有する。なお、図１に記載の機能素子内蔵基板では、変形ビアの除去面は平側面である。このような構成とすることにより、ビア密度を向上することができる。また、このような構成とすることにより、機能素子１と最内側に位置するビア、すなわち変形ビア９との距離を短くすることができるため、上下層の接続密度を向上することができ、良好に配線設計をすることができる。
ここで、図１及び図２を用いて本発明の効果を簡単に説明すると、例えば従来（図３１及び図３２）では機能素子の片方の側面側に２本のビアしか設けられないところ、変形ビア９を設けることで、事実上もう１本のビアを設けることができる。したがって、基板全体のビア密度を向上する効果が得られる。また、機能素子１側面から変形ビア９までの距離を短くすることができるということは、機能素子側面から、変形ビア９の次のビア４までの距離も短くすることができるということである。したがって、機能素子周囲のビア密度を向上するという効果も得られる。機能素子周囲のビア密度の向上により、効率的な配線設計を行うことができる。なお、機能素子の側面と変形ビアの除去面（例えば平側面）との間隔は、特に制限されるものではないが、例えば１０〜１００μｍとすることができ、１０〜５０μmとすることが好ましい。
また、本発明では、機能素子周辺のビア密度を向上することができるため、機能素子のシールド効果を向上することができる。
本発明の別の視点に関わる効果は、例えば機能素子内蔵基板の大きさを一定とした場合、変形ビアを設けることにより、変形ビアを設けないで同等のビア密度を達成するよりも各ビアの径や各ビアピッチを大きくすることができる。したがって、より精度の要求されないプロセスを選択することが可能となるため、コスト低減が期待できる。
本発明の別の視点に関わる効果は、例えば補強層ビアおよび変形ビアのビアピッチおよびビア径を一定とした場合、該変形ビアを設けることにより、該変形ビアを設けないで同等のビア数を設けるよりも基板全体を小さくすることができる。したがって、機能素子内蔵基板の小型化を達成できる。
また、本発明に係る機能素子内蔵基板は、後述のように容易に製造することができる。したがって、機能素子周囲のビア密度が向上した機能素子内蔵基板を容易に得ることができる。
ここで、本実施形態では、具体的に説明するために、内蔵層２と補強層３とに分けて記載しているが、本発明は特にこれに限定されるものではない。本発明では、例えば、内蔵層及び補強層をまとめて絶縁層と把握することもできるし、補強層を絶縁層や絶縁材料とも把握することもできる。なお、本実施形態では、反り等の低減効果を有する補強層として説明しているが、本発明はこれに限定されるものではない。
また、機能素子としては、半導体等の能動部品やコンデンサ等の受動部品である。半導体としては、例えばトランジスタ、ＩＣ及びＬＳＩ等が挙げられる。また、機能素子の俯瞰形状としては、矩形、多角形、あるいは円形等が挙げられる。これらのうち、矩形のものが主に用いられるが、特に限定されるものではない。また、機能素子の断面形状としては、概して矩形、多角形、あるいはその一部または全部に曲線が代替された形状が挙げられる。これらのうち、矩形のものが主に用いられるが、特に限定されるものではない。なお、参考図として、図３３及び図３４に、水平断面形状がそれぞれ六角形及び円形の機能素子を含む機能素子内蔵基板の構成例を示す。また、参考図として、図３５に、側面が曲線状を有する機能素子（例えば機能素子の垂直断面における側面が弧形状）を含む機能素子内蔵基板の構成例を示す。
補強層ビア４の形状としては、特に制限されるものではないが、例えば、略円柱状、略円錐台状とすることができる。補強層ビアは、例えば、レーザまたはパンチャーなどの装置によって貫通孔（ビアホール）を形成し、貫通孔に導電材料を充填して形成することができる。
変形ビア９は補強層ビアの一部が除去されて形成される。補強層ビアの一部を除去して形成された除去面は平面を有する平側面であることが好ましい。また、変形ビア９の形状としては、特に制限されるものではないが、例えば、略半円柱状、略半円錐台状とすることができる。略半円柱状や略半円錐台状の変形ビアは、略円柱状又は略円錐台状に形成した補強層ビアを垂直方向に分割することにより形成できる。
補強層ビア４及び変形ビア９の材料としては、導電性を有するものであれば、特に限定されないが、例えば、ハンダ材料や、熱硬化性樹脂と銅や銀等の導電性金属粉とを含む導電性樹脂ペーストを用いることができる。導電性樹脂ペーストとしては、導電性粒子としてナノ粒子を含むペースト材料であることが好ましい。また、導電性樹脂ペーストとしては、樹脂成分が揮発する材料や、加熱して焼結体に近づける際に樹脂成分が昇華する材料であることがより好ましい。
補強層ビア４及び変形ビア９の材料として、機能素子の材料と樹脂の材料の中間の弾性率又は熱膨張係数を有する材料を用いることにより、反りを低減する効果が得られる。とくに本発明においては機能素子により近づけてビアを配置することができるため、従来問題となっていた、機能素子と絶縁材料である樹脂材料との物性値の差が原因となる反りをより有効に低減することができる。機能素子材料と樹脂材料の中間の弾性率又は熱膨張係数を有する材料としては、例えば銅や銀などの金属が挙げられる。
また、変形ビアの材料として、樹脂に対して熱伝導性の良い材料を用いることにより、機能素子の放熱性を向上することができる。とくに本発明においては機能素子により近づけてビアを配置することができるため、より有効に放熱性を向上することができる。樹脂に対して熱伝導性の良い材料としては、たとえば銅や銀等の金属を挙げることができる。
補強層ビアは、上記の導電性樹脂ペーストの充填以外に、例えば、蒸着法、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、無電解めっき法、電解めっき法などで形成しても良い。補強層ビアがめっき法で設けられる場合、補強層ビアの材料としては、たとえばＣｕ、Ｎｉ、Ｓｎ、Ａｕ及びＡｇのうち少なくとも１種を含む金属材料が好適である。
変形ビア９が機能素子１の近傍に存在することにより、図３１、図３２に示された従来構造に比べて、機能素子１の回路面とその反対側に位置する配線層８との配線を増加させることができ、機能素子１からのファンアウト配線の配線設計自由度が高まる。
また、変形ビアは、図３１、図３２に示された従来例に比べて機能素子１と配線層８間を短く接続することができるため、配線インピーダンスの低下に寄与する。
更に、配線層７および配線層８間の基板全体のビア密度も高まり、基板全体の設計自由度も高まる。また、ビア密度を維持したままビアピッチ、ビア径を大きく保つことが可能となる。また、一方の視点では、ビア径およびビアピッチを小さくすることなく、基板を小型化することも可能となる。
また、変形ビア９の材料として、機能素子と補強層の中間の弾性率又は熱膨張係数を有する材料を用いることにより、それらの物性値の差が原因となる反りを低減する効果が得られる。機能素子と補強層の中間の弾性率又は熱膨張係数を有する材料としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｕ又はＡｇ等を含む金属やこれらの金属を含む導電性樹脂材料等が挙げられる。
また、変形ビア９が補強層３および内蔵層２の弾性率よりも高い弾性率の材料、たとえばＣｕ、Ｎｉ、Ｓｎ、Ａｕ、Ａｇ等の金属材料やこれらの金属を含む導電性樹脂材料で設けられた場合、機能素子１の近傍で変形ビア９を含む補強層３の平均弾性率が高まり、基板の平坦性、及び剛性の向上に寄与することで、信頼性の向上が期待できる。
内蔵層２は、絶縁性を有する材料から構成される。内蔵層の材料としては、例えば、有機材料を用いることができ、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、又はポリノルボルネン樹脂等を挙げることができる。また、その他にも、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）等を挙げることができる。これらの中でもポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性に優れているため、高い信頼性を得ることができる。内蔵層の材料は、感光性、非感光性のいずれであっても構わない。
内蔵層２は、補強材として補強繊維を含んでもよい。補強繊維としては、例えば、ガラス繊維等の無機材料繊維、有機材料繊維が用いられる。有機材料繊維としては、例えば、ポリイミド樹脂、ポリアミド樹脂、フッ素系樹脂などが剛性や薄型化の観点から好適である。また、ＰＢＯや液晶ポリマーも好適である。なかでも、コスト面や熱膨張係数の観点からはガラス繊維が好適である。
内蔵層２に感光性の有機材料を用いた場合、フォトリソグラフィー法などにより、電極ビア５、接続ビア６、接続ビア１０に用いられるビア開口部を形成することができる。非感光性や感光性でパターン解像度が低い有機材料を用いた場合、ビア開口部は、例えばレーザ、ドライエッチング法、ブラストなどにより形成することができる。
補強層３は、例えば有機材料を用いることができ、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、又はポリノルボルネン樹脂等を挙げることができる。また、その他にも、ＢＣＢ、ＰＢＯ等を挙げることができる。これらの中でもポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性に優れているため、高い信頼性を得ることができる。
補強層３に有機材料を用いることで、機能素子内蔵基板に別部品の搭載や別基板への接続の際に、機能素子内蔵基板にかかる応力を緩和することができる。また、機能素子１と補強層との熱膨張係数の差を低減させ、半導体装置全体の反りをより低減させるために、補強層３は補強繊維を含んでいてもよい。補強繊維としては、例えば、ガラス繊維等の無機材料繊維、有機材料繊維等が挙げられる。有機材料繊維としては、例えば、ポリイミド樹脂、ポリアミド樹脂又はフッ素系樹脂やＰＢＯ、液晶ポリマーなどが剛性や薄型化の観点から好適である。コスト面や熱膨張係数の観点からはガラス繊維が好適である。ただし、補強層３が補強繊維を含む場合は、形成できる補強層ビア４のビア径が大きくなる傾向があるため、内蔵する機能素子１の端子数や端子ピッチも考慮して、補強繊維の有無を選択することが望ましい。
また、補強層３は複数の部材から構成することもでき、それぞれの部材は異なる材料で構成されてもよく、同じ材料で構成されてもよい。それぞれの部材に異なる材料を用いる場合は、材料の特性を組み合わせることにより、反りを低減することができる。また、それぞれの部材に同じ材料を用いる場合は、部材間の接着性を安定にすることができ、絶縁信頼性を向上出来る。さらに、材料の入手コストを低減することができる。
補強層ビア４の径は、接続ビア６よりも大きな径であることが好ましい。これにより、機能素子１の搭載時におけるずれによって生じた補強層ビア４と接続ビア６とのずれを吸収することができ、機能素子１の搭載時の精度にある程度余裕を与えることができる。
接続ビア６、接続ビア１０、電極ビア５の材料としては、導電性を有するものであれば、特に限定されず、補強層ビアと同様の材料を使用することができる。
配線層７、８は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｕ、Ａｇなどの金属により構成することができる。配線層は、例えばサブトラクティブ法、セミアディティブ法、フルアディティブ法等の配線形成法により形成することができる。サブトラクティブ法は、例えば特開平１０−５１１０５号公報に開示されているように、基板又は樹脂上に設けられた銅箔を所望のパターンで形成したレジストをエッチングマスクとし、エッチング後にレジストを除去して所望の配線パターンを得る方法である。セミアディティブ法は、例えば特開平９−６４４９３号公報に開示されているように、無電解めっき、スパッタ法、ＣＶＤ法等で給電層を形成した後、所望のパターンに開溝されたレジストを形成し、レジスト開溝内に電解めっきを析出させ、レジストを除去後に給電層をエッチングして所望の配線パターンを得る方法である。フルアディティブ法は、例えば特開平６−３３４３３４号公報に開示されているように、基板又は樹脂の表面に無電解めっき触媒を吸着させた後にレジストでパターンを形成し、このレジストを絶縁層として残したまま触媒を活性化して無電解めっき法により絶縁層の開口部に金属を析出させることで所望の配線パターンを得る方法である。
また、配線層７，８は、内蔵層２に対して密着性を有する密着層を有しても構わない。密着層は、内蔵層２の材料に対して密着性を有する材料であればよい。密着層の材料としては、例えば、チタン、タングステン、ニッケル、タンタル、バナジウム、クロム、モリブデン、銅若しくはアルミニウム又はこれらの合金等が挙げられる。これらの中でも、チタン、タングステン、タンタル、クロム若しくはモリブデン又はこれらの合金が好適である。また、チタン若しくはタングステン又はこれらの合金がより好適である。
さらに、内蔵層２の表面が細かな凹凸を有する粗化面であっても良く、この場合は、銅やアルミニウムに対しても良好な密着力が得られやすくなる。また、配線層は、より密着力を高めるために、スパッタ法にて形成されることが好適である。
配線層７，８の厚さは、例えば３〜２５μｍであり、５〜２０μｍであることが好ましい。厚さを３μｍ以上とすることにより、配線抵抗が高くなりすぎないため、半導体装置の電源回路における電気特性を良好にし易い。厚さを２５μｍ以下とすることにより、配線層に凹凸を生じ難くすることができる。そのため、積層数を増やし易く、内蔵基板全体の厚みを小さくし易い。
（実施形態２）
図３は、図２で示された機能素子内蔵基板１００の水平断面図の一部分であって、変形ビア９および機能素子１の向き合う部分を拡大して示している。また、図４は、実施形態２に係る機能素子内蔵基板２０１であって、図３に相当する図である。本実施形態では、図４に示すように、変形ビア９は機能素子を配置するための補強層３の開口部の壁面から突出して形成されている。
開口部の壁面から変形ビアを突出させることにより、機能素子を開口部に配置する際に、変形ビアを開口部近傍のアライメントマークとしてより有効に利用することができる。とくに、変形ビア９として光学的反射率の高い材料を用いることが好ましい。光学的反射率の高い材料としては、たとえばＣｕ、Ｎｉ、Ｓｎ、Ａｕ若しくはＡｇ等を含む金属材料やこれらの金属を含む導電性樹脂材料等を用いることができる。
さらに、変形ビア９を電源配線と接続させつつ、機能素子１に接触させれば、機能素子１の電圧を安定させることができ、好適である。
図５は、本実施形態の別の構造である機能素子内蔵基板２０２であって、図３に相当する図である。機能素子内蔵基板２０２では、図５に示すように、変形ビア９が補強層３の開口部の壁面から後退している。
このような構成とすることにより、機能素子１の搭載プロセスにおいて、変形ビア９が機能素子１に接触する虞がなくなり、機能素子１と変形ビア９の短絡を防止することができる。
（実施形態３）
本実施形態では、機能素子の周囲に近接配置される複数の変形ビアがほぼ同一のインピーダンスを有するように形成された構成例について説明する。
図６は、実施形態３に係る機能素子内蔵基板３００の水平断面図である。機能素子内蔵基板３００において、点線Ｂで切断した場合の垂直断面図は図１と同様である。機能素子内蔵基板３００においては、機能素子１が配置される開口部の四つの角の部分に変形ビア９が存在しない。
このような構成とすることにより、変形ビア９の形状がほぼ一定となり、インピーダンス等の配線物性も全ての変形ビア９でほぼ一定となるため、配線設計等が容易になる。
図７は、本実施形態の別の構造である機能素子内蔵基板３０１の水平断面図である。機能素子内蔵基板３０１においては、機能素子１の四つの角の部分のみに変形ビアが存在する。
このような構成とすることにより、変形ビア９の形状がほぼ一定となり、インピーダンス等の配線物性も全ての変形ビアでほぼ一定となるため、配線設計が容易になる。更に、応力の集中しやすい開口部角部にのみ変形ビア９が存在するため、変形ビア９が機能素子の材料と樹脂の材料の中間の弾性率若しくは熱膨張係数等の構造物性値を持つ材料で形成されることで、該物性値の差による反りを効果的に低減する効果が得られる。
（実施形態４）
図８は、本実施形態に係る機能素子内蔵基板４００の垂直断面図である。機能素子内蔵基板４００を点線Ａで切断した場合の水平断面図は図２と同様である。機能素子内蔵基板４００では、補強層ビア４及び変形ビア９は、テーパ角がなく、外周側面が垂直に形成されている。
このような構成とすることにより、補強層ビア４及び変形ビア９のインピーダンスを低減することができる。また、テーパ角が無く、ビアが垂直なので、配線層７と配線層８の配線設計自由度が増加する。また、補強層ビア４、変形ビア９のビアピッチが低減でき、更に配線層７、８間の配線密度を増加させることができるので、配線設計自由度が高まる。また一方、配線層７、８間のビア数を一定とするならば、機能素子内蔵基板の小型化が期待できる。
（実施形態５）
図９、図１０は、本実施形態に係る機能素子内蔵基板５００の垂直断面図および水平断面図である。図９の点線Ａで切断した水平断面図が図１０であり、図１０の点線Ｂで切断した垂直断面図が図９である。このように、本発明においては機能素子を複数内蔵してもよく、このような構成とすることにより機能素子内蔵基板の機能が高まる。
更に図１１、図１２は、本実施形態の別の構造に係る機能素子内蔵基板５０１の垂直断面図及び水平断面図である。図１１の点線Ａで切断した水平断面図が図１２であり、図１２の点線Ｂで切断した垂直断面図が図１１である。機能素子内蔵基板５０１では、機能素子１を収納する二つの開口部の両方に平側面が露出する変形ビア１２が存在する。つまり、本実施形態の機能素子内蔵基板において、機能素子を配置する２つの開口部は隣り合っており、該２つの開口部の間の補強層に、前記２つの開口部に平側面が露出する変形ビアが形成されている。
このような構成とすることにより、機能素子１近傍の配線密度をより向上することができ、配線層７、８間の配線密度も向上することができる。また、二つの開口部に露出する変形ビア１２により二つの隣り合う機能素子間のシールド効果も得られ、機能素子内蔵基板の信頼性が高まる。なお、図１１および図１２において、隣り合う機能素子の大きさが互いに異なっているが、複数の機能素子１を内蔵する場合、各々の機能素子の大きさは互いに同じでも良いし、異なっていても良い。
（実施形態６）
図１３は、図１で示された機能素子内蔵基板１００の垂直断面図の一部分であって、変形ビア９及び機能素子１の向き合う部分の拡大図である。図１４は、本実施形態に係る機能素子内蔵基板６００を示しており、図１３に相当する図である。本実施形態に係る機能素子内蔵基板６００は、図１４に示すように、変形ビア９が二段で構成されている。
このような構成とすることにより、変形ビア９にテーパ角がついている場合でも、変形ビア９の下部でも十分なビア断面積を確保でき、インピーダンスを低減することができる。また、図１４において変形ビア９は二段で構成されているが、三段以上で構成されていても良い。段数が多いほど、この構造の効果は更に高まる。なお、図１４では、補強層ビア４も二段となっているが、特にこれに限定されるわけではない。
更に、図１５は、本実施形態の別の構造に係る機能素子内蔵基板６０１の垂直断面図である。機能素子内蔵基板６０１において、変形ビア９は図１４に示したものよりも細くなっている。つまり、複数の段で変形ビアを形成することにより、十分なビア断面積を確保できる。したがって、ビア両端を低インピーダンスで容易に接続することができる。
（実施形態７）
図１６、図１７は、図１、図２でそれぞれ示された機能素子内蔵基板１００の一部分であって、変形ビア９と機能素子１の向き合う部分の拡大図である。図１８及び図１９は、本実施形態に係る機能素子内蔵基板７０１を示しており、それぞれ図１及び図２に相当する図である。図１８、図１９に示すように、本実施形態における変形ビア９の水平断面が半円よりも小さくなっている。
このような構成とすることにより、変形ビアを水平断面方向でより小さく形成することができ、図１６、図１７に示された機能素子内蔵基板１００よりも接続ビア１０を機能素子１により近い位置に設置することができる。また、その外側に位置する接続ビア６も、機能素子１により近い位置に設置することができる。したがって、機能素子１の回路面と配線層８の間の配線をより短くできる。
また、図２０及び図２１は、本実施形態に係る第２の構造である機能素子内蔵基板７０２であって、図１６及び図１７に対応する図である。図２０及び図２１においては、補強層ビア４や変形ビア９が、図１６及び図１７に示す補強層ビア４や変形ビア９よりも俯瞰面積が大きく形成されている。このように、本発明においてはビア径を大きくしてもよい。ビア径や俯瞰面積を大きくすることで、電気信号のインピーダンスを減少することができる。
図１６、図１７、図２０及び図２１に示すように、補強層ビアを分割して変形ビアを形成する際に、その分割する位置は特に制限されない。
（実施形態８）
図２２〜２５は、本発明の第１実施形態に係る機能素子内蔵基板１００の第一の製造方法例について、各製造段階の垂直断面図及び水平断面図である。本発明に係る機能素子内蔵基板は以下の実施形態により容易に製造することができる。
まず、図２２（ａ）の垂直断面図に示すように、支持基板１３に対し、補強層３を積層する。支持基板１３については、必要であれば表面のウェット洗浄、ドライ洗浄、平坦化、粗化などの処理を施す。
支持基板１３は、適度な剛性を有していることが望ましく、電解めっき法でビアを形成する場合は、導電性の材料、又は表面に導電性の膜が形成された材料からなることが望ましい。支持基板１３の材料としては、例えば、シリコン、ＧａＡｓ等の半導体ウエハ材料を用いることができる。また、その他にも、例えば、金属、石英、ガラス、サファイア、ダイアモンド、セラミック等を用いることができる。導電性の材料としては、金属、半導体材料、および所望の電気伝導度を有する有機材料のいずれかもしくは複数により形成されることができる。本実施形態においては、例えば０．５ｍｍ厚みの銅板を支持基板として用いることができる。
補強層３は、例えば、液状の有機材料を用いる場合、スピンコート法、カーテンコート法、ダイコート法、スプレー法、又は印刷法等で支持基板１３上に塗布した後、キュアすることにより形成される。また、フィルム状の有機材料を用いる場合は、例えば、ラミネート法、又はプレス法等を挙げることができる。ラミネート法やプレス法を用いる場合は、真空状態で行うことができる。本実施形態においては、例えば、ガラス繊維を含むシート状のエポキシ樹脂（厚み；５０μｍ）を用いて、真空ラミネータ法により積層し、キュアを施すことができる。
次に、図２２（ｂ）〜（ｃ）の垂直断面図に示すように、補強層ビア４を形成する。補強層ビア４は、レーザ法、ドライエッチング法、ブラスト法などによりビア開口部を形成し、該ビア開口部を電解めっき法、無電解めっき法、印刷法等により導電材料で埋める。
電解めっき法を用いる場合のプロセスについて以下に簡単に説明する。まず、ビア開口部および補強層３の表面に、無電解めっき法、スパッタ法、ＣＶＤ法等で給電層を形成する。その後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっきを析出させる。その後、レジストを除去し、給電層をエッチングして所望の配線パターンを得る。
また、図２２（ｂ）〜（ｃ）において、補強層ビア４はテーパ角をつけて形成されているが、特にこれに限定されるわけではない。本実施形態では、補強層ビア４は、例えば、Ｃｕスパッタにより給電層を形成した後、Ｎｉ、Ｃｕの順に電解めっき法にてビア開口部を埋め、その後、補強層３の表面のみ給電層をＣｕエッチングにて除去する方法により形成することができる。
めっきプロセス等の方法によりテーパ角をつけて補強層ビアを形成する際、補強層ビアの上面（面積が広い側）の直径は、例えば、１０〜５００μｍとすることができ、３０〜１００μｍとすることが好ましく、３０〜８０μｍとすることが好ましい。
次に、図２２（ｄ）の垂直断面図に示すように、支持基板１３を除去する。支持基板１３の除去方法としては、例えば、ウェットエッチング法、ドライエッチング法、又は研磨法などを挙げることができる。また、これらを組み合わせて実施してもよい。
また、支持基板１３に低密着の剥離が容易な部分を設けていれば、支持基板を剥離により除去することもできる。この場合、剥離後にウェットエッチング法、ドライエッチング法、若しくは研磨法などのいずれか又はこれらの組み合わせによる処理を行っても良い。本実施形態では、例えば、ウェットエッチングにより銅板を除去することができる。その際、Ｎｉは銅板エッチング時のエッチングバリアとして使用することができる。Ｎｉはエッチングにて除去してもよい。
次に、図２２（ｅ）の垂直断面図に示すように、補強層ビア４の上面及び下面にランドを形成する。補強層ビア４のランドは、例えば、サブトラクティブ法、セミアディティブ法、フルアディティブ法等により形成することができる。本実施形態では、例えば、セミアディティブ法を用いてＣｕにて厚み１０μｍのランドを形成することができる。
次に、図２３（ｆ）の垂直断面図、図２３（ｇ）の水平断面図に示すように、補強層ビア４を設けた補強層３を切断線１１で除去し、機能素子を配置する開口部を形成する。補強層３の一部分を除去して開口部を形成する際、同時に開口部に露出する補強層ビアも分割するように除去し、開口部に平側面が露出する変形ビア９を形成する。また、開口部に露出するランドについても同様に除去しておくことが望ましい。すなわち、ランドの変形ビアの平側面側がこの平側面に連続して変形されている。
補強層３の一部を除去する方法（又は開口部を形成する方法）としては、例えば、プレス型抜き法、レーザ加工法、又はブラスト法などを挙げることができる。
変形ビア９は、前記開口部に平側面が露出して形成されていればよく、特に限定するものではないが、略半円柱状であることが好ましい。すなわち、補強層の面方向に対して略垂直に変形ビア９の平側面が形成される。
図２３（ｆ）、図２３（ｇ）に示された工程について、本実施形態では、例えば、プレス型抜きを使用し、変形ビア９が半円柱状となるように開口部１６を形成する。
切断線１１に沿って補強層３および切断線上のビアを切断すると、図２４（ｈ）の断面図、図２４（ｉ）の水平断面図に示すように、開口部１６の断面に変形ビア９が露出した補強層３が形成される。
次に、図２５（ｊ）に示すように、補強層３の下にシート状の内蔵層下部２ａを真空ラミネータ法を用いて積層する。続いて、図２５（ｋ）に示すように、機能素子１を開口部１６に配置する。
機能素子１は、内蔵層下部２ａの表面に接着することができる。接着方法としては、内蔵層下部２ａが所望の接着機能を有していれば、その接着機能を用いて接着を実施すれば良い。内蔵層下部２ａが接着機能を有しない場合は、液状やシート状の接着剤を用いて機能素子を接着することができる。接着剤としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂などを挙げることができる。
また、機能素子１には電極端子（図示せず）が設けられていても良い。電極端子には安定して剛性のある接続部分が設けられることが望ましい。具体的には、蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法、無電解めっき法、電解めっき法などで接続部分が設けられることが望ましい。接続部分は、例えば、蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法、無電解めっき法などで給電層を設けた後に、電解めっき法や無電解めっき法により所望の膜厚とするセミアディティブ法により形成することができる。
また、機能素子１は、機能素子内蔵基板の薄型化の観点から、薄く仕上がっていることが望ましい。具体的には、例えば、機能素子１の厚さが３００μｍ以下であり、１５０μｍ以下であることが好ましく、１００μｍ以下であることがより好ましい。
次に、図２５（ｌ）に示すように、内蔵層上部２ｂを補強層３および機能素子１の上方に真空ラミネータ法を用いて加熱を伴って積層し、その後、キュア処理を施す。既に内蔵層下部２ａがキュア処理されている場合は、内蔵層上部２ｂをキュア処理する。内蔵層下部２ａがキュア処理されていない場合は、内蔵層下部２ａおよび内蔵層上部２ｂを一括にキュア処理する。これにより内蔵層下部２ａ及び内蔵層上部２ｂは一体とみなすことができる。したがって、以後内蔵層下部２ａ及び内蔵層上部２ｂをまとめて内蔵層２と表記する。
次に、図２５（ｍ）の垂直断面図に示すように、電極ビア５、補強層ビア４に連通する接続ビア６、変形ビア９に連通する接続ビア１０を形成する。更に、図２５（ｎ）の垂直断面図に示すように、内蔵層２の上面及び下面にそれぞれ上部配線層７及び下部配線層８を形成する。
電極ビア５は、機能素子１のパッドまたは電極端子（図示せず）が設けられている場合には、パッドまたは電極端子に接続するように形成する。接続ビア６は、補強層ビア４に接続するように形成する。接続ビア１０は、変形ビア９に接続するように形成する。上部配線層７は、電極ビア５、接続ビア６、接続ビア１０に接続するように形成する。下部配線層８は、接続ビア６、接続ビア１０に接続するように形成する。
電極ビア５、接続ビア６、接続ビア１０などのビアは、例えば、レーザ法、ドライエッチング法又はブラスト法などにより開口を形成し、該開口を電解めっき法、無電解めっき法又は印刷法等により導電材料で埋めることにより形成することができる。また、開口を形成した後、上部配線層７及び下部配線層８を形成する際に同時に導電材料でビアを形成してもよい。また、他にも以下のようにビアを形成することができる。まず、ビアを形成する部分にめっき法や印刷法により金属ポストを形成しておき、内蔵層２を形成した後に、バフ研磨、ドライエッチング法、ＣＭＰ法、研削法又はラップ法などにより内蔵層２の表面を除去し、ビアを露出させる。なお、図２５（ｍ）においては、電極ビア５、接続ビア６、接続ビア１０はテーパ角をつけて示しているが、特にこれに限定されるものではない。
また、上部配線層７及び下部配線層８は、例えば、サブトラクティブ法、セミアディティブ法、フルアディティブ法等の配線形成法により形成することができる。
図２５（ｍ）〜（ｎ）に示した工程について、本実施形態では、電極ビア５、接続ビア６、接続ビア１０の開口をレーザにより形成することができる。また、配線層７、配線層８を形成する工程にて電極ビア５、接続ビア６、接続ビア１０を同時に形成することができる。配線層としては、例えばセミアディティブ法を用いて厚み１０μｍのＣｕ配線を形成することができる。
（実施形態９）
図２６（ａ）〜（ｅ）は、本発明の第１実施形態に係る機能素子内蔵基板１００の第二の製造方法例について説明するための工程図である。
まず、図２６（ａ）に示すように、支持基板１４を用意し、支持基板１４の上に内蔵層下部２ａを形成する。また、内蔵層下部２ａの形成方法は、例えば、液状の有機材料を用いる場合は、スピンコート法、カーテンコート法、ダイコート法、スプレー法又は印刷法等により形成することができる。また、フィルム状の有機材料を用いる場合は、ラミネート法やプレス法等により形成することができ、真空状態で行うこともできる。
次に、図２６（ｂ）に示すように、内蔵層下部２ａ上に補強層３を搭載する。補強層３は図２３及び２４に示したプロセスと同様に形成することができるが、特にこの方法に限定されない。補強層３は、内蔵層下部２ａが所望の接着機能を有していれば、その接着機能を用いて内蔵層下部２ａに接着すれば良い。内蔵層下部２ａが接着機能を有しない場合や接着機能を有していても不安定である場合は、液状やシート状の接着剤を用いて補強層３を配置しても良い。接着剤としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂などを用いることができる。
次に、図２６（ｃ）に示すように、機能素子１を補強層３の開口部１６であって内蔵層下部２ａの上に配置する。
次に、図２６（ｄ）に示すように、内蔵層上部２ｂを補強層３および機能素子１の上に形成する。内蔵層上部２ｂの形成方法は、例えば、液状の有機材料を用いる場合は、スピンコート法、カーテンコート法、ダイコート法、スプレー法、印刷法等により形成することができる。また、フィルム状の有機材料を用いる場合は、ラミネート法又はプレス法等により形成することができる。その後、内蔵層上部２ｂにキュア処理を施す。既に内蔵層下部２ａがキュア処理されている場合には内蔵層上部２ｂをキュア処理する。内蔵層下部２ａがキュア処理されていない場合には、内蔵層下部２ａ及び内蔵層上部２ｂを一括にキュア処理する。これにより内蔵層下部２ａ及び内蔵層上部２ｂは一体とみなすことができる。したがって、以後内蔵層下部２ａ及び内蔵層上部２ｂをまとめて内蔵層２と表記する。
つまり、本発明においては、例えば、開口部が設けられた補強層をフィルム状の第１の絶縁体膜（内蔵層下部２ａ）の上に配置し、機能素子を開口部に配置し、補強層の上に第２の絶縁体膜（内蔵層上部２ｂ）を真空ラミネータ法を用いて積層することにより、機能素子を内蔵することができる。
次に、図２６（ｅ）に示すように、支持基板１４を除去する。
以降の工程は、図２５（ｍ）〜（ｎ）と同様であっても良いが、特にこれに限定されない。
（実施形態１０）
図２７（ａ）〜（ｃ）は、本発明の第２実施形態の第一の構造に係る機能素子内蔵基板２０１を製造する方法例について説明するための工程図である。
まず、図２７（ａ）の垂直断面図及び図２７（ｂ）の水平断面図に示すように、開口部１６を設けた補強層３を形成する。開口部を設けるまでのプロセスは、図２３及び２４に示した工程と同様であってもいいが、特にこれに限定されない。その後、補強層３に対し、デスミア処理等を施して補強層３を後退させ、図２７（ｃ）の部分的に拡大した水平断面図に示すように、変形ビア９を補強層３の開口部１６の側面から突出させる。
続くプロセスは、図２５（ｊ）〜（ｎ）、または、図２６（ａ）〜（ｅ）及び図２５（ｍ）〜（ｎ）と同様であっても良いが、特にこれらに限定されない。
（実施形態１１）
図２８（ａ）〜（ｃ）は、本発明の第２実施形態の第二の構造に係る機能素子内蔵基板２０２の製造方法例について説明するための工程図である。
まず、図２８（ａ）の垂直断面図及び図２８（ｂ）の水平断面図に示すように、開口部１６を設けた補強層３を形成する。プロセスは図２３及び２４の工程と同様であってもよいが、特にこれに限定されない。補強層３に対してエッチング処理を施することにより変形ビア９を後退させ、図２８（ｃ）の部分的に拡大した水平断面図に示すような構造とする。
続くプロセスは、図２５（ｊ）〜（ｎ）、または、図２６（ａ）〜（ｅ）及び図２５（ｍ）〜（ｎ）と同様であっても良いが、特にこれらに限定されない。
（実施形態１２）
図２９（ａ）〜（ｅ）、及び図３０（ｆ）〜（ｉ）は、本発明の第６実施形態に係る機能素子内蔵基板６００の製造方法例について説明するための工程図である。
まず、図２９（ａ）の垂直断面図に示すように、支持基板１３の上に補強層下部３ａを配置する。支持基板１３としては、例えば厚み０．２５ｍｍの銅板を用いることができる。補強層下部３ａとしては、前記と同様の材料を用いることができ、前記と同様の方法で形成することができる。本実施形態では、例えば、２５μｍ厚みのガラス繊維入りシート状エポキシ樹脂を用いて、真空ラミネータにより積層し、キュアを実施することができる。
次に、図２９（ｂ）〜（ｃ）の垂直断面図に示すように、補強層ビアの下部４ａを形成する。補強層ビア下部４ａは、レーザ法、ドライエッチング法、ブラスト法などによりビア開口部を形成し、該ビア開口部を電解めっき法、無電解めっき法、印刷法等により導電材料で埋めることにより形成することができる。より具体的には、例えば、電解めっき法を用いる場合は、ビア開口部および補強層下部３ａの表面に無電解めっき法、スパッタ法、ＣＶＤ法等で給電層を形成した後、所望のパターンに開講されたレジストを形成し、レジスト開口部内に電解めっきを析出させ、レジストを除去後に給電層をエッチングして所望のビアを得る。
また、図２９（ｂ）〜（ｃ）は、補強層ビア下部４ａはテーパ角をつけて示しているが、特にこれに限定されるものではない。本実施形態では、例えば、Ｃｕスパッタにより給電層を形成した後、Ｎｉ、Ｃｕの順に電解めっき法にてビア開口部を埋め、その後、補強層下部３ａの表面のみ給電層をＣｕエッチングにて除去することにより、補強層ビアを形成することができる。
次に、図２９（ｄ）に示すように、補強層ビア下部４ａの上にランドを形成する。補強層ビア下部４ａのランドは、例えば、サブトラクティブ法、セミアディティブ法、フルアディティブ法等の配線形成法により形成することができる。
次に、図２９（ｅ）、図３０（ｆ）、（ｇ）に示すように、補強層上部３ｂおよび補強層ビア上部４ｂを形成する。補強層上部３ｂおよび補強層ビア上部４ｂは、図２９（ａ）〜（ｃ）と同様の方法で形成してもよいが、特にこれに限定されない。これらの工程の後、補強層下部３ａおよび補強層上部３ｂ、補強層ビア下部４ａおよび補強層ビア上部４ｂは一体化するので、これらをまとめて補強層３、補強層ビア４と表記することができる。
次に、図３０（ｈ）に示すように、支持基板１３を除去する。支持基板１３は、上述のように除去することができる。本実施形態では、例えば、ウェットエッチングにより銅板を除去することができる。その際、Ｎｉは銅板エッチング時のエッチングバリアとして使用することができる。その後Ｎｉはエッチングにて除去してもよい。
次に、図３０（ｉ）に示すように、補強層ビア４の上面及び下面にランドを形成する。補強層ビア４のランドは、例えば、サブトラクティブ法、セミアディティブ法、フルアディティブ法等により形成することができる。本実施形態では、例えば、セミアディティブ法を用いてＣｕにて厚み１０μｍのランドを形成することができる。
続くプロセスは、図２５（ｊ）〜（ｎ）、または、図２６（ａ）〜（ｅ）及び図２５（ｍ）〜（ｎ）と同様であっても良いが、特にこれらに限定されない。
（実施形態１３）
上述の実施形態では、主に変形ビアの除去面が平側面の場合について説明したが、本発明はこれに限定されるものではない。例えば、変形ビアの除去面が曲面であってもよい。
そこで、本実施形態では、図３５に示したような側面が曲面を有する機能素子を内蔵させる場合においてより好ましい形態を示す。
すなわち、本実施形態の機能素子内蔵基板８００では、図３６に示すように、側面が曲線状である機能素子の形状に追従するように開口部及び変形ビアが形成される。開口部の壁面及び変形ビアの側面は曲面を有する。垂直断面形状においても機能素子の側面形状に追従するように開口部及び変形ビアを形成することにより、基板全体の剛性を向上することができる。
開口部及び変形ビアをこのように形成する手段としては、レーザー、ドリル等を用いることができる。
図３７は、実施形態８で説明した図２３（ｆ）に相当する図である。図３７に示した点線１１’に沿うようにレーザーやドリルで加工することで開口部を形成することができる。また、図３８は、実施形態８で説明した図２４（ｈ）に相当する図である。
（実施形態１４）
本発明は、配線基板として把握することも可能である。本発明の他の実施形態として、機能素子を内蔵していない配線基板が挙げられる。つまり、本発明は、機能素子を配置するための開口部と複数のビアとを有する補強層を含む配線基板であって、前記開口部の壁面に、前記ビアの一部を除去して形成された除去面が露出している変形ビアを有する配線基板である。
本発明に係る配線基板の開口部に機能素子を配置し埋設することで、機能素子内蔵基板を得ることができる。本発明に係る配線基板は、高密度で層間ビアを配置することができるため、機能素子周辺のビア密度を向上することができる。
この出願は、２００９年１１月１２日に出願された日本出願特願２００９−２５８８６９を基礎とする優先権を主張し、その開示の全てをここに取り込む。
以上、実施形態及び実施例を参照して本願発明を説明したが、本願発明は上記実施形態及び実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
１ 機能素子
２ 内蔵層
２ａ 内蔵層下部
２ｂ 内蔵層上部
３ 補強層
３ａ 補強層下部
３ｂ 補強層上部
４ 補強層ビア
４ａ 補強層ビア下部
４ｂ 補強層ビア上部
５ 電極ビア
６ 接続ビア
７ 配線層
８ 配線層
９ 変形ビア
１０ 接続ビア
１１ 補強層３の機能素子１の為の切り抜き線
１１’ 補強層３の機能素子１の為の切り抜き線
１２ 両側変形ビア
１３ 支持基板
１４ 支持基板
１６ 開口部
Ａ 俯瞰断面
Ｂ 側面断面

Claims (27)

  1. 機能素子と、
    複数のビアを有し、前記機能素子を埋設する第１の絶縁材料からなる補強層と、
    を含む機能素子内蔵基板であって、
    前記機能素子に近接対向する前記ビアの少なくとも一つは、前記機能素子の側面と対向する側にその一部を除去して形成された除去面を有する変形ビアであり、
    前記変形ビアは、前記補強層に前記機能素子を埋設するための開口部を形成する際に、前記機能素子に近接対向するビアの一部を除去して形成されたものであり、
    前記変形ビアが、前記開口部の壁面から突出している機能素子内蔵基板。
  2. 機能素子と、
    複数のビアを有し、前記機能素子を埋設する第１の絶縁材料からなる補強層と、
    を含む機能素子内蔵基板であって、
    前記機能素子に近接対向する前記ビアの少なくとも一つは、前記機能素子の側面と対向する側にその一部を除去して形成された除去面を有する変形ビアであり、
    前記変形ビアは、前記補強層に前記機能素子を埋設するための開口部を形成する際に、前記機能素子に近接対向するビアの一部を除去して形成されたものであり、
    前記変形ビアが、前記開口部の壁面から後退している機能素子内蔵基板。
  3. 機能素子と、
    複数のビアを有し、前記機能素子を埋設する第１の絶縁材料からなる補強層と、
    を含む機能素子内蔵基板であって、
    前記機能素子に近接対向する前記ビアの少なくとも一つは、前記機能素子の側面と対向する側にその一部を除去して形成された除去面を有する変形ビアであり、
    前記変形ビアは、前記補強層に前記機能素子を埋設するための開口部を形成する際に、前記機能素子に近接対向するビアの一部を除去して形成されたものであり、
    前記機能素子を少なくとも２つ内蔵し、該機能素子を配置する２つの前記開口部は隣り合っており、前記２つの開口部の両方に露出する変形ビアを少なくとも１つ有する機能素子内蔵基板。
  4. 前記除去面は平面を有する平側面である請求項１乃至３のいずれかに記載の機能素子内蔵基板。
  5. 前記変形ビアの前記機能素子側面と対向する前記除去面は、前記補強層の平面方向に対して略垂直に形成されている請求項１乃至４のいずれかに記載の機能素子内蔵基板。
  6. 前記機能素子がその多角形上面に対して略垂直な側面を有し、該機能素子の角部に対向する位置に該機能素子の角部側面に追従する形状に変形された変形ビアを少なくとも一つ有する請求項１乃至５のいずれかに記載の機能素子内蔵基板。
  7. 前記機能素子の周囲に前記変形ビアの複数を列配置した請求項１乃至６のいずれかに記載の機能素子内蔵基板。
  8. 前記機能素子の周囲に近接配置される複数の変形ビアのインピーダンスがほぼ同一である請求項１乃至７のいずれかに記載の機能素子内蔵基板。
  9. 前記変形ビアは、上下両端にランドを有し、該ランドの前記変形ビアの除去面側が該除去面と同一平面に変形されている請求項１乃至８のいずれかに記載の機能素子内蔵基板。
  10. 前記変形ビアは複数の部分ビアを積層して形成されている請求項１乃至９のいずれかに記載の機能素子内蔵基板。
  11. 前記変形ビアの少なくとも１つは、略半円柱状である請求項１乃至１０のいずれかに記載の機能素子内蔵基板。
  12. 前記機能素子及び補強層が、第２の絶縁材料からなる内蔵層内に埋設されている請求項１乃至１１のいずれかに記載の機能素子内蔵基板。
  13. 前記内蔵層の少なくとも一方の面に配線層が存在する請求項１２に記載の機能素子内蔵基板。
  14. 請求項１乃至１３のいずれかに記載の機能素子内蔵基板を含む電子機器。
  15. 機能素子と、該機能素子を埋設する第１の絶縁材料からなる補強層と、を含む機能素子内蔵基板の製造方法であって、
    前記補強層に前記機能素子を埋設する開口部形成位置を含めて複数のビアを形成する工程（１）と、
    前記補強層の前記開口部形成位置に開口部を形成するとともに、前記ビアの一部も除去して、前記開口部の壁面に除去面が露出する変形ビアを形成する工程（２）と、
    前記開口部に前記機能素子を配置する工程（３）と、
    を含み、
    前記工程（２）において、さらに前記補強層の開口部壁面をデスミア処理する工程を含む機能素子内蔵基板の製造方法。
  16. 機能素子と、該機能素子を埋設する第１の絶縁材料からなる補強層と、を含む機能素子内蔵基板の製造方法であって、
    前記補強層に前記機能素子を埋設する開口部形成位置を含めて複数のビアを形成する工程（１）と、
    前記補強層の前記開口部形成位置に開口部を形成するとともに、前記ビアの一部も除去して、前記開口部の壁面に除去面が露出する変形ビアを形成する工程（２）と、
    前記開口部に前記機能素子を配置する工程（３）と、
    を含み、
    前記工程（２）において、さらに前記変形ビアを前記開口部の壁面から後退させる工程を含む機能素子内蔵基板の製造方法。
  17. 前記除去面は平面を有する平側面である請求項１５又は１６に記載の機能素子内蔵基板の製造方法。
  18. 前記工程（２）において、少なくともプレス型抜き法、レーザ加工法、及びブラスト法のいずれかにより前記補強層の材料と前記ビアの一部を除去する請求項１５乃至１７のいずれかに記載の機能素子内蔵基板の製造方法。
  19. さらに、前記工程（３）の後、前記機能素子と前記補強層とを第２の絶縁材料で埋設する工程（４）を有する請求項１５乃至１８のいずれかに記載の機能素子内蔵基板の製造方法。
  20. 前記工程（２）の後、前記開口部を形成した補強層を第１の絶縁体膜の上に配置する工程と、
    前記工程（３）の後に、前記機能素子及び前記補強層の上に第２の絶縁体膜を積層する工程と、
    を含む請求項１５乃至１８のいずれかに記載の機能素子内蔵基板の製造方法。
  21. 機能素子を配置するための開口部と複数のビアとを有する補強層を含む配線基板であって、
    前記開口部の壁面に、前記ビアの一部を除去して形成された除去面が露出している変形ビアを有し、
    前記変形ビアの除去面が、前記開口部の壁面から突出している配線基板。
  22. 機能素子を配置するための開口部と複数のビアとを有する補強層を含む配線基板であって、
    前記開口部の壁面に、前記ビアの一部を除去して形成された除去面が露出している変形ビアを有し、
    前記変形ビアの除去面が、前記開口部の壁面から後退している配線基板。
  23. 前記除去面は平面を有する平側面である請求項２１又は２２に記載の配線基板。
  24. 前記開口部は水平方向の断面図が多角形状であり、該開口部の角部に前記変形ビアを少なくとも一つ有する請求項２１乃至２３のいずれかに記載の配線基板。
  25. 前記開口部の壁面に沿って、前記変形ビアの複数を列配置した請求項２１乃至２４のいずれかに記載の配線基板。
  26. 前記変形ビアは、前記開口部を形成する際に、前記ビアの一部を除去して形成されたものである請求項２１乃至２５のいずれかに記載の配線基板。
  27. 前記変形ビアの少なくとも１つは、略半円柱状である請求項２１乃至２６のいずれかに記載の配線基板。
JP2011540464A 2009-11-12 2010-10-27 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板 Expired - Fee Related JP5617846B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009258869 2009-11-12
JP2009258869 2009-11-12
PCT/JP2010/069031 WO2011058879A1 (ja) 2009-11-12 2010-10-27 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板

Publications (2)

Publication Number Publication Date
JPWO2011058879A1 JPWO2011058879A1 (ja) 2013-03-28
JP5617846B2 true JP5617846B2 (ja) 2014-11-05

Family

ID=43991538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011540464A Expired - Fee Related JP5617846B2 (ja) 2009-11-12 2010-10-27 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板

Country Status (2)

Country Link
JP (1) JP5617846B2 (ja)
WO (1) WO2011058879A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI659517B (zh) * 2018-01-19 2019-05-11 台灣積體電路製造股份有限公司 半導體元件及其製造方法
EP3709340A1 (en) * 2019-03-11 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising a component having vertical through connection

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5893387B2 (ja) * 2011-12-22 2016-03-23 新光電気工業株式会社 電子装置及びその製造方法
US8658473B2 (en) * 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
EP3444840A3 (en) * 2012-10-19 2019-05-08 Infineon Technologies AG Embedded chip packages and methods for manufacturing an embedded chip package
JP5704287B1 (ja) * 2013-05-16 2015-04-22 株式会社村田製作所 樹脂多層基板の製造方法
WO2015026344A1 (en) * 2013-08-21 2015-02-26 Intel Corporation Bumpless die-package interface for bumpless build-up layer (bbul)
JPWO2015076121A1 (ja) 2013-11-20 2017-03-16 株式会社村田製作所 多層配線基板およびこれを備えるプローブカード
CN104270885A (zh) * 2014-05-05 2015-01-07 珠海越亚封装基板技术股份有限公司 具有聚合物基质的插件框架及其制造方法
DE102015121044B4 (de) * 2015-12-03 2020-02-06 Infineon Technologies Ag Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
US10818621B2 (en) 2016-03-25 2020-10-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10600748B2 (en) * 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US20170365567A1 (en) * 2016-06-20 2017-12-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101982040B1 (ko) 2016-06-21 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
JP6562467B2 (ja) 2016-06-21 2019-08-21 サムスン エレクトロニクス カンパニー リミテッド ファン−アウト半導体パッケージ
KR102073294B1 (ko) 2016-09-29 2020-02-04 삼성전자주식회사 팬-아웃 반도체 패키지
JP2018078274A (ja) * 2016-11-10 2018-05-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． イメージセンサー装置及びそれを含むイメージセンサーモジュール
CN110957269A (zh) * 2019-11-08 2020-04-03 广东佛智芯微电子技术研究有限公司 一种改善埋入式扇出型封装结构电镀性能的制作方法
CN111863626B (zh) * 2020-06-28 2021-12-07 珠海越亚半导体股份有限公司 支撑框架结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669662A (ja) * 1992-08-13 1994-03-11 Matsushita Electric Works Ltd 多層プリント配線板
JPH0786752A (ja) * 1993-06-30 1995-03-31 Ibiden Co Ltd 電子部品搭載用基板
WO2007116657A1 (ja) * 2006-04-10 2007-10-18 Panasonic Corporation 中継基板とその製造方法およびそれを用いた立体回路装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4771608B2 (ja) * 2000-12-15 2011-09-14 イビデン株式会社 プリント配線板
JP4475875B2 (ja) * 2003-02-26 2010-06-09 イビデン株式会社 プリント配線板
JP5168838B2 (ja) * 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669662A (ja) * 1992-08-13 1994-03-11 Matsushita Electric Works Ltd 多層プリント配線板
JPH0786752A (ja) * 1993-06-30 1995-03-31 Ibiden Co Ltd 電子部品搭載用基板
WO2007116657A1 (ja) * 2006-04-10 2007-10-18 Panasonic Corporation 中継基板とその製造方法およびそれを用いた立体回路装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI659517B (zh) * 2018-01-19 2019-05-11 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US10468339B2 (en) 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
US11018081B2 (en) 2018-01-19 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
US11646256B2 (en) 2018-01-19 2023-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
EP3709340A1 (en) * 2019-03-11 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising a component having vertical through connection
US11211317B2 (en) 2019-03-11 2021-12-28 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising a component having vertical through connection

Also Published As

Publication number Publication date
JPWO2011058879A1 (ja) 2013-03-28
WO2011058879A1 (ja) 2011-05-19

Similar Documents

Publication Publication Date Title
JP5617846B2 (ja) 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
US11406025B2 (en) Glass wiring board, method for manufacturing the same, and semiconductor device
WO2011089936A1 (ja) 機能素子内蔵基板及び配線基板
JP5331958B2 (ja) 配線基板及び半導体パッケージ
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
US8039756B2 (en) Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same
JP5423874B2 (ja) 半導体素子内蔵基板およびその製造方法
US8552570B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board and semiconductor device
US9167692B2 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
US8581388B2 (en) Multilayered wiring substrate
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2013150013A (ja) 半導体装置
JP2015233085A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2005216937A (ja) 半導体装置およびその製造方法
JP6079992B2 (ja) 一体的金属コアを備えた多層電子支持構造体
WO2012133839A1 (ja) 機能素子内蔵基板、これを備えた電子機器及び機能素子内蔵基板の製造方法
US9565775B2 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
WO2010101167A1 (ja) 半導体装置及びその製造方法
WO2009084300A1 (ja) インターポーザー及びインターポーザーの製造方法
US20160255717A1 (en) Multilayer wiring board
US10153177B2 (en) Wiring substrate and semiconductor device
JP2023005239A (ja) 配線基板、配線基板の製造方法及び中間生成物
JP2024008661A (ja) 配線基板及びその製造方法
JP4780423B2 (ja) プリント配線板の配線構造及びその形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130909

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140901

R150 Certificate of patent or registration of utility model

Ref document number: 5617846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees