JP2012209424A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012209424A JP2012209424A JP2011074001A JP2011074001A JP2012209424A JP 2012209424 A JP2012209424 A JP 2012209424A JP 2011074001 A JP2011074001 A JP 2011074001A JP 2011074001 A JP2011074001 A JP 2011074001A JP 2012209424 A JP2012209424 A JP 2012209424A
- Authority
- JP
- Japan
- Prior art keywords
- porous
- conductor
- manufacturing
- metal nanoparticle
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05551—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/11505—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/13124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13199—Material of the matrix
- H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13298—Fillers
- H01L2224/13299—Base material
- H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/8184—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】チップへの貫通電極の形成や貫通電極相互間の接続を容易に実現することのできる半導体装置の製造方法を提供すること。
【解決手段】実施形態の製造方法は、主面間を貫通する貫通孔が形成され該貫通孔内に多孔質導体が充填された複数の半導体基板を準備し、前記貫通孔内に充填された多孔質導体の位置を合わせて前記複数の半導体基板を積層し、積層した前記複数の半導体基板の前記多孔質導体に、粒子状導体を含む導体インクを導入し、積層した前記複数の半導体基板を焼成することを特徴とする。
【選択図】図2
【解決手段】実施形態の製造方法は、主面間を貫通する貫通孔が形成され該貫通孔内に多孔質導体が充填された複数の半導体基板を準備し、前記貫通孔内に充填された多孔質導体の位置を合わせて前記複数の半導体基板を積層し、積層した前記複数の半導体基板の前記多孔質導体に、粒子状導体を含む導体インクを導入し、積層した前記複数の半導体基板を焼成することを特徴とする。
【選択図】図2
Description
本発明は、半導体装置の製造方法に関する。
近年、半導体デバイスの高集積化が進んでいる。高集積化した複数の半導体デバイスを水平面内で配置し、これらの半導体デバイスを配線で接続して製品化する場合、配線長が増大し、それにより配線の抵抗が大きくなること、また配線遅延が大きくなることが懸念される。
そこで、半導体デバイスを三次元に積層する三次元集積技術を用いることが提案されている。この三次元集積技術においては、予め集積回路を作りこんだ基板をチップに分割し、分割前に行った良品判別試験によって良品であると確認されたチップを選別して、別の基板上に積層し、三次元積層体(スタックド・チップ)として実装する方法が提案されている。
通常、このようなスタックド・チップは以下のようにして製造される。(1)半導体デバイスを形成した基板に、ダイシングテープ又はバックグラインドテープ等の粘着シートを、半導体デバイスが形成されているデバイス形成面側から貼り付ける。(2)デバイス形成面に粘着シートが貼り付けられた基板を、デバイス形成面と反対面、すなわち基板の裏面から、所定の厚さになるまで研削して薄化する。(3)薄化した基板を粘着シートに貼り付けたままダイシング加工して、個々のチップに分割し、個々のチップに分割されたチップを粘着シートから取り出し、取り出したチップを積層する。
チップの積層は、チップに形成した貫通電極上へのSnやCuなどのメッキ等による成膜や当該貫通電極上へのハンダボールの配置などを行ってチップを重ね合わせた後、加熱装置内においてフラックス等により還元させ、ハンダ融点以上の雰囲気下で加圧接合することにより実現する。
このような三次元集積技術を用いた半導体装置の製造方法では、チップに配設し相互に接続する貫通電極について高い加工精度を必要とする。また、ハンダ付けに用いるフラックスやチップを積層状態で仮止めする接着剤や粘着剤などの処理が必要となる。
このように、従来の半導体装置の製造方法では、チップの貫通電極に高い加工精度を要するとともに、ハンダ接続やチップ積層に用いる材料の処理を要するという問題がある。本発明はかかる課題を解決するためになされたもので、チップへの貫通電極の形成や貫通電極相互間の接続を容易に実現することのできる半導体装置の製造方法を提供することを目的としている。
上記課題を解決するため、実施形態に係る半導体装置の製造方法は、主面間を貫通する貫通孔が形成され該貫通孔内に多孔質導体が充填された複数の半導体基板を準備し、前記貫通孔内に充填された多孔質導体の位置を合わせて前記複数の半導体基板を積層し、積層した前記複数の半導体基板の前記多孔質導体に、粒子状導体を含む導体インクを導入し、積層した前記複数の半導体基板を焼成することを特徴とする。
本発明によれば、チップへの貫通電極の形成や貫通電極相互間の接続を容易に実現することのできる半導体装置の製造方法を提供することができる。
(実施形態の製造方法の概要)
以下、図面を参照して本発明の実施の形態を詳細に説明する。図1A〜図1Hは、実施形態に係る製造方法の各工程における半導体装置の断面を示す断面図、図2は、当該各工程を示すフローチャートである。実施形態の製造方法では、貫通ビアの形成、チップの切り出し、チップのピックアップ、チップの積層、およびチップの焼成の各工程を有している。
以下、図面を参照して本発明の実施の形態を詳細に説明する。図1A〜図1Hは、実施形態に係る製造方法の各工程における半導体装置の断面を示す断面図、図2は、当該各工程を示すフローチャートである。実施形態の製造方法では、貫通ビアの形成、チップの切り出し、チップのピックアップ、チップの積層、およびチップの焼成の各工程を有している。
[貫通ビアの形成]
まず、デバイスウエハ10に貫通ビアを形成し、ポーラス金属材料54を貫通ビアに充填したウエハ1を準備する(ステップ100。以下「S100」のように称する。)。
まず、デバイスウエハ10に貫通ビアを形成し、ポーラス金属材料54を貫通ビアに充填したウエハ1を準備する(ステップ100。以下「S100」のように称する。)。
図1Aに示すように、デバイスウエハ10の一方の主面には、回路を構成する電極パッド20が形成され、当該電極パッド20には、貫通ビアの位置に対応した凹部(または貫通孔)が形成されている。電極パッド20の当該凹部において、デバイスウエハ10を貫通する貫通孔(貫通ビア)が形成される。デバイスウエハ10の他方の主面には絶縁層60が形成される。このとき、絶縁層60は、デバイスウエハ10に形成された貫通ビアの内壁にも形成される。デバイスウエハ10の主面のうち電極パッド20が形成された面には、ダイシングテープ80が貼り付けられる。そして、大粒径のナノ金属粒子を含む金属ナノ粒子ペーストを貫通ビア内に導入し仮焼成する。
このような工程により、多孔質金属材料(ポーラス金属材料54)が貫通ビア内に形成されたウエハ1を得ることができる。金属ナノ粒子ペーストは、例えば粒径を100nm程度以上とした銀などの金属粒子を所定の媒質を用いてペースト状に調製したものである。金属ナノ粒子ペーストは、粘度を適切に調節されて貫通ビア内に導入され、仮焼成することで多孔質性の貫通導体(ポーラス金属材料54)となる。
[チップの切り出し]
続いて、貫通ビア内にポーラス金属材料54が充填された単位チップ2をウエハ1から切り出す(S102)。ウエハ1において、ダイシングテープ80を残してデバイスウエハ10をダイシングし、チップ2を分離する(図1B)。
続いて、貫通ビア内にポーラス金属材料54が充填された単位チップ2をウエハ1から切り出す(S102)。ウエハ1において、ダイシングテープ80を残してデバイスウエハ10をダイシングし、チップ2を分離する(図1B)。
[チップのピックアップ]
チップ2を切り出すダイシングが終わると、チップ2をウエハ1からピックアップする(S104)。ダイシングテープ80を残して切り出されたチップ2は、ピックアップ装置により取り出される(図1C)。
チップ2を切り出すダイシングが終わると、チップ2をウエハ1からピックアップする(S104)。ダイシングテープ80を残して切り出されたチップ2は、ピックアップ装置により取り出される(図1C)。
[チップの積層]
チップ2がウエハ1から分離されると、ピックアップしたチップ2を積層し、ポーラス金属54に金属ナノ粒子インクを浸透させる(S106)。
チップ2がウエハ1から分離されると、ピックアップしたチップ2を積層し、ポーラス金属54に金属ナノ粒子インクを浸透させる(S106)。
図1Dに示すように、チップ2は、ポーラス金属材料54が充填された貫通ビアの位置を合わせて積層され、積層体3を形成する。チップ2を積層した後、最上層のチップの貫通ビア内のポーラス金属54に金属ナノ粒子インク56を注ぎ込む(図1E)。金属ナノ粒子インク56は、粒径を数nm〜30nm程度とした銀などの金属粒子を所定の媒質を用いてインク状に調製したものである。金属ナノ粒子インク56は、貫通ビアに充填された金属ナノ粒子ペーストよりも粘性が小さくなるように調製される。なお、ポーラス金属材料54に注ぎ込む金属ナノ粒子インク56は、貫通ビアに充填したポーラス金属54(金属ナノ粒子ペースト)と同種の金属粒子を用いて調製されることが望ましい。
[焼成]
金属ナノ粒子インク56を貫通ビア内のポーラス金属材料54に適量注ぎ込んだ後、積層体3を焼成する(S108)。この焼成処理により、貫通ビア内の金属ナノ粒子ペーストおよび金属ナノ粒子インクが溶融し、一体的な貫通導体58が完成する(図1F)。
金属ナノ粒子インク56を貫通ビア内のポーラス金属材料54に適量注ぎ込んだ後、積層体3を焼成する(S108)。この焼成処理により、貫通ビア内の金属ナノ粒子ペーストおよび金属ナノ粒子インクが溶融し、一体的な貫通導体58が完成する(図1F)。
実施形態の製造方法では、金属ナノ粒子ペーストを焼成してなるポーラス金属材料をあらかじめチップの貫通ビアに充填しておき、チップを積層した後に金属ナノ粒子インクを注ぎ込んで焼成するので、はんだを用いてチップごとの貫通導体相互を接続する場合と比較して積層や加工の精度が要求されない。すなわち、簡易な装置を用いて積層チップの貫通導体を形成することができる。これは、はんだを用いた積層チップ構造を形成する場合と比較して、より微細な貫通ビア構造(貫通導体構造)を形成できることを意味している。また、はんだを用いず焼成により貫通導体を一体形成するので、接着剤や粘着剤などの処理を必要としない。
さらに、チップの貫通ビアに充填した金属ナノ粒子ペースト(ポーラス金属材料)とチップ積層後にポーラス金属に注ぎ込む金属ナノ粒子インクとを同種の金属とした場合、貫通導体の抵抗値を低減することができる。
なお、図1A〜図1Fに示した実施形態の方法では、切り出したチップ2を積層しているが(いわゆるチップオンチップ:COC)、これには限定されない。図1Gに示すように、チップ2を切り出していない状態のウエハ1にチップ2を形成してもよい(チップオンウエハ:COW)。さらには、図1Hに示すように、チップ2を切り出さず貫通ビアにポーラス金属材料54を充填したウエハ1をそのまま積層してもよい(ウエハオンウエハ:WOW)。
また、図1B〜図1Dに示す工程では、チップ2を切り出した後、ダイシングテープ80を残し電極パッド20を下に向けてチップ2をピックアップし、積層しているが、これには限定されない。デバイスウエハ10の電極パッド20形成面と異なる面(絶縁層60形成面)に別途テープを貼り付けてダイシングテープ80を分離し、当該テープを残したまま電極パッド20形成面を上に向け、チップ2をピックアップし積層しても構わない。この場合、電極パッド20が積層体の上面側に位置することになる。
(実施形態の製造方法の詳細)
次に、図3A〜図3G、図4A〜図4C、図5A〜図5B、図6A〜図6D、および図7を参照して、実施形態の製造方法のうち貫通ビアの形成、チップ(ウエハ)の積層、および焼成の各工程について詳細に説明する。図3A〜図3Gは、実施形態の貫通ビア形成工程における半導体装置の断面を示す断面図である。図4A〜図4Cは、実施形態のサポート基板剥離工程における半導体装置の断面を示す断面図である。図5A〜図5Bは、実施形態の製造方法におけるポーラス金属材料充填工程における半導体装置の断面を示す断面図である。図6A〜図6Dは、実施形態の積層工程における半導体装置の断面を示す断面図である。図7は、実施形態の製造方法の工程を詳細に説明するフローチャートである。以下の説明において、図1A〜図1Hに示す要素と共通する要素については同一の符号を付して示し、重複する説明を省略する。また、以下の説明ではウエハからチップを切り出すダイシング工程について説明を省略する。
次に、図3A〜図3G、図4A〜図4C、図5A〜図5B、図6A〜図6D、および図7を参照して、実施形態の製造方法のうち貫通ビアの形成、チップ(ウエハ)の積層、および焼成の各工程について詳細に説明する。図3A〜図3Gは、実施形態の貫通ビア形成工程における半導体装置の断面を示す断面図である。図4A〜図4Cは、実施形態のサポート基板剥離工程における半導体装置の断面を示す断面図である。図5A〜図5Bは、実施形態の製造方法におけるポーラス金属材料充填工程における半導体装置の断面を示す断面図である。図6A〜図6Dは、実施形態の積層工程における半導体装置の断面を示す断面図である。図7は、実施形態の製造方法の工程を詳細に説明するフローチャートである。以下の説明において、図1A〜図1Hに示す要素と共通する要素については同一の符号を付して示し、重複する説明を省略する。また、以下の説明ではウエハからチップを切り出すダイシング工程について説明を省略する。
[ウエハ準備と貫通ビア形成]
まず、ウエハ1を準備し貫通ビアを形成する。図3Aに示すように、デバイスウエハ10の一方の主面に、回路を構成する電極パッド20を形成する(S200)。デバイスウエハ10は、例えばシリコン基板などからなり、電極パッド20は、例えば銅、銀、アルミニウム、ニッケル、金などの導体材料からなる。電極パッド20は、例えばめっきなどによりデバイスウエハ10の主面に形成される。デバイスウエハ10の面方向における電極パッド20の略中央部には、図3Aに示すように、凹部または貫通孔が形成されている。この凹部または貫通孔は、エッチングなどにより形成される。
まず、ウエハ1を準備し貫通ビアを形成する。図3Aに示すように、デバイスウエハ10の一方の主面に、回路を構成する電極パッド20を形成する(S200)。デバイスウエハ10は、例えばシリコン基板などからなり、電極パッド20は、例えば銅、銀、アルミニウム、ニッケル、金などの導体材料からなる。電極パッド20は、例えばめっきなどによりデバイスウエハ10の主面に形成される。デバイスウエハ10の面方向における電極パッド20の略中央部には、図3Aに示すように、凹部または貫通孔が形成されている。この凹部または貫通孔は、エッチングなどにより形成される。
次に、図3Bに示すように、デバイスウエハ10の電極パッド20が形成された面をサポート基板40に対向させ、接着剤30を用いて各々を接着する(S202)。サポート基板40は、デバイスウエハ10を保持する基盤として作用する。接着剤30は、例えばUV硬化型接着剤や熱可塑性接着剤などからなり、デバイスウエハ10およびサポート基板40を脱着可能に接着する。
続いて、図3Cに示すように、デバイスウエハ10の主面のうちサポート基板40が接着された面と異なる面をグラインドして、デバイスウエハ10を薄化処理する(S204)。デバイスウエハ10は、チップ(またはウエハ)の積層に適した厚さに調節される。
デバイスウエハ10が所定の厚さまで薄化されると、デバイスウエハ10のグラインドされた面にレジスト層50を形成する(S206)。レジスト層50には、貫通孔を形成する位置に対応したレジスト開口部が形成されている。すなわち、レジスト層50においては、電極パッド20の凹部または貫通孔と対応する位置にレジスト開口部が形成される。
続いて、図3Eに示すように、デバイスウエハ10におけるレジスト層50が形成された面をエッチングして、デバイスウエハ10に貫通ビア52を形成する(S208)。併せて、エッチング終了後に残存したレジスト層50を除去する。
デバイスウエハ10に貫通ビアを形成した後、デバイスウエハ10の貫通ビア開口面(電極パッド20形成面と異なる面)に絶縁層60を形成する(S210)。図3Fに示すように、絶縁層60は、デバイスウエハ10の表面だけでなく貫通ビア52の内壁や貫通ビア52の底面にも形成される。
続いて、図3Gに示すように、レーザなどを用いてデバイスウエハ10の貫通ビア52の底面部の絶縁層60を除去する(S212)。ステップ200からステップ212までの工程により、デバイスウエハ10の貫通ビア52が完成する。
[サポート基板剥離]
デバイスウエハ10の貫通ビア52が完成した後、図4Aに示すように、デバイスウエハ10をサポート基板40から分離するとともに、デバイスウエハ10の絶縁層60形成面(電極パッド20形成面と異なる面)をチャック70と対向させ、デバイスウエハ10を当該チャック70に配設する(S214)。なお、デバイスウエハ10をサポート基板40から分離する際、残存した接着剤30を除去してもよい。
デバイスウエハ10の貫通ビア52が完成した後、図4Aに示すように、デバイスウエハ10をサポート基板40から分離するとともに、デバイスウエハ10の絶縁層60形成面(電極パッド20形成面と異なる面)をチャック70と対向させ、デバイスウエハ10を当該チャック70に配設する(S214)。なお、デバイスウエハ10をサポート基板40から分離する際、残存した接着剤30を除去してもよい。
次に、図4Bに示すようにデバイスウエハ10の電極パッド20が形成された面にダイシングテープ80を貼り付け(S216)、図4Cに示すように、ダイシングテープ80の貫通ビア52の対応部分を除去するとともに、チャック70をデバイスウエハ10から分離する(S218)。ダイシングテープ80の貫通ビア対応部分の除去は、レーザ光照射などにより実現することができる。これらステップ214からステップ218までの工程により、ポーラス金属材料充填の準備が整う。
[ポーラス金属材料充填]
続いて、図5Aに示すように、デバイスウエハ10のダイシングテープ80の貼付面と異なる面(絶縁層60形成面)を多孔質材料90と対向させ、デバイスウエハ10を当該多孔質材料90に配設する。デバイスウエハ10を多孔質材料90に配設した後、当該多孔質材料90を介して図示しない吸引装置を用いて貫通ビア52内部を負圧としつつ、ダイシングテープ80の表面上の開口部から金属ナノ粒子ペースト53を導入する(S220)。金属ナノ粒子ペースト53としては、例えば粒径を100nm程度としたナノ銀粒子をペースト状に調製したものを用いることができる。金属ナノ粒子ペースト53の導入は、所定の媒質により一定の粘度を持たせた状態で行うことが望ましい。多孔質材料90を介して貫通ビア52内部を負圧とするのは、金属ナノ粒子ペースト53を貫通ビア内に円滑に導入するためである。
続いて、図5Aに示すように、デバイスウエハ10のダイシングテープ80の貼付面と異なる面(絶縁層60形成面)を多孔質材料90と対向させ、デバイスウエハ10を当該多孔質材料90に配設する。デバイスウエハ10を多孔質材料90に配設した後、当該多孔質材料90を介して図示しない吸引装置を用いて貫通ビア52内部を負圧としつつ、ダイシングテープ80の表面上の開口部から金属ナノ粒子ペースト53を導入する(S220)。金属ナノ粒子ペースト53としては、例えば粒径を100nm程度としたナノ銀粒子をペースト状に調製したものを用いることができる。金属ナノ粒子ペースト53の導入は、所定の媒質により一定の粘度を持たせた状態で行うことが望ましい。多孔質材料90を介して貫通ビア52内部を負圧とするのは、金属ナノ粒子ペースト53を貫通ビア内に円滑に導入するためである。
金属ナノ粒子ペースト53を貫通ビア52に導入した後、デバイスウエハ10全体を仮焼成する(S222)。仮焼成により、貫通ビア52内の金属ナノ粒子ペースト53が多孔質材料に変質し、貫通ビア52内にポーラス金属材料54が形成される。仮焼成の後、多孔質材料90をデバイスウエハ10から分離する(図5B)。ステップ222までの工程により、図2のステップ100にて説明した工程が完了する。
[積層と焼成]
貫通ビア52にポーラス金属材料54が形成された後、デバイスウエハ10からダイシングテープ80を分離し、貫通ビア52の位置を合わせた上でデバイスウエハ10を積層する(S224)。チップオンチップやチップオンウエハの積層体を製造する場合は、デバイスウエハ10から単位チップ2を切り出した上で積層すればよい(図6A)。すなわち、図6Aに示すように、デバイスウエハ10a〜10cそれぞれの貫通ビアに充填されたポーラス金属54a〜54cを略同軸上に位置合わせした上でデバイスウエハ10a〜10cを積層する。
貫通ビア52にポーラス金属材料54が形成された後、デバイスウエハ10からダイシングテープ80を分離し、貫通ビア52の位置を合わせた上でデバイスウエハ10を積層する(S224)。チップオンチップやチップオンウエハの積層体を製造する場合は、デバイスウエハ10から単位チップ2を切り出した上で積層すればよい(図6A)。すなわち、図6Aに示すように、デバイスウエハ10a〜10cそれぞれの貫通ビアに充填されたポーラス金属54a〜54cを略同軸上に位置合わせした上でデバイスウエハ10a〜10cを積層する。
チップ2(またはデバイスウエハ10)を積層して積層体3とした後、図6Bに示すように、デバイスウエハ10aの絶縁層60a上の開口部(またはデバイスウエハ10cの電極パッド20cの開口部)から金属ナノ粒子インク56を導入する(S226)。金属ナノ粒子インク56は、貫通ビア内に導入した金属ナノ粒子ペースト53よりも粘度を低く調製しておき、ポーラス金属54a〜54cそれぞれに行き渡るようにする。なお、金属ナノ粒子インク56と金属ナノ粒子ペースト53とは同種の金属を用いて調製することが望ましい。
貫通ビアに充填したポーラス金属54a〜54cに所定量の金属ナノ粒子インク56を導入した後、積層体3全体を本焼成する(S228)。本焼成は、金属ナノ粒子ペースト53と金属ナノ粒子インク56とが一体的に溶融する温度環境で行う。この結果、金属ナノ粒子ペーストおよび金属ナノ粒子インクが溶融して一体的な貫通導体58が完成する(図6C)。
なお、図5B〜図6Aでは、貫通ビア52にポーラス金属材料54が形成された後、デバイスウエハ10からダイシングテープ80を分離し、電極パッド20を下に向けてデバイスウエハ10を積層しているが、これには限定されない。デバイスウエハ10の電極パッド20形成面と異なる面に別途テープを貼り付けてダイシングテープ80を分離し、電極パッド20形成面を上に向けてデバイスウエハ10を積層しても構わない。この場合、図6Dに示すように、電極パッド20が積層体3aの上面側に位置することになる。
このように、実施形態の製造方法では、デバイスウエハ10に貫通ビアを形成するとともに貫通ビア内にポーラス金属材料を充填し、デバイスウエハ10(またはチップ2)を積層した後に当該ポーラス金属材料に金属ナノ粒子インクを注入する。そのため、積層後の貫通導体を一体的に形成することができる。すなわち、貫通ビアに貫通導体を埋め込んだ後にウエハやチップを積層・はんだ付けする従来技術と比較して、電気抵抗を小さくするとともに機械的強度を高めることができる。
また、積層前のウエハやチップの貫通ビアに金属ナノ粒子ペーストをあらかじめ導入して多孔質のポーラス金属材料を形成し、積層後に当該金属ナノ粒子ペーストよりも粘度の低い金属ナノ粒子インクを貫通ビアのポーラス金属材料に注入するので、製造工程における貫通ビアからの金属溶液の垂れを抑えることができる。また、貫通ビア内のポーラス金属材料に金属ナノ粒子インクを注入した後に焼成して一体化するので、均質な貫通導体を形成することができる。
(金属ナノ粒子ペーストと金属ナノ粒子インク)
続いて、図8A〜図8Dを参照して、実施形態の製造方法で用いる金属ナノ粒子ペーストおよび金属ナノ粒子インクについて説明する。
続いて、図8A〜図8Dを参照して、実施形態の製造方法で用いる金属ナノ粒子ペーストおよび金属ナノ粒子インクについて説明する。
半導体デバイスを三次元に積層する三次元集積技術では、一般にウエハやチップに半導体デバイスを形成・配設した後に当該ウエハ等を積層する。そのため、当該ウエハ等に対して、はんだの融点以上の高温(例えば300度以上)を加えると、ウエハ等に形成・配設された半導体デバイスが熱により破壊されてしまう。従って、ウエハ等を積層する際には、当該ウエハを高温環境下に置くことができない。
一方で、貫通導体として用いられる金属材料の融点は、一般に高いことが知られている。例えば、バルク状態の銀の融点は961℃であるから、このまま積層ウエハ等の貫通導体として用いることは困難である。本発明者らは、金属材料の粒径をナノメートルレベルまで微細化した場合に、当該金属の焼結温度が低下する現象に着目した(例えば図8C参照)。
図8Aは、銀の粒径と焼結温度との関係を示している。図8Aにおいて、実線は、銀の粒径と焼結温度との関係を示し、破線は、銀の粒径と当該銀粒子表面が溶け出す温度との関係を示している。図8Aに示すように、銀の粒径を小さくしていくと、粒径が100nm以下において焼結温度が低下する傾向が見られるようになる。そして、粒径が40nm程度以下の場合に焼結温度が300℃以下となり、代表的なはんだ(Sn−Ag−CuやSn−Pb)の融点と同等になることがわかる。すなわち、粒径が40nm程度以下の銀粒子を用いると、はんだと同程度の温度で焼結させることが可能となる。
ところで、積層ウエハの貫通導体を形成する際、金属材料が完全に溶けてしまうと貫通ビアから流れ出してしまい、製造が難しくなる。また、ポーラス金属材料(金属ナノ粒子ペースト)と金属ナノ粒子インクとが同程度の温度で焼結しなければ貫通導体を一体的に形成することができない。本発明者らは、金属粒子の表面が溶け出す温度が当該金属粒子の焼結温度よりも低くなる点に着目した。すなわち、図8Aに示すように、銀の粒径を小さくしていくと、粒径が略100nm以下の銀粒子では、300℃程度で粒子表面が溶け出すことがわかる。
図8Bは、粒径100nmの銀の粒子を300℃で焼成した場合の断面を示している。図8Bに示すように、300℃程度の環境下で粒径100nmの銀粒子を焼成すると、多孔質状のポーラス金属材料を形成可能であることがわかる。また、粒径100nm以下の銀粒子と粒径100nm以上の銀粒子とを混合した場合も同様の結果が期待できる。
このように、金属ナノ粒子ペーストを100nm程度の粒径の銀(または粒径100nm以下の銀と粒径100nm以上の銀の組み合わせ)を用いて調製すると、300℃程度の温度環境下でポーラス金属材料を形成することができる。さらに、金属ナノ粒子インクを40nm以下の粒径の銀粒子を用いて調製すると、300℃以下の環境下で金属ナノ粒子インクの銀粒子が溶けるとともにポーラス金属材料の銀粒子表面が溶け出すようにすることが可能となる。これは、銀粒子を用いて金属ナノ粒子ペーストおよび金属ナノ粒子インクを調製することで、はんだの融点程度の温度環境下において一体的な貫通導体を形成することができることを意味している。
続いて、銀粒子からなる金属ナノ粒子ペーストおよび金属ナノ粒子インクを用いて貫通導体を形成した場合の比抵抗について説明する。図8Dは、銀の焼成温度と比抵抗の関係を示す図である。
図8Dに示すように、銀粒子は焼成温度によって比抵抗が変化する傾向が見られる。銀粒子を用いたポーラス金属材料(金属ナノ粒子ペースト)および金属ナノ粒子インクを組み合わせて貫通導体を形成する場合に好適な焼成温度として300℃を例にとると、図8Dに示すように、一般的なはんだの比抵抗と同程度の値が得られることがわかる。すなわち、焼成温度を250〜350℃、より好ましくは250〜300℃とすると、ポーラス金属材料および金属ナノ粒子インクを一体的に焼結することができるとともに、半導体デバイスに与える影響を小さくし、比抵抗を従来のはんだと同程度にすることができる。
参考例として、金(Au)、鉛(Pb)、銅(Cu)、ビスマス(Bi)、シリコン(Si)、アルミニウム(Al)の各金属について、粒径と焼成温度の関係を図9A〜図9Fに示す。図9A〜図9Fに示すように、これらの金属粒子では粒径を10nm程度まで小さくしても、融点が一般的なはんだの融点の略2倍以上となっていることがわかる。すなわち、実施形態の製造方法では銀粒子を用いて金属ナノ粒子ペーストおよび金属ナノ粒子インクを調製することが好適であることがわかる。
(金属ナノ粒子ペースト導入の具体例)
次に、図10A〜図10Bを参照して、デバイスウエハ10に形成した貫通ビア52への金属ナノ粒子ペーストの導入の具体例を説明する。図10Aは、スキージを用いて金属ナノ粒子ペースト53を貫通ビア52に導入する例、図10Bは、供給ノズルを用いて金属ナノ粒子ペースト53を貫通ビア52に導入する例を示している。以下、図3A〜図3G、図4A〜図4C、図5A〜図5B、図6A〜図6Dに示すウエハ1と共通する要素については同一の符号を付して示し、重複する説明を省略する。
次に、図10A〜図10Bを参照して、デバイスウエハ10に形成した貫通ビア52への金属ナノ粒子ペーストの導入の具体例を説明する。図10Aは、スキージを用いて金属ナノ粒子ペースト53を貫通ビア52に導入する例、図10Bは、供給ノズルを用いて金属ナノ粒子ペースト53を貫通ビア52に導入する例を示している。以下、図3A〜図3G、図4A〜図4C、図5A〜図5B、図6A〜図6Dに示すウエハ1と共通する要素については同一の符号を付して示し、重複する説明を省略する。
図5Aに示す工程において、多孔質材料90におけるデバイスウエハ10配設面とは異なる面に吸引部92および吸引ポンプ94を接続する(図10A)。吸引ポンプ94を稼働させ吸引部92が多孔質材料90を介して貫通ビア52内を負圧とした後、金属ナノ粒子ペースト53をダイシングテープ80上に塗布する。そして、スキージ96を用いて金属ナノ粒子ペースト53を貫通ビア52に導入する。図10Aに示す例では、スキージ96を用いて貫通ビア52に金属ナノ粒子ペースト53を導入するので、精度を必要とせず簡易に金属ナノ粒子ペーストの導入を実現することができる。
図10Bに示す例では、吸引ポンプ94を稼働させ吸引部92が多孔質材料90を介して貫通ビア52内を負圧とした後、ノズル98を用いて金属ナノ粒子ペースト53を貫通ビア52に供給する。図10Bに示す例では、貫通ビア52毎に必要量の金属ナノ粒子ペースト53を供給することができるから、ポーラス金属材料の形成を効率的に行うことができる。
なお、図10Aおよび図10Bに示す例では、デバイスウエハ10のダイシングテープ80が形成された側から金属ナノ粒子ペースト53を導入しているが、これには限定されない。多孔質材料90を電極パッド20形成面に配設し、絶縁層60形成面側から金属ナノ粒子ペースト53を導入してもよい。また、図10Aおよび図10Bに示す例では、ダイシングテープ80(または絶縁層60)の面に直接金属ナノ粒子ペースト53を塗布・供給しているが、これにも限定されない。あらかじめマスクを形成し、マスクに形成した開口部を介して金属ナノ粒子ペースト53を導入してもよい。また、スキージ96やノズル98に代えて、ディスペンサや転写ピン、ローラなどを用いて金属ナノ粒子ペースト53を導入してもよい。
(チップ積層の具体例)
次に、図11A〜図11Eを参照して、デバイスウエハ10(またはチップ2)の積層の具体例について説明する。実施形態のステップ224では、デバイスウエハ10やチップ2をそのまま積層しているが、以下に説明する例では、デバイスウエハ10やチップ2を仮止めしている。
次に、図11A〜図11Eを参照して、デバイスウエハ10(またはチップ2)の積層の具体例について説明する。実施形態のステップ224では、デバイスウエハ10やチップ2をそのまま積層しているが、以下に説明する例では、デバイスウエハ10やチップ2を仮止めしている。
例えば、図11Aに示すように、デバイスウエハ10aに形成した電極パッド20aの表面に、金属ナノ粒子ペースト53と同様のペーストを用いて仮止め部55aを形成する。仮止め部55aは、金属ナノ粒子ペースト53と同種の金属粒子を用いて調製することが望ましい。
続いて、図11Bに示すように、デバイスウエハ10aの電極パッド20aに形成した仮止め部55aとデバイスウエハ10bの絶縁層60b形成面側のポーラス金属材料54bとを対向させ、デバイスウエハ10aおよび10bを積層する。
デバイスウエハ10aおよび10bを積層した後、当該デバイスウエハ10aおよび10bを仮焼成する(図11C)。この仮焼成により、仮止め部55aは、多孔質性のポーラス金属材料57aに変質し、デバイスウエハ10aおよび10bを接着する。
続いて、デバイスウエハ10bの電極パッド20bに仮止め部55bを形成する。仮止め部55bは、仮止め部55aをなすペーストを用いることができる。仮止め部55bを電極パッド20bに形成した後、電極パッド20bとデバイスウエハ10cの絶縁層60c形成面側のポーラス金属材料54cとを対向させ、デバイスウエハ10aおよび10bとデバイスウエハ10cとを積層する(図11D)。
デバイスウエハ10aおよび10bとデバイスウエハ10cとを積層した後、デバイスウエハ10a〜10cを仮焼成する(図11E)。この仮焼成により、仮止め部55bは、多孔質性のポーラス金属材料57bに変質し、デバイスウエハ10bおよび10cを接着する。
仮止め部55aおよび55bにより仮止めされた積層体3bについて、金属ナノ粒子インクをポーラス金属54a〜54cに注入し、その後積層体3bを本焼成することにより、一体的な貫通導体を形成することができる。
図11A〜図11Eに示す例では、多孔質性の仮止め部55aおよび55bを用いてデバイスウエハ10やチップ2の位置合わせを行うので、貫通導体の形成精度を高めることができる。また、仮止め部55aおよび55bを多孔質性のポーラス金属材料により形成したので、金属ナノ粒子インクを用いることで一体的な貫通導体を形成することができる。
なお、この例では金属ナノ粒子ペーストを仮焼成して仮止め部を形成しているが、これには限定されない。電極パッド20に多孔質性のポーラス金属材料を直接配設して仮止め部としてもよい。この場合、仮焼成が不要となる。また、この例では電極パッドに仮止め部を形成しているが、貫通ビア内から露出したポーラス金属材料の端部に仮止め部を形成しても、同様の効果を得ることができる。さらに、この例では電極パッドに仮止め部を形成しているが、デバイスウエハの絶縁層形成面側のポーラス金属材料の端部に仮止め部を形成しても構わない。
このように、実施形態の製造方法によれば、微細な貫通ビアに貫通導体を形成する場合においても、大掛かりな真空加圧装置等を必要とせず、ボイドのない均一な貫通導体を実現することができる。
このように、実施形態の製造方法によれば、微細な貫通ビアに貫通導体を形成する場合においても、大掛かりな真空加圧装置等を必要とせず、ボイドのない均一な貫通導体を実現することができる。
また、実施形態の製造方法によれば、真空装置、メッキ装置、還元装置、レジスト塗布等を必要としないので、工程数を削減することができる。特に、実施形態の製造方法では、比較的低温で貫通導体を形成できるので、スパッタ装置、CVD装置、メッキ装置を必要とせず工程を簡略化することができる。
さらに、実施形態の製造方法では、チップ積層や貫通導体形成にはんだや導電性接着剤を必要としないので、抵抗値を低くすることが可能となる。
なお、本発明は上記実施形態およびその変形例のみに限定されるものではない。本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
1…ウエハ、2…チップ、3…積層体、10…デバイスウエハ、20…電極パッド、30…接着剤、40…サポート基板、50…レジスト層、52…貫通ビア、53…金属ナノ粒子ペースト、54・54a〜54c・57a〜57b…ポーラス金属材料、55a〜55c…仮止め部、56…金属ナノ粒子インク、58…貫通導体、60…絶縁層、70…チャック、80…ダイシングテープ、90…多孔質材料、92…吸引部、94…吸気ポンプ、96…スキージ、98…ノズル。
Claims (3)
- 主面間を貫通する貫通孔が形成され該貫通孔内に多孔質導体が充填された複数の半導体基板を準備し、
前記貫通孔内に充填された多孔質導体の位置を合わせて前記複数の半導体基板を積層し、
積層した前記複数の半導体基板の前記多孔質導体に、粒子状導体を含む導体インクを導入し、
積層した前記複数の半導体基板を焼成すること
を特徴とする半導体装置の製造方法。 - 半導体基板に、該半導体基板の主面間を貫通する貫通孔を有する複数のチップ領域を形成し、
前記貫通孔に多孔質導体を充填し、
前記半導体基板から前記チップ領域単位で複数のチップを切り出し、
切り出した前記複数のチップを前記多孔質導体の位置を合わせて積層し、
積層した前記複数のチップの前記多孔質導体に、粒子状導体を含む導体インクを導入し、
積層した前記複数のチップを焼成すること
を特徴とする半導体装置の製造方法。 - 前記多孔質導体は、粒子状の銀の溶液を前記貫通孔に導入した後仮焼成して形成され、
前記前記粒子状導体を含む導体溶液は、粒子状の銀を含む溶液であること
を特徴とする請求項2記載の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011074001A JP2012209424A (ja) | 2011-03-30 | 2011-03-30 | 半導体装置の製造方法 |
US13/399,482 US8546185B2 (en) | 2011-03-30 | 2012-02-17 | Method for manufacturing semiconductor device |
CN2012100768426A CN102738069A (zh) | 2011-03-30 | 2012-03-21 | 半导体装置的制造方法 |
KR1020120032287A KR20120112172A (ko) | 2011-03-30 | 2012-03-29 | 반도체 장치의 제조 방법 |
TW101110946A TW201303966A (zh) | 2011-03-30 | 2012-03-29 | 半導體裝置之製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011074001A JP2012209424A (ja) | 2011-03-30 | 2011-03-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012209424A true JP2012209424A (ja) | 2012-10-25 |
Family
ID=46927769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011074001A Withdrawn JP2012209424A (ja) | 2011-03-30 | 2011-03-30 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8546185B2 (ja) |
JP (1) | JP2012209424A (ja) |
KR (1) | KR20120112172A (ja) |
CN (1) | CN102738069A (ja) |
TW (1) | TW201303966A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9502367B2 (en) | 2014-03-25 | 2016-11-22 | Kabushiki Kaisha Toshiba | Semiconductor device including a cap facing a semiconductor chip and a bump electrode provided between the semiconductor chip and the cap |
JP2020194936A (ja) * | 2019-05-30 | 2020-12-03 | 株式会社ディスコ | ウェーハの製造方法及び積層デバイスチップの製造方法 |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010138493A1 (en) | 2009-05-28 | 2010-12-02 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
US9276336B2 (en) | 2009-05-28 | 2016-03-01 | Hsio Technologies, Llc | Metalized pad to electrical contact interface |
US9536815B2 (en) | 2009-05-28 | 2017-01-03 | Hsio Technologies, Llc | Semiconductor socket with direct selective metalization |
US9930775B2 (en) | 2009-06-02 | 2018-03-27 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
WO2010141311A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit area array semiconductor device package |
US8987886B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
US9184145B2 (en) | 2009-06-02 | 2015-11-10 | Hsio Technologies, Llc | Semiconductor device package adapter |
US9414500B2 (en) | 2009-06-02 | 2016-08-09 | Hsio Technologies, Llc | Compliant printed flexible circuit |
US9603249B2 (en) | 2009-06-02 | 2017-03-21 | Hsio Technologies, Llc | Direct metalization of electrical circuit structures |
WO2012074963A1 (en) | 2010-12-01 | 2012-06-07 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
US9613841B2 (en) | 2009-06-02 | 2017-04-04 | Hsio Technologies, Llc | Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection |
US8970031B2 (en) | 2009-06-16 | 2015-03-03 | Hsio Technologies, Llc | Semiconductor die terminal |
US9699906B2 (en) | 2009-06-02 | 2017-07-04 | Hsio Technologies, Llc | Hybrid printed circuit assembly with low density main core and embedded high density circuit regions |
US9196980B2 (en) | 2009-06-02 | 2015-11-24 | Hsio Technologies, Llc | High performance surface mount electrical interconnect with external biased normal force loading |
WO2010141264A1 (en) | 2009-06-03 | 2010-12-09 | Hsio Technologies, Llc | Compliant wafer level probe assembly |
WO2011002712A1 (en) | 2009-06-29 | 2011-01-06 | Hsio Technologies, Llc | Singulated semiconductor device separable electrical interconnect |
US8618649B2 (en) | 2009-06-02 | 2013-12-31 | Hsio Technologies, Llc | Compliant printed circuit semiconductor package |
WO2010141298A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Composite polymer-metal electrical contacts |
US9276339B2 (en) | 2009-06-02 | 2016-03-01 | Hsio Technologies, Llc | Electrical interconnect IC device socket |
WO2010141318A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit peripheral lead semiconductor test socket |
US8610265B2 (en) | 2009-06-02 | 2013-12-17 | Hsio Technologies, Llc | Compliant core peripheral lead semiconductor test socket |
US9231328B2 (en) | 2009-06-02 | 2016-01-05 | Hsio Technologies, Llc | Resilient conductive electrical interconnect |
WO2010141266A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit peripheral lead semiconductor package |
US9136196B2 (en) | 2009-06-02 | 2015-09-15 | Hsio Technologies, Llc | Compliant printed circuit wafer level semiconductor package |
US8988093B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Bumped semiconductor wafer or die level electrical interconnect |
US9318862B2 (en) | 2009-06-02 | 2016-04-19 | Hsio Technologies, Llc | Method of making an electronic interconnect |
US9184527B2 (en) | 2009-06-02 | 2015-11-10 | Hsio Technologies, Llc | Electrical connector insulator housing |
US8525346B2 (en) * | 2009-06-02 | 2013-09-03 | Hsio Technologies, Llc | Compliant conductive nano-particle electrical interconnect |
WO2012078493A1 (en) | 2010-12-06 | 2012-06-14 | Hsio Technologies, Llc | Electrical interconnect ic device socket |
US8912812B2 (en) | 2009-06-02 | 2014-12-16 | Hsio Technologies, Llc | Compliant printed circuit wafer probe diagnostic tool |
US8928344B2 (en) | 2009-06-02 | 2015-01-06 | Hsio Technologies, Llc | Compliant printed circuit socket diagnostic tool |
WO2012061008A1 (en) | 2010-10-25 | 2012-05-10 | Hsio Technologies, Llc | High performance electrical circuit structure |
US8981568B2 (en) | 2009-06-16 | 2015-03-17 | Hsio Technologies, Llc | Simulated wirebond semiconductor package |
US9320144B2 (en) | 2009-06-17 | 2016-04-19 | Hsio Technologies, Llc | Method of forming a semiconductor socket |
US8981809B2 (en) | 2009-06-29 | 2015-03-17 | Hsio Technologies, Llc | Compliant printed circuit semiconductor tester interface |
US10159154B2 (en) | 2010-06-03 | 2018-12-18 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer circuit structure |
US9689897B2 (en) | 2010-06-03 | 2017-06-27 | Hsio Technologies, Llc | Performance enhanced semiconductor socket |
US9350093B2 (en) | 2010-06-03 | 2016-05-24 | Hsio Technologies, Llc | Selective metalization of electrical connector or socket housing |
US8758067B2 (en) | 2010-06-03 | 2014-06-24 | Hsio Technologies, Llc | Selective metalization of electrical connector or socket housing |
US9761520B2 (en) | 2012-07-10 | 2017-09-12 | Hsio Technologies, Llc | Method of making an electrical connector having electrodeposited terminals |
CA2907767A1 (en) * | 2013-03-28 | 2014-10-02 | Mitsubishi Chemical Corporation | Composition for interlayer filler of layered semiconductor device, layered semiconductor device, and process for producing layered semiconductor device |
US10667410B2 (en) | 2013-07-11 | 2020-05-26 | Hsio Technologies, Llc | Method of making a fusion bonded circuit structure |
US10506722B2 (en) | 2013-07-11 | 2019-12-10 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer electrical circuit structure |
CN104347533B (zh) * | 2013-08-01 | 2020-05-26 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
US9559447B2 (en) | 2015-03-18 | 2017-01-31 | Hsio Technologies, Llc | Mechanical contact retention within an electrical connector |
US10727085B2 (en) * | 2015-12-30 | 2020-07-28 | Texas Instruments Incorporated | Printed adhesion deposition to mitigate integrated circuit package delamination |
US10373868B2 (en) * | 2016-01-18 | 2019-08-06 | Infineon Technologies Austria Ag | Method of processing a porous conductive structure in connection to an electronic component on a substrate |
KR102592777B1 (ko) | 2016-06-27 | 2023-10-25 | 애플 인크. | 조합된 높은 밀도, 낮은 대역폭 및 낮은 밀도, 높은 대역폭 메모리들을 갖는 메모리 시스템 |
DE102017102127B4 (de) | 2017-02-03 | 2023-03-09 | Infineon Technologies Ag | Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur |
CN117832170B (zh) * | 2024-03-05 | 2024-05-07 | 北京大学 | 一种适用于电子封装的连接结构的制备方法及连接结构 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07231049A (ja) * | 1994-02-17 | 1995-08-29 | Fujitsu Ltd | セラミックス多層基板の製造方法及びセラミックス多層基板 |
JPH1056060A (ja) * | 1996-08-09 | 1998-02-24 | Hitachi Ltd | 半導体装置の製造方法 |
US7074638B2 (en) * | 2002-04-22 | 2006-07-11 | Fuji Photo Film Co., Ltd. | Solid-state imaging device and method of manufacturing said solid-state imaging device |
DE102004020497B8 (de) * | 2004-04-26 | 2006-06-14 | Infineon Technologies Ag | Verfahren zur Herstellung von Durchkontaktierungen und Halbleiterbauteil mit derartigen Durchkontaktierungen |
JP2006028667A (ja) | 2004-07-14 | 2006-02-02 | Fuji Xerox Co Ltd | 記録用紙およびこれを用いた画像形成方法 |
JP4361572B2 (ja) * | 2007-02-28 | 2009-11-11 | 株式会社新川 | ボンディング装置及び方法 |
KR100845006B1 (ko) * | 2007-03-19 | 2008-07-09 | 삼성전자주식회사 | 적층 칩 패키지 및 그 제조 방법 |
JP2009110995A (ja) | 2007-10-26 | 2009-05-21 | Toray Eng Co Ltd | 3次元実装方法及び装置 |
US7851336B2 (en) * | 2008-03-13 | 2010-12-14 | Innovalight, Inc. | Method of forming a passivated densified nanoparticle thin film on a substrate |
US7838967B2 (en) * | 2008-04-24 | 2010-11-23 | Powertech Technology Inc. | Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips |
US8415784B2 (en) * | 2009-06-02 | 2013-04-09 | Napra Co., Ltd. | Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method |
JP2010287852A (ja) | 2009-06-15 | 2010-12-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP5280309B2 (ja) * | 2009-07-17 | 2013-09-04 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
US8455349B2 (en) * | 2010-04-28 | 2013-06-04 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
-
2011
- 2011-03-30 JP JP2011074001A patent/JP2012209424A/ja not_active Withdrawn
-
2012
- 2012-02-17 US US13/399,482 patent/US8546185B2/en not_active Expired - Fee Related
- 2012-03-21 CN CN2012100768426A patent/CN102738069A/zh active Pending
- 2012-03-29 TW TW101110946A patent/TW201303966A/zh unknown
- 2012-03-29 KR KR1020120032287A patent/KR20120112172A/ko active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9502367B2 (en) | 2014-03-25 | 2016-11-22 | Kabushiki Kaisha Toshiba | Semiconductor device including a cap facing a semiconductor chip and a bump electrode provided between the semiconductor chip and the cap |
JP2020194936A (ja) * | 2019-05-30 | 2020-12-03 | 株式会社ディスコ | ウェーハの製造方法及び積層デバイスチップの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8546185B2 (en) | 2013-10-01 |
US20120252164A1 (en) | 2012-10-04 |
KR20120112172A (ko) | 2012-10-11 |
CN102738069A (zh) | 2012-10-17 |
TW201303966A (zh) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012209424A (ja) | 半導体装置の製造方法 | |
JP5357241B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US7807499B2 (en) | Stacked module and manufacturing method thereof | |
TWI414049B (zh) | 半導體裝置之製造方法 | |
KR102121176B1 (ko) | 반도체 패키지의 제조 방법 | |
JP5535448B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の実装構造 | |
JP2007273782A (ja) | 半導体装置の製造方法 | |
TW201145419A (en) | Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad | |
JP6255949B2 (ja) | 接合方法、及び半導体装置の製造方法 | |
JP2014063974A (ja) | チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法 | |
US20020076910A1 (en) | High density electronic interconnection | |
CN107154388B (zh) | 半导体封装件及其制造方法 | |
WO2019054509A1 (ja) | 半導体素子の実装構造及び半導体素子と基板との組み合わせ | |
JP5397744B2 (ja) | 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法 | |
JP6398499B2 (ja) | 電子装置及び電子装置の製造方法 | |
TWI431755B (zh) | 堆疊式封裝構造及其基板製造方法 | |
US20230144181A1 (en) | Ceramic laminated substrate, module, and method of manufacturing ceramic laminated substrate | |
JP2019067994A (ja) | 積層基板とその製造方法 | |
TW201225209A (en) | Semiconductor device and method of confining conductive bump material with solder mask patch | |
JP2010232641A (ja) | 貫通電極の形成方法、及び半導体基板 | |
JP5385471B2 (ja) | 半導体装置の製造方法 | |
JP4379216B2 (ja) | 半導体装置及びその製造方法 | |
JP2013153060A (ja) | 配線基板およびはんだバンプ付き配線基板ならびに半導体装置 | |
TW201212136A (en) | Manufacturing method of wiring substrate having solder bump, and mask for mounting solder ball | |
JP2007281105A (ja) | 電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140603 |