CN102593100A - 电子设备用基板及电子设备 - Google Patents

电子设备用基板及电子设备 Download PDF

Info

Publication number
CN102593100A
CN102593100A CN2012100011365A CN201210001136A CN102593100A CN 102593100 A CN102593100 A CN 102593100A CN 2012100011365 A CN2012100011365 A CN 2012100011365A CN 201210001136 A CN201210001136 A CN 201210001136A CN 102593100 A CN102593100 A CN 102593100A
Authority
CN
China
Prior art keywords
substrate
mentioned
electrode
pole
shaped radiator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100011365A
Other languages
English (en)
Inventor
关根重信
关根由莉奈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NAPULA CORP
Napra Co Ltd
Original Assignee
NAPULA CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011015280A external-priority patent/JP2012156369A/ja
Priority claimed from JP2011034205A external-priority patent/JP2012174826A/ja
Priority claimed from JP2011092717A external-priority patent/JP4880793B1/ja
Application filed by NAPULA CORP filed Critical NAPULA CORP
Publication of CN102593100A publication Critical patent/CN102593100A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明提供一种具有电阻较低的贯通电极构造、或者散热特性良好的热传导路径的电子设备用基板及使用它的电子设备。上述基板具有多个贯通电极及柱状散热器中的至少其一。上述贯通电极具有含有nm尺寸的碳纳米管的纳米复合构造，由以设在上述基板上的通孔为铸型的浇铸成形体形成。上述柱状散热器由以设在上述基板上的通孔为铸型的浇铸成形体形成，优选的是，具有含有纳米复合结晶构造的金属/合金成分、或者nm尺寸的碳原子构造体的纳米复合构造。

Description

电子设备用基板及电子设备
技术领域
本发明涉及电子设备用基板及电子设备。
背景技术
例如，在各种规模的集成电路、各种半导体元件或其芯片等的电子设备中，采取在基板上配置元件、将其之间用引线接合等的方式连接的方法。但是，在该方法中，因为需要引线接合工序，所以安装面积和元件的数量都增加，因为配线长的增加而信号延迟变大。
所以，提出了在基板上设置贯通电极、将以往的引线接合通过该贯通电极替换的TSV(Through-Silicon-Via)技术。在日本特开平11-298138号公报、日本特开2000-228410号公报、日本特开2002-158191号公报及日本特开2003-257891号公报中，公开了在TSV技术中不可或缺的贯通电极形成技术。TSV技术相对于引线接合的优越性如以下所述。
首先，在引线接合中，连接根数被限制为100～200根，而如果使用TSV技术，则由于能够以μm量级的间隔排列连接用贯通电极，所以能够实现几千根单位的连接根数。
此外，连接距离变短，所以不易受到干扰，寄生电容及电阻较小就足够，所以延迟及衰减、波形的劣化变少，不需要用于放大及静电破坏保护的多余的电路，由此，能够得到实现电路的高速动作和低耗电化等的优点。
通过使用TSV技术，不仅是包括模拟或数字的电路、DRAM那样的存储器电路、CPU那样的逻辑电路等的电子设备，还可以通过不同的工艺制作模拟高频率电路和低频率低耗电的电路的所谓异类的电路，得到将它们层叠的电子设备。
如果在3维集成电路(3D-IC)中使用TSV技术，则将大量的功能装入到较小的占用面积之中。除此以外，元件彼此的重要的电气路径能够戏剧般地变短，所以带来处理的高速化。
在TSV技术的应用时，必须形成通孔(贯通电极)。作为其方式，一般是通过Cu电镀形成贯通电极的方法。
但是，由于电镀的处理时间无论如何也变长，所以制造效率变差。但是，通孔通常深宽比为5以上，此外一般在通孔的内壁面上产生凹凸，所以难以将电镀基底膜均匀地形成在通孔内壁面的整面上。因此，在通孔的内壁面与作为贯通电极的镀膜之间发生空洞或间隙，成为电阻增大及可靠性下降等的原因。此外，还发生不能使电阻成为Cu具有的电阻值以下的限度。
进而，如果通过TSV技术的应用而电子设备的高密度化、高性能化、高速化、小型化、薄型化及轻量化发展，则通过动作产生的热量增大，而且其散热构造的构建变得困难，如何散热成为大问题。这是因为，如果散热不充分，则产生的热被积蓄而达到异常散热，失去电子零件的接合强度，会损害电连接的可靠性，或者电子零件的电气特性变动，在最坏的情况下会导致热失控、热破坏等。
作为这样的散热机构，以往以来已知有各种技术。例如，日本特开2008-294253号公报公开了填充含有Ag粉末的导电性膏而形成传热导通导体的技术。此外，日本特开2005-158957号公报公开了如下技术：是热传导率良好的金属(铜、钎焊、金)制，或者通过从发光元件子安装构造体的上表面开设通孔，对通孔的侧面实施镀金并填充钎焊，来形成热通孔的技术。日本特开平10-098127号公报公开了使用含有银膏、铜膏等的含金属粉树脂、或金属棒与含金属粉树脂的复合体等的导热体。进而，日本特开2007-294834号公报公开了使用Cu、Ni等的金属的热通孔。但是，在哪种现有技术的情况下，都存在散热特性的提高、制造成本降低等应改善的问题。
发明内容
本发明的目的在于提供一种具有电阻较低的贯通电极构造的电子设备用基板及使用它的电子设备。
本发明的另一目的在于提供一种具有散热特性良好的热传导路径的电子设备用基板及使用它的电子设备。
本发明的其他另一目的在于提供一种能够在短时间内高效率地形成电阻较低的贯通电极构造、以及散热特性良好的热传导路径的电子设备用基板及使用它的电子设备。
为了达到上述目的，有关本发明的电子设备用的基板，具有多个贯通电极，上述贯通电极具有含有nm尺寸的碳纳米管的纳米复合构造，由以设在上述基板上的通孔为铸型的浇铸成形体形成。
在本发明中，所谓nm尺寸，是指1μm以下的范围。此外，所谓纳米复合构造，是指至少两种组成成分为一体而构成复合体，它们的组成成分为nm尺寸的微粒子、或者结晶或非结晶相。
如上所述，在有关本发明的基板中，贯通电极由以设在基板上的通孔为铸型的浇铸成形体形成，所以对于通孔的侧壁面的贴紧力较高，具有没有气孔、空隙、空洞的致密的构造，能够得到具有电阻较小、电传导性良好的贯通电极的基板。即使在通孔的内壁面上有凹凸，由于贯通电极仿形于该凹凸而浇铸，所以也能够得到对于通孔的贴紧强度较高的贯通电极。
并且，将贯通电极仿形于通孔的内壁面的凹凸而浇铸的结果是，贯通电极和通孔的内壁面的凹凸作为阻止贯通电极的松脱的锚部发挥作用，所以贯通电极对于基板的接合强度变高。这与通过电镀形成贯通电极的情况不同，意味着不对通孔的内壁面要求凹凸精度，反而为有一些凹凸更好的结果。因此，通孔的形成变得容易。
由于贯通电极是多个，所以对于搭载在基板上的电子零件或电子设备，能够将贯通电极作为正极或负极灵活使用。因此，不需要引线接合等的电气配线，能够去除由昂贵的引线接合装置等消费的生产设备费，而降低产品成本。
进而，贯通电极具有含有nm尺寸的碳纳米管(Carbon nanotube)的纳米复合构造。碳纳米管具有铜的10倍的高热传导特性。因而，能够实现散热特性很好的贯通电极。
此外，碳纳米管的电流密度耐受量是109A/cm2，具有铜的1000倍以上的高电流密度耐受量。并且，在碳纳米管内，在与电良导体的铜的对比中，电子散射较少，所以电阻较小。因而，根据含有碳纳米管的贯通电极，在与铜的对比中电阻较小，即使流过较大的电流也能够减小电阻发热量。
贯通电极具有纳米复合构造，该纳米复合构造含有具有这样的特性的nm尺寸的碳纳米管。具有纳米复合构造的贯通电极作为nm尺寸效果而应力变小。因此，在半导体基板中，能够抑制半导体电路的特性劣化。此外，还能够抑制在基板上发生龟裂、裂纹。
贯通电极既可以由碳纳米管自身构成，也可以为含有nm尺寸的碳纳米管和纳米复合结晶构造的金属/合金成分的纳米复合构造。含有nm尺寸的碳纳米管和纳米复合结晶构造的金属/合金成分的纳米复合构造的贯通电极由于含有大小被限制为纳米水平的组织(结晶)，所以作为其效果，在贯通电极上发生的应力变小。并且，在纳米复合结晶构造中，还有促进纵向导体的等轴晶化的作用。通过上述纳米复合结晶构造及纳米复合构造具有的特有的特性，特别在半导体基板中能够抑制半导体电路的特性劣化。此外，还能够抑制在基板上发生龟裂、裂纹。
在发明中，所谓纳米复合结晶构造，基本上是指使纳米粒子分散到结晶粒内(粒内纳米复合结晶构造)、或者使纳米粒子分散到晶界中(晶界纳米复合结晶构造)的结构。
进而，也可以将碳纳米管与有机材料混合，根据需要而作为第3成分混合无机粉末或添加纳米复合结晶构造的金属/合金成分，由膏化的复合材料构成。
支撑贯通电极的基板可以包括陶瓷等的无机基板、覆铜基板等可见到的有机基板或半导体基板中的至少一种。在构成基板的无机基板、有机基板具有导电性的情况下、以及由半导体基板形成的情况下，贯通电极通过电绝缘膜或电绝缘层相对于导电性的无机基板、导电性的有机基板及半导体基板电绝缘。这样的绝缘构造可以通过将作为通孔的铸型的孔的内壁面氧化或氮化得到的绝缘膜、附着在孔的内壁面上的绝缘层来实现。上述绝缘构造也可以从孔隔开微小间隔而以环状设在其周围。
接着，有关本发明的基板与上述贯通电极分别地、或者与贯通电极一起而具有多个柱状散热器。上述柱状散热器由以设在上述基板上的通孔为铸型的浇铸成形体形成。
由于柱状散热器也由以设在基板上的通孔为铸型的浇铸成形体形成，所以对于通孔的侧壁面的贴紧力较高，具有没有气孔、空隙、空洞的致密的构造，能够得到具有热传导性及散热特性良好的柱状散热器的基板。
并且，与通过电镀法等其他方法形成的情况相比，对于通孔的侧壁面的贴紧力较高，能够短时间内高效率地形成具有没有气孔、空隙、空洞的致密的构造的柱状散热器。
柱状散热器为含有纳米复合结晶构造的金属/合金成分的纳米复合构造。作为其效果，在柱状散热器中发生的应力变小。并且，在纳米复合结晶构造中，有促进柱状散热器的等轴晶化的作用。
通过上述纳米复合结晶构造及纳米复合构造具有的特有的特性，能够抑制形成在半导体基板(晶片)上的半导体电路的特性劣化。此外，还能够抑制在半导体基板上发生龟裂、裂纹。
柱状散热器也可以与纳米复合结晶构造的金属/合金成分一起、或者独立地包含热传导性较高的nm尺寸的碳原子构造体。在这样的碳原子构造体中，包括从金刚石、富勒烯或碳纳米管中选择的至少一种。
上述柱状散热器通过碳原子构造体具有的较高的热传导性，散热性良好。特别是，由于碳纳米管具有铜的10倍的高热传导特性，所以能够确保很高的散热特性。进而，如果需要，也可以作为第3成分而添加有机成分，由膏化的复合材料构成。
有关本发明的基板也可以同时具有上述贯通电极及柱状散热器。具体而言，为以下这样的结构。
(a)贯通电极具有含有nm尺寸的碳纳米管的纳米复合构造，由以设在上述基板上的通孔为铸型的浇铸成形体形成，上述柱状散热器由以设在上述基板上的通孔为铸型的浇铸成形体形成的结构。
(b)在上述(a)中，上述贯通电极及上述柱状散热器由含有纳米复合结晶构造的金属/合金成分的纳米复合构造形成的结构。
(c)在上述(a)中，上述柱状散热器由含有热传导性较高的nm尺寸的碳原子构造体(金刚石、富勒烯或碳纳米管等)的纳米复合构造形成的结构。
(d)在上述(a)中，上述柱状散热器由含有纳米复合结晶构造的金属/合金成分、和热传导性较高的nm尺寸的碳原子构造体的复合构造形成的结构。
(e)上述贯通电极由以设在上述基板上的通孔为铸型的浇铸成形体形成，上述柱状散热器由含有纳米复合结晶构造的金属/合金成分的纳米复合构造形成，由以设在上述基板上的通孔为铸型的浇铸成形体形成的结构。
(f)在上述(e)中，上述柱状散热器由含有nm尺寸的碳原子构造体的纳米复合构造形成的结构。
(g)上述贯通电极由以设在上述基板上的通孔为铸型的浇铸成形体形成，上述柱状散热器由含有热传导性较高的nm尺寸的碳原子构造体(金刚石、富勒烯或碳纳米管等)的纳米复合构造形成的结构。
上述基板与电子零件组合而构成电子设备。在此情况下，电子零件安装在上述基板上。由此，对于电子零件构成由电阻较低的贯通电极形成的电路，并且将通过电子零件的动作产生的热通过柱状散热器高效率地散热，能够避免因电子零件的发热造成的特性变动、误动作、还有热失控等。
在本发明中，在电子零件中，可以包括有源元件、无源零件、或者将它们组合的复合元件。此外，在电子设备中，包括应用电子学的技术的电气产品的几乎全部。在电子设备中，还包括应用TSV技术而做成3维层叠构造的结构、或者将内插件与各种元件组合而做成3维层叠构造的结构。
本发明通过以下给出的细节描述和附图能够更全面地被理解，这些描述及附图只是用于说明的，并不意味着限定本发明。
附图说明
图1是表示有关本发明的基板的一部分的俯视图。
图2是图1所示的基板的剖视图。
图3是有关本发明的基板的截面的SEM像。
图4是表示有关本发明的基板的制造方法的图。
图5是使用有关本发明的基板的电子设备的局部剖视图。
图6是表示有关本发明的基板的另一实施例的图。
图7是使用图6所示的基板的电子设备的局部剖视图。
图8是表示有关本发明的基板的另一实施例的图。
图9是使用图8所示的基板的电子设备的局部剖视图。
图10是表示有关本发明的发光设备的一形态的局部剖视图。
图11是在图10所示的发光设备中使用的支撑体的俯视图。
图12是图11的12-12线剖视图。
图13是表示在图10所示的发光设备中使用的发光元件的外观的图。
图14是图13所示的发光元件的仰视图。
图15是表示有关本发明的发光设备的另一形态的局部剖视图。
图16是表示有关本发明的发光设备的其他另一形态的局部剖视图。
图17是有关本发明的照明装置的俯视图。
图18是图17所示的照明装置的一部分的放大剖视图。
图19是从图18的剖视图去除了发光元件和荧光体的剖视图。
图20是有关另一形态的发光设备的剖视图。
图21是从图20的剖视图去除了发光元件和荧光体的剖视图。
图22是有关本发明的液晶显示器的剖视图。
图23是像素的俯视图。
图24是有关本发明的发光二极管显示器的俯视图。
图25是表示有关本发明的基板的另一形态的剖视图。
图26是使用图25所示的基板的电子设备的局部剖视图。
图27是表示有关本发明的基板的另一形态的局部剖视图。
图28是使用图27所示的基板的电子设备的局部剖视图。
图29是表示有关本发明的电子设备的另一形态的局部剖视图。
图30是表示有关本发明的电子设备的另一形态的局部剖视图。
图31是表示有关本发明的电子设备的另一形态的局部剖视图。
图32是表示有关本发明的电子设备的另一形态的局部剖视图。
图33是表示有关本发明的散热用基板的一部分的剖视图。
图34是表示有关本发明的散热用基板的另一形态的一部分的剖视图。
图35是表示有关本发明的散热用基板的另一形态的一部分的剖视图。
图36是表示有关本发明的散热用基板的另一形态的一部分的剖视图。
图37是表示有关本发明的散热用基板的另一形态的一部分的剖视图。
图38是表示有关本发明的散热用基板的另一形态的一部分的剖视图。
图39是表示有关本发明的散热用基板的另一形态的一部分的俯视图。
图40是图39所示的散热用基板的剖视图。
图41是表示有关本发明的散热用基板的另一形态的一部分的剖视图。
图42是表示有关本发明的散热用基板的另一形态的一部分的剖视图。
图43是车载电子设备的电路图。
图44是表示图43所示的车载电子设备的散热构造的局部剖视图。
图45是表示能够在个人计算机或便携电话机等的电子设备中采用的散热构造的局部剖视图。
图46是表示能够在个人计算机或便携电话机等的电子设备中采用的散热构造的局部剖视图。
具体实施方式
参照图1及图2，有关本发明的电子设备用基板1具有以μm量级的规定间距配置的多个贯通电极2。贯通电极2的通孔直径也是μm量级。贯通电极2具有含有nm尺寸的碳纳米管的纳米复合构造，由以设在基板1上的通孔20为铸型的浇铸成形体形成。
如上所述，贯通电极2由以设在基板1上的通孔20为铸型的浇铸成形体形成，所以对于通孔20的侧壁面的贴紧力较高，具有没有气孔、空隙、空洞的致密的构造，能够得到具有电阻较小、电传导性良好的贯通电极2的基板1。即使在通孔20的内壁面上具有凹凸，贯通电极2也仿形于该凹凸而浇铸，所以能够得到对于通孔20的贴紧强度较高的贯通电极2。
并且，将贯通电极2仿形于通孔20的内壁面的凹凸而浇铸的结果是，贯通电极2与通孔20的内壁面的凹凸作为阻止贯通电极2的松脱的锚部发挥作用，所以贯通电极2对于基板1的结合强度变高。这与通过电镀形成贯通电极2的情况不同，对于通孔20的内壁面不要求凹凸精度，意味着反而有一些凹凸更好。因此，通孔20的形成变得容易。
如果参照表示SEM像的图3，则在设在基板1上的通孔20内保持没有气孔、空隙、空洞的致密的构造而填充贯通电极2，尽管通孔20的侧壁面具有凹凸，贯通电极2也贴紧在通孔20的侧壁面上。
通孔20是通过激光、化学蚀刻或等离子蚀刻等穿通的，在其内壁面上产生穿通工序所附带的凹凸，但如图3所示，贯通电极2尽管通孔20的内壁面为凹凸面，也仿形于该凹凸面而填充，贴紧在通孔20的内壁面上，成为没有气孔、空隙、空洞的致密的构造。并且，由于通孔20的内壁面的凹凸产生一种固定效果，所以贯通电极2不会从通孔20浮起或浮动、而可靠地固定在通孔20内。这反过来讲，与通过溅射及电镀的同时应用而形成的一般技术相比，在通孔20的形成时，可以不在意其内壁面的平面度即可，产生反而将通孔20在某种程度上粗糙地形成而更好的结果。
贯通电极2具有含有nm尺寸的碳纳米管(Carbon nanotube)的纳米复合构造。碳纳米管是通过碳制作的六元环网(石墨薄膜)为单层或多层的同轴管状的物质。使用单层的单壁碳纳米管(SWNT)、多层的多壁碳纳米管(MWNT)的哪种都可以。具体而言，可以使用以nm尺寸的碳纳米管为填料、向铝合金中取向添加的复合材料。
碳纳米管具有铜的10倍的高热传导特性，能够得到很高的散热特性。此外，碳纳米管的电流密度耐受量为109A/cm2，具有铜的1,000倍以上的高电流密度耐受量。并且，在碳纳米管内，在与作为电气良导体的铜的对比中，由于电子散射较少，所以电阻较小。因而，根据含有碳纳米管的贯通电极2，在与铜的对比中，电阻较小，即使流过较大的电流，也能够减小电阻发热量。碳纳米管是几nm的直径，在本发明中，将其切断为500nm以下、优选的是200nm～300nm的长度而使用。
贯通电极2既可以由碳纳米管自身构成，也可以由含有碳纳米管和纳米复合结晶构造的金属/合金成分的复合材料构成。
含有纳米尺寸的碳纳米管和纳米复合结晶构造的金属/合金成分的纳米复合构造的贯通电极2由于包含大小被限制为纳米水平的组织(结晶)，所以作为其效果而在贯通电极2上产生的应力变小。并且，在纳米复合结晶构造中，有促进纵向导体的等轴晶化的作用。通过上述纳米复合构造及纳米复合结晶构造所具有的特有的特性，特别在半导体基板中能够抑制半导体电路的特性劣化。此外，也可以抑制在基板1上发生龟裂、裂纹。
作为纳米复合结晶构造的金属/合金成分，可以例示Bi、In、Sn及Cu。特别是，如果含有Bi，则通过Bi具有的凝固时的体积膨胀特性，能够在通孔20的内部中形成不发生空洞及空隙的致密的贯通电极2。但是，如果含有Bi等，则有电阻增大的倾向，所以优选的是在满足要求的电阻值的限度内使用Bi。
进而，也可以将nm尺寸的碳纳米管与有机材料混合、根据需要而由添加陶瓷或玻璃等的无机粉末或纳米复合结晶构造的金属/合金成分的复合材料构成。
支撑贯通电极2的基板1可以包含陶瓷等的无机基板、覆铜基板等可看到的有机基板或半导体基板中的至少一种。对于可以使用的半导体基板并没有特别限制。不仅可以使用Si基板(硅基板)、SiC基板(碳化硅基板)、GaN基板(氮化镓基板)、ZnO基板(氧化锌基板)等，也可以使用SOI基板(Silicon on insulator)等。在构成基板1的无机基板、有机基板具有导电性的情况下、以及基板1由上述那样的半导体基板形成的情况下，贯通电极2通过电绝缘膜或电绝缘层相对于导电性的无机基板、导电性的有机基板及半导体基板电绝缘。这样的绝缘构造可以通过将作为贯通电极2的铸型的孔20的内壁面氧化或氮化而得到的绝缘膜、或者附着在孔20的内壁面上的绝缘层来实现。上述绝缘层也可以从孔20隔开微小间隔而在其周围以环状设置。
在贯通电极2的成形时，首先，如图4(A)所图示那样，将预先设有多个在厚度方向上贯通的微细的通孔20的基板1搭载到支撑台S1之上。通孔20的下侧被支撑台S1封闭。但是，通孔20也可以是非贯通孔。
接着，如图4(B)所示，以设在基板1上的通孔20为铸型，在其内部中浇铸液态、膏状或粉体状的电极材料2。然后，如图4(C)图示那样，一边对浇铸在通孔20内的电极材料2施加机械性的力F1、例如使用压板P1的挤压、注射压力或滚压一边使其凝固。由此，如图4(D)所示，成形出具有没有气孔、空隙、空洞的致密的构造、作为贴紧在通孔20的侧壁面上的浇铸成形体的贯通电极2。并且，该成形体的构造通过图3的SEM像而变得清楚。
在设在基板1上的通孔20内浇铸电极材料2的工序优选的是在减压后的真空腔室内执行。这是因为，能够通过该减压和之后的施加压力进行差压填充。
在电极材料2含有碳纳米管及纳米复合结晶构造的金属/合金成分的复合构造的情况下，将在这些金属/合金成分的熔融金属中混入了nm尺寸的碳纳米管的液态复合材料2浇铸到通孔20内，一边对浇铸的液态复合材料2施加使用了压板P1的挤压、注射压力或滚压，一边冷却而使其凝固。
此外，在电极材料2是含有碳纳米管、有机材料和溶剂的膏状材料的情况下，一边施加使用了压板P1的挤压、注射压力或滚压，一边使其加热硬化。在电极材料2是粉体的情况下，可以在熔融状态下注入填充到通孔20内、或以粉体的状态注入到通孔20内之后进行加热熔融。
图5表示使用图1及图2所示的基板作为内插件(インタ一ポ一ザ)的电子设备的一例。基板1作为内插件而配置在例如由半导体芯片等形成的电子设备6、6之间。电子设备6、6的电极通过接合膜4、4分别连接在贯通电极2上。
贯通电极2具备多个，所以能够将这些独立的多个贯通电极2活用作对于搭载在基板1上的电子设备6、6的正极、负极。因此，不需要引线接合等的电气配线，能够削减为昂贵的引线接合装置等花费的生产设备费，而降低产品成本。
基板1也可以与上述贯通电极2分别地、或者与贯通电极2一起具有柱状散热器。首先，参照图6，基板1具有柱状散热器3。柱状散热器3由以设在基板1上的通孔30为铸型的浇铸成形体形成。柱状散热器3在基板1的厚度方向上贯通，相互隔开微小间隔以例如矩阵状配置有多个。柱状散热器3其一端(下端)通过设在基板1的背面(另一面)上的散热层31共同地连接，另一端(上端)被导出到基板1的表面上。在表面侧也能够设置散热层。在构成基板1的无机基板、有机基板具有导电性的情况下，柱状散热器3通过电绝缘膜或电绝缘层相对于导电性的无机基板、导电性的有机基板及半导体基板电绝缘。这样的绝缘构造可以通过将作为铸型的孔30的内壁面氧化或氮化得到的绝缘膜、或者附着在孔30的内壁面上的绝缘层来实现。上述绝缘层也可以从孔30隔开微小间隔而以环状设在其周围。
柱状散热器3也由以设在基板1上的通孔30为铸型的浇铸成形体形成，所以对于通孔30的侧壁面的贴紧力较高，具有没有气孔、空隙、空洞的致密的构造，能够得到具有热传导性及散热特性良好的柱状散热器3的基板1。
并且，与通过电镀法等其他方法形成的情况相比，能够在短时间中高效率地形成对于通孔的侧壁面的贴紧力较高、具有没有气孔、空隙、空洞的致密的构造的柱状散热器3。
作为形成柱状散热器3的技术，如果在通孔30的侧面上实施电镀后形成热通道，则为了形成连续的镀膜，必须将通孔30的内壁面做成凹凸极小的平滑的面，必须在通孔形成工序中花费较长时间。并且，如果通孔30的深宽比较高，则很难将用于电镀的基底膜形成为连续的均质的膜。
相对于此，在将柱状散热器3作为以设在基板1上的通孔30为铸型的浇铸成形体构成的本发明中，即使通孔30的内壁面(侧壁面)为凹凸面，柱状散热器3在浇铸的过程中也仿形于该凹凸面而填充。因而，能够得到具有没有气孔、空隙、空洞的致密的构造、贴紧在通孔30的侧壁面上的构造的柱状散热器3。由此，能够实现热传导性及散热特性良好的柱状散热器3。
并且，由于通孔30的内壁面的凹凸产生一种固定效果，所以柱状散热器3不会从通孔30浮起或浮动，被可靠地固定在通孔30的内部中。这反过来讲，在与现有技术的对比中，在通孔30的形成时，可以不在意其内壁面的平面度即可，产生反而将通孔30在某种程度上粗糙地形成更好的结果。
柱状散热器3是多个，分别分布在基板1的面内，其一端(下端)通过设在基板1的背面(另一面)上的散热层31共同地连接，所以形成三维的散热路径，该三维的散热路径将从柱状散热器3沿基板1的厚度方向传递来的热一边向与正交于厚度方向的面并行的方向扩散一边进行散热。由此，能够提高散热性。通过适当选择构成柱状散热器3的材料的热阻、以及柱状散热器3的占有率，能够将通过电子零件或电子设备6的动作产生的热通过柱状散热器3更加高效率地向基板1的外部散热。
柱状散热器3的散热特性基本上由其组成材料具有的热传导率(或热阻)、和柱状散热器3的整体相对于基板1的平面面积所占有的占有率决定。例如，在作为柱状散热器3而使用热阻较低的材料的情况下使占有率下降，在使用热阻较高的材料的情况下将占有率提高。即，柱状散热器3的占有率考虑其组成材料的热传导率而决定。反之，在对占有率有限制的情况下，考虑要求的散热特性而选择适合的热传导率的材料。
柱状散热器3可以做成含有纳米复合结晶构造的金属/合金成分的纳米复合构造。作为其效果，在柱状散热器3中产生的应力变小。并且，在纳米复合结晶构造中，有促进柱状散热器3的等轴晶化的作用，所以应力变得更小。
通过上述纳米复合结晶构造具有的特有的特性，抑制了形成在基板1上的半导体电路的特性劣化。此外，也能够抑制在基板1上发生龟裂、裂纹。
作为柱状散热器3构成的纳米复合结晶构造材料的具体例，并没有限定，可以例示Al、Au、Cu、Ag、Sn等。但是，柱状散热器3优选的是热阻尽可能小，所以材料及组成比等需要从这样的视点选取。在图示实施例中，柱状散热器3是躯体充满的柱状体，是截面圆形，但也可以是方形。
柱状散热器3也可以与纳米复合结晶构造的金属/合金成分一起、或者独立地含有热传导性较高的nm尺寸的碳原子构造体。作为这样的碳原子构造体的具体例，可以举出从金刚石、富勒烯或碳纳米管中选择出的至少一种。
使用碳原子构造体的柱状散热器3通过碳原子构造体具有的较高的热传导性而散热性良好。特别是，碳纳米管由于具有铜的10倍的高热传导特性，所以能够确保很高的散热特性。作为具体例，可以使用以碳纳米管为填料、取向添加到铝合金中的物质。作为填料，也可以与碳纳米管一起使用比其纤维粗的气相生长碳纤维。该复合材料的热传导率超过铝合金的热传导率的3倍。碳纳米管切断为500nm以下、优选的是200nm～300nm的长度而使用。
有关本发明的散热用基板在向电子设备的应用中安装伴随着发热的电子零件，为了将其热向外部释放而使用。在图7中表示这样的电子设备的一例。在图6所示的基板1的一面上，经由热传导性结合剂层51搭载有伴随着发热的电子零件或电子设备6。在散热层31上优选的是热结合散热块。电子零件或电子设备6例如是半导体芯片等的有源元件、或者电容器、电感器等的无源零件或它们的复合元件。电子零件或电子设备6既可以同时具有半导体元件和无源零件，也可以是存储器元件、逻辑电路元件或模拟电路元件。既可以是这些元件的单层，也可以是层叠的结构。
这里，有关本发明的基板1具有由以通孔30为铸型的浇铸成形体形成的柱状散热器3，通过柱状散热器3，形成贴紧在通孔30的侧壁面上，具有没有气孔、空隙、空洞的致密的构造的、热传导性及散热特性良好的散热路径。因此，在向电子设备的应用中，将在电子零件或电子设备6中产生的热通过热传导性及散热特性良好的柱状散热器3高效率地可靠地散热，能够避免电子零件或电子设备6的异常发热、热失控、误动作。
接着，参照图8，图示了同时具有贯通电极2和柱状散热器3的基板1。在此情况下，在贯通电极2与柱状散热器3之间可以存在以下这样的组合。
(a)贯通电极2具有含有nm尺寸的碳纳米管的纳米复合构造，由以设在基板1上的通孔20为铸型的浇铸成形体形成，柱状散热器3由以设在基板1上的通孔30为铸型的浇铸成形体形成的结构。
(b)在上述(a)中，贯通电极2及柱状散热器3由含有纳米复合结晶构造的金属/合金成分的纳米复合构造形成的结构。
(c)在上述(a)中，柱状散热器3由含有热传导性较高的nm尺寸的碳原子构造体(金刚石、富勒烯或碳纳米管等)的纳米复合构造形成的结构。
(d)在上述(a)中，柱状散热器3由含有纳米复合结晶构造的金属/合金成分、和热传导性较高的nm尺寸的碳原子构造体(金刚石、富勒烯或碳纳米管等)的纳米复合构造形成的结构。
(e)贯通电极2由以设在基板1上的通孔20为铸型的浇铸成形体形成，柱状散热器3含有纳米复合结晶构造的金属/合金成分，由以设在基板1上的通孔30为铸型的浇铸成形体形成的纳米复合构造而形成的结构。并不一定需要贯通电极2含有碳纳米管。
(f)在上述(e)中，柱状散热器3由含有热传导性较高的nm尺寸的碳原子构造体(金刚石、富勒烯或碳纳米管等)的纳米复合构造形成的结构。
(g)贯通电极2由以设在基板上的通孔20为铸型的浇铸成形体形成，柱状散热器3含有热传导性较高的nm尺寸的碳原子构造体(金刚石、富勒烯或碳纳米管等)的纳米复合构造形成的结构。并不一定需要贯通电极2含有碳纳米管。
上述基板1如图9所图示那样，与电子零件6组合而构成电子设备。电子零件6在电极接合在贯通电极2上的状态下安装在基板1上。由此，构成由相对于电子零件6电阻较低的贯通电极2形成的电路，并且将通过电子零件6的动作而产生的热通过柱状散热器3高效率地散热，能够避免因电子零件6的发热带来的特性变动、误动作、还有热失控等。
在本发明中，在电子零件中，可以包括有源元件、无源零件或将它们组合的复合元件。作为有源元件的代表例，可以例示发光二极管、各种存储器、各种逻辑IC或模拟电路元件等。在无源零件中，包括电容器、电感器、或电阻、或者将它们组合的复合元件。
在本发明中，在电子设备中，包括应用电子学技术的电气产品的几乎全部。作为具体例，包括个人计算机、便携电话机、数字家电、使用发光二极管的发光装置、照明装置、交通信号灯、图像处理装置、图像传感器或车载电子设备等。还包括应用TSV技术而做成三维层叠构造的结构、或者将内插件与各种元件组合而做成三维层叠构造的结构。接着，对电子零件及电子设备的具体的实施例进行说明。在例示的全部的实施例中，贯通电极及柱状散热器具有已经叙述的特征，起到作用效果，所以它们的重复说明省略。
实施例1：发光二极管而发光设备
图10～图12中图示的发光设备包括基板1和发光元件6。发光元件6被荧光层7覆盖。基板1是作为所谓的封装的结构，包括两个贯通电极2、2、和多个柱状散热器3，在一面上具有凹部11。基板1的优选的例子是以Si为主成分的基板。与其不同，基板1也可以由绝缘树脂基板或绝缘性陶瓷基板构成。基板1在图示中具有4边形的外形，但其形状是任意的。基板1的凹部11形成为，使其隔开间隔包围贯通电极2、2，在其内侧面的大致整周上，通过溅射等形成有例如由Al膜、Ag膜或Cr膜等形成的反射膜8。有时在反射膜8的下侧设有氧化膜等的绝缘膜。
贯通电极2、2分别在形成有凹部11的区域内将基板1在厚度方向上贯通，一端在凹部11的内面上露出，另一端在基板1的另一面上露出。贯通电极2、2是躯体充满的实心柱状体，可以取方形、圆形等任意的截面形状。贯通电极2、2也可以使其平面形状在贯通基板1的部分、与处于基板1的一面上且和发光元件6接合的部分之间不同。例如，使贯通基板1的部分的截面形状为方形或圆形等的形状，使与发光元件6接合的部分为平面面积扩大的图案等。此外，贯通电极2、2优选的是使其端面形状与连接的发光元件6的电极形状对应。根据这样的观点，在实施例中，使贯通电极2、2的一个端面形状为圆形，使另一个端面形状为四边形。
柱状散热器3在基板1的厚度方向上贯通，相互隔开微小间隔，以矩阵状配置有多个。柱状散热器3通过设在基板1的背面(另一面)上的散热层31共同地连接。贯通电极2、2从散热层31独立。散热层31的形态并不限定于图示的膜状，也可以是具有扩大的散热面积的3维构造。
发光元件6是发光二极管，图13、图14中例示的结构在透明结晶层62的光射出面60相反侧的另一面上，包括层叠了P型半导体层611及N型半导体层613的半导体层叠构造61。在P型半导体层611及N型半导体层613之间设有活性层612。
P型半导体层611及N型半导体层613中的、位于透明结晶层62侧的N型半导体层613具有不与P型半导体层611重叠的部分614，N侧电极63设在该不重叠的部分614的表面上。P侧电极64在重叠的部分中设在P型半导体层611的表面上。N侧电极63并不限定于圆形，也可以是方形。
在实施例中，设在不重叠的部分614中的N侧电极63的平面面积比设在重叠的部分中的P侧电极64的平面面积小。更详细地讲，关于以N侧电极63及P侧电极64的配置方向观察的电极宽度，N侧电极63的电极宽度比P侧电极64的电极宽度小。根据这样的电极配置，使不重叠的部分614的宽度变小，由此能够扩大作为发光区域的重叠的部分的宽度及面积，所以能够增大发光量。
但是，图13、图14是表示在本发明中能够应用的发光元件6的一例，并不限定于此。例如，也可以是透明结晶层62与半导体层叠构造61的上下关系颠倒的构造。此外，电极面积考虑电流扩散而决定。
发光元件6如图10所示，配置在基板1的凹部11内，P型半导体层611的P侧电极64连接在贯通电极2的一端上，N型半导体层613的N侧电极63连接在贯通电极2的一端上。发光元件6配置为，使其在配置在凹部11的内部中时、其上面比凹部11的周围的基板1的表面低。并且，填充荧光层7以将该阶差填埋。
P侧电极64及N侧电极63隔开间隔相互对置。在P侧电极64与贯通电极2的接合、以及N侧电极63与贯通电极2的接合时，使两者的接合界面夹着接合膜。接合膜由含有从Sn、In、Bi、Ga或Sb的组中选择出的至少1种低熔点金属成分、和从Cr、Ag、Cu、Au、Pt、Pd、Ni、Ni-P合金、Ni-B合金的组中选择出的至少1种的高熔点金属材料构成。低熔点金属与P侧电极64及贯通电极2、N侧电极63及贯通电极2反应，形成金属间化合物而被消耗，在接合后熔点大幅上升。
透明结晶层62代表性的是蓝宝石，其一面为光射出面60。在透明结晶层62的一面上有缓冲层(未图示)，半导体层叠构造61经由缓冲层在透明结晶层62之上成长。
半导体层叠构造61在发光元件6中是周知的。具有PN接合，代表性地使用III-V族化合物半导体。但是，并不限定于公知技术，可以包括以后提出的化合物半导体。
在本发明中，发光元件6是红色发光元件、绿色发光元件、蓝色发光元件、橙色发光元件的哪种都可以，也可以是白色发光元件。在这些发光元件中，已知有构成半导体层叠构造61的半导体材料及其制造方法。
在图示的发光设备中，基板1包括两个贯通电极2、2，在一面上具有凹部11。贯通电极2、2分别将基板1在厚度方向上贯通，一端在凹部11的内面上露出。在该基板1的凹部11内配置有发光元件6。发光元件6在实施例中是在透明结晶层62的与作为光射出面的一面60相反侧的另一面上层叠了P型半导体层611及N型半导体层613的构造。并且，在凹部11的内部中，P型半导体层611的P侧电极64连接在贯通电极2的一端上，N型半导体层613的N侧电极63连接在贯通电极2、2的另一端上。因而，根据实施例，成为对于发光元件6从与透明结晶层62所处一侧的相反侧注入电流，实现用于发光元件6的电极不出现在光射出面60上的构造。由此，能够使产生的光高效率地向外部放射。
基板1包含多个柱状散热器3。柱状散热器3在基板1的厚度方向上设置。因而，将通过发光元件6的发光动作产生的热通过柱状散热器3向基板1的外部散热，能够保持将发光元件6的电极63、64与贯通电极2、2连接的接合部分的接合强度，维持电连接的可靠性。此外，能够避免通过发热带来的发光元件6的发光特性的变动。
柱状散热器3的一端被向基板1的另一面侧导出，连接到设在基板1的另一面上的散热层31上。根据该构造，散热特性进一步提高。
在实施例中，在凹部11的内面与发光元件6的侧面之间设有反射膜8。由此，能够将由半导体层61产生的光在抑制透明结晶层62的光散射、吸收作用的同时向透明结晶层62的光射出面60导引。
反射膜8既可以附着在凹部11的内面上，也可以附着在发光元件6的侧面上。在图10～图12的实施例中，发光元件6相对于凹部11具有微小的间隙而嵌入。根据该构造，能够容易且可靠地执行发光元件6相对于基板1的定位、配置。
虽然没有图示，但可以在光射出面60上配置具有微细凹凸形状的透明光学零件。由此，能够用光射出面60使光扩散或分散，实现均匀的面发光。也可以代替设置透明光学零件而在光射出面60上形成微细凹凸形状。进而，虽然省略图示，但也可以与微细凹凸一起、或者不设置微细凹凸而在光射出面60上设置荧光体。
进而，如果参照图15，则在与图10～图12的实施方式的对比中，图示了将凹部11的平面面积扩大的发光设备。该凹部11与发光元件6的平面面积相比相当大，在发光元件6的外周与凹部11的内周面之间填充有荧光层7等。此外，在凹部11的内壁面上附着着反射膜8。柱状散热器3一端(上端)在与凹部11的底面位置大致相同的位置上停止，另一端被导引到基板1的背面，连接到散热层31上。
参照图16，图示了在与图15大致同样的构造中，在凹部11的中央部分设有突出部12、在该突出部12上搭载有发光元件6的发光设备。图15及图16的实施方式也起到参照图10～图13说明的作用效果。
有关本发明的发光设备具有作为单一的发光元件的发光二极管、将多个发光元件例如以矩阵状配置的面发光装置、照明装置、液晶显示器用背光源、信号灯等广泛的用途。以下表示其中的例子。
图17是使用发光二极管的照明装置的俯视图。图示的照明装置包括矩形状的基板1、和以矩阵状排列在该基板1上的多个发光设备QR、QG、QB。
各发光设备QR、QG、QB具有发出规定的色相的光的发光元件6、用来将发光元件6电连接的两个贯通电极2、2、和配置在发光元件6的周围的多个柱状散热器3。各发光元件6配置在形成于基板1的板面上的凹部11内。基板1的形状、发光设备QR、QG、QB的数量及配置形态、以及柱状散热器3的数量及配置形态并不限定于图17所示的形态，应该适当地决定。
在图18～图20中详细地表示上述发光设备QR、QG、QB。基板1是作为所谓的封装的结构。包括多个贯通电极2、2、和多个柱状散热器3，在板面上具有凹部11。基板1优选的是采用以Si为主成分的结构，但并不限定于此，也可以应用绝缘树脂基板或绝缘性陶瓷基板。进而，也可以是金属基板等的导电性基板。在本实施方式中，以基板1由Si基板构成的情况为例进行说明。
基板1的凹部11的形状并不限定于图17所示那样的长方体形状，也可以是其他形状。该凹部11形成为，使其在俯视基板1时将贯通电极2、2隔开间隔包围，在其内侧面的大致整周上，通过溅射等形成有反射膜8。反射膜8并不限定于上述形态，例如也可以附着在发光元件6的侧面上，此外也可以在反射膜8的下侧设置氧化膜等的绝缘膜。
发光元件6以微小的间隙嵌入在凹部11中。根据该构造，能够容易且可靠地执行发光元件6相对于基板1的定位、配置。此外，发光元件6在凹部11内，上面被荧光层7覆盖。由此，能够提高发光元件6发出的光的亮度。作为在荧光层7中使用的荧光物质，例如有磷酸钙。此外，荧光层7的色相应根据用途而适当决定。
贯通电极2、2分别在凹部11的底面内将基板1在厚度方向上贯通，一端在凹部11的内面上露出，另一端在基板1的另一面上露出。也可以使贯通电极2、2的端面形状与连接的发光元件6的电极形状对应，在此情况下，贯通电极2、2的端面形状分别为圆形和四边形。
本实施方式的基板1是具有导电性的Si基板，所以贯通电极2、2被从基板1电绝缘。作为电绝缘的方式，在贯通电极2、2的外周面与配置贯通电极2、2的通孔的内周面之间设有电绝缘层9。电绝缘层9既可以是将作为Si基板的基板1的通孔内壁面氧化或氮化而得到的氧化膜或氮化膜，也可以是由填充在通孔内的有机绝缘物或玻璃等的无机绝缘物构成的层。
柱状散热器3在基板1的厚度方向上贯通，相互隔开微小间隔以矩阵状配置有多个，连接在设在基板的背面(另一面)上的散热层31上。由此，柱状散热器3能够将热从基板1有效地散逸。
散热层31由例如铝等的热传导率较高的物质构成，既可以分为多个设在基板1的背面上，或者也可以作为对全部的散热器3共同地连接的单一部件设置。此外，散热层31的形态并不限定于图示的膜状，也可以是具有扩大的散热面积的3维构造。
在图20中表示发光设备QR、QG、QB的另一形态。本形态的发光设备与上述实施方式的不同点是，基板1由3个层101～103构成、以及扩展了凹部11的平面面积。
在本实施方式中，基板1是SOI基板，为将构成第1基板层的第1硅层101、构成绝缘层的氧化层102、以及构成第2基板层的第2硅层103按该顺序层叠的构造。
凹部11将第2硅层103的表面切掉而形成，其内侧面为随着朝向开口端而开口面积扩大的倾斜面。该凹部11具有与发光元件6的平面面积相比相当大的平面面积，在发光元件6的外周与凹部11的内周面之间填充有荧光层7。此外，在凹部11的内壁面上，与上述实施方式同样，附着有反射膜8。
贯通电极2、2在被电绝缘层9电绝缘的状态下将第1硅层101贯通，该凹部11侧的端部分别与贯通氧化层102的连接部41、42连接。连接部41、42与发光元件6的两端子601、602连接。连接部41、42的形状并不限定于圆柱状，也可以采用四方柱等的其他形状。
柱状散热器3与贯通电极2、2同样，在基板1的厚度方向上贯通第1硅层101而设置，连接在散热层31上。即，柱状散热器3从基板1的背面延伸到第1硅层101与氧化层102的边界而设置。根据该结构，在柱状散热器3的形成时，能够使氧化层102作为蚀刻阻止层发挥功能。因此，柱状散热器3的深度尺寸被第1硅层101的层厚划定，所以能够得到蚀刻的工序管理变得很容易的优点。
上述照明装置包括基板1，该基板1包括多个柱状散热器3。柱状散热器3在基板1的厚度方向上设置，所以将通过发光元件6的发光动作产生的热通过柱状散热器3向基板1的外部散热，能够保持将发光元件6的端子601、602与贯通电极2、2连接的接合部分的接合强度，维持电连接的可靠性，此外，还能够避免因发热带来的发光元件6的发光特性的变动。
柱状散热器3的一端被向基板1的另一面侧导出，连接到设在基板1的另一面上的散热层31上，所以基板1的散热特性能够进一步提高。
发光元件6是图13及图14所示的结构。因而，发光元件6被从层叠方向上的透明结晶层62的相反侧注入电流，具有发光元件6的端子601、602不出现在光射出面上的构造，所以能够使射出的光高效率地向外部放射。进而，由半导体层61产生的光被反射膜8抑制透明结晶层62的光散射、吸收作用，被有效地向透明结晶层62的光射出面导引。
接着，参照图22说明有关本发明的液晶显示器。液晶显示器包括液晶面板120和背光源130。该液晶显示器在概念上不限定于一般的计算机用的显示装置及通用电化产品的液晶显示部，也可以用在液晶电视、或便携电话机、便携游戏机、便携信息终端等的便携式电子设备中。
液晶面板120是由偏光过滤器、玻璃基板及液晶层等构成的液晶模块，基于图像信号被来自驱动电路(未图示)的电信号驱动。背光源130是图17～图21所示的照明装置，通过多个发光设备QR、QG、QB将液晶面板120从其背面侧照明。但是，背光源130的形态并不限定于此，也可以是例如图10～图16所示的照明装置，当然采取有关本发明的照明装置的哪种形态都可以。
在背光源130中，贯通电极2、2经由凸起电极及配线基板与电源部连接，由此被供给电力的发光元件6对液晶面板120照射光。此外，柱状散热器3与散热层31连接，将基板1内部的热向液晶显示器的背面侧排出。
有关本发明的液晶显示器因为包括上述照明装置，所以起到已经叙述的作用效果。
接着，参照图23及图24说明有关本发明的发光二极管显示器。发光二极管显示器由于使用发光元件自身作为像素，所以不需要背光源，具有能够降低耗电的优点。
在图23中，将发光二极管显示器的像素Q以俯视表示，另一方面，在图24中，表示将该像素Q以矩阵状配置在基板1上的发光二极管显示器。
1个像素Q具有3个发光设备QR、QG、QB，这些发光设备QR、QG、QB分别具有发出红色光的发光元件6R、发出绿色光的发光元件6G、以及发出蓝色光的发光元件6B。本实施方式的发光二极管显示器由于以全彩色显示为前提，所以这样具有3色的发光元件6R、6G、6B，但并不限定于此。例如，在仅将1色的显示作为前提的情况下，像素Q只要仅由3色的发光元件6R、6G、6B的某1个构成就可以。即，像素Q适当选择具有对应于显示功能的发光元件的发光设备QR、QG、QB而构成。
此外，本实施方式的像素Q如图所示，3个发光设备QR、QG、QB配置在三角形的各顶点的位置上，但并不限定于此，可以对应于3色的发光元件6R、6G、6B的特性而采取适当的配置形态。
有关本发明的发光二极管显示器的各发光元件6R、6G、6B的贯通电极2、2与薄膜晶体管(TFT)等连接，由此，基于图像信号由驱动电路将各像素Q进行发光控制。此外，柱状散热器3与图18～图23所示的结构同样，与散热层31连接，将基板1内部的热向显示器的背面侧释放。
有关本发明的发光二极管显示器由于包括与上述照明装置相同的结构，所以起到已经叙述的作用效果。
此外，有关本发明的信号灯例如是用在铁路信号器或交通信号器中的信号灯，如上述发光二极管显示器那样，将多个发光设备QR、QG、QB排列而构成，例如具备多色的发光元件6R、6G、6B。
有关本发明的信号灯由于包括与上述照明装置同样的结构，所以起到已经叙述的作用效果。
在图25中图示的基板1包括贯通电极2、柱状散热器3、和凹部11。实施例所示的基板1是SOI基板，为将构成第1基板层的第1硅层101、构成绝缘层的氧化层102及构成第2基板层的第2硅层103按该顺序层叠的构造。
作为SOI基板，根据其制造方法，已知有SIMOX(Separation byIMplantation of OXygen)方式的基板、和粘合方式这两种基板。使用哪种方式的SOI基板都可以。作为SIMOX方式的SOI基板，已知有通过将氧分子通过离子注入而从硅结晶表面埋入，使其在高温下氧化，而在硅结晶中形成氧化硅的绝缘层的方法。将这样的绝缘层称作埋入氧化(BOX，Buried Oxide)层。
凹部11是安装电子元件的部分，设在第2硅层103的表面的面内。图示的凹部11将第2硅层103的中央部切掉而形成为四边形，其内侧面为随着朝向开口端而开口面积扩大的倾斜面。第2硅层103及凹部11的内面被绝缘膜132覆盖。该绝缘膜132可以由硅氧化膜或硅氮化膜构成。
贯通电极2将第1硅层101及氧化层102贯通，端部从凹部11的底面稍稍突出而露出。贯通电极2具体而言包括作为与外部的连接部的端子部(凸起)21、将第1硅层101贯通的贯通部22、以及与电子元件的端子电极连接的元件连接部23。端子部21附着在贯通部22的一端面上，例如由Ti-Au等的非电解电镀膜形成。
在作为基板1而使用SOI基板的实施例中，在第1硅层101与贯通电极2之间、以及第1硅层101的表面上设有绝缘膜111。该绝缘膜111可以由硅氧化膜或硅氮化膜构成。
元件连接部23的一端附着在贯通部22的端部上，另一端将绝缘膜111、氧化层102、以及附着在凹部11的底面上的绝缘膜132贯通，突出到凹部11的内部中而露出。元件连接部23也与端子部21同样，由Ti-Au等的非电解电镀膜形成。
接着，柱状散热器3分别填充在沿第1硅层101的厚度方向设置的通孔113的内部中。柱状散热器3由构成其主要部分的柱状部301、和附着在其端面上的端子部302构成。端子部302与端子部21同样，由Ti-Au等的非电解电镀膜形成。具有柱状部301的通孔113将第1硅层101贯通而设置，以使其在第1硅层101与氧化层102的边界处停止，俯视基板1时，以规定的面积占有率分布在凹部11的周围。
在柱状散热器3与第1硅层101之间，设有由硅氧化膜或硅氮化膜构成的绝缘膜111。
参照图26，图示了使用图25所示的基板1的发光设备。在该发光设备中，在电路基板的凹部11中安装有作为电子元件的发光元件(LED)6。发光元件6的电极接合在构成贯通电极2的元件连接部23上。虽然没有图示，但优选在凹部11内的绝缘膜132上设有光反射膜。
这里，基板1包括凹部11和贯通电极2，凹部11设在第2硅层103的表面的面内，贯通电极2将第1硅层101及氧化层102贯通，端部露出在凹部11的底面上。因而，在电路基板的凹部11内配置作为电子元件的发光元件6，在凹部11的内部中，能够将设在发光元件6的一面上的电极接合到构成贯通电极2的一端的元件连接部23上。由此，将发光元件6通过倒装式接合方式连接到贯通电极2上。
此外，有关本发明的电路基板包括柱状散热器3，柱状散热器3填充在通孔113内。该通孔113将第1硅层101贯通。因而，将通过发光元件6的动作产生的热通过柱状散热器3向基板1的外部散热，能够保持将发光元件6与贯通电极2接合的部分的接合强度，维持电连接的可靠性。进而，能够避免因发热带来的发光元件6的电气特性的变动。
通孔113将第1硅层101贯通而设置，以使其在第1硅层101与氧化层102的边界处停止。如果是这样的结构，则在形成通孔113的情况下，能够使氧化层102作为蚀刻阻止层发挥功能。因此，通孔113的深度成为从第1硅层101到氧化层102的深度，即成为由第1硅层101的层厚决定的统一的值，所以通孔113的深度的工序管理变得很容易。
通孔113在俯视基板1时以规定的面积占有率分布在凹部11的周围。因而，形成将收纳在凹部11的内部中的电子元件即发光元件6从其整周通过柱状散热器3包围的散热区域，所以能够将在发光元件6中发生的热聚热、高效率地散热。
此外，通过适当选取构成柱状散热器3的材料的热阻、以及柱状散热器3的占有率，能够将通过发光元件6的动作产生的热通过柱状散热器3向基板1的外部高效率地散热。
实施例2：电子设备或电子仪器
作为电子元件，并不限定于上述发光元件6，可以包括有源元件、被动零件或将它们组合的复合元件。进而，也包括应用TSV技术将上述各种元件自身做成3维层叠构造的结构、或者将内插件与各种元件组合而做成3维层叠构造的结构。
参照图27，图示了适合于搭载这样的电子元件的电路基板。在图中，对于与前面所示的附图中出现的构成部分相同或类似的构成部分赋予相同的参照标号。在图27中，贯通电极2匹配于搭载在凹部11的内部中的电子元件具有的端子电极而使其个数增加。此外，凹部11的内侧面为大致垂直地竖立的面。
图28表示在图27所示的电路基板中组装了发光元件6的电子设备的例子。发光元件6是应用TSV技术的3维层叠构造，例如为将LSI等的逻辑元件6A与DRAM等的存储器元件6C经由内插件6B层叠并接合的构造。将这样的电子设备作为信息处理系统的基本单元使用。更具体地讲，可以作为例如PDA、便携电话机、数字家电、服务器等的图像处理系统的构成单元使用。除此以外，也可以考虑作为图像传感器模块的应用例。
逻辑元件6A是所谓的逻辑IC，将设在一面上的电极接合在设于基板1上的贯通电极2的元件连接部23上。逻辑元件6A是芯片状，在其内部中具有LSI等的半导体逻辑电路。逻辑元件6A可以采用将内置的半导体逻辑电路通过TSV技术的应用而导引到电极的3维层叠构造。
内插件6B具有多个贯通电极，将贯通电极的一端连接在逻辑元件6A的电极上，将贯通电极的另一端连接在存储器元件6C的电极上。内插件6B通过在Si基板、树脂基板或陶瓷基板上应用与电路基板的贯通电极同样的组成、制造方法形成贯通电极而得到。
存储器元件6C的内置的存储器单元连接在电极上。在存储器元件6C中，也与逻辑元件6A同样，可以采用通过TSV技术的应用而将存储器单元导引到电极的3维配置。
但是，构成电子元件6的元件6A～6C的层叠数、种类、其电极配置等根据使用的电子元件6而各种各样地变化，所以图28不过是概念性地表示3维层叠构造的一例的图。
在图28所示的电子设备的情况下，也基本上起到与图26所示的电子设备同样的作用效果。但是，在图28的电子设备中，通过采用3维层叠构造，实现了高密度化、高性能化、高速化、小型化、薄型化、轻量化，所以如何将通过动作产生的热散热成为更重要的课题。
在图28所示的实施例中，使用在基板1的厚度方向上设有柱状散热器3的基板1，在设在该基板上的凹部11的内部中配置有电子元件6。因而，将通过电子元件6的动作产生的热通过柱状散热器3向基板1的外部散热，避免因蓄热造成的异常发热，能够维持基板1的贯通电极2和逻辑元件6A的电极的接合强度、逻辑元件6A的电极与内插件6B的贯通电极的接合强度、以及内插件6B的贯通电极与存储器元件6C的电极的接合强度，维持电连接的可靠性。此外，能够避免以发热造成的逻辑元件6A及存储器元件6C的电气特性的变动。
基板1在一面上具有凹部11，在其内部中收纳有具有3维层叠构造的电子元件6。柱状散热器3分别配置在凹部11的周围以使其包围凹部11，在基板1的厚度方向上贯通，相互隔开微小间隔配置有多个。因而，在俯视图中，形成将收纳在凹部11的内部中的电子元件6从其整周通过柱状散热器3包围的散热路径，所以能够将在电子元件6上发生的热聚热，高效率地散热。
在图29中还图示有另一个电子设备。在图中，对于与出现在前面所示附图中的构成部分对应的部分赋予相同的参照标号而省略重复的说明。在图示的电子设备中，设有多个贯通电极2，其分别在形成凹部11的区域内将基板1在厚度方向上贯通，一端在凹部11的内面上露出，另一端在基板1的另一面上露出。
柱状散热器3在凹部11的周围沿基板1的厚度方向上贯通，相互隔开微小间隔以矩阵状配置有多个。柱状散热器3的一端(下端)通过设在基板1的背面(另一面)上的散热层31共同地连接，另一端(上端)被导出到基板1的表面上。散热层31的形态并不限定于图示的膜状，也可以是具有扩大的散热面积的3维构造。
电子元件6例如是半导体芯片等的有源元件、或者电容器、电感器等的无源零件、或者它们的复合元件。电子元件6也可以同时具有半导体元件和无源零件，也可以是存储器元件、逻辑电路元件或模拟电路元件。既可以是这些元件的单层，也可以是层叠的结构。
图示的电子元件6具有在作为安装面的一面上具有多个电极601的倒装片的形态，配置在基板1的凹部11内，电极601分别接合在贯通电极2的一端上。
图示的电子设备包括基板1，该基板1包括多个柱状散热器3。柱状散热器3在基板1的厚度方向上设置。因而，能够将通过电子元件6的动作产生的热通过柱状散热器3向基板1的外部散热，保持将电子元件6的电极601与贯通电极2连接的接合部分的接合强度，维持电连接的可靠性。此外，能够避免因发热带来的电子元件6的电气特性的变动。
基板1在一面上具有凹部11，在其内部中收纳有电子元件6。柱状散热器3分别配置在凹部11的周围以使其包围凹部11，在基板1的厚度方向上贯通，相互隔开微小间隔配置有多个。因而，形成将收纳在凹部11的内部中的电子元件6从其整周通过柱状散热器3立体地包围的散热路径，所以能够将在电子元件6上产生的热3维地聚热，而进行高效率地散热。
柱状散热器3在基板1的厚度方向上贯通，其一端被向基板1的另一面侧导出，连接到设在基板1的另一面上的散热层31上。根据该构造，散热特性进一步提高。
在图29的实施例中，电子元件6相对于凹部11有微小的间隙而嵌入。根据该构造，能够容易且可靠地执行电子元件6对于基板1的定位、配置。
接着，参照图30进行说明。在图中，有对于与在前面所示的附图中出现的构成部分对应的部分赋予相同的参照标号而省略重复说明的情况。在图中，电子元件6是应用TSV技术的3维层叠构造，例如为将LSI等的逻辑元件6A、DRAM等的存储器元件6C经由内插件6B层叠而接合的构造。即，具有与图28所示的结构类似的结构。
内插件6B具有隔开间隔配置的多个贯通电极2B，将贯通电极2B的一端连接在逻辑元件6A的电极412上，将贯通电极2B的另一端连接在存储器元件6C的电极431上。内插件6B通过对Si基板、树脂基板或陶瓷基板应用与贯通电极2同样的组成、制造方法形成贯通电极2B而得到。
基板1在一面上具有凹部11，在其内部中收纳有具有3维层叠构造的电子元件6。柱状散热器3分别配置在凹部11的周围以使其包围凹部11，在基板1的厚度方向上贯通，相互隔开微小间隔配置有多个。因而，在俯视图中，形成将收纳在凹部11的内部中的电子元件6从其整周通过柱状散热器3立体地包围的散热路径，所以能够将在电子元件6上发生的热3维地聚热，而进行高效率地散热。
柱状散热器3在基板1的厚度方向上贯通，其一端被向基板1的另一面侧导出，连接到设在基板1的另一面上的散热层31上。根据该构造，散热特性进一步提高。
实施例3：层叠电子设备
接着，图31中图示的电子设备1包括层叠的多片基板101～103。图中处于最下层的第1基板101是Si基板、陶瓷基板或玻璃环氧(玻璃环氧)基板等，是支撑其他基板102、103的基板。此外，第2基板102是位于第1基板101与第3基板103之间的内插件，例如包括退耦电容器等的电容器元件230。第3基板103是IC芯片，包括运算元件等的集成电路233。第2及第3基板102、103可以由Si基板构成。另外，图31是将一部分层叠构造放大表示的图，所以仅图示了一个IC芯片的一部分。
第1～第3基板101～103分别将板面叠合而层叠，包括1个以上的贯通电极2。贯通电极2是跨越第1～第3基板101～103而延伸的连续导体。具体而言，贯通电极2设置为，使其在层叠方向上埋设在第1～第3基板101～103中的状态下将它们连续并贯通。
在本实施方式中，贯通电极2的全部将第1～第3基板101～103连续并贯通，但也可以是其一些仅将一部分基板贯通。例如，也包括将第1基板101和第2基板102贯通、而不将第3基板103贯通那样的形态的贯通电极。
贯通电极2与电容器元件230及集成电路233分别电连接。电容器元件230包括电介体层234、上部电极层232、和下部电极层236。上部电极层232及下部电极层236夹着电介体层234，分别延伸到处于图中的左右的贯通电极2，与其电连接。同样，集成电路233也设有分别延伸到处于左右的贯通电极2的电极231、235，与贯通电极2电连接。这样的形态例如可以在使用电容器元件230作为集成电路233的电源干扰除去用的退耦电容器使用的情况下采用。
有关本发明的电子设备这样将各基板101～103的板面彼此叠合，具备跨越两片以上的基板101～103而延伸的作为连续导体的贯通电极2。即，有关本发明的电子设备具有将多片基板101～103不使用凸起而层叠的构造。由此，根据本发明，能够实现将在采用凸起接合构造的情况下发生的对位的困难性、接合强度的担保、以及耐热性的担保等问题全部解决的高品质、高可靠度的电子设备。
在图32中图示了另一形态。在图32所图示的实施方式中，代替贯通电极2、或者与贯通电极2一起设有柱状散热器3。柱状散热器3配置在集成电路233的周边。因而，在俯视第3基板103的情况下，形成将集成电路233从其整周通过柱状散热器3包围的散热路径，所以能够将在集成电路233上发生的热聚热，而进行高效率地散热。在集成电路233是在发热量较多的CPU等中使用的运算元件的情况下，具备柱状散热器3，这从确保其动作的稳定性等的观点看具有格外的效果。
柱状散热器3以规定的占有率分布。因而，通过在考虑构成柱状散热器3的材料的热阻的基础上适当选取柱状散热器3的占有率，能够将通过集成电路233的动作产生的热通过柱状散热器3向电子设备1的外部高效率地散热，避免异常发热。
柱状散热器3也是遍及多片基板101～103中的两片以上的基板而延伸的连续体，所以能够将在对柱状散热器3采用凸起接合构造的情况下不能避免的对位的困难性、接合强度的确保、以及耐热性的担保等的问题全部解决。
实施例4：其他
参照图33，图示了具有多个柱状散热器3的基板。在该基板1中，将柱状散热器3的前端留在耐热性绝缘有机基板或无机基板1的内部中，在其上方残留有厚度ΔH1的绝缘层。即，柱状散热器3不需要贯通，厚度ΔH1的尺寸是任意的。
接着，参照图34，图示了由有机绝缘基板构成的基板1。作为有机基板1，优选的是由耐热性材料构成的结构。特别优选的是具有300℃以上的耐热性的结构。有机基板1至少在一面上具有由Cu箔等形成的金属层31、32。图示的有机基板1是在其两面上具有由Cu箔形成的金属层31、32的两面覆铜基板。这样的两面覆铜基板例如以高耐热玻璃环氧覆铜基板、高耐热低热膨胀玻璃布基材环氧树脂覆铜基板、高热传导性玻璃复合基板、高耐热性酚醛纸基覆铜基板、纸基材酚醛树脂覆铜基板等的名称，从各基板厂商供给各种各样类型的产品而在市场上销售。
使用有机基板1的优点在于能够利用已经作为电路基板实用化、并在市场销售的产品，基板材料费便宜，以及用于柱状散热器3的穿通工序在短时间内就足够等。
并且，由于至少在一面上具有金属层31、32，所以在柱状散热器形成工序中包括热处理工序的一般的工序中，通过从金属层31或32的某侧供给熔融金属，能够避免有机基板1的表面直接接触在熔融金属上，避免该热的伤害。
此外，由于金属层31、32设在相对于柱状散热器3正交的面上，所以发生由柱状散热器3的向厚度方向的散热路径、和相对于该散热路径正交的金属层31、32的散热扩散面。即，形成三维的散热路径，所以散热特性提高。
进而，参照图35，图示了具有将在至少一个面上具有金属层31、32的多片有机基板1使金属层31、32位于层叠面上而层叠的构造的散热用基板。层叠的有机基板1的片数是任意的。相邻的有机基板1优选的是通过耐热性、耐传导性良好的接合件接合。
根据该构造，由于在层叠的有机基板1的中间部夹着作为散热路径的金属层31、32，所以成为与柱状散热器3的散热同时、将从柱状散热器3传导的热在基板1的中间部向面方向扩散的三维的散热构造。因此，能够避免热闷在基板1的内部中，抑制搭载在基板1上的电子零件的温度上升。柱状散热器3优选的是连接在金属层31、32上，处于直接的热结合关系。
图33～图35所图示的基板作为散热基板是有用的，除了图33～图35所示的形态以外，也可以采用各种各样的形态。在图36～图38中表示其一例。在图中，对于与在图33～图35中出现的构成部分对应的部分赋予相同的参照标号而省略重复说明。首先，图36表示在相互层叠的两片有机基板1中、使柱状散热器3的配置间距不同的形态。
接着，图37表示仅在相互层叠的两片有机基板1的一个上设置柱状散热器3、另一个不具有柱状散热器的耐热性绝缘基板的例子。
在图38中，表示了将在两面上具有金属层31、32，并且层叠具有柱状散热器3的多片有机基板1，再在其上层叠不具有柱状散热器3的有机基板1的散热用基板。
有关本发明的散热用基板既可以专门作为散热机构使用，也可以作为母板或子安装板等的电路基板使用。参照图39及图40，将在两面上具有金属层31、32的任意多片(在图中是两片)有机基板1层叠，并且在接合的有机基板1上划出搭载电子零件的区域A1、A2，并且以将两片有机基板1贯通的方式设置露出到该区域A1、A2内的贯通电极2。在贯通电极2的至少一端上设有凸起。区域A1、A2及贯通电极2根据应搭载的电子零件的种类而设计。
在图41及图42中表示其他另一形态。首先，参照图41，基板1由导电性基板构成，柱状散热器3通过形成在通孔30的内壁面及导电性基板的一面(下面)上的有机或无机的绝缘膜35从导电性基板1电绝缘。导电性基板1既可以是金属板，也可以是Si基板。
接着，参照图42，除了柱状散热器3以外还配置有贯通电极2。贯通电极2通过绝缘膜35从导电性基板1电绝缘。
在应用本发明的电子设备中，几乎包括应用电子学技术的电气产品的全部，作为其具体例，如前面所述那样包括车载电子设备。作为车载电子设备，可以例示搭载在HV车或EV车中的马达驱动用逆变器、LED灯控制用大规模集成电路装置(LSI)等。接着说明其具体例。
图43是包括马达驱动用逆变器的马达驱动装置的电路图。参照图43，马达驱动装置具备直流电源装置710、逆变器730、和控制装置750，为驱动由三相交流旋转电机形成的马达(或发电机)770的结构。直流电源装置710例如由镍氢电池或锂离子电池等的2次电池、电容、电容器或燃料电池等构成。
逆变器730由U相臂73U、V相臂73V、和W相臂73W构成。U相臂73U由串联连接的开关元件Q1、Q2构成，V相臂73V由串联连接的开关元件Q3、Q4构成，W相臂73W由串联连接的开关元件Q5、Q6构成。此外，在各开关元件Q1～Q6的集电极-发射极间，分别连接着从发射极侧向集电极侧流过电流的二极管D1～D6。
各相臂的中间点连接在马达770的各相线圈U、V、W的相端上。即，马达770将U、V、W相的3个线圈的一端共同连接在中性点上而构成，U相线圈的另一端连接在开关元件Q1、Q2的中间点上，V相线圈的另一端连接在开关元件Q3、Q4的中间点上，W相线圈的另一端连接在开关元件Q5、Q6的中间点上。
逆变器730将从直流电源装置710供给的直流电压基于来自控制装置750的信号S1变换为交流电压，通过该交流电压驱动马达770。由此，驱动马达770以使其产生遵照转矩指令值的转矩。
图44是表示构成图43所示的马达驱动装置的逆变器的开关元件的安装状态的图。逆变器730安装在有关本发明的散热用基板1的一面上。逆变器730的U相臂73U包括开关元件Q1、Q2、P电极层63、中间电极层62、和N电极层61。V相臂73V、W相臂73W也是同样的结构，所以以下以U相臂73U为中心进行说明。
U相臂73U包括开关元件Q1、Q2、P电极层63、中间电极层62、和N电极层61，搭载在有关本发明的散热用基板1S的一面上。
P电极层63、中间电极层62及N电极层61都作为图案形成在散热用基板1上。P电极层63的一端结合在构成电源线LN1的母线上。N电极层61的一端结合在构成接地线LN2的母线上。中间电极层62相当于图43的U相臂73U的中间点。虽然没有图示，但母线也配置在散热用基板1的一个面上。
开关元件Q1固接在中间电极层62上，以使集电极导通到中间电极层62。开关元件Q1的发射极通过金属线WL1连接在P电极层63上。
开关元件Q2固接在N电极层61上以使集电极导通到N电极层61。开关元件Q2的发射极通过金属线WL1连接在中间电极层62上。
散热用基板1使用在搭载开关元件Q1、Q2、P电极层63、中间电极层62及N电极层61的一面侧(上面侧)具有绝缘层的类型的结构，下面侧的金属层31经由硅脂配置在散热块50上。
散热块50具有多个槽501。在作为逆变器730的冷却系统而采用水冷系统的情况下，通过从配设在外部的散热器(未图示)供给的冷却水在散热块50的多个槽501中沿垂直于纸面的方向流动，经由散热用基板1将开关元件Q1、Q2冷却。在开关元件Q3～Q6中也进行同样的冷却作用。
在HV汽车或EV汽车中，由于使用逆变器730将从直流电源装置710供给的直流电压变换为交流电压而驱动马达770，所以较大的电流流到构成逆变器730的开关元件Q1～Q6或母线中。因而，怎样将这样的发热部分冷却成为较大的问题。
有关本发明的散热用基板1在对于开关元件Q1、Q2、P电极层63、中间电极层62及N电极层61等的电绝缘的同时，通过柱状散热器3的散热路径，将构成逆变器730的开关元件Q1～Q6及母线的热高效率地传递给散热块50，能够有助于开关元件Q1～Q6及母线等的冷却。
接着，参照图45及图46说明将有关本发明的散热用基板应用到个人计算机、便携电话机或数字家电等中的例子。首先，参照图45，在有关本发明的散热用基板1的一个面上搭载有电子零件6。
电子零件6为例如将LSI等的逻辑元件6A、DRAM等的存储器元件6C经由内插件6B层叠、接合的构造。这样的电子设备被作为信息处理系统的基本单元使用。更具体地讲，例如可以作为移动设备、便携电话机、数字家电、服务器等的图像处理系统的构成单元使用。除此以外，也可以考虑作为图像传感器模块的应用例。
逻辑元件6A是芯片状，在其内部中具有LSI等的半导体逻辑电路。内插件6B具有退耦电容器或贯通电极，将贯通电极的一端连接在逻辑元件6A上，将贯通电极的另一端连接在存储器元件6C上。由此，能够得到利用TSV技术的3维配置的电子零件。内插件6B通过在Si基板、树脂基板或陶瓷基板上形成贯通电极而得到。但是，构成电子零件6的元件的层叠数、种类、其电极配置等根据使用的电子零件6而各种各样地变化，所以图45不过是概念性地表示3维层叠构造的一例的图。
根据该构造，由于在层叠的有机基板101、102的中间部夹着作为散热路径的金属层31、32，所以成为与柱状散热器3的散热一起、将从柱状散热器3传递的热在基板1的中间部向面方向扩散的三维的散热构造。因此，能够避免热闷在基板1的内部中，抑制搭载在基板1上的电子零件6的温度上升。
虽然没有图示，但在逻辑元件6A、存储器元件6C及内插件6B中也能够内置同样的柱状散热器，通过使该柱状散热器一连串地连续、热结合在母板1的柱状散热器3上，能够进一步提高散热效果。
接着，参照图46，图示了在母板1A的一个面上搭载有内置电子零件6的子安装板1B的例子。母板1A是图19所示的结构，为将在两面上具有金属层31A、32A的两片有机基板101A、102A层叠以使金属层31A、32A位于层叠面上的构造。
在子安装板1B上，除了柱状散热器3B以外，还配置有贯通电极2B。子安装板1B在其一面侧具有凹部11，在凹部11的周围的壁厚部上，具备通过绝缘层35B电绝缘的柱状散热器3B。柱状散热器3B的一端连接在金属层31B上。贯通电极2B装备在凹部11的底部上，通过绝缘层35B电绝缘。
电子零件6收纳在凹部11的内部中，装备在逻辑元件6A的下面上的电极(凸起)接合在贯通电极2B的一端上。
在图45及图46的情况下，由于在母板1A及子安装板1B上设有柱状散热器3A、3B，所以能够将通过电子零件6的动作产生的热通过柱状散热器3A、3B从子安装板1B传递给母板1A，而向其外部散热。因而，能够避免因蓄热造成的异常发热，避免因发热造成的电子零件6的电气特性的变动。
子安装板1B在一面上具有凹部11，在其内部中收纳有电子零件6。柱状散热器3B分别配置为使其包围凹部11，在子安装板1B的厚度方向上贯通，相互隔开微小间隔而配置有多个。因而，形成将收纳在凹部11的内部中的电子零件6从其整周通过柱状散热器3B立体地包围的散热路径，所以能够将在电子零件6上产生的热3维地聚热，进行高效率地散热。
以上通过优选的实施方式特别示出并描述了本发明，但应该理解的是本领域的技术人员能够不脱离本发明的主旨、技术范围和教导而在形式和细节上做出各种变更。

Claims (33)

1.一种基板，具有多个贯通电极，其特征在于，
上述贯通电极具有含有nm尺寸的碳纳米管的纳米复合构造，由以设在上述基板上的通孔为铸型的浇铸成形体形成。
2.如权利要求1所述的基板，其特征在于，
上述贯通电极由含有纳米复合结晶构造的金属/合金成分的纳米复合构造形成。
3.如权利要求1所述的基板，其特征在于，
包括无机基板、有机基板或半导体基板中的至少一种。
4.如权利要求3所述的基板，其特征在于，
上述无机基板及上述有机基板具有导电性；
上述贯通电极通过电绝缘膜或电绝缘层相对于上述导电性的无机基板、上述导电性的有机基板及上述半导体基板电绝缘。
5.一种基板，具有多个柱状散热器，其特征在于，
上述柱状散热器由以设在上述基板上的通孔为铸型的浇铸成形体形成。
6.如权利要求5所述的基板，其特征在于，
上述柱状散热器含有纳米复合结晶构造的金属/合金成分。
7.如权利要求5所述的基板，其特征在于，
上述柱状散热器具有含有nm尺寸的碳原子构造体的纳米复合构造。
8.如权利要求7所述的基板，其特征在于，
上述碳原子构造体含有从金刚石、富勒烯或碳纳米管中选择出的至少一种。
9.如权利要求4所述的基板，其特征在于，
包括无机基板、有机基板或半导体基板中的至少一种。
10.如权利要求9所述的基板，其特征在于，
上述无机基板及上述有机基板具有导电性；
上述柱状散热器通过电绝缘膜或电绝缘层相对于上述导电性的无机基板、上述导电性的有机基板及上述半导体基板电绝缘。
11.一种基板，具有多个柱状散热器，其特征在于，
上述柱状散热器由含有nm尺寸的碳原子构造体的纳米复合构造形成。
12.如权利要求11所述的基板，其特征在于，
包括无机基板、有机基板或半导体基板中的至少一种。
13.如权利要求12所述的基板，其特征在于，
上述无机基板及上述有机基板具有导电性；
上述柱状散热器通过电绝缘膜或电绝缘层相对于上述导电性的无机基板、上述导电性的有机基板及上述半导体基板电绝缘。
14.一种基板，具有多个贯通电极和多个柱状散热器，其特征在于，
上述贯通电极具有含有nm尺寸的碳纳米管的纳米复合构造，由以设在上述基板上的通孔为铸型的浇铸成形体形成；
上述柱状散热器由以设在上述基板上的通孔为铸型的浇铸成形体形成。
15.如权利要求14所述的基板，其特征在于，
上述贯通电极及上述柱状散热器具有含有纳米复合结晶构造的金属/合金成分的纳米复合构造。
16.如权利要求15所述的基板，其特征在于，
上述柱状散热器含有nm尺寸的碳原子构造体。
17.如权利要求14所述的基板，其特征在于，
上述柱状散热器由含有纳米复合结晶构造的金属/合金成分、和碳原子构造体的纳米复合构造形成。
18.如权利要求14所述的基板，其特征在于，
包括无机基板、有机基板或半导体基板中的至少一种。
19.如权利要求18所述的基板，其特征在于，
上述无机基板及上述有机基板具有导电性；
上述贯通电极或上述柱状散热器通过电绝缘膜或电绝缘层相对于上述导电性的无机基板、上述导电性的有机基板及上述半导体基板电绝缘。
20.一种基板，具有多个贯通电极和多个柱状散热器，其特征在于，
上述贯通电极由以设在上述基板上的通孔为铸型的浇铸成形体形成；
上述柱状散热器由以设在上述基板上的通孔为铸型的浇铸成形体形成。
21.如权利要求20所述的基板，其特征在于，
上述柱状散热器具有含有纳米复合结晶构造的金属/合金成分的纳米复合构造。
22.如权利要求20所述的基板，其特征在于，
上述柱状散热器具有含有nm尺寸的碳原子构造体的纳米复合构造。
23.如权利要求20所述的基板，其特征在于，
包括无机基板、有机基板或半导体基板中的至少一种。
24.如权利要求23所述的基板，其特征在于，
上述无机基板及上述有机基板具有导电性；
上述贯通电极或上述柱状散热器通过电绝缘膜或电绝缘层相对于上述导电性的无机基板、上述导电性的有机基板及上述半导体基板电绝缘。
25.一种基板，具有多个贯通电极和多个柱状散热器，其特征在于，
上述贯通电极由以设在上述基板上的通孔为铸型的浇铸成形体形成；
上述柱状散热器具有含有nm尺寸的碳原子构造体的纳米复合构造。
26.如权利要求25所述的基板，其特征在于，
包括无机基板、有机基板或半导体基板中的至少一种。
27.如权利要求26所述的基板，其特征在于，
上述无机基板及上述有机基板具有导电性；
上述贯通电极或上述柱状散热器通过电绝缘膜或电绝缘层相对于上述导电性的无机基板、上述导电性的有机基板及上述半导体基板电绝缘。
28.一种电子设备，包括基板和电子零件，其特征在于，
上述基板是权利要求1所述的基板；
上述电子零件安装在上述基板上。
29.一种电子设备，包括基板和伴随着发热的电子零件，其特征在于，
上述基板是权利要求5所述的基板；
上述电子零件安装在上述基板上。
30.一种电子设备，包括基板和伴随着发热的电子零件，其特征在于，
上述基板是权利要求11所述的基板；
上述电子零件安装在上述基板上。
31.一种电子设备，包括基板和电子零件，其特征在于，
上述基板是权利要求14所述的基板；
上述电子零件安装在上述基板上。
32.一种电子设备，包括基板和电子零件，其特征在于，
上述基板是权利要求20所述的基板；
上述电子零件安装在上述基板上。
33.一种电子设备，包括基板和电子零件，其特征在于，
上述基板是权利要求25所述的基板；
上述电子零件安装在上述基板上。
CN2012100011365A 2011-01-04 2012-01-04 电子设备用基板及电子设备 Pending CN102593100A (zh)

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
JP000241/2011 2011-01-04
JP2011000241 2011-01-04
JP007519/2011 2011-01-18
JP2011007519 2011-01-18
JP2011015280A JP2012156369A (ja) 2011-01-27 2011-01-27 回路基板、電子デバイス及びその製造方法
JP015280/2011 2011-01-27
JP034205/2011 2011-02-21
JP2011034205A JP2012174826A (ja) 2011-02-21 2011-02-21 電子デバイス及びその製造方法
JP2011057542 2011-03-16
JP057542/2011 2011-03-16
JP092717/2011 2011-04-19
JP2011092717A JP4880793B1 (ja) 2011-04-19 2011-04-19 放熱部材及び電子機器
JP2011118077 2011-05-26
JP118077/2011 2011-05-26

Publications (1)

Publication Number Publication Date
CN102593100A true CN102593100A (zh) 2012-07-18

Family

ID=45495701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100011365A Pending CN102593100A (zh) 2011-01-04 2012-01-04 电子设备用基板及电子设备

Country Status (5)

Country Link
US (1) US9704793B2 (zh)
EP (1) EP2472577B1 (zh)
KR (1) KR20120079445A (zh)
CN (1) CN102593100A (zh)
TW (1) TW201234558A (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103626A (zh) * 2013-04-01 2014-10-15 英特尔公司 混合碳－金属互连结构
CN104576910A (zh) * 2015-01-05 2015-04-29 福建天电光电有限公司 改善散热的半导体发光器件及其制造方法，和立体led光源
CN104780722A (zh) * 2013-10-28 2015-07-15 弗莱克斯电子有限责任公司 用于填充热导通孔的纳米铜焊料
CN105593999A (zh) * 2013-09-30 2016-05-18 原子能与替代能源委员会 用于制造具有发光二极管的光电子器件的方法
CN106128640A (zh) * 2016-08-23 2016-11-16 汉舟四川铜铝复合科技有限公司 一种高强度铜铝界面合金复合母线的制备工艺
CN107039379A (zh) * 2013-12-09 2017-08-11 富士通株式会社 电子设备及其制造方法
CN107507776A (zh) * 2017-08-30 2017-12-22 广东工业大学 一种散热板的制备方法
JP2018006673A (ja) * 2016-07-07 2018-01-11 昭和電工株式会社 冷却器及びその製造方法
CN109244053A (zh) * 2018-09-17 2019-01-18 上海交通大学 一种提高tsv热机械可靠性的复合结构及其制造方法
CN111213233A (zh) * 2017-08-23 2020-05-29 脸谱科技有限责任公司 用于多层显示架构的中介层
CN111243970A (zh) * 2020-02-28 2020-06-05 浙江集迈科微电子有限公司 一种空腔中芯片嵌入工艺
US20210119568A1 (en) * 2018-06-22 2021-04-22 Thales System for converting energy
CN114271035A (zh) * 2019-09-03 2022-04-01 富士通互连技术株式会社 基板、基板的制造方法及电子设备
CN114430614A (zh) * 2022-01-28 2022-05-03 珠海方正科技多层电路板有限公司 线路板及其制作方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130101297A (ko) * 2012-03-05 2013-09-13 삼성전자주식회사 반도체 발광소자
US9496197B1 (en) * 2012-04-20 2016-11-15 Hrl Laboratories, Llc Near junction cooling for GaN devices
DE102012105110A1 (de) * 2012-06-13 2013-12-19 Osram Opto Semiconductors Gmbh Montageträger und Verfahren zur Montage eines Montageträgers auf einem Anschlussträger
JP5521130B1 (ja) 2012-08-30 2014-06-11 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5651807B2 (ja) 2012-09-05 2015-01-14 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
DE102013101529A1 (de) * 2012-09-24 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
KR20140041243A (ko) * 2012-09-27 2014-04-04 삼성전자주식회사 발광소자 패키지 및 패키지 기판
CN108807190A (zh) * 2013-02-21 2018-11-13 先进封装技术私人有限公司 半导体结构及其制造方法
WO2014184825A1 (ja) 2013-05-15 2014-11-20 国立大学法人東北大学 マイクロ空室の内壁面処理方法
JP6186933B2 (ja) 2013-06-21 2017-08-30 富士通株式会社 接合シート及びその製造方法、並びに放熱機構及びその製造方法
JP2015029055A (ja) * 2013-06-28 2015-02-12 株式会社デンソー 電子装置
KR101983142B1 (ko) * 2013-06-28 2019-08-28 삼성전기주식회사 반도체 패키지
US9461190B2 (en) * 2013-09-24 2016-10-04 Optiz, Inc. Low profile sensor package with cooling feature and method of making same
JP6176224B2 (ja) * 2013-12-25 2017-08-09 日亜化学工業株式会社 半導体素子及びそれを備える半導体装置、並びに半導体素子の製造方法
KR102111022B1 (ko) * 2014-01-17 2020-05-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102166048B1 (ko) * 2014-03-20 2020-10-15 엘지디스플레이 주식회사 다층회로기판
US9524917B2 (en) * 2014-04-23 2016-12-20 Optiz, Inc. Chip level heat dissipation using silicon
JP2015211204A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 回路基板及びその製造方法
US9455214B2 (en) 2014-05-19 2016-09-27 Globalfoundries Inc. Wafer frontside-backside through silicon via
DE102014114982B4 (de) * 2014-10-15 2023-01-26 Infineon Technologies Ag Verfahren zum Bilden einer Chip-Baugruppe
US9184112B1 (en) 2014-12-17 2015-11-10 International Business Machines Corporation Cooling apparatus for an integrated circuit
US9472483B2 (en) 2014-12-17 2016-10-18 International Business Machines Corporation Integrated circuit cooling apparatus
US9812375B2 (en) 2015-02-05 2017-11-07 Ii-Vi Incorporated Composite substrate with alternating pattern of diamond and metal or metal alloy
JP6533680B2 (ja) * 2015-03-20 2019-06-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2016219683A (ja) 2015-05-25 2016-12-22 ソニー株式会社 配線基板、および製造方法
TWM519879U (zh) * 2015-08-03 2016-04-01 Dowton Electronic Materials Co Ltd 電子裝置之改良散熱結構
KR102413224B1 (ko) 2015-10-01 2022-06-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 발광 소자 제조방법 및 발광 모듈
US10199533B2 (en) * 2015-12-21 2019-02-05 Nichia Corporation Method of manufacturing light emitting device
DE102016108427A1 (de) * 2016-05-06 2017-11-09 Epcos Ag Multi-LED System
US10580567B2 (en) * 2016-07-26 2020-03-03 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
WO2019004264A1 (ja) * 2017-06-30 2019-01-03 株式会社村田製作所 電子部品モジュール及びその製造方法
US10902769B2 (en) 2017-07-12 2021-01-26 Facebook Technologies, Llc Multi-layer fabrication for pixels with calibration compensation
CN110199579B (zh) * 2017-09-14 2022-07-01 新电元工业株式会社 电子模块以及电子模块的制造方法
US11637234B2 (en) 2017-09-15 2023-04-25 Tokyo Institute Of Technology Manufacturing method for multilayer structure of magnetic body and BiSb layer, magnetoresistive memory, and pure spin injection source
KR102392013B1 (ko) * 2017-09-15 2022-04-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
DE102017126268A1 (de) * 2017-11-09 2019-05-09 Osram Opto Semiconductors Gmbh Träger, Anordnung mit einem Substrat und einem Träger und Verfahren zum Herstellen eines Trägers
JP7407499B2 (ja) * 2017-12-26 2024-01-04 株式会社ディスコ 凹部又は貫通孔の形成方法、電極の形成方法
JP7098954B2 (ja) * 2018-02-21 2022-07-12 三菱マテリアル株式会社 ヒートシンク
TWI638434B (zh) * 2018-04-17 2018-10-11 國立臺灣師範大學 電子組件封裝結構
US20190355277A1 (en) 2018-05-18 2019-11-21 Aidmics Biotechnology (Hk) Co., Limited Hand-made circuit board
DE102018116928B4 (de) * 2018-07-12 2022-11-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US11201393B2 (en) * 2018-11-09 2021-12-14 International Business Machines Corporation Electrochemically controlled capillarity to dynamically connect portions of an electrical circuit
JP7004921B2 (ja) * 2019-04-26 2022-01-21 日亜化学工業株式会社 発光モジュールの製造方法及び発光モジュール
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
CN112018198A (zh) * 2019-05-31 2020-12-01 东泰高科装备科技有限公司 一种太阳能电池衬底结构及其太阳能电池和制备方法
KR102103172B1 (ko) * 2019-12-16 2020-04-23 (주)엘아이티씨 열방출 특성이 개선된 led 등기구 전용 인쇄회로기판
KR102523577B1 (ko) * 2020-01-16 2023-04-20 주식회사 씽크라이온 고조파 제거 방법 및 고조파 제거 장치
KR102361396B1 (ko) * 2020-04-22 2022-02-10 (주)포인트엔지니어링 양극산화막 구조체 및 이를 포함하는 프로브 카드
WO2022071005A1 (ja) 2020-09-30 2022-04-07 株式会社村田製作所 高周波モジュールおよび通信装置
KR20240076681A (ko) * 2022-11-22 2024-05-30 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 패키지

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098127A (ja) * 1996-09-24 1998-04-14 Matsushita Electric Works Ltd 表面実装用半導体パッケージ
CN1249774C (zh) * 2001-12-12 2006-04-05 诺利塔克股份有限公司 平板显示器
US20070018190A1 (en) * 2005-07-20 2007-01-25 Samsung Electro-Mechanics Co., Ltd. LED package and fabricating method thereof
JP2008113039A (ja) * 2006-03-28 2008-05-15 Matsushita Electric Works Ltd 発光装置の製造方法
CN101400218A (zh) * 2007-09-28 2009-04-01 三星电机株式会社 印刷电路板的多个层的互连方法
US20090301767A1 (en) * 2008-06-09 2009-12-10 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
CN101668383A (zh) * 2008-09-03 2010-03-10 富葵精密组件(深圳)有限公司 电路板以及电路板封装结构
CN101908523A (zh) * 2009-06-02 2010-12-08 纳普拉有限公司 电子设备、导电性组合物、金属填充装置及电子设备的制造方法

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63192547A (ja) 1987-02-05 1988-08-09 Toyota Motor Corp 金属箔インサ−トによる鋳造欠陥防止法
JPH02224862A (ja) 1989-02-28 1990-09-06 Atsugi Unisia Corp 溶湯鍛造方法及びその装置
JPH05277697A (ja) 1992-02-05 1993-10-26 Kobe Steel Ltd 低圧鋳造方法、低圧鋳造用鋳型装置および鋳造用電磁バルブ
JPH10189814A (ja) 1996-12-26 1998-07-21 Toshiba Corp 半導体装置
JP3198273B2 (ja) 1998-04-10 2001-08-13 東レエンジニアリング株式会社 液状粘性材料の充填方法
JP2000117411A (ja) 1998-10-13 2000-04-25 Kobayashi Kinzoku Kk ダイカスト装置およびダイカスト方法
JP3084440B2 (ja) 1999-02-05 2000-09-04 日本レック株式会社 真空孔版印刷法
JP3627856B2 (ja) 2000-11-22 2005-03-09 株式会社フジクラ 微細空間への金属充填装置及び金属充填方法
JP4862219B2 (ja) 2001-02-20 2012-01-25 日本電気株式会社 液晶表示装置及びその製造方法
JP2005501413A (ja) 2001-08-24 2005-01-13 エムシーエヌシー リサーチ アンド デベロップメント インスティテュート 貫通ビア垂直配線、貫通ビア型ヒートシンク及び関連する形成方法
JP2003243790A (ja) 2002-02-20 2003-08-29 Kyocera Corp 配線基板
JP2003257891A (ja) 2002-02-27 2003-09-12 Toray Eng Co Ltd 導電性ペーストの充填方法及び貫通電極付き基板並びに非貫通電極付き基板
JP2003347485A (ja) 2002-05-28 2003-12-05 Kyocera Corp 電子装置
JP4304921B2 (ja) 2002-06-07 2009-07-29 住友電気工業株式会社 高熱伝導性放熱材料及びその製造方法
JP2004067485A (ja) 2002-08-09 2004-03-04 National Institute Of Advanced Industrial & Technology カーボンナノチューブの導電性改善方法
JP4404602B2 (ja) 2002-10-24 2010-01-27 京セラ株式会社 セラミックス−金属複合体およびこれを用いた高熱伝導放熱用基板
JP2004228200A (ja) 2003-01-21 2004-08-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004281977A (ja) 2003-03-19 2004-10-07 Yazaki Corp 筐体の放熱構造
TWI253765B (en) 2003-05-26 2006-04-21 Matsushita Electric Works Ltd Light-emitting device
JP2005158957A (ja) 2003-11-25 2005-06-16 Matsushita Electric Works Ltd 発光装置
JP4339657B2 (ja) 2003-09-30 2009-10-07 富士通株式会社 半導体装置及びその製造方法
DE10359424B4 (de) 2003-12-17 2007-08-02 Infineon Technologies Ag Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
JP2005277096A (ja) 2004-03-24 2005-10-06 Japan Science & Technology Agency カーボンナノチューブ含有金属膜を用いてなる半導体配線とその製造方法、およびカーボンナノチューブ含有金属膜の製造方法
US7300860B2 (en) * 2004-03-30 2007-11-27 Intel Corporation Integrated circuit with metal layer having carbon nanotubes and methods of making same
JP2006066412A (ja) 2004-08-24 2006-03-09 Mitsubishi Electric Corp 半導体装置および半導体装置製造方法
US7462890B1 (en) * 2004-09-16 2008-12-09 Atomate Corporation Nanotube transistor integrated circuit layout
JP4626254B2 (ja) 2004-10-12 2011-02-02 パナソニック電工株式会社 貫通孔へのメッキ埋め込み方法及びメッキ装置
JP2006144030A (ja) 2004-11-16 2006-06-08 Bridgestone Corp 高熱伝導複合材料とその製造方法
JP4564343B2 (ja) 2004-11-24 2010-10-20 大日本印刷株式会社 導電材充填スルーホール基板の製造方法
JP2006174677A (ja) 2004-12-20 2006-06-29 Olympus Corp 電源制御装置及び照明装置
JP4800013B2 (ja) 2004-12-22 2011-10-26 株式会社フジクラ 金属充填装置および金属充填方法
US20070235847A1 (en) 2005-09-19 2007-10-11 Shriram Ramanathan Method of making a substrate having thermally conductive structures and resulting devices
JP2007123516A (ja) 2005-10-27 2007-05-17 Taika:Kk ヒートスプレッダ、その製造方法及びそれを用いた半導体装置
JP5209177B2 (ja) 2005-11-14 2013-06-12 新光電気工業株式会社 半導体装置および半導体装置の製造方法
JP5192666B2 (ja) 2006-03-28 2013-05-08 パナソニック株式会社 発光装置
US7713858B2 (en) 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
JP4805026B2 (ja) 2006-05-29 2011-11-02 シャープ株式会社 発光装置、表示装置及び発光装置の制御方法
JP2008004777A (ja) 2006-06-22 2008-01-10 Nfk Lite Mfg Co Ltd 放熱効果の優れた発光ダイオードの製造方法
JP2008004853A (ja) 2006-06-26 2008-01-10 Hitachi Ltd 積層半導体装置およびモジュール
KR100839613B1 (ko) * 2006-09-11 2008-06-19 주식회사 씨앤테크 카본나노튜브를 활용한 복합소결재료 및 그 제조방법
JP2008155489A (ja) 2006-12-25 2008-07-10 Namiki Precision Jewel Co Ltd 炭素繊維接合体及びそれを用いた物品
JP2007194630A (ja) 2007-01-15 2007-08-02 Furukawa Electric Co Ltd:The はんだ接合層
JP5154819B2 (ja) 2007-04-03 2013-02-27 新光電気工業株式会社 基板及びその製造方法
JP2008294253A (ja) 2007-05-25 2008-12-04 Ngk Spark Plug Co Ltd 発光素子実装用配線基板
JP2008293821A (ja) 2007-05-25 2008-12-04 Panasonic Corp 導電性ペースト、それを用いた回路基板および電子電気機器
US7910837B2 (en) 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
JP4444995B2 (ja) 2007-08-10 2010-03-31 有限会社ナプラ 基板配線用導電性組成物、回路基板及び電子デバイス
US7919868B2 (en) 2007-08-15 2011-04-05 Qimonda Ag Carrier substrate and integrated circuit
JP5388503B2 (ja) 2007-08-24 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP4809308B2 (ja) 2007-09-21 2011-11-09 新光電気工業株式会社 基板の製造方法
JP2009111006A (ja) 2007-10-26 2009-05-21 Billion Bright Optoelectronics Corp フリップチップｌｅｄパッケージの製造法
JP2009117489A (ja) 2007-11-02 2009-05-28 Sharp Corp 半導体素子パッケージ及び実装基板
US8030752B2 (en) 2007-12-18 2011-10-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same
JP5315688B2 (ja) 2007-12-28 2013-10-16 株式会社ニコン 積層型半導体装置
JP2009238957A (ja) 2008-03-26 2009-10-15 Panasonic Electric Works Co Ltd 基板へのビアの形成方法
KR20100135223A (ko) 2008-04-18 2010-12-24 아사히 가라스 가부시키가이샤 발광 다이오드 패키지
US8502373B2 (en) 2008-05-05 2013-08-06 Qualcomm Incorporated 3-D integrated circuit lateral heat dissipation
US20090294966A1 (en) * 2008-05-27 2009-12-03 Unidym, Inc. Carbon nanotubes as interconnects in integrated circuits and method of fabrication
JP2010034254A (ja) 2008-07-29 2010-02-12 Mitsubishi Chemicals Corp 三次元ｌｓｉ
US20100044074A1 (en) * 2008-08-25 2010-02-25 Yong Hyup Kim Carbon nanotube networks with metal bridges
JP5111342B2 (ja) 2008-12-01 2013-01-09 日本特殊陶業株式会社 配線基板
JP2010238941A (ja) 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 発光デバイス
JP5139347B2 (ja) 2009-02-18 2013-02-06 新光電気工業株式会社 電子部品装置及びその製造方法
JP4611429B2 (ja) 2009-03-03 2011-01-12 有限会社ナプラ 微細空間への金属充填方法
JP4505545B1 (ja) 2009-11-30 2010-07-21 有限会社ナプラ 回路基板及び電子デバイス
JP4472023B1 (ja) 2009-12-11 2010-06-02 有限会社ナプラ 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098127A (ja) * 1996-09-24 1998-04-14 Matsushita Electric Works Ltd 表面実装用半導体パッケージ
CN1249774C (zh) * 2001-12-12 2006-04-05 诺利塔克股份有限公司 平板显示器
US20070018190A1 (en) * 2005-07-20 2007-01-25 Samsung Electro-Mechanics Co., Ltd. LED package and fabricating method thereof
JP2008113039A (ja) * 2006-03-28 2008-05-15 Matsushita Electric Works Ltd 発光装置の製造方法
CN101400218A (zh) * 2007-09-28 2009-04-01 三星电机株式会社 印刷电路板的多个层的互连方法
US20090301767A1 (en) * 2008-06-09 2009-12-10 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
CN101668383A (zh) * 2008-09-03 2010-03-10 富葵精密组件(深圳)有限公司 电路板以及电路板封装结构
CN101908523A (zh) * 2009-06-02 2010-12-08 纳普拉有限公司 电子设备、导电性组合物、金属填充装置及电子设备的制造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103626A (zh) * 2013-04-01 2014-10-15 英特尔公司 混合碳－金属互连结构
CN105593999A (zh) * 2013-09-30 2016-05-18 原子能与替代能源委员会 用于制造具有发光二极管的光电子器件的方法
CN105593999B (zh) * 2013-09-30 2020-05-19 原子能与替代能源委员会 用于制造具有发光二极管的光电子器件的方法
CN104780722A (zh) * 2013-10-28 2015-07-15 弗莱克斯电子有限责任公司 用于填充热导通孔的纳米铜焊料
CN107039379A (zh) * 2013-12-09 2017-08-11 富士通株式会社 电子设备及其制造方法
CN104576910A (zh) * 2015-01-05 2015-04-29 福建天电光电有限公司 改善散热的半导体发光器件及其制造方法，和立体led光源
CN104576910B (zh) * 2015-01-05 2017-08-01 福建天电光电有限公司 发光半导体器件的制造方法
JP2018006673A (ja) * 2016-07-07 2018-01-11 昭和電工株式会社 冷却器及びその製造方法
CN106128640A (zh) * 2016-08-23 2016-11-16 汉舟四川铜铝复合科技有限公司 一种高强度铜铝界面合金复合母线的制备工艺
CN111213233A (zh) * 2017-08-23 2020-05-29 脸谱科技有限责任公司 用于多层显示架构的中介层
CN111213233B (zh) * 2017-08-23 2023-10-31 元平台技术有限公司 用于多层显示架构的中介层
CN107507776A (zh) * 2017-08-30 2017-12-22 广东工业大学 一种散热板的制备方法
US20210119568A1 (en) * 2018-06-22 2021-04-22 Thales System for converting energy
US11750142B2 (en) * 2018-06-22 2023-09-05 Thales System for converting energy
CN109244053A (zh) * 2018-09-17 2019-01-18 上海交通大学 一种提高tsv热机械可靠性的复合结构及其制造方法
CN114271035A (zh) * 2019-09-03 2022-04-01 富士通互连技术株式会社 基板、基板的制造方法及电子设备
CN111243970A (zh) * 2020-02-28 2020-06-05 浙江集迈科微电子有限公司 一种空腔中芯片嵌入工艺
CN114430614A (zh) * 2022-01-28 2022-05-03 珠海方正科技多层电路板有限公司 线路板及其制作方法

Also Published As

Publication number Publication date
US20120168206A1 (en) 2012-07-05
EP2472577A3 (en) 2013-02-13
EP2472577B1 (en) 2017-09-27
US9704793B2 (en) 2017-07-11
EP2472577A2 (en) 2012-07-04
KR20120079445A (ko) 2012-07-12
TW201234558A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
CN102593100A (zh) 电子设备用基板及电子设备
JP5250707B2 (ja) 電子機器用基板及び電子機器
US9685394B2 (en) Electronic device and manufacturing method therefor
TW594950B (en) Light emitting diode and package scheme and method thereof
US8610146B2 (en) Light emitting diode package and method of manufacturing the same
CN101582396B (zh) 半导体器件及半导体器件的制造
CN106848033B (zh) 发光器件封装
DE102016120778A1 (de) Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
US20070080360A1 (en) Microelectronic interconnect substrate and packaging techniques
US8247833B2 (en) LED package and manufacturing method thereof
DE102004044149A1 (de) Hochleistungs-Leuchtdiodenvorrichtung
US20120168919A1 (en) Semiconductor package and method of fabricating the same
DE102016114303A1 (de) Packung mit teilweise gekapseltem Kühlkanal zum Kühlen eines gekapselten Chips
US20120273963A1 (en) Microelectronic interconnect substrate and packaging techniques
TW201017921A (en) Compound semiconductor device package module structure and fabricating method thereof
US7867908B2 (en) Method of fabricating substrate
US9748205B2 (en) Molding type power module
US7943430B2 (en) Semiconductor device with heat sink and method for manufacturing the same
TW201037803A (en) Multi-layer packaging substrate, method for making the packaging substrate, and package structure of light-emitting semiconductor
US6486540B2 (en) Three-dimensional semiconductor device and method of manufacturing the same
CN103715190B (zh) 发光器件
KR100668648B1 (ko) 탈부착이 가능한 발광다이오드 패키지 및 그 방열기판
CN105474376B (zh) 半导体器件
WO2008123765A1 (en) Solid state light source mounted directly on aluminum substrate for better thermal performance and method of manufacturing the same
US20230282591A1 (en) Semiconductor package and a semiconductor device module including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20120718

RJ01 Rejection of invention patent application after publication