CN101582396B - 半导体器件及半导体器件的制造 - Google Patents

半导体器件及半导体器件的制造 Download PDF

Info

Publication number
CN101582396B
CN101582396B CN2009101382159A CN200910138215A CN101582396B CN 101582396 B CN101582396 B CN 101582396B CN 2009101382159 A CN2009101382159 A CN 2009101382159A CN 200910138215 A CN200910138215 A CN 200910138215A CN 101582396 B CN101582396 B CN 101582396B
Authority
CN
China
Prior art keywords
semiconductor chip
carrier
electrical insulating
insulating material
modulus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101382159A
Other languages
English (en)
Other versions
CN101582396A (zh
Inventor
G·迈耶-伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN101582396A publication Critical patent/CN101582396A/zh
Application granted granted Critical
Publication of CN101582396B publication Critical patent/CN101582396B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的名称为半导体器件及半导体器件的制造，提供一种半导体器件。在一个实施例中，该器件包括载体。第一材料淀积在该载体上。第一材料具有小于100MPa的弹性模量。半导体芯片放置在第一材料上方。第二材料淀积在半导体芯片上，第二材料电绝缘。金属层放置在第二材料上方。

Description

半导体器件及半导体器件的制造
技术领域
本发明涉及半导体器件和制造半导体器件的方法。
背景技术
半导体器件可包括其上可安装半导体芯片的载体。此外，半导体器件可包括导电层。可提供导电部件以便在器件的组件之间提供耦合，如半导体芯片和导电层。
由于这些和其它原因，存在着对本发明的需要。
发明内容
本发明的第一方面在于一种器件，包括：载体；淀积在所述载体上的第一材料，所述第一材料具有小于100MPa的弹性模量；放置在所述第一材料上方的半导体芯片；淀积在所述半导体芯片上的第二材料，所述第二材料电绝缘，其中所述第二材料具有小于100MPa的弹性模量；放置在所述第二材料上方的金属层；以及填充有导电材料的一通孔，延伸通过所述第二材料，其将所述半导体芯片的接触垫与由所述金属层制成的导电线路的一端耦合，并且该导电线路的另一端形成外部接触垫。
本发明的第二方面在于一种用于制造半导体器件的方法，包括：提供载体；在所述载体上淀积第一材料，所述第一材料具有小于100MPa的弹性模量；在所述第一材料上方放置至少两个半导体芯片；在所述至少两个半导体芯片上淀积第二材料，所述第二材料电绝缘，其中所述第二材料具有小于100MPa的弹性模量；在所述第二材料上方应用金属层；以及提供填充有导电材料的一通孔，该通孔延伸通过所述第二材料，该通孔将所述至少两个半导体芯片的接触垫与由所述金属层制成的导电线路的一端耦合，并且该导电线路的另一端形成外部接触垫。
本发明的第三方面在于一种用于制造半导体器件的方法，包括：将至少两个半导体芯片贴到载体，所述至少两个半导体芯片包括至少一个接触单元；使用电绝缘材料覆盖所述载体和所述至少两个半导体芯片；在所述至少两个半导体芯片上方应用金属箔；以及将所述金属箔焊接到所述至少一个接触单元。
本发明的第四方面在于一种器件，包括：载体；贴到所述载体的半导体芯片，所述半导体芯片包括至少一个接触单元；覆盖所述载体和所述半导体芯片的电绝缘材料；覆盖所述半导体芯片并焊接到所述至少一个接触单元的金属箔；以及填充有焊料的一通孔，延伸通过所述电绝缘材料，其将半导体芯片的接触单元与由金属箔制成的导电线路的一端耦合，并且该导电线路的另一端形成外部接触垫。
本发明的第五方面在于一种器件，包括：包括接触单元的半导体芯片；外部接触单元；以及将所述接触单元电耦合到所述外部接触单元的导电线路，至少一部分所述导电线路具有连续弯曲形状。
本发明的第六方面在于一种器件，包括：载体；用于提供淀积在所述载体上的第一材料的部件，所述第一材料部件具有小于100MPa的弹性模量；放置在所述第一材料上方的半导体芯片；用于提供淀积在所述半导体芯片上的第二材料的部件，所述第二材料电绝缘，其中所述第二材料具有小于100MPa的弹性模量；用于提供放置在所述第二材料上方的金属层的部件；以及填充有导电材料的一通孔，延伸通过所述第二材料，其将所述半导体芯片的接触垫与由所述金属层制成的导电线路的一端耦合，并且该导电线路的另一端形成外部接触垫。
附图说明
附图包括在内是为了提供本发明的进一步理解，并且附图并入并构成此说明书的一部分。附图示出了本发明的实施例，并且与说明一起用于解释本发明的原理。本发明的其它实施例和本发明的许多预期优点将通过参照以下具体实施方式而得到更好地理解，因此将更容易体会，图中的要素彼此之间不必按比例画出。类似的标号指定对应的类似部分。
图1以示意图方式示出作为一个示范实施例的器件100。
图2A到2D以示意图方式示出制造器件的方法的一个示范实施例。
图3A到3E以示意图方式示出制造器件的方法的又一示范实施例。
图4以示意图方式示出作为又一示范实施例的器件。
图5A到5K以示意图方式示出制造器件的方法的示范实施例。
图6A到6K以示意图方式示出制造器件的方法的示范实施例。
图7A到7I以示意图方式示出制造器件的方法的示范实施例。
图8A到8E以示意图方式示出作为又一示范实施例的器件的不同视角或器件的部分。
具体实施方式
在下面的详细说明中，参照了形成本文一部分的附图，并且图中通过示图方式显示了可实践本发明的特定实施例。在此方面，诸如“顶部”、“底部”、“前”、“后”、“头”、“尾”等方向术语参照所述图形的定向使用。由于本发明实施例的组件可定位在多个不同定向中，因此，方向术语用于说明，而不是限制。要理解的是在不脱离本发明范围的情况下可利用其它实施例，并且可进行结构或逻辑更改。因此，下面的详细说明不可从限制的意义理解，并且本发明的范围由随附权利要求定义。
下面参照附图描述了本发明的实施例，其中，类似的标号一般用于表示所有图形中类似的要素，并且其中，各种结构不一定按比例画出。在下面的说明中，为便于解释，陈述了许多特定的细节以便提供本发明实施例的一个或多个实施例的详尽理解。然而，本领域的技术人员可明白，可通过更少程度的这些特定细节实践本发明实施例的一个或多个实施例。因此，下面的说明不可从限制的意义理解，并且本发明的范围由随附权利要求定义。
下面描述具有半导体芯片的器件。半导体芯片可以为极其不同的类型，并且可包括例如集成电气、光电、电子机械或电子生物电路。半导体芯片例如可配置为功率半导体芯片，如功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、JFET(结栅型场效应晶体管)、功率双极晶体管或功率二极管。此外，半导体芯片可包括逻辑电路、控制电路、微处理器或微电子机械组件。具体而言，可涉及具有垂直结构的半导体芯片，也就是说半导体芯片可制造为使得电流能够在垂直于半导体芯片主表面的方向上流动。具有垂直结构的半导体芯片可具有接触单元，具体而言在其两个主表面上，也就是说在其顶部侧和底部侧。具体而言，功率半导体芯片可具有垂直结构。此外，下述器件可包括集成电路以控制其它半导体芯片的集成电路。半导体芯片无需使用特定半导体材料制造，如Si、SiC、SiGe、GaAs，并且还可包含不是半导体的无机和/或有机材料，如绝缘体、塑料或金属。另外，半导体芯片可以已封装或未封装。
半导体芯片可具有接触单元(或接触垫或电极)，允许与半导体芯片中包括的集成电路形成电接触。一个或多个金属层可应用到半导体芯片的接触单元。金属层可以任何所需的几何形状和任何所需的材料组成制造。金属层例如可以为覆盖某个区域的层形式。例如源于铝、钛、金、银、铜、钯、铂、镍、铬或镍钒的任何所需的金属或金属合金可用作该材料。金属层无需是同质或只使用一种材料制造，也就是说，金属层中包含的材料有各种组成和含量是可能的。
半导体芯片可放置在载体上。载体可以为任何形状、大小或材料。在器件制造期间，载体可相互连接。这些载体也可一件式制成。载体可通过连接部件在相互之间连接，以便在制造过程中分隔一些载体。载体的分隔可通过机械锯切、激光束、切割、冲压、铣削、蚀刻或任何其它适当的方法执行。载体可以是导电型。它们可使用金属或金属合金制造，具体而言使用铜、铜合金、铁镍、铝、铝合金或其它适当的材料。载体例如可以是引线框架或引线框架的一部分。此外，载体可镀有导电材料，如铜、银、铁镍或镍磷。
器件可包括电绝缘材料。电绝缘材料可覆盖器件组件任意数量表面的任何部分。电绝缘材料可提供各种功能。例如它可用于将器件的组件相互电绝缘和/或与外部组件电绝缘，但电绝缘材料也可用作安装其它组件的平台，例如绕丝层(wiring layer)。电绝缘材料可用于产生扇出(fan-out)型封装。在扇出型封装中，至少一些外部接触单元和/或将半导体芯片连接到外部接触单元的导电带在半导体芯片外形外横向定位，或者确实至少与半导体芯片外形相交。因此，在扇出型封装中，半导体芯片封装的外围外部部分一般(另外)用于将封装电气接合到外部应用，如应用板等。相对于半导体芯片的尺寸，包含半导体芯片的封装的此外部部分有效地放大了封装的接触面积，因而导致在例如二级组装等后续加工有关的封装垫尺寸和间距方面约束变宽松。
电绝缘材料可通过使用各种技术淀积在器件的组件上。例如，电绝缘材料可通过印制或者从气相或溶液或通过使用任何其它适当的方法淀积。电绝缘材料例如可包含硅材料或者可完全由硅(或聚合硅氧烷或聚硅氧烷)组成。电绝缘材料可具有例如小于100MPa的弹性模量。电绝缘材料可导热，以便它可散发半导体芯片产生的热。也可提供包含不导热的电绝缘材料的器件。
一个或多个导电层可放置在半导体芯片和/或电绝缘材料上方。导电层例如可用于产生重新分布层。导电层可用作布线层以便从器件外与半导体芯片电接触，或者与器件中包含的其它半导体芯片和/或组件电接触。导电层可以任何所需的几何形状和任何所需的材料组成制造。
导电层例如可以由导电带组成，但也可以为覆盖某个区域的层形式。诸如金属等任何所需的导电材料可用作该材料，例如，铜、铝、镍、钯、银、锡或金、金属合金、金属堆叠或有机导体。导电层无需是同质或只使用一种材料制造，也就是说，导电层中包含的材料有各种组成和含量是可能的。此外，导电层可布置在电绝缘层的上方或下方或之间。
半导体芯片和导电层可通过软焊而结合。软焊是诸如金属物品等两个或更多个物品通过熔融并将焊料流入结点而结合在一起的工艺。要将半导体芯片焊接到导电层，焊料可淀积在半导体芯片上，具体而言，半导体芯片的一个或多个接触单元上。
下述器件包括可以为任何形状或大小的外部接触单元或外部接触垫。外部接触单元可从器件外部到达，并且因此可允许从器件外部与半导体芯片进行电接触。此外，外部接触单元可导热，并且可用作散热器以散发半导体芯片产生的热。外部接触单元可由任何所需的导电材料组成，例如，由诸如铜、铝或金等金属、金属合金或导电有机材料组成。焊料可淀积在外部接触单元上。
图1以示意图方式示出器件100。器件100包括载体10。第一材料11淀积在载体10上。第一材料11具有小于100MPa的弹性模量。半导体芯片12放置在第一材料11上方。电绝缘的第二材料13淀积在半导体芯片12上。金属层14放置在第二材料13上方。
图2A到2D以示意图方式示出用于半导体器件生产的方法。首先，提供载体10(参见图2A)。包含硅的第一材料11淀积在载体10上(参见图2B)。在第一材料11的上方，放置至少两个半导体芯片12(参见图2C)。金属层14被应用在至少两个半导体芯片12上方(参见图2D)。
图3A到3E和图4以示意图方式示出包括与器件100和图2A到2D所示的生产方法的组成类似或相同的组成的生产方法和器件。因此，器件和方法的类似或相同的组成以相同的标号表示。
图3A到3E以示意图方式示出用于半导体器件生产的方法。首先，提供载体10(参见图3A)。至少两个半导体芯片12贴到载体10(参见图3B)。半导体芯片12包括至少一个接触单元15。载体10和半导体芯片12覆盖有电绝缘材料16(参见图3C)。金属箔14被应用在半导体芯片12上方(参见图3D)。金属箔14被焊接到接触单元15(参见图3E)。
图4以示意图方式示出包括载体10和贴到载体10的半导体芯片12的器件400。半导体芯片12包括至少一个接触单元15。电绝缘材料16覆盖载体10和半导体芯片12。金属箔14覆盖半导体芯片12，并被焊接到接触单元15。
图5A到5K以示意图方式示出用于生产器件500的方法，图5K中示出该器件的一个横截面。图5A到5K所示的方法是图2A到2D和图3A到3E中所示方法的实现。此外，器件500是图1和图4中所示器件100和400的实现。下述生产方法的细节因此能够类似地应用到图2A到2D和图3A到3E的方法。另外，器件500的细节能够类似地应用到器件100和400。
如图5A所示，提供了可导电的载体10。载体10可以是由例如金属或金属合金等刚性材料制成的板或箔，如铜、铝、镍、CuFeP、钢或不锈钢。载体10可具有平整的上表面，半导体芯片12以后要放置到该表面上。载体10的形状不限于任何几何形状，并且载体10可具有任何适当的大小。例如，载体10的厚度可以在50微米到1毫米的范围内。此外，载体10可以加工成形(structure)。载体10例如可以是引线框架或引线框架的一部分。另外，载体10可镀有导电材料，如铜、银、铁镍或镍磷。
如图5B所示，例如粘合材料等材料11可淀积在载体10的上表面上。粘合材料11可由聚合物或任何其它适合的材料制成。粘合材料11可包含硅，即，聚合硅氧烷或聚硅氧烷，或氟硅，或者可以是完全由硅制成。粘合材料11还可以是硅和环氧树脂的混合物，或者是硅和聚酰亚胺的混合物。在硬化后，粘合材料11可具有小于100MPa的弹性模量，尤其是小于50MPa、20MPa、10MPa、5MPa、2MPa、1MPa、500kPa、200kPa、100kPa、50kPa或20kPa。弹性模量也称为杨氏模量、弹性模量或拉伸模量。弹性模量可定义为具有压力单位的应力与无因次的张力之比，因此，弹性模量本身具有压力单位。
如上所述粘合材料11的弹性模量可允许半导体芯片12的浮式支承(floating mounting)。由于载体10和半导体芯片12具有不同热膨胀系数的原因，因此，希望半导体芯片12的浮式支承降低在温度循环期间诱发的机械应力。例如，可制造载体10的铜具有大约17x10-6K的热膨胀系数，并且可制造半导体芯片12的硅具有大约3x10-6/K的热膨胀系数。
粘合材料11可具有例如在介于0.1W/mK与5W/mK或更高值范围中的热传导系数。备选，粘合材料11可以是绝热的。粘合材料11可在固化期间展示低释气性，并且尤其是高触变性。硅胶(Elastosil)可用于粘合材料11，例如市场上有售的硅胶RT705。
粘合材料11可淀积在载体10的上表面的以后要放置半导体芯片12的那些位置处。淀积时，粘合材料11可以是液体、粘性或可塑性的。粘合材料11的淀积例如可通过漏版印刷(stencil printing)、丝网印刷、滴涂(dispensing)或任何其它适当的方法执行。
如图5C所示，半导体芯片12及可能的其它半导体芯片放置在载体10上淀积的粘性材料11岛(island)上方。虽然粘合材料11岛和半导体芯片12在图5C中具有相同的表面积，但其表面积可以不同。半导体芯片12可布置为阵列。此外，半导体芯片的任何适合阵列可放置在载体10上(图5C中只显示其中两个半导体芯片)。例如，在载体10上可放置超过50或500或1000个半导体芯片。半导体芯片12如在晶片键合中一样以更大的间隔在载体10上重新定位。半导体芯片12可在同一半导体晶片上制造，但备选可在不同晶片上制造。此外，半导体芯片12可在物理上相同，但也可包含不同的集成电路和/或表示其它组件和/或可具有不同的外部尺寸和/或几何形状。半导体芯片12可具有在介于50微米与几百微米之间范围中的厚度。半导体芯片12具有活性主表面17，并且布置在载体10上方，其活性主表面17背对载体10。接触单元15位于活性主表面17上。半导体芯片12中嵌入的集成电路能够经接触单元15电接触。接触单元15可以由例如铝或铜等金属制成的接触垫。接触单元15可以无规律布置，并且可在大小和几何形状方面不同。
可使用能够捡拾半导体芯片12并将它们放置在粘合材料11上的拾放工具。半导体芯片12可按压在粘合材料11中，并且可允许沉浸达其100％厚度。
在放置半导体芯片12后，粘合材料11可通过适中温度的热处理几分钟固化(硬化)，例如小于200℃或140℃或100℃的温度。热处理可通过使用电热板或烤箱执行。
可执行光成像(Photo imaging)以存储放置在载体10上的半导体芯片12的位置和角度。视用于放置半导体芯片12的定位系统的准确性而定，可能不必执行光成像。
在电绝缘材料16淀积后，可执行校平工艺以对齐半导体芯片12的上部主表面17。为此，例如晶片等又一载体可按压到半导体芯片12上，或者到焊料淀积物或导电胶或淀积在半导体芯片12的接触单元15上的任何其它导电材料上。校平工艺可在粘合材料11硬化之前或之后执行。
如图5D所示，电绝缘材料16淀积在半导体芯片12和载体10的暴露表面上。半导体芯片12之间的间隙也填充有电绝缘材料16。在一个实施例中，在半导体芯片12的活性主表面17上方的电绝缘材料16的高度d1可以为至少10微米，并且尤其是大约30微米。在其淀积后，电绝缘材料16可在其上表面上提供平面部分，其与载体10的上表面共面。这些平面表面可用于安装其它组件，如重新分布层。
用于嵌入半导体芯片12的电绝缘材料16可由聚合物或任何其它适合的材料制成。电绝缘材料16可包含硅或氟硅，或者可完全由硅制成。电绝缘材料16还可以是硅和环氧树脂的混合物，或者是硅和聚酰亚胺的混合物。在硬化后，电绝缘材料16可具有小于100MPa的弹性模量，尤其是小于50MPa、20MPa、10MPa、5MPa、2MPa、1MPa、500kPa、200kPa、100kPa、50kPa或20kPa。具体而言，其弹性模量可以为大约3MPa。电绝缘材料16可具有例如在介于0.1W/mK与5W/mK或更高值范围中的热传导系数。电绝缘材料16可在固化期间展示低释气性，并且尤其具有低触变性。硅胶可用于电绝缘材料16，但是为高触变性，例如，市场上有售的硅胶RT705。
如上所述的电绝缘材料16的弹性模量可允许半导体芯片12相对于以后放置在半导体芯片12上方的金属箔14的浮式支承。由于半导体芯片12和金属箔14具有不同热膨胀系数的原因，因此，希望半导体芯片12的浮式支承降低在温度循环期间诱发的机械应力。
在其淀积期间，电绝缘材料16可以是液体、粘性或可塑性的。电绝缘材料16的淀积例如可通过漏版印刷、丝网印刷、滴涂或任何其它适当的方法执行。
在其淀积后，电绝缘材料16可通过适中温度的热处理几分钟而半固化(部分硬化)，例如小于120℃或100℃或80℃的温度。热处理可通过使用电热板或烤箱执行。
电绝缘材料16可加工成形以形成如图5E所示从电绝缘材料16的上表面向下到达半导体芯片12的接触单元15的挖空(cut-out)或通孔18。通孔18的实施例比率是通孔18的高度与宽度的比率，可以取决于用于使用导电材料填充通孔18的方法。电绝缘材料16例如可以通过激光烧蚀加工成形。采用激光加工成形时，可提供不大于50微米的通孔18直径。具体而言，如果用于放置半导体芯片12的定位系统的准确性低，并且执行了光成像以存储放置在载体10上的半导体芯片12的位置和角度，则可使用激光加工成形。如果电绝缘材料16包含光敏成分，则形成通孔18的备选技术有化学蚀刻或光刻加工成形。又一备选是为电绝缘材料16的淀积使用印刷技术，如漏版印刷或丝网印刷，并且在载体10和半导体芯片12上印刷电绝缘材料16时暴露至少部分接触单元15。
首先，焊料19如图5F所示放置在通孔18中。焊料19可通过使用漏版印刷或其它适合的印刷方法应用。备选，具有直径不大于通孔18直径的预成形焊料球可通过涂刷或滚动而插入通孔18中。此外，通过使用压力将液态的材料填充到通孔18中，可将焊料19或任何其它导电材料填充到通孔18中。作为焊料19的备选，诸如导电胶或纳米膏(nanopastes)等其它导电材料可淀积在通孔18中。可提供从电绝缘材料16的上表面突出的焊料19，这意味着在通孔18中淀积的焊料19具有大于d1的高度。焊料19可由例如从以下材料组成的金属合金制成：SnPb、SnAg、SnAgCu、SnAgCuNi、SnAu、SnCu和SnBi。焊料19可包含有低释气性的熔剂。接触单元15可具有可焊接表面。
在电绝缘材料16之上，可产生重新分布层。产生重新分布层的一个可能性是使用标准PCB(印刷电路板)工业工艺流程。如图5G所示，金属箔14可应用到电绝缘层16的上表面。金属箔14可由铜、铝或任何其它金属、金属合金或金属堆叠制成。金属箔14的厚度可以在介于1与500微米之间的范围，并且具体而言在介于5与60微米之间的范围。
通过在适合时间内应用真空和压力，将金属箔14粘附到电绝缘材料16，可将金属箔14层压到底层结构上。此外，在金属箔14的层压期间，可应用热。在金属箔14层压后，可应用热，并且尤其是还使用压力，以熔融在电绝缘材料16中嵌入的焊料19。温度可在介于200℃与400℃之间的范围。通过熔融焊料19，可启动焊接工艺，该工艺在半导体芯片12的接触单元15与金属箔14之间产生焊接头。由于在焊接工艺期间应用的热量，电绝缘材料16可固化并且可与金属箔14牢固地连接。可将金属箔14打孔以允许固化期间电绝缘材料16和焊料19释气。
在金属箔14之上，可层压可光构造(photostructurable)的干抗蚀膜。通过暴露在适合波长的光下，可在抗蚀膜中形成凹口。为此，可使用激光束和在光成像期间记录的数据。如果用于放置半导体芯片12的定位系统的准确性足够高，则抗蚀膜可选择性地暴露在通过掩膜发射的适合波长的光下。随后，显影抗蚀膜，并且蚀刻金属箔14由此而暴露的部分。在抗蚀膜剥离之后，如图5H所示，只有加工成形的金属箔14保持在电绝缘材料16上。
如图5I所示，可由硅材料和延展性电绝缘材料组成的防焊层20可应用到加工成形的金属膜14和电绝缘材料16的暴露部分。例如可对防焊层20进行漏版印刷或丝网印刷，从而使外部接触垫21在适当的位置有开口。之后，可固化和清洁防焊层20。防焊层20防止焊料在导电带之间桥接并形成短路。防焊层20也提供了免受环境影响的保护。
备选，防焊层20可以是可光构造。通过暴露在具有适合波长的光下及随后的显影，可在防焊层20中形成凹口以暴露外部接触垫21。
第二焊料22可应用到如图5J所示从防焊层20暴露的外部接触垫21的表面上。焊料22可通过印刷应用，例如，漏版印刷，随后进行热处理工艺以熔融焊料22。外部接触垫21和焊料22可在以后继续用作外部连接元件以便将器件400与例如PCB等其它组件电耦合。外部接触垫22可从半导体芯片12的接触单元15横向偏移。在应用焊料22前，可例如通过RIE(反应离子蚀刻)或化学清洁来清洁外部接触垫21以便去除在外部接触垫22上保留的防焊材料。
如图5K所示，例如通过锯切、激光烧蚀或蚀刻，器件500通过载体10、电绝缘材料16和重新分布层的分离而相互分离。
载体10的裸背侧可用于散发器件500操作期间由半导体芯片12产生的热。例如，散热器或冷却元件可贴到载体10的背侧。此外，背侧可例如通过印刷而涂上保护性和/或电绝缘层。
通过上述方法制造的器件50是扇出型封装。电绝缘材料16允许重新分布层延伸到半导体芯片12的外形之外。外部接触垫21因此无需布置在半导体芯片12的外形内，而是能够分布在更大的面积上。由于电绝缘层16的原因而可供布置外部接触垫21的增大面积意味着外部接触垫21不但能以相互距离较大地布置，而且与所有外部接触垫21布置在半导体芯片12的外形内时的情况相比，能够布置的外部接触垫21的最大数量同样增大。作为扇出型封装的备选，也可能使用上述方法制造扇入型封装。
图5K中所示的器件500及上述其制造方法只用作示范实施例，并且许多变化可能实现。例如，不同类型的半导体芯片或无源元件可包括在相同器件500中。半导体芯片和无源元件可在功能、大小和制造技术等方面不同。
如果不止一个半导体芯片包括在同一器件500中，则其中一个半导体芯片可通过使用导热的粘合材料11贴到载体10，并且其中另一个半导体芯片可通过使用绝热的粘合材料11贴到载体10。这种情况下，热耦合到载体10并且例如可以是处理器的半导体芯片产生的热传送到载体10，但不传送到与例如可以是DRAM或任何其它热敏器件的载体10去耦合的半导体芯片。
此外，可不使用电绝缘粘合材料11，而使用导电粘合材料11在载体10上安装半导体芯片12。在后一情况下，粘合材料11可富含金属颗粒，例如，金、银、镍或铜颗粒，以便产生导电性。在使用导电粘合材料11时，建立了半导体芯片12背侧与载体10之间的电连接。
如果粘合材料11导电，则半导体芯片12可包括在其背侧上具有接地电极或任何其它电极的逻辑电路。备选，半导体芯片12可以是垂直功率二极管或垂直功率晶体管，例如，IGBT、JFET、功率双极晶体管或功率MOSFET。如果是MOSFET，则半导体芯片12可在其顶部表面上具有源电极和栅电极，并且漏电极位于半导体芯片12的底部表面上，半导体芯片12通过使用导电粘合材料11电耦合到载体10。这种情况下，载体10可不完全覆盖有电绝缘材料16，并且例如焊球等焊料淀积物可放置在从电绝缘材料16暴露的载体10的部分上以便形成MOSFET漏电极的外部接触单元。
视半导体芯片12类型而定，至少半导体芯片12上表面17的一部分可从电绝缘材料16和重新分布层暴露。在半导体芯片12例如包括微电子机械组件，如传声器或压力传感器或激光器时，可能需要此类布置。
在上面所述和图5A到5K所示的实施例中，在通孔18中淀积的焊料19在层压金属箔14后被熔融。备选，焊料19可在淀积在外部接触垫21上的焊料22熔融时熔融，即，在焊料19淀积后，其熔融温度直到熔融焊料22时才达到。
根据又一实施例，焊料19或任何其它适当的导电材料可在半导体芯片12安装在载体10上之前淀积在半导体芯片12的接触单元15上。例如，焊料19可在半导体芯片12仍在晶片键合中时淀积在接触单元15上。焊料19例如可通过漏版印刷、丝网印刷或任何其它适当的印刷技术淀积到接触单元15上。备选，焊球可放置在接触单元15上。作为又一备选，焊料19可以电化学方式淀积在接触单元15上以便产生焊料凸起。此外，也可使用诸如溅射等其它淀积方法。视淀积方法而定，加工成形工艺可能是必需的。
焊料19可由例如从以下材料组成的金属合金制成：SnPb、SnAg、SnAgCu、SnAgCuNi、SnAu、SnCu和SnBi。焊料19可包含熔剂及溶剂。淀积在接触单元15上的焊料19可具有至少10微米的高度。可提供比半导体芯片12的活性主表面17上方的电绝缘材料16的高度d1(参见图5D)更高的焊料凸起19的高度。在焊料凸起19淀积后，可切割半导体晶片，由此分离各个半导体芯片12。
根据又一实施例，淀积在半导体芯片12之上的电绝缘材料16可与淀积在载体10暴露表面上并覆盖半导体芯片12侧表面的电绝缘材料16不同。两种电绝缘材料16例如可在其弹性模量和/或导热性和/或触变性方面不同。
根据还有的又一实施例，电绝缘材料16可使用两种淀积工艺淀积。在第一工艺中，电绝缘材料16淀积在载体10的暴露部分上，以便电绝缘材料16的上表面和半导体芯片12的上表面17形成基本上共同的平面。在第二工艺中，厚度d1的电绝缘材料16的层淀积在以前淀积的电绝缘材料16和半导体芯片12上。备选，在第一工艺中，电绝缘材料16淀积在载体10的暴露部分上，以便电绝缘材料16比半导体芯片12高大约d1的高度。在第二工艺中，电绝缘材料16只淀积在半导体芯片12的上表面17上。
在制造重新分布层后，可在位于载体10一端的一个半导体芯片12与位于载体10相对端的另一半导体芯片12之间提供小于3毫米或1毫米或100微米的垂直偏移。具体而言，可选择粘合材料11和电绝缘材料16的弹性模量，以便此要求能够得以满足。
图6A到6K以示意图方式示出用于生产器件600的方法，图6K中示出该器件的一个横截面。图6A到6K中所示的方法是图5A到5K中所示方法的又一变型。因此，在两种方法中使用的类似或相同组成表示为相同的标号。此外，在下述内容中，在相同的方法过程可如上所述执行时，有时引用了图5A到5K的方法。
图6A到6D中所示的方法过程与图5A到5D中所示的方法过程相同。如图6E所示，在电绝缘材料16淀积后，在电绝缘材料16中未形成挖空或通孔，但金属箔14如上结合图5G所述层压在电绝缘材料16的上表面上。之后，例如通过使用上面结合图5H所述的方法工艺，如图6F所示将金属箔14加工成形。
在金属箔14加工成形后，电绝缘材料16可加工成形以形成如图6G所示从电绝缘材料16的上表面向下到达半导体芯片12的接触单元15的挖空或通孔18。通孔18可在已去除金属箔14的那些位置形成。通孔18可具有低于1.5或1的实施例比率。电绝缘材料16例如可以通过激光烧蚀加工成形。形成通孔18的备选技术是化学蚀刻或光刻加工成形。由于电绝缘材料16的加工成形，至少半导体芯片12的部分接触单元15可暴露。接触单元15的暴露表面可通过使用RIE或其它适合的清洁技术清洁。
焊料19如图6H所示放置在通孔18中。焊料19的放置可类似于如上结合图5F所述的焊料19的放置。焊料19可熔融以便在接触单元15与金属箔14之间形成电连接。作为焊料19的备选，导电粘合材料可放置在通孔18中。此外，可使用由尺寸在纳米范围的金属颗粒组成的纳米膏，而不使用焊料19。在应用期间，金属颗粒可分散在以后蒸发的溶剂中。
防焊层20的制造(参见图6I)和焊料22在外部接触单元21上的应用(参见图6J)及各个器件600的分离(参见图6K)可与上面结合图5I到5K所述的方法工艺类似或相同。
图7A到7I以示意图方式示出用于生产器件700的方法，图7I中示出该器件的一个横截面。图7A到7I中所示的方法是图5A到5K中所示方法的又一变型。因此，在两种方法中使用的类似或相同组成表示为相同的标号。
此外，在下述内容中，在相同的方法过程可如上所述执行时，有时引用了图5A到5K的方法。
图7A到7E中所示的方法过程与图5A到5E中所示的方法过程相同。如图7F所示，在通孔18制造后，导电材料23淀积在通孔18中和电绝缘材料16的上表面上，由此形成重新分布层。导电材料23可不完全填充通孔18，而是只涂在通孔18的壁上。在导电材料23淀积前，可例如通过使用RIE执行清洁工艺。
导电材料23可通过无电(electroless)工艺和/或水电镀工艺(galvanic plating processes)产生。因此，种子层先无电地淀积到电绝缘材料16的上表面和接触单元15的暴露区域上。诸如钯或钛等材料可用于通常厚度小于1微米的种子层
种子层的厚度可通过将又一层导电材料淀积到种子层上而增大。例如，铜层可无电地淀积到种子层上。此铜层可具有小于1微米的厚度。之后，可水电镀淀积另一层厚度大于5微米的铜。也可忽略无电地铜淀积。
备选，种子层可通过诸如溅射等真空淀积工艺淀积。例如，首先，溅射具有例如大约50纳米厚度的钛层，之后溅射大约200纳米厚度的铜层。铜层随后可用作种子层以水电镀淀积厚度超过5微米的又一铜层。
为获得如图7F所示的重新分布层，可在所有其层淀积工艺完成后或在种子层淀积后，将导电材料23加工成形。
防焊层20的制造(参见图7G)和焊料22在外部接触单元21的应用(参见图7H)及各个器件700的分离(参见图7I)可与上面结合图5I到5K所述的方法工艺类似或相同。
在图8A中，以示意图方式示出包括安装到例如PCB等电路板24上的器件500的器件800的摘要。外部接触单元21可已通过使用焊料淀积25焊接到电路板24的接触垫。
为示出金属箔14的实施例，图8B中放大了部分器件800。正如从图8B能看到的一样，将接触单元15电耦合到外部接触垫21的至少一部分金属箔14在与具有连续弯曲形状的半导体芯片12的主活性表面17正交的方向上具有横截面。因此，金属箔14不是完全扁平的，而是可具有如图8B所示的波形结构。金属箔14的波形结构可在TCoB(板上温度循环)应力测试期间及在电路板24上焊接器件500后从焊料峰值温度冷却时防止金属疲劳。金属箔14的弯曲或弹簧形状可防止金属箔14损坏，特别是在半导体芯片12的热膨胀系数不同于电路板24的热膨胀系数时。
如图8B所示的金属箔14的峰间距离d2可在介于10与100微米的范围。金属箔14的弯曲结构可由底层电绝缘材料16的弯曲表面造成。在淀积电绝缘材料16时，可利用诸如丝网印刷等印刷技术，这允许产生电绝缘材料16的波状表面。
备选，激光束可用于产生电绝缘材料16的波形表面。
图8C示出沿图8B所示线条A-A′的器件500的一部分横截面。正如从图8C能看到的一样，已通过金属箔14加工成形产生的导电线路14在与具有连续弯曲形状，例如，曲折或波形结构的半导体芯片12的活性主表面17平行的方向上具有横截面。导电线路14的曲折或波形结构可在TCoB(板上温度循环)应力测试期间及在电路板24上焊接器件500后从焊料峰值温度冷却时防止金属疲劳。如图8C所示的导电线路14的弯曲或弹簧形状可防止导电线路14损坏，特别是在半导体芯片12的热膨胀系数不同于电路板24的热膨胀系数时。导电线路14可朝TCoB应力方向定向，这可以是朝器件500的中心定向。耦合到接触单元15或外部接触垫21的导电线路14的截面可扩大。
如图8C所示的导电线路14的峰间距离d3可在介于导电线路14两倍的线宽与几百倍线宽之间的范围。相邻导电线路可具有类似或相同的形状，以允许导电线路的密集布置。导电线路14的曲折或波形结构可通过在重新分布层产生期间金属箔14的激光加工成形或光刻加工成形而产生。要快速成型，金属箔14或种子层可直接通过使用激光束加工成形。
外部接触垫21可具有边长为d4和d5的矩形。朝导电线路14主方向定向的边长d4可大于边长d5。
可提供导电线路14只展示类似于图8B所示形状的连续弯曲形状或类似于图8C所示形状的连续弯曲形状，或者导电线路14在与半导体芯片12的活性主表面17正交和平行的方向上弯曲。
如图8C所示的导电线路14的曲折或弯曲结构变化在图8D和8E中示出。
另外，虽然本发明实施例的特定特性或实施例可已只相对于几个实现之一公开，但如任何给定或特定应用可能期望的一样，此类特性或实施例可与其它实现的一个或多个其它特性或实施例组合在一起。此外，在详细说明或权利要求中使用术语“包括”、“具有”、“带有”或其其它变型方面，此类术语要以类似于术语“包括”的方式为包含在内的。术语“耦合”和“连接”及衍生词可能已使用。应理解，这些术语可用于指示两个要素互操作或相互交互，而无论它们是直接物理或电接触，还是它们相互未直接接触。此外，应理解，本发明的实施例可在分立电路、部分集成电路或完全集成电路或编程部件中实现。此外，术语“示范”只表示示例，而不是最好或最佳。也要理解，为简明和方便理解起见，本文所示的特性和/或要素通过相互相对的特定尺寸示出，并且实际尺寸可与本文所示尺寸大不相同。
虽然特定实施例已在本文中示出和描述，但本领域的技术人员将理解，在不脱离本发明范围的情况下，各种备用和/或等效实现可替代所示和所述的特定实施例。本申请旨在涵盖本文中所述的特定实施例的所有修改或变化。因此，本发明只受权利要求及其等效物的限制。

Claims (12)

1.一种器件，包括：
载体；
淀积在所述载体上的第一材料，所述第一材料具有小于100MPa的弹性模量；
放置在所述第一材料上方的半导体芯片；
淀积在所述半导体芯片上的第二材料，所述第二材料电绝缘，其中所述第二材料具有小于100MPa的弹性模量；
放置在所述第二材料上方的金属层；以及
填充有导电材料的一通孔，延伸通过所述第二材料，其将所述半导体芯片的接触垫与由所述金属层制成的导电线路的一端耦合，并且该导电线路的另一端形成外部接触垫。
2.如权利要求1所述的器件，其中所述第一材料电绝缘。
3.如权利要求1所述的器件，其中所述载体由金属制成。
4.如权利要求1所述的器件，其中至少所述第一材料和所述第二材料之一包括硅。
5.如权利要求1所述的器件，其中第三材料覆盖所述半导体芯片的至少一个侧表面，所述第三材料具有小于100MPa的弹性模量。
6.一种用于制造半导体器件的方法，包括：
提供载体；
在所述载体上淀积第一材料，所述第一材料具有小于100MPa的弹性模量；
在所述第一材料上方放置至少两个半导体芯片；
在所述至少两个半导体芯片上淀积第二材料，所述第二材料电绝缘，其中所述第二材料具有小于100MPa的弹性模量；
在所述第二材料上方应用金属层；以及
提供填充有导电材料的一通孔，该通孔延伸通过所述第二材料，该通孔将所述至少两个半导体芯片的接触垫与由所述金属层制成的导电线路的一端耦合，并且该导电线路的另一端形成外部接触垫。
7.如权利要求6所述的方法，其中所述第一材料电绝缘。
8.如权利要求6所述的方法，其中所述第二材料包括硅。
9.如权利要求8所述的方法，其中所述第二材料有开口以便达到所述至少两个半导体芯片。
10.如权利要求9所述的方法，其中导电材料淀积在所述第二材料的开口中。
11.如权利要求6所述的方法，其中在应用所述金属层后，所述至少两个半导体芯片之一与所述至少两个半导体芯片的另一半导体芯片分离。
12.一种器件，包括：
载体；
用于提供淀积在所述载体上的第一材料的部件，所述第一材料部件具有小于100MPa的弹性模量；
放置在所述第一材料上方的半导体芯片；
用于提供淀积在所述半导体芯片上的第二材料的部件，所述第二材料电绝缘，其中所述第二材料具有小于100MPa的弹性模量；
用于提供放置在所述第二材料上方的金属层的部件；以及
填充有导电材料的一通孔，延伸通过所述第二材料，其将所述半导体芯片的接触垫与由所述金属层制成的导电线路的一端耦合，并且该导电线路的另一端形成外部接触垫。
CN2009101382159A 2008-05-05 2009-05-04 半导体器件及半导体器件的制造 Expired - Fee Related CN101582396B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/115191 2008-05-05
US12/115,191 2008-05-05
US12/115,191 US8264085B2 (en) 2008-05-05 2008-05-05 Semiconductor device package interconnections

Publications (2)

Publication Number Publication Date
CN101582396A CN101582396A (zh) 2009-11-18
CN101582396B true CN101582396B (zh) 2013-07-17

Family

ID=41256560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101382159A Expired - Fee Related CN101582396B (zh) 2008-05-05 2009-05-04 半导体器件及半导体器件的制造

Country Status (3)

Country Link
US (2) US8264085B2 (zh)
CN (1) CN101582396B (zh)
DE (1) DE102009018396B4 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US20100078811A1 (en) * 2008-09-30 2010-04-01 Infineon Technologies Ag Method of producing semiconductor devices
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8193040B2 (en) * 2010-02-08 2012-06-05 Infineon Technologies Ag Manufacturing of a device including a semiconductor chip
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8629545B2 (en) 2011-10-03 2014-01-14 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
JP5887415B2 (ja) * 2011-10-03 2016-03-16 インヴェンサス・コーポレイション 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
CN102504485B (zh) * 2011-10-20 2013-11-06 北京工业大学 基于扫描电子显微镜所用导电树脂及其制备
US20150041993A1 (en) * 2013-08-06 2015-02-12 Infineon Technologies Ag Method for manufacturing a chip arrangement, and a chip arrangement
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
CN106298726A (zh) * 2015-05-27 2017-01-04 佳邦科技股份有限公司 半导体封装结构以及半导体封装方法
DE102015122294B4 (de) * 2015-07-06 2021-04-22 Infineon Technologies Ag Isolierter Die
ITUB20154017A1 (it) * 2015-09-30 2017-03-30 St Microelectronics Srl Dispositivo incapsulato di materiale semiconduttore a ridotta sensibilita' nei confronti di stress termo-meccanici
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
CN111968958B (zh) 2016-12-30 2022-08-19 华为技术有限公司 一种封装芯片及基于封装芯片的信号传输方法
CN108220924B (zh) * 2018-01-26 2019-11-12 中国科学院理化技术研究所 一种铜薄膜的制备方法
CN116948801A (zh) * 2018-11-28 2023-10-27 深圳华大智造科技股份有限公司 用于集成生物芯片的系统和方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829128A (en) * 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
DE4238113A1 (de) 1992-11-12 1994-05-19 Mikroelektronik Und Technologi Anordnung zur spannungsfreien Chipmontage
KR950034696A (ko) * 1994-05-16 1995-12-28 김광호 초박형 반도체 패키지 및 그 제조방법
US6423571B2 (en) * 1994-09-20 2002-07-23 Hitachi, Ltd. Method of making a semiconductor device having a stress relieving mechanism
US6309915B1 (en) * 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
KR20010104147A (ko) * 2000-05-13 2001-11-24 윤종광 반도체용 멀티플 라인 그리드와 그의 제조 방법 및 그를이용하여 피시비 보드 상에 반도체 칩을 실장하는 방법
US20020123214A1 (en) * 2001-02-01 2002-09-05 Zuhoski Steven P. Control of Vmin transient voltage drift by using silicon formed with deuterium-based process gases
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
FI115285B (fi) 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
DE10240460A1 (de) 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
CN1228827C (zh) * 2003-01-30 2005-11-23 矽品精密工业股份有限公司 半导体芯片封装结构及工序
FI20030293A (fi) 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP3918936B2 (ja) * 2003-03-13 2007-05-23 セイコーエプソン株式会社 電子装置及びその製造方法、回路基板並びに電子機器
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
DE10317018A1 (de) * 2003-04-11 2004-11-18 Infineon Technologies Ag Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten
TWI221327B (en) * 2003-08-08 2004-09-21 Via Tech Inc Multi-chip package and process for forming the same
FI20031201A (fi) 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7061121B2 (en) * 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
FI20041680A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
FI20040592A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
DE602004016483D1 (de) 2004-07-16 2008-10-23 St Microelectronics Sa Elektronische Schaltungsanordnung, Vorrichtung mit solcher Anordnung und Herstellungsverfahren
FI117812B (fi) 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
DE102004058413B4 (de) 2004-10-26 2006-10-19 Advanced Chip Engineering Technology Inc. Verfahren zur Herstellung einer Chipgroßen Packungsstruktur
US7238602B2 (en) 2004-10-26 2007-07-03 Advanced Chip Engineering Technology Inc. Chip-size package structure and method of the same
FI20041525A (fi) 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
GB2441265B (en) 2005-06-16 2012-01-11 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
FI122128B (fi) 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US8749065B2 (en) * 2007-01-25 2014-06-10 Tera Probe, Inc. Semiconductor device comprising electromigration prevention film and manufacturing method thereof

Also Published As

Publication number Publication date
DE102009018396A1 (de) 2010-01-28
US20120322210A1 (en) 2012-12-20
US8669175B2 (en) 2014-03-11
US8264085B2 (en) 2012-09-11
DE102009018396B4 (de) 2014-10-23
US20090273075A1 (en) 2009-11-05
CN101582396A (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
CN101582396B (zh) 半导体器件及半导体器件的制造
JP5186550B2 (ja) 電気的相互接続構造体及びその形成方法
JP6401468B2 (ja) パワーオーバーレイ構造およびその製造方法
US7936054B2 (en) Multi-chip package
US9070568B2 (en) Chip package with embedded passive component
US20070086166A1 (en) Method for manufacturing semiconductor module using interconnection structure
US20100019381A1 (en) Semiconductor device and method of manufacturing a semiconductor device
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
JP2014179611A (ja) パワーオーバーレイ構造およびその製造方法
CN101101900A (zh) 管芯配置及制造方法
US8450825B2 (en) Semiconductor package
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
CN104835746A (zh) 具有被结合到金属箔的半导体管芯的半导体模块
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
JP2008258547A (ja) 半導体装置およびその製造方法
WO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
TWI825118B (zh) 半導體裝置及半導體裝置的製造方法
JP2006525660A (ja) ケース型熱管理素子およびその製造方法
JP2010504630A (ja) 光電素子装置の製造方法および光電素子装置
TW200826261A (en) Thermally enhanced BGA package apparatus & method
JP4193702B2 (ja) 半導体パッケージの実装構造
CN112701050B (zh) 一种内嵌元件的封装方法及封装结构
JP2008108774A (ja) 電子装置
TWI393197B (zh) 晶片封裝
TWI393192B (zh) 晶片封裝結構製程

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130717

Termination date: 20200504