CN114271035A - 基板、基板的制造方法及电子设备 - Google Patents

基板、基板的制造方法及电子设备 Download PDF

Info

Publication number
CN114271035A
CN114271035A CN202080058000.0A CN202080058000A CN114271035A CN 114271035 A CN114271035 A CN 114271035A CN 202080058000 A CN202080058000 A CN 202080058000A CN 114271035 A CN114271035 A CN 114271035A
Authority
CN
China
Prior art keywords
substrate
base material
hole
thickness direction
metal bodies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080058000.0A
Other languages
English (en)
Inventor
中野浩至
尾崎德一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FICT Ltd
Original Assignee
Fujitsu Interconnect Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Interconnect Technologies Ltd filed Critical Fujitsu Interconnect Technologies Ltd
Publication of CN114271035A publication Critical patent/CN114271035A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/043—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a moving tool for milling or cutting the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

课题在于提供一种能够增大基板的厚度方向的电流路径的容许电流值，且能够使多个电流路径的间隔变窄的基板等。作为解决手段，是一种基板，其具有：具有厚度方向的贯通孔(1B)的板状的第1基材(1)；和嵌入到所述贯通孔(1B)的第2基材(2)，所述第2基材(2)具有多个金属体(2B)，所述金属体在所述第1基材(1)的所述厚度方向上贯通，在所述第1基材(1)的所述厚度方向上相对的所述第2基材(2)的第1表面和第2表面的各表面上，露出了端部。

Description

基板、基板的制造方法及电子设备
技术领域
本发明涉及基板、基板的制造方法以及电子设备。
背景技术
近年来，FPGA(field－programmablegate array，现场可编程门阵列)等设备随着小型化及高功能化而消耗电流不断增加，对搭载该部件的打印基板也要求大电流供给。
在打印基板中，电流路径是基板的面方向或基板的厚度方向。
关于面方向，可以通过增加层数来确保容许电流，但关于基板的厚度方向的通电，一般是通过镀敷形成的通孔镀敷。此时，容许电流量由该镀层厚度决定。
现有技术文献
专利文献
专利文献1：日本特开2015－159160号公报
发明内容
发明所要解决的课题
公开的技术的目的在于提供一种能够增大基板的厚度方向的电流路径的容许电流值，并且能够使多个电流路径的间隔变窄的基板及其制造方法、以及具备该基板的电子设备。
用于解决课题的手段
在1个方式中，公开的基板具有：板状的第1基材，其具有厚度方向的贯通孔；和第2基材，其嵌入到所述贯通孔内，所述第2基材具有多个金属体，所述多个金属体在与所述第1基材的所述厚度方向相同的方向上贯通，在所述相同方向上相对的所述第2基材的第1表面和第2表面的各表面露出了端部。
在另1个方式中，公开的电子设备具有公开的基板和电子部件。
在另1个方式中，公开的基板的制造方法包括在具有厚度方向的贯通孔的板状的第1基材的所述贯通孔内嵌入第2基材的步骤。
嵌入到所述第1基材的所述贯通孔内的所述第2基材具有多个金属体，所述多个金属体在与所述第1基材的所述厚度方向相同的方向上贯通，在所述相同方向上相对的所述第2基材的第1表面和第2表面的各表面露出了端部。
发明效果
在一个方面，能够提供一种能够增大基板的厚度方向的电流路径的容许电流值，且能够使多个电流路径的间隔变窄的基板。另外，在一个方面，能够提供一种能够增大基板的厚度方向的电流路径的容许电流值，且能够使多个电流路径的间隔变窄的基板的制造方法。另外，在一个侧面中，能够提供具备能够增大基板的厚度方向的电流路径的容许电流值，且能够使多个电流路径的间隔变窄的基板的电子设备。
附图说明
图1是公开的基板的一例的概略立体图。
图2A是第2基材的一例的概略立体图。
图2B是表示图2A的第2基材的内部的情形的概略立体图。
图3A是用于说明公开的基板的制造方法的一例的概略图(其1)。
图3B是用于说明公开的基板的制造方法的一例的概略图(其2)。
图3C是用于说明公开的基板的制造方法的一例的概略图(其3)。
图4A是用于说明第2基材的制作方法的一例的概略图(其1)。
图4B是用于说明第2基材的制作方法的一例的概略图(其2)。
图4C是用于说明第2基材的制作方法的一例的概略图(其3)。
图5A是用于说明第3基材的制作方法的一例的概略图(其1)。
图5B是用于说明第3基材的制作方法的一例的概略图(其2)。
图5C是用于说明第3基材的制作方法的一例的概略图(其3)。
图5D是用于说明第3基材的制作方法的一例的概略图(其4)。
图5E是用于说明第3基材的制作方法的一例的概略图(其5)。
图6A是第2基材的另一例的概略立体图。
图6B是第3基材的一例的俯视图。
图7是公开的基板的另一例的概略立体图。
图8是公开的基板的另一例的概略剖视图。
图9是公开的基板的另一例的概略剖视图。
图10是封装件的概略剖视图。
图11A是通孔的俯视图。
图11B是对通孔进行镀敷时的俯视图。
具体实施方式
(基板)
公开的基板至少具有板状的第1基材和第2基材，还根据需要还具有其他部件。
第2基材具有多个金属体，所述多个金属体在与第1基材的厚度方向相同的方向上贯通，在该相同方向上相对的第2基材的第1表面和第2表面的各表面露出了端部。
在此，对用于在打印基板中沿基板的厚度方向形成电流路径的通孔镀进行说明。
图11A是通孔100的俯视图。通孔100的通孔直径例如为直径(φ)0.35mm左右。图11B是对通孔100进行了镀覆101的情况下的俯视图。通常的通孔镀覆的厚度为20μm～30μm。通常，镀覆101形成于通孔100的内壁，不会将通孔100整体填满。并且，在通孔镀覆的厚度为20μm～30μm，直径(φ)0.35mm的通孔直径的情况下，容许电流大约为1[A/根]～2[A/根]。
为了增加容许电流量，需要加厚通孔镀敷的厚度。但是，镀敷处理一般每10μm厚度需要大约1.5～2.5小时的处理。因此，为了增加通孔镀敷的厚度，存在镀敷处理非常耗费时间的问题。假设在延长镀敷处理的时间而用镀敷填埋通孔内的情况下，由于基板的厚度等的影响，仍无法在通孔内均等地析出镀敷，有时产生封闭了镀敷液的空隙。这不利于基板的可靠性。
进而，在通孔的微细加工技术中，通孔的间距的微细化存在极限。
如公开的基板那样，通过将具有在与第1基材的厚度方向相同的方向上贯通，且在该相同方向上相对的第1表面和第2表面的各表面露出了端部的多个金属体的第2基材嵌入到第1基材中，能够在不进行通孔镀敷的情况下在基板中形成厚度方向的大电流路径。进而，在第2基材的制作中，可以通过光刻技术制作金属体。若使用光刻技术，则与通孔镀敷相比，金属体的制作的自由度大，因此能够使多个电流路径的间隔变窄。
<第1基材>
第1基材为板状。
第1基材在厚度方向上具有贯通孔。
第1基材可以在其表面或内部具有图案状的电路。
作为电路的材质，例如可以举出铜、镍等金属等。
作为电路的形状，没有特别限制，可以根据目的适当选择。
电路可以是单层结构，也可以是多层结构。
第1基材例如是在绝缘性基材的表面及内部的至少任一个上形成有图案状的电路的基板。
作为第1基材中的绝缘性基材，只要是在打印基板等电路基板中使用的绝缘性基材，就没有特别限制，可以根据目的适当选择，例如可以举出使用玻璃布等的无机织布、无机无纺布等无机基材、有机织布、有机无纺布等利用有机基材进行了硬度强化的基材等。
作为绝缘性基材，更具体而言，例如可以举出玻璃环氧基材(浸渍有环氧树脂的玻璃织布基材、浸渍有环氧树脂的玻璃无纺布基材)，浸渍有双马来酰亚胺三嗪树脂的玻璃织布基材、浸渍有环氧树脂的芳族聚酰胺无纺布基材、浸渍有改性聚苯醚树脂的玻璃织布基材等。
在此，玻璃环氧基材是指使环氧树脂渗入玻璃纤维的布(织布或无纺布)而得到的基材。
作为第1基材具有的贯通孔的大小，没有特别限制，可以根据嵌入贯通孔的第2基材的大小适当选择。
作为第1基材具有的贯通孔的形状，没有特别限制，可以根据嵌入贯通孔的第2基材的形状适当选择。
作为第1基材的贯通孔的形成方法，没有特别限制，可以根据目的适当选择，例如可以举出激光加工、钻孔加工等。
<第2基材>
第2基材例如为板状。
第2基材嵌入第1基材的贯通孔。
第1基材的厚度方向与第2基材的厚度方向例如为相同方向。
第2基材具有多个金属体，所述多个金属体在嵌入第1基材的状态下在与第1基材的厚度方向相同的方向上贯通，在该相同方向上相对的第2基材的第1表面和第2表面的各表面露出了端部。即，金属体的端部分别位于第1表面和第2表面，在第2基材中，金属体的端部不从第1表面和第2表面突出。
第1基材的厚度与第2基材的厚度可以相同，也可以不同，优选相同。即，优选以第1基材的表面与第2基材的表面不产生高度差的方式将第2基材嵌入第1基材。
作为露出的金属体的端部的表面形状，没有特别限制，可以根据目的适当选择。在金属体例如通过后述的使用了光致抗蚀剂的光刻法来制作的情况下，露出的金属体的端部的表面形状为梯形或六边形。但是，由于通过光刻法制作，所以也有时该梯形、六边形的角不清楚。
作为露出的金属体的端部的面积，没有特别限制，可以根据目的适当选择，例如可以举出0.01mm2～10mm2等。
作为金属体的材质，没有特别限制，可以根据目的适当选择，例如可以举出铜、镍等金属等。
第2基材例如是在板状的绝缘性基材上贯通多个金属体而成的基板。
作为第2基材中的绝缘性基材，只要是在打印基板等电路基板中使用的绝缘性基材即可，没有特别限制，可以根据目的适当选择，例如可以举出使用玻璃布等的无机织布、无机无纺布等无机基材、有机织布、有机无纺布等利用有机基材进行了硬度强化的基材等。
作为绝缘性基材，更具体而言，例如可以举出玻璃环氧基材(浸渍有环氧树脂的玻璃织布基材、浸渍有环氧树脂的玻璃无纺布基材)、浸渍有双马来酰亚胺三嗪树脂的玻璃织布基材、浸渍有环氧树脂的芳族聚酰胺无纺布基材、浸渍有改性聚苯醚树脂的玻璃织布基材等。
在此，玻璃环氧基材是指使环氧树脂渗入玻璃纤维的布(织布或无纺布)而得到的基材。
在第2基材中，第1表面的多个金属体的间隔与第2表面的多个金属体的间隔可以不同。由此，在第1表面与金属体连接的第1电子部件的端子的间距和在第2表面与金属体连接的第2电子部件的端子的间距的自由度变高。
作为将第2基材嵌入第1基材的贯通孔的方法，没有特别限制，可以根据目的适当选择。
作为将第2基材固定于第1基材的贯通孔的方法，没有特别限制，可以根据目的适当选择，例如可以举出用粘接剂、热固性树脂等将第1基材和第2基材固定的方法等。
作为第2基材的厚度，没有特别限制，可以根据目的适当选择，例如可以举出1mm～20mm等。
作为第2基材的第1表面和第2表面的表面积，没有特别限制，可以根据目的适当选择，例如可以举出100mm2～10,000mm2等。
多个金属体例如是向电子部件供给电流用的电流路径。
基板例如用于经由第2基材的金属体的从转换器向电子部件(例如半导体元件)的电流供给。
(电子设备)
公开的电子设备至少具有公开的基板和电子部件，根据需要还具有其他部件。
作为电子部件，例如可以举出在封装基板上搭载半导体芯片而成的半导体封装件、转换器等。作为转换器，例如可举出DC－DC转换器等。
例如，电子设备具有公开的基板、通过基板的金属体电连接的第1电子部件和第2电子部件。
在此，例如，第1电子部件是在封装基板上搭载半导体芯片而成的半导体封装件，第2电子部件是转换器。
半导体封装件包括封装基板和通过焊料凸点倒装芯片连接至封装基板的半导体芯片。封装基板与公开的基板之间通过BGA(Ball Grid Array，球状矩阵阵列)凸点连接。
另外，公开的基板和转换器之间通过BGA凸点连接。
在电子设备中，在公开的基板上，在半导体封装件及转换器之外也可以搭载多个电子部件。
作为电子设备，没有特别限制，可以根据目的适当选择。例如，可以举出个人电脑(笔记本型个人计算机、台式个人计算机)、电话机、移动电话、平板型便携终端、智能手机、复印机、传真机、各种打印机、数码相机、电视机、录像机、CD装置、DVD装置、空调、遥控装置等。
(基板的制造方法)
公开的基板的制造方法包括嵌入工序，优选包括第2基材制作工序，根据需要还包括其他工序。
<嵌入工序>
作为嵌入工序，只要是在具有厚度方向的贯通孔的板状的第1基材的贯通孔中嵌入第2基材的工序即可，没有特别限制，可以根据目的适当选择，可以使用装置自动进行，也可以使用治具手动进行。
<<第1基材>>
第1基材为板状。
第1基材在厚度方向上具有贯通孔。
第1基材可以在其表面或内部具有图案状的电路。
作为电路的材质，例如可以举出铜、镍等金属等。
作为电路的形状，没有特别限制，可以根据目的适当选择。
电路可以是单层结构，也可以是多层结构。
作为第1基材，可举出例如在公开的基板的说明中举出的第1基材。
在具有厚度方向的贯通孔的板状的第1基材的贯通孔中嵌入第2基材时，优选在第1基材的贯通孔中固定第2基材。作为在第1基材的贯通孔中固定第2基材的方法，没有特别限制，可以根据目的适当选择，例如可以举出用粘接剂、热固性树脂等固定第1基材和第2基材的方法等。
<<第2基材>>
第2基材例如为板状。
第1基材的厚度方向与第2基材的厚度方向例如为相同方向。
嵌入第1基材的贯通孔的第2基材在与第1基材的厚度方向相同的方向上贯通，在相同方向上相对的第2基材的第1表面和第2表面的各表面具有露出了端部的多个金属体。
作为第2基材，可举出例如在公开的基板的说明中举出的第2基材。
<第2基材制作工序>
作为第2基材制作工序，例如可以举出将在其内部形成有在第2基材中成为多个金属体的图案布线的第3基材以图案布线被切断的方式切断，得到第2基材等。
在第3基材中，图案布线形成在其内部。
第3基材例如通过层叠多个在表面配置有图案布线的第4基材而得到。
在第4基材中，图案布线配置于表面。
作为在第4基材的表面形成图案布线的方法，没有特别限制，可以根据目的适当选择，例如可以举出使用了光致抗蚀剂的光刻法等。
使用附图对公开的基板及公开的基板的制造方法进行说明。
图1是所公开的基板的一个实例的示意性立体图。
图1的基板10具有板状的第1基材1和第2基材2。第1基材1在厚度方向上具有贯通孔。第2基材2嵌入第1基材1的贯通孔中。
如图2A及图2B所示，第2基材2具有绝缘性基材2A及多个金属体2B。在第2基材2中，多个金属体2B在与第1基材1的厚度方向相同的方向上贯通，在该相同方向上相对的第1表面和第2表面的各表面露出了端部。在图2B中，为了了解在绝缘性基材2A的内部形成的金属体2B的状态，用虚线表示绝缘性基材2A内部的金属体2B。
关于第2基材2的制作方法的一例在后面叙述。
使用图3A～图3C说明图1的基板10的制造方法的一例。
首先，准备图3A所示的第1基材1。在第1基材1中，在板状的绝缘性基材1A上形成有贯通孔1B。
接着，如图3B所示，在第1基材1的贯通孔1B中嵌入第2基材2。在将第2基材2嵌入第1基材1的贯通孔1B时，优选使用粘接剂、热固性树脂等将第1基材1和第2基材2固定。
由此，得到图3C所示的基材10。
接着，使用附图说明第2基材的制作方法的一例。
第2基材例如是将在其内部形成有图案布线的第3基材以图案布线被切断的方式切断而得到的。
图4A是第3基材3的一例的概略立体图。图4B为图4A的第3基材的俯视图。图4C是图4B的第3基材3的A－A'截面图。另外，在图4B中，用虚线将内部的图案布线可视化。
如图4A～图4C所示，第3基材3具有绝缘性基材3A及图案布线3B。图案布线3B形成在绝缘性基材3A的内部。
通过将图4A～图4C所示的第3基材3在A－A'面和B－B'面切断，得到图2A和图2B所示的第2基材2。
接着，使用附图说明第3基材的制作方法的一例。
首先，准备第4基材4。图5A是第4基材4的一例的俯视图。图5B是图5A的第4基材4的A－A'截面图。在图5A所示的第4基材4中，在绝缘性基材4A的表面形成有布线图案4B。
接着，将图5A及图5B所示的第4基材4在其间夹持绝缘性基材的前体4C(例如B阶的预浸料)的同时进行重叠。进而，在最上层配置绝缘性基材4D(图5C)。
接着，进行热压接，得到层叠体(图5D)。作为热压接的温度和压力，没有特别限制，可以根据目的适当选择。
在图5D的层叠体中，绝缘性基材的前体4C通过热固化而与绝缘性基材4A及绝缘性基材4D一体化，因此最终得到图5E所示的第3基材3。图5E为得到的第3基材3的截面图。
图6A是第2基材2的一例的概略立体图。
在图6A的第2基材2中，第1表面的多个金属体的间隔与第2表面的多个金属体的间隔不同。
图6A的第2基材2例如通过将图6B所示的第3基材3在A－A'面及B－B'面切断而得到。
图6B是第3基材3的一例的俯视图。另外，在图6B中，用虚线将内部的图案布线可视化。
在图6B所示的第3基材3中，在绝缘性基材3A的内部形成的图案布线3B的间隔在中途变化。通过切断该变化的部位，得到如图6A所示的第1表面的多个金属体的间隔与第2表面的多个金属体的间隔不同的第2基材。
图7表示公开的基板的另一例的概略立体图。
在图7的基板10中，在第1基材1上形成3个贯通孔，在3个贯通孔中分别嵌入第2基材2。需要说明的是，图7中，3个第2基材2示出了相同的形状、大小，但3个第2基材2也可以是不同的形状、大小。
图8表示公开的基板的另一例的概略剖视图。
图8的基板10具有板状的第1基材1和第2基材2。第2基材2嵌入第1基材1的贯通孔中。在此，第1基材1的厚度与第2基材2的厚度不同，在第1基材1的表面与第2基材2的表面产生高度差。
图9表示公开的基板的另一例的概略剖视图。
图9的基板10具有板状的第1基材1和第2基材2。第2基材2被分割为2个块12。在2个块12中，内部的金属体12B的布线状态不同。而且，2个块12重叠而构成1个第2基材2。各块12例如可以通过与第2基材2的制作方法相同的方法制作。2个块12例如可以通过粘接剂、热固性树脂等接合。
通过所公开的基板的制造方法形成的基板以及所公开的基板也能够作为母板(支承基板)使用，另外，也能够作为内插板(中继基板)使用，进而，也能够作为构成半导体元件的电路基板使用。
图10表示封装的概略剖视图。图10的电子设备包括具有焊球550的母板500、通过凸块650连接到母板500上的内插器600以及布置在内插器600上的半导体元件700。另外，封装件具有经由焊球550连接的转换器800。作为半导体元件700，例如可举出FPGA(FieldProgrammable Gate Array)芯片等。
在图10中，母板500是通过公开的基板的制造方法形成的基板及公开的基板，母板500具有第1基材1和第2基材。第2基材具有绝缘性基材2A和金属体2B。
在此，通过所公开的基板的制造方法形成的基板以及所公开的基板也能够用作图10中的内插器600。
关于以上的实施方式，进一步公开以下的附记。
(附记1)
一种基板，其特征在于，具有：
板状的第1基材，其具有厚度方向的贯通孔；和
嵌入所述贯通孔内的第2基材，
所述第2基材具有多个金属体，所述多个金属体在与所述第1基材的所述厚度方向相同的方向上贯通，在所述相同方向上相对的所述第2基材的第1表面和第2表面的各表面，露出了端部。
(附记2)
根据附记1所述的基板，所述第1表面上的所述多个金属体的间隔与所述第2表面上的所述多个金属体的间隔不同。
(附记3)
根据附记1或2所述的基板，所述金属体为铜。
(附记4)
根据附记1～3中任一项所述的基板，所述第1基材具有图案布线。
(附记5)
根据附记1～4中任一项所述的基板，所述多个金属体是向电子部件供给电流用的电流路径。
(附记6)
一种电子设备，其特征在于，具有电子部件和附记1～5中任一项所述的基板。
(附记7)
一种基板的制造方法，其特征在于，包括在具有厚度方向的贯通孔的板状的第1基材的所述贯通孔内嵌入第2基材的步骤，
嵌入到所述第1基材的所述贯通孔内的所述第2基材具有多个金属体，所述多个金属体在与所述第1基材的所述厚度方向相同的方向上贯通，在所述相同方向上相对的所述第2基材的第1表面和第2表面的各表面，露出了端部。
(附记8)
根据附记7所述的基板的制造方法，将在内部形成有在所述第2基材中成为所述多个金属体的图案布线的第3基材以切断所述图案布线的方式切断，从而得到所述第2基材。
(附记9)
根据附记8所述的基板的制造方法，包括层叠多个在表面配置有所述图案布线的第4基材而得到所述第3基材的步骤。

Claims (9)

1.一种基板，其特征在于，具有：
板状的第1基材，其具有厚度方向的贯通孔；和
嵌入到所述贯通孔内的第2基材，
所述第2基材具有多个金属体，所述多个金属体在与所述第1基材的所述厚度方向相同的方向上贯通，且在所述相同的方向上相对的所述第2基材的第1表面和第2表面的各表面，露出了端部。
2.根据权利要求1所述的基板，其中，
所述第1表面上的所述多个金属体的间隔与所述第2表面上的所述多个金属体的间隔不同。
3.根据权利要求1或2所述的基板，其中，
所述金属体为铜。
4.根据权利要求1～3中的任意一项所述的基板，其中，
所述第1基材具有图案布线。
5.根据权利要求1～4中的任意一项所述的基板，其中，
所述多个金属体是向电子部件供给电流用的电流路径。
6.一种电子设备，其特征在于，具有电子部件和权利要求1～5中的任意一项所述的基板。
7.一种基板的制造方法，其特征在于，包括如下步骤：在板状的第1基材的贯通孔内嵌入第2基材，其中，所述第1基材具有厚度方向的所述贯通孔，
嵌入到所述第1基材的所述贯通孔内的所述第2基材具有多个金属体，所述多个金属体在与所述第1基材的所述厚度方向相同的方向上贯通，且在所述相同的方向上相对的所述第2基材的第1表面和第2表面的各表面，露出了端部。
8.根据权利要求7所述的基板的制造方法，其中，包括如下步骤：
将在内部形成有图案布线的第3基材以切断所述图案布线的方式切断，从而得到所述第2基材，其中，所述图案布线在所述第2基材中成为所述多个金属体。
9.根据权利要求8所述的基板的制造方法，其中，包括如下步骤：
层叠多个在表面配置有所述图案布线的第4基材而得到所述第3基材。
CN202080058000.0A 2019-09-03 2020-05-26 基板、基板的制造方法及电子设备 Pending CN114271035A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-160202 2019-09-03
JP2019160202A JP2021040021A (ja) 2019-09-03 2019-09-03 基板、基板の製造方法、及び電子機器
PCT/JP2020/020644 WO2021044675A1 (ja) 2019-09-03 2020-05-26 基板、基板の製造方法、及び電子機器

Publications (1)

Publication Number Publication Date
CN114271035A true CN114271035A (zh) 2022-04-01

Family

ID=74847360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080058000.0A Pending CN114271035A (zh) 2019-09-03 2020-05-26 基板、基板的制造方法及电子设备

Country Status (7)

Country Link
US (1) US20220312595A1 (zh)
JP (1) JP2021040021A (zh)
KR (1) KR20220057528A (zh)
CN (1) CN114271035A (zh)
DE (1) DE112020004194T5 (zh)
TW (1) TW202126127A (zh)
WO (1) WO2021044675A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241894A (zh) * 1998-05-14 2000-01-19 松下电器产业株式会社 线路板及其制造方法
WO2006129848A1 (ja) * 2005-06-03 2006-12-07 Intelligent Cosmos Research Institute ガラス貫通配線基板の製造方法、ガラス貫通配線基板、並びにガラス貫通配線基板を用いたプローブカード及びパッケージング素子
CN102593100A (zh) * 2011-01-04 2012-07-18 纳普拉有限公司 电子设备用基板及电子设备
WO2014042242A1 (ja) * 2012-09-17 2014-03-20 株式会社村田製作所 回路基板モジュール
CN105246249A (zh) * 2014-07-03 2016-01-13 揖斐电株式会社 电路基板及其制造方法
US20160293535A1 (en) * 2015-03-31 2016-10-06 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor package
US20160316557A1 (en) * 2015-04-22 2016-10-27 Samsung Electro-Mechanics Co., Ltd. Printed circuit board, manufacturing method thereof and electronic component module
WO2017150614A1 (ja) * 2016-03-02 2017-09-08 株式会社村田製作所 電子部品モジュール、ｄｃ－ｄｃコンバータおよび電子機器
US20180376598A1 (en) * 2017-06-26 2018-12-27 Infineon Technologies Americas Corp. Embedding into printed circuit board with drilling

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251834A (ja) * 1992-03-05 1993-09-28 Fujitsu Ltd 配線用複合基板
JP2001111195A (ja) * 1999-10-13 2001-04-20 Eastern Co Ltd 回路基板の製造方法
JP5535765B2 (ja) * 2009-06-01 2014-07-02 日本特殊陶業株式会社 セラミックコンデンサの製造方法
JP2015159160A (ja) 2014-02-24 2015-09-03 富士通株式会社 配線基板及び接続構造
JP6600573B2 (ja) * 2015-03-31 2019-10-30 新光電気工業株式会社 配線基板及び半導体パッケージ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241894A (zh) * 1998-05-14 2000-01-19 松下电器产业株式会社 线路板及其制造方法
WO2006129848A1 (ja) * 2005-06-03 2006-12-07 Intelligent Cosmos Research Institute ガラス貫通配線基板の製造方法、ガラス貫通配線基板、並びにガラス貫通配線基板を用いたプローブカード及びパッケージング素子
CN102593100A (zh) * 2011-01-04 2012-07-18 纳普拉有限公司 电子设备用基板及电子设备
WO2014042242A1 (ja) * 2012-09-17 2014-03-20 株式会社村田製作所 回路基板モジュール
CN105246249A (zh) * 2014-07-03 2016-01-13 揖斐电株式会社 电路基板及其制造方法
US20160293535A1 (en) * 2015-03-31 2016-10-06 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor package
US20160316557A1 (en) * 2015-04-22 2016-10-27 Samsung Electro-Mechanics Co., Ltd. Printed circuit board, manufacturing method thereof and electronic component module
WO2017150614A1 (ja) * 2016-03-02 2017-09-08 株式会社村田製作所 電子部品モジュール、ｄｃ－ｄｃコンバータおよび電子機器
US20180376598A1 (en) * 2017-06-26 2018-12-27 Infineon Technologies Americas Corp. Embedding into printed circuit board with drilling

Also Published As

Publication number Publication date
WO2021044675A1 (ja) 2021-03-11
DE112020004194T5 (de) 2022-06-30
JP2021040021A (ja) 2021-03-11
US20220312595A1 (en) 2022-09-29
KR20220057528A (ko) 2022-05-09
TW202126127A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
JP4504798B2 (ja) 多段構成半導体モジュール
KR101085733B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US7718901B2 (en) Electronic parts substrate and method for manufacturing the same
US7393580B2 (en) Layered board and electronic apparatus having the layered board
JP2017123459A (ja) プリント回路基板
JP4783843B2 (ja) 電子部品内蔵型プリント基板
JP2007150123A (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
US8785789B2 (en) Printed circuit board and method for manufacturing the same
EP3065514A1 (en) Wiring board and mounting structure using same
JP2007227586A (ja) 半導体素子内蔵基板及びその製造方法
TW201709468A (zh) 半導體裝置及其製造方法
JP2016181670A (ja) コイル内蔵集積回路基板及びその製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
US10154594B2 (en) Printed circuit board
JP2003273482A (ja) 回路基板及びその製造方法及び電子装置
JP2009289790A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
JP2011151048A (ja) 電子部品の製造方法および電子部品
US20120266463A1 (en) Method for manufacturing printed circuit board
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
CN114271035A (zh) 基板、基板的制造方法及电子设备
US10111335B2 (en) Printed wiring board
KR20220061099A (ko) 회로 기판, 회로 기판의 제조 방법, 및 전자 기기
CN110958758A (zh) 部件承载件及板件
US20220375842A1 (en) Interconnect substrate and method of making interconnect substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Nagano Prefecture, Japan

Applicant after: FICT Corp.

Address before: Nagano Prefecture, Japan

Applicant before: Fujitsu Interconnection Technology Co.,Ltd.