WO2006129848A1 - ガラス貫通配線基板の製造方法、ガラス貫通配線基板、並びにガラス貫通配線基板を用いたプローブカード及びパッケージング素子 - Google Patents

ガラス貫通配線基板の製造方法、ガラス貫通配線基板、並びにガラス貫通配線基板を用いたプローブカード及びパッケージング素子 Download PDF

Info

Publication number
WO2006129848A1
WO2006129848A1 PCT/JP2006/311254 JP2006311254W WO2006129848A1 WO 2006129848 A1 WO2006129848 A1 WO 2006129848A1 JP 2006311254 W JP2006311254 W JP 2006311254W WO 2006129848 A1 WO2006129848 A1 WO 2006129848A1
Authority
WO
WIPO (PCT)
Prior art keywords
glass
wiring board
substrate
adhesive
wiring
Prior art date
Application number
PCT/JP2006/311254
Other languages
English (en)
French (fr)
Inventor
Satoshi Fujimoto
Original Assignee
Intelligent Cosmos Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intelligent Cosmos Research Institute filed Critical Intelligent Cosmos Research Institute
Publication of WO2006129848A1 publication Critical patent/WO2006129848A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0235Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires

Definitions

  • the present invention relates to a method for manufacturing a glass through wiring substrate, a glass through wiring substrate, and an application technology of the glass through wiring substrate.
  • a method for manufacturing a glass through wiring substrate, a glass through wiring substrate, and an application technology of the glass through wiring substrate is attempted so that it can be used in various fields.
  • Patent Document 1 Japanese Patent Laid-Open No. 2001-111195
  • Patent Document 2 JP 2000-286516 A
  • Patent Document 3 Japanese Patent Laid-Open No. 10-310453
  • Patent Document 4 JP 2002-151557 A
  • Patent Document 5 Japanese Patent Application Laid-Open No. 2004-182959
  • Non-Patent Literature 1 Room Temperature Glass-Glass Bonding with Hydrofluoric Acid for Micro Packaging ", TECHNICAL DIGEST OF 15TH SENSOR SYMPOSIUM 1997. p p.201 ⁇ 204
  • a through wiring board is used as a connection between each contact terminal of the LSI and a test circuit.
  • Patent Document 1 A method for manufacturing a through wiring substrate is described in Patent Document 1, for example. That is, a through-wiring board is manufactured by slicing a conductive wire on one surface of a resin substrate and then slicing it.
  • the substrates must be firmly bonded after they are stacked.
  • a joining means in the case of a resin substrate or a glass substrate, a method of pressure bonding at a high temperature and a method of bonding using an adhesive can be considered. The former provides a stronger bond.
  • a concave groove is dug in the surface of the substrate, a conductor is embedded in the concave groove, and then pressure bonding is performed in a state where the surface is in contact with the back surface of another substrate.
  • the conductivity of the conductor after crimping is lower than that before crimping. That is, in the case of a resin substrate, the conductivity is hardly lowered, whereas in the case of a glass substrate, the conductivity is greatly lowered. Such a decrease in conductivity occurs in the same manner even when the pressure bonding is performed in a vacuum atmosphere.
  • solder resist is embedded between the conductors to flatten the plane. Since a large amount of various gases are always released from the solder resist, it cannot be used in areas where airtightness is required.
  • a through hole was made in glass and then metal was embedded in the hole.
  • FIG. 9 is an explanatory view of a method for manufacturing a glass through wiring substrate using a sandblasting method.
  • a portion of the glass substrate 11 where a through-hole is not opened is covered with a dry film 13 and masked. Then, by spraying a barrel such as alumina, A through hole is made in the glass substrate 11. Then, after removing the dry film, as shown in (b), for example, a plating process using copper is performed to form a lead wire 12 penetrating.
  • the aspect ratio of the through hole (the thickness of the glass substrate h with respect to the hole diameter w of the carved surface, ie, h / w) is at most about 2 and cannot be increased. For this reason, there is a limit to reducing the hole diameter, which is not suitable for high-density wiring.
  • a through-hole is opened by irradiating plasma with 6 force. Thereafter, the nickel masked by etching or the like is removed, and then, for example, a copper plating process is performed to form a lead wire penetrating.
  • the aspect ratio of the through hole can be increased to about 6.
  • the thickness that can be covered is about 150 m, and the glass substrate cannot be thickened. That is, for example, it cannot be used as a substrate for holding tens of thousands of through wires required for LSI test equipment.
  • Patent Document 2 also describes a glass through wiring substrate and a manufacturing method thereof.
  • the conductor is covered with a metal that does not easily cause a redox reaction even when in contact with molten glass. It is manufactured by embedding a coated conductor in molten glass and then solidifying the molten glass.
  • This method requires a high temperature process to melt the glass.
  • the conductor since the conductor must be fixed in the molten glass, there is a limit to the width and the interval between the conductors, and there is a problem that microfabrication of several meters cannot be performed.
  • the glass through-wiring substrate described in Patent Document 2 is a vacuum space (for example, the glass shown in FIG. 8) that requires a high vacuum property that does not have a good sealing property between the glass and the conductor penetrating the glass.
  • Member forming glass space formed by substrate 11 and silicon substrate 32
  • An object of the present invention is to provide a method for producing a glass through wiring substrate and a glass through wiring substrate capable of producing a glass through wiring substrate without causing a decrease in the conductivity of a conducting wire.
  • An object of the present invention is to provide a glass through-wiring substrate required for an LSI test apparatus having several tens of thousands of contact terminals, a MEMS, etc., which is used by hermetically sealing a movable part, and a manufacturing method thereof. . It is another object of the present invention to provide a probe card using the through glass wiring board and a packaging element such as MEMS.
  • the invention according to claim 1 crosses the conductor with a glass substrate laminate having a groove on the surface and a plurality of glass substrates in which the conductor is embedded in the groove.
  • the decrease in the conductivity of the conductive wire is related to the manufacturing process.
  • the oxide film is inevitably formed. It was found that the oxide film was the cause of the decrease in conductivity.
  • the present inventor has developed a process capable of suppressing the formation of an oxide film, and provides a through-glass wiring in which the oxide film on the surface of the conductive wire is reduced. That is, according to the present invention, it is possible to provide a glass through-wiring board having a good conductivity without causing any surface oxidation. The force can be manufactured by a simple process.
  • a through-wiring board can be manufactured by a simple method without using advanced technology for glass processing. Can be built. Moreover, it can manufacture by adjusting a glass substrate to arbitrary thickness. When using a through wiring board as a probe card, use it while pressing to ensure contact between the pins of the probe card and the contact terminals of the semiconductor substrate to be tested. By adjusting the thickness of the glass substrate when it is sliced, a through wiring substrate that can withstand pressing can be manufactured.
  • the invention according to claim 2 is the glass through wiring substrate according to claim 1, wherein the joining is performed by thermocompression bonding.
  • the invention according to claim 3 is the through-glass wiring substrate according to claim 1 or 2, wherein the conducting wire has a refractory metal force.
  • the invention according to claim 4 is characterized in that the refractory metal is one of tungsten (W), molybdenum (Mo), and tantalum (Ta), or an alloy containing these as a main component.
  • the refractory metal is one of tungsten (W), molybdenum (Mo), and tantalum (Ta), or an alloy containing these as a main component.
  • the invention according to claim 5 is formed by bonding and laminating a plurality of glass substrates each having a concave groove on the surface, and a conductive wire formed by firing a conductive paste in the concave groove is embedded without a gap.
  • a glass through-wiring board obtained by slicing a laminated glass substrate so as to cross a conducting wire.
  • the conducting wire is buried in the concave groove without any gap, and therefore, residual air can be eliminated.
  • the lead wire can be prevented from being oxidized even if it is exposed to a high temperature condition by thermocompression bonding, and a glass through wiring substrate with little oxide film formation can be obtained.
  • the invention according to claim 6 is the through-glass wiring substrate according to claim 5, wherein the conductive paste is a silver paste.
  • the invention according to claim 7 is the glass through wiring substrate according to claim 5 or 6, wherein the thickness of the oxide film on the surface of the conducting wire is 1 ⁇ m or less.
  • a plurality of glass substrates in which convex conductive wires are formed on the surface and a thermosetting adhesive is embedded between the adjacent convex conductive wires without any gap are bonded to each other.
  • a glass through-wiring substrate obtained by slicing a glass substrate laminate bonded and laminated with an agent so as to intersect the conductive wire.
  • the invention according to claim 9 is the glass through-wiring substrate according to any one of claims 6 and 8, wherein the adhesive is frit glass or SOG agent.
  • the invention according to claim 10 is characterized in that the adhesive also has a silicone resin power including at least phenylheptamethylcyclotetrasiloxane and 2,6-cis diphenylhexamethylcyclotetrasiloxane.
  • the invention according to claim 11 is a step of forming a groove on the glass surface
  • thermocompression bonding after stacking a plurality of glass substrates
  • the invention according to claim 12 is the method for manufacturing a through-glass wiring substrate according to claim 11, wherein the conductive paste is a silver paste.
  • the invention according to claim 13 is a step of forming a convex conductor on the surface of the glass substrate
  • thermosetting adhesive to the surface of the glass substrate so that the space between adjacent convex conductors is filled
  • thermosetting resin A step of curing the thermosetting resin while applying a weight by overlapping a plurality of glass substrates
  • the invention according to claim 14 is characterized in that the conducting wire has a refractory metal force.
  • the invention according to claim 15 is characterized in that the refractory metal is one of tungsten (W), molybdenum (Mo), and tantalum (Ta), or an alloy containing these as a main component.
  • the refractory metal is one of tungsten (W), molybdenum (Mo), and tantalum (Ta), or an alloy containing these as a main component.
  • the invention according to claim 16 is the method for producing a through-glass wiring substrate according to claim 13, wherein the adhesive is frit glass or SOG agent.
  • the invention according to claim 17 is characterized in that the adhesive also has a silicone resin power including at least phenylheptamethylcyclotetrasiloxane and 2,6-cis diphenylhexamethylcyclotetrasiloxane. 13.
  • the invention according to claim 18 is characterized in that the formation of the concave groove is performed by a fine etching technique using a photolithographic technique.
  • the invention according to claim 19 is characterized in that the glass substrate is a glass substrate having a glass force with a difference in thermal expansion coefficient from that of silicon within ⁇ 0.3ppmZ ° C.
  • Illegal force A glass penetrating wiring board according to item 1.
  • the invention according to claim 20 is the glass through-wiring substrate according to claim 19, wherein the glass is a norex glass.
  • the present inventor has found that hermeticity is drastically improved when Pyrex glass (thermal expansion coefficient 2.8 ppm / ° C) is adopted for a silicon substrate (thermal expansion coefficient 2.6 ppm / ° C). . That is, when a through-glass wiring substrate was prepared by another method and the difference in thermal expansion coefficient was set to 0.3 ppmZ ° C, a rapid improvement in airtightness was not achieved. On the other hand, in the case of the glass through wiring substrate according to the present invention, the airtightness was drastically improved if the difference in thermal expansion coefficient was 0.3 ppm / ° C.
  • the invention according to claim 21 rewires the contact terminals on one surface or both surfaces of the glass through wiring substrate manufactured by the method for manufacturing a glass through wiring substrate according to any one of claims 11 to 18.
  • a method of manufacturing a through glass wiring board characterized in that
  • the invention according to claim 22 is a probe card characterized by using the through-glass wiring substrate according to claim 21.
  • the invention according to claim 23 is a packaging element characterized in that a substrate having an element therein and the through-glass wiring substrate according to claim 21 are joined.
  • the packaging device it is possible to also achieve less leak rate than lO _6 Pam 3 Zsec.
  • FIG. 1 is an explanatory view showing one embodiment of a method for producing a glass through wiring substrate according to the present invention.
  • FIG. 2 is an explanatory view showing an embodiment of a process of wiring to a glass substrate over the method for manufacturing a glass through wiring substrate according to the present invention.
  • FIG. 3 is an explanatory view showing another embodiment of the process of wiring to a glass substrate over the method for producing a glass through wiring substrate according to the present invention.
  • FIG. 4 is a perspective view of a probe card.
  • FIG. 5 is an explanatory view showing another embodiment of a method for producing a glass through wiring substrate according to the present invention.
  • FIG. 6 is an explanatory view showing a method of manufacturing a probe card using the glass through wiring board according to the present invention.
  • FIG. 7 is an explanatory view showing still another embodiment of a method for producing a glass through wiring substrate according to the present invention.
  • FIG. 8 is a cross-sectional view of a packaging element using a through glass wiring board according to the present invention.
  • FIG. 9 is an explanatory view showing a method for manufacturing a glass through wiring substrate by a sandblast method. Explanation of symbols
  • Conductor 18 Adhesive (frit glass, SOG, etc.)
  • Substrate eg silicon substrate
  • the difference in thermal expansion coefficient with the substrate to be joined for forming the knock element is within ⁇ 0.5 ppm Z ° C, more preferably ⁇ 0.
  • the conducting wire that penetrates the glass substrate is preferably a refractory metal having heat resistance even if the temperature during thermocompression bonding.
  • a refractory metal having heat resistance even if the temperature during thermocompression bonding.
  • tungsten, molybdenum, and tantalum are preferred.
  • An alloy mainly containing these metals may be used.
  • Stainless steel (for example, SUS316) or copper (Cu) may be used.
  • the conducting wire is not particularly limited, but the conducting wire can be formed by a fine processing technique used in a semiconductor process. That is, it can be 1 m or a submicron diameter. What is necessary is just to select suitably by a use. In general,! Conductors with a diameter of ⁇ 1000 ⁇ m are used.
  • the microfabrication technology is a technology for wiring to a substrate using photolithography or the like that transfers a fine pattern to the substrate using light or an electron beam.
  • etching is performed by immersing in a corrosive solution to form a groove in a portion where no pattern is transferred.
  • a wiring pattern is formed in the groove by depositing a conductor such as copper, gold, or chromium.
  • the pattern transferred by photolithography and the conductor deposited on it are removed.
  • an adhesive having good adhesiveness that can be hermetically sealed and does not peel off from the adhesive surface is desired.
  • Powdered frit glass and SOG material are preferred.
  • SOG of “SOG material” is an abbreviation for Spin on Glass.
  • the liquid glass is fixed by being sintered while being spread over the entire joint surface by the centrifugal force of rotation. There is no uneven adhesion, and it can be tightly adhered.
  • the “SOG material” include a liquid material in which a silica (SiO 2) -based material having Si-0 bonds is dispersed in an organic solvent.
  • thermosetting resin an adhesive having a silicone resin strength containing at least phenylheptamethylcyclotetrasiloxane and 2,6-cisdiphenylhexamethylcyclotetrasiloxane is particularly preferable.
  • This adhesive is described in Patent Document 5. It has excellent adhesion and airtightness at high temperature (Patent Document 5, paragraph number 0021).
  • the section after slicing is exposed to a space that is airtight.
  • the space between conductors is buried with an adhesive, air can be removed from the space between them, but the adhesive itself is exposed to an airtight space.
  • the area is also large as shown in Fig. 3. Therefore, the degassing property of moisture from the surface becomes a problem.
  • the degassing characteristics are poor and a small amount of moisture is constantly released, the conductor exposed on the airtight space side is oxidized.
  • MEMS devices are constantly exposed to moisture.
  • Patent Document 5 describes the moisture release characteristics. Moisture after thermosetting When the release characteristics were investigated, it was found that the amount of water released per unit time was 1 ppm or less at 100 ° C or less. Therefore, it has been proved that it is possible to embed between conductors with such an adhesive.
  • a “contact terminal” is an electrode provided on the surface of a semiconductor substrate, a glass through wiring substrate, or the like. Signals are exchanged by contacting the contact terminals of each board directly or connecting them via lead wires.
  • a “packaging element” is an element that contains a functional element such as a semiconductor element that is used in a vacuum state or filled with an inert gas. This includes the case of including MEMS with a small movable part.
  • the degree of vacuum higher than 10- 6 P a, the degree of vacuum is achieved.
  • FIG. 1 is an explanatory view of a method for producing a through glass wiring board according to the present invention.
  • a concave groove is formed in the glass substrate 11, and a conducting wire 12 is embedded therein.
  • the concave grooves are formed by, for example, etching after transferring a pattern to a glass substrate by photolithography.
  • the conductor 12 is embedded by vapor deposition or sputtering.
  • the glass substrate 11 in which the conductive wire 12 is embedded is bonded.
  • the glass substrate may be bonded using thermocompression bonding, a glass-based adhesive, a resin-based adhesive, or hydrofluoric acid HF.
  • Non-Patent Document 1 When adhering using hydrofluoric acid HF, as described in Non-Patent Document 1, for example, the following method is used.
  • thermocompression bonding for example, the following method is used. (1) Wash the glass substrate to be bonded. After immersing in a mixture of sulfuric acid and hydrogen peroxide, immerse in dilute hydrofluoric acid.
  • Loctite, UV-cured resin, heat-cured resin, etc. may be used as the resin-based adhesive!
  • glass-based adhesives such as frit glass, SOG material, or i-Seal Co., Ltd. It is preferable to use it.
  • a method of bonding using frit glass is described in Patent Document 3, for example. That is, powdered frit glass is mixed with an organic solvent containing a binder resin to form a paste. This is applied to the surface of the glass substrate 11 and adhered.
  • the glass substrate 11 and the conductor 12 can be bonded to each other by embedding the conductor 12 in the glass substrate 11 and applying a glass-based adhesive, and then bonding the glass substrates by hydrofluoric acid HF or thermocompression bonding. There are fewer gaps between the two.
  • the sliced surface is polished after slicing the bonded glass substrates.
  • the glass through wiring board 14 having the contact terminals 19 on both sides is completed. For example, cutting a glass substrate with a wire saw.
  • a contact terminal may be newly added to one surface of the glass penetrating wiring substrate 14 in accordance with the contact terminal of the device to be connected, and re-wired.
  • 20 is a newly added contact terminal. This is re-wired by connecting the contact terminal 19 penetrating through the glass substrate 11 with the conductor 21. Rewiring is not limited to one side, but may be performed on both sides.
  • a glass through wiring substrate can be manufactured by a simple method without using an advanced glass processing technique such as forming a plurality of through holes in the glass substrate. . Further, by extending the slicing interval, it is possible to manufacture a glass through wiring substrate having an arbitrary thickness. In other words, when used as a probe card, it is used while pressing to ensure the contact between the probe card pin and the contact terminal of the semiconductor substrate to be tested. It can be manufactured to withstand the pressing.
  • FIG. 2 shows an example of a process for wiring to a glass substrate using a microfabrication technique.
  • a chromium thin film 15 is formed on a glass substrate 11 by a method such as vapor deposition.
  • a resist pattern 16 is formed. That is, a resist film such as OFPR800 manufactured by Tokyo Ohka Kogyo Co., Ltd. is formed on one surface of the glass substrate 11. After that, light is irradiated through a photomask. On the photomask, a pattern of conductive wires embedded in the glass substrate 11 is drawn, and the irradiation light is allowed to pass through. At this time, the exposed portion of the resist film is exposed to light. After developing the resist film, the exposed portion is removed to form a resist pattern 16.
  • a resist film such as OFPR800 manufactured by Tokyo Ohka Kogyo Co., Ltd.
  • the reason why the thin metal film such as the chromium thin film 15 is formed on the glass substrate 11 rather than directly on the glass substrate 11 and the resist pattern 16 is formed thereon is as follows. .
  • a concave groove is formed in the portion of the glass substrate 11 where the conductive wire is embedded.
  • the concave grooves may be formed by dry etching instead of wet etching.
  • SF gas is preferably used as the etching gas.
  • a conductor 12 such as copper, gold, or chromium is vapor-deposited to form the conductive wire 12 in the concave groove of the glass substrate 11.
  • the chromium thin film 15 deposited on the surface of the glass substrate 11 is removed, for example, by etching. Finally, the surface is flattened by removing the gap by applying a polishing adhesive force or a glass adhesive such as frit glass.
  • a plurality of glass substrates 11 to which conductive wires 12 are wired as described above are attached. Then, after slicing, the sliced surface is polished to complete the through-glass wiring substrate.
  • the concave opening portion is expanded more than the bottom portion. That is, in the process from (c) to (d) in FIG. 2, the portion corresponding to the concave groove of the glass substrate is etched. After etching, the ditch shown in Fig. 2 (d) is formed, but this ditch is actually more etched in the opening than in the bottom, so the ditch formed in the glass substrate is not parallel. The connecting opening is wider than the bottom. If the conductive wire is embedded in the state (step from FIG. 2 (d) to FIG. 2 (e)), the conductive wire is not deposited immediately below the chromium thin film 15, and a gap is generated.
  • the lead wire is oxidized and the conductivity of the lead wire is lowered. This is because air enters the gaps described above, and thermocompression bonding is performed at a temperature of 600 ° C or higher. It is thought that this is because Note that refractory metals such as tungsten oxidize when exposed to the atmosphere even at temperatures of about 300 ° C to 400 ° C.
  • the inventor performed the pressure bonding in a vacuum chamber. However, lead oxidation occurred. This is thought to be because air trapped in the gap has no escape route after lamination.
  • the present inventor performed the lamination itself in a vacuum state, and when the pressure bonding was also performed in a vacuum, the lead wire did not generate acid.
  • the vacuum degree during lamination, 10-4 from high vacuum preferably Pa instrument 10 "high vacuum is more preferable than 6 p a.
  • by performing the lamination in a vacuum compression in the low vacuum than laminate In this way, if the stacking is performed in a vacuum state, high melting point metals (W, Mo, Ta) that are easily oxidized are used for the conductive wires, and are placed at a temperature of 300 ° C or higher or 600 ° C or higher.
  • the thickness of the surface oxide film can be suppressed to 10 m or less, 8 ⁇ m or less, and even 3 ⁇ m or less.
  • the degree of vacuum and the degree of vacuum during pressure bonding it is possible to reduce the thickness to 3 m or less, and the thickness of the oxide film can be further increased by reducing the release of wall force moisture in the vacuum chamber.
  • the wall of a vacuum chamber for example, the surface is formed of chromium oxide If it is made of material,
  • Some metals or alloys other than refractory metals have sufficient strength and heat resistance at 600 ° C.
  • stainless steel such as SUS316, copper alloy, nickel alloy, niobium and the like can be used.
  • the inventor of the present invention has found a method that can more easily prevent oxidization of a conductive wire. Below;
  • the process up to the formation of the concave groove in the glass substrate 11 is the same as the above-described step 1. Then, after removing the resist pattern 16 and the chromium thin film 15, a conductive paste is applied. Then, after drying and baking, the coated surface is polished to remove the paste applied to the outside of the groove and make the coated surface flat.
  • the conductive wire is embedded in the concave groove without any gap.
  • the wiring material is in a paste state, it is possible to bury the groove without any gaps, and the residual of air and moisture can be reduced. The surface force can also prevent the decrease in conductivity due to the lead acid.
  • metals other than the refractory metal can be widely used.
  • Au, Pt, Cr, Ti can be used.
  • the material itself exhibits high conductivity, and an oxide film is also difficult to form, which is preferable.
  • the oxide film can be easily suppressed to 8 m or less and 3 m or less, and further to 1 m or less and 0. or less.
  • the diameter of the conductive wire can be set to: m or less.
  • the formation of the oxide film is not limited to the surface, and the entire conductor is oxidized. Therefore, in order to ensure conductivity, the diameter must be substantially 10 ⁇ m or more.
  • the diameter of the conductive wire can be reduced in accordance with the thickness of the formed oxide film. For example, under the condition that the thickness of the oxide film is suppressed to 0.1 ⁇ m or less, the diameter of the conducting wire can be set to 1 ⁇ m, for example.
  • FIG. 3 shows still another embodiment of the process of wiring to the glass substrate.
  • the same components as those in Fig. 2 are denoted by the same reference numerals.
  • a resist pattern 16 is formed on the glass substrate 11 as shown in FIG.
  • a conductor such as copper or gold is vapor-deposited so that it is covered with a resist pattern, and a conductor 12 is laid on the part.
  • a glass-based adhesive or a resin-based adhesive on the wiring surface and fix it. If it is necessary to hermetically seal it, it is better to apply a glass adhesive such as frit glass 18 and fix it.
  • a plurality of wired glass substrates 11 produced as described above are joined. And After the rice, the sliced surface is polished to complete a glass through wiring substrate.
  • the maximum width of the lead wires and the distance between them was 15 m.
  • FIG. 4 shows a perspective view of the probe card 26. That is, each probe pin 25 consisting of the cantilever beam 23 and the contact terminal 24 is fixed to one end of each conducting wire 12 where one surface force of the glass through wiring board 14 is also exposed. By pressing these probe pins 25 in contact with the LSI contact terminals, all the pins are brought into contact with each other. Then, the other end of the conducting wire 12 exposed on the other surface of the glass through-wiring board 14 is connected to a measuring device and measured.
  • the width and spacing of LSI contact terminals tend to be as high as several / zm. In this case, it is difficult to measure the electrical characteristics of a high-density LSI with a probe card with parallel through-wires.
  • Figure 5 shows the manufacturing method.
  • a plurality of concave grooves are formed in the glass substrate 11, and the conductive wires 12 are embedded therein.
  • the conductive wire 12 may be embedded by using the method shown in FIG. At this time, for example, put a mark indicating the slice position like a dotted line!
  • the glass substrate 11 in which the conducting wire 12 is embedded is bonded.
  • the sliced surface is polished.
  • a through-glass wiring substrate 22 shown in FIG. 5 (c) is obtained.
  • the contact terminals 19 are dense on the lower surface of the through glass wiring board 22, and the distance between the contact terminals 19 is expanded in the lateral direction on the upper surface.
  • a contact terminal 20 is newly added on the upper surface of the through glass wiring substrate 22 with the interval extending in the vertical direction. Then, rewiring is performed by connecting the corresponding contact terminal 19 with the conductor 21. Thereafter, the connected contact terminals 19 and the conductive wires 21 may be covered with a mask so that they are not exposed on the surface of the glass through wiring substrate 22.
  • wiring may be performed by the method shown in FIG. That is, after conducting wires on the surface of the glass substrate, a plurality of glass substrates may be bonded with a glass-based adhesive or the like.
  • a probe card corresponding to a high-density LSI can be manufactured, for example, by the method described in Patent Document 4. An example is shown in Fig. 6.
  • a substrate 27 shown in FIG. 6 (a) is prepared.
  • a semiconductor substrate such as a silicon substrate or a compound semiconductor substrate is often used. It may be a ceramic substrate, a liquid crystal substrate, a glass substrate or other substrates depending on the application.
  • a silicon substrate will be described as an example.
  • the silicon substrate 27 is thermally oxidized in oxygen gas at a high temperature of about 1,000 ° C.
  • the surface is oxidized and covered with silicon dioxide 28.
  • a resist pattern 16 is further formed on the surface.
  • etching is performed using, for example, buffered hydrofluoric acid (a solution in which hydrofluoric acid and a 40% aqueous ammonium fluoride solution are mixed at a mixing ratio of 1: 6), and the resist pattern 16 should be covered.
  • buffered hydrofluoric acid a solution in which hydrofluoric acid and a 40% aqueous ammonium fluoride solution are mixed at a mixing ratio of 1: 6
  • the silicon dioxide 28 is removed.
  • a recess is formed in the silicon substrate 27 by performing anisotropic etching using an aqueous solution of lithium hydroxide. Thereafter, the silicon dioxide 28 is removed to obtain a silicon substrate 27 having depressions shown in FIG.
  • a boron diffusion layer 29 is formed.
  • a resist pattern 16 is formed in a portion where the boron diffusion layer 29 is not formed.
  • Etching is then performed with buffered hydrofluoric acid to remove the portion of silicon dioxide 28 not covered with the resist pattern 16.
  • the diffusion layer 29 is formed by diffusing boron.
  • the silicon dioxide 28 is removed to obtain a silicon substrate 27 having a boron diffusion layer 29 shown in FIG. 6 (d).
  • the thermal oxidation, resist pattern formation, and etching are repeated by the same method, for example, by depositing nickel, so that the contact terminals 24, signal lines shown in FIGS. 6 (e) and 6 (1) are obtained. 31 is formed. Probe pin 2 from boron diffusion layer 29, contact terminal 24, and signal line 31 5 is configured.
  • the glass substrate 11 through which the conducting wire 12 passes and the silicon substrate 27 are joined. It is preferable to soften the glass substrate containing mobile ions and perform anodic bonding by applying a high voltage to both substrates using the silicon substrate as an anode. At this time, both substrates are airtightly bonded by electrostatic attraction.
  • EPW ethyleneamine pyrocatechol water
  • the glass substrate 11 it is preferable to use glass having the same thermal expansion coefficient as that of silicon, such as Pyrex glass (registered trademark).
  • Pyrex glass registered trademark
  • the through conductor 12 and the probe pin 25 can be manufactured without being displaced.
  • Most LSIs are wired on a silicon substrate, but heating does not shift the position of the through conductors and the contact terminals of each circuit. Accordingly, it is possible to perform a burn-in test while changing the temperature.
  • bumps protruding electrodes
  • a conductive material that softens at 200 to 300 ° C. for example, a eutectic alloy of gold Au and tin Sn, or indium In. Force pressed while heating the two substrates 11 and 27. At this time, the bumps are softened and crushed. As a result, the probe pins 25 corresponding to the conductors 12 are securely connected.
  • the contact terminals 19 on both sides of the glass penetrating wiring substrate 22 are connected by the linear conductive wires 12, but the present invention is not limited to this.
  • the glass substrate 11 may be bent 90 degrees at a time and connected by a conductive wire 12 or connected by a smooth curve.
  • Fig. 7 (a) is a diagram showing a method of wiring conductors on one side of a glass substrate
  • Fig. FIG. 2 is a perspective view of a glass through wiring substrate after slicing after bonding the wired glass substrates.
  • the through-glass wiring substrate according to the present invention can also be used for a knocking element.
  • Figure 8 shows a cross-sectional view of a packaging element as an example.
  • a concave groove is formed in the silicon substrate 32, and, for example, a MEMS device 33 having a minute movable part is fixed.
  • a glass substrate 11 through which a plurality of conducting wires 12 penetrates is placed and sealed. When sealing, the inside of the groove should be in a vacuum state or filled with an inert gas.
  • a metal column 34 slightly longer than the distance to the corresponding contact terminal of the MEMS device 33 when sealed is formed on each conductor 12.
  • each conductor 12 is securely connected to the corresponding contact terminal of the MEMS device 33 via the metal pillar 34.
  • the glass substrate 11 and the silicon substrate 32 are joined at 250 to 400. C, preferably at a temperature of 300-350 ° C.
  • the contact terminals of the conductor 12 and the MEMS device 33 may be securely connected.
  • the glass substrate 11 When the glass substrate 11 is placed on a semiconductor substrate (for example, a silicon substrate) 32 and sealed, the following is preferable. Apply a getter agent such as titanium on the glass substrate 11 to be sealed. Then, it is preferable that the two substrates are brought into contact with each other in vacuum or in an inert gas atmosphere such as argon and sealed by anodic bonding.
  • a semiconductor substrate for example, a silicon substrate
  • the contact terminals 12 penetrating through the glass substrate 11 can be wired with high density
  • the contact terminals are arranged with high density at intervals of, for example, several ⁇ m, so that the packaging of the device is possible. Become.
  • a glass through-wiring board manufactured by the method shown in FIG. 5 and having different contact terminal intervals on both sides may be used. That is, since the distance between the contact terminals on the device control side is increased, the control circuit can be easily wired.
  • the present invention provides a method for producing a glass through wiring substrate and a glass through wiring substrate capable of producing a glass through wiring substrate without causing a decrease in the conductivity of the conducting wire. Togashi.
  • the present invention can provide an LSI test apparatus having tens of thousands of contact terminals, a glass through-wiring substrate required for MEMS or the like that is used by hermetically sealing movable parts, and a method for manufacturing the same.
  • a probe card using the through glass wiring board and a packaging element such as MEMS can be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)

Abstract

 数万の接触端子を有するLSIの試験装置や、可動部を気密封止して使用するMEMS等のパッケージング素子に要求されるガラス貫通配線基板とその製造方法を提供する。  初めに(a)に示すように、ガラス基板11に凹溝を形成し、そこに導線12を埋め込む、次に(b)に示すように、フッ酸HF等を用いて、導線12の埋め込まれたガラス基板11を接着する。そして(c)に示すように、接合されたガラス基板をスライスした後、スライス面を研磨することにより、ガラス貫通配線基板14を完成する。

Description

明 細 書
ガラス貫通配線基板の製造方法、ガラス貫通配線基板、並びにガラス貫 通配線基板を用いたプローブカード及びパッケージング素子
技術分野
[0001] 本発明は、ガラス貫通配線基板の製造方法、ガラス貫通配線基板、並びに該ガラ ス貫通配線基板の応用技術に関する。特に微細加工技術を用いることにより、高密 度に配線して、様々な分野で利用できるようにしょうとするものである。
背景技術
[0002] 特許文献 1:特開 2001-111195号公報
特許文献 2:特開 2000-286516号公報
特許文献 3:特開平 10-310453号公報
特許文献 4:特開 2002-151557号公報
特許文献 5:特開 2004-182959号公報
非特干文献 1: Room Temperature Glass-Glass Bonding with Hydrofluoric Acid for Micro Packaging", TECHNICAL DIGEST OF 15TH SENSOR SYMPOSIUM 1997. p p.201〜204
[0003] LSIの電気的特性を試験するために、 LSIの各接触端子と試験回路とを接続するも のとして貫通配線基板が利用されている。
貫通配線基板を製造する方法は、例えば特許文献 1に記載されている。すなわち、 榭脂基板の一面に導線を配線して接合した後、スライスすることにより、貫通配線基 板を製造している。
このような貫通配線基板を用いて LSIの電気的特性を試験する場合、 LSIの各接触 端子と対応する貫通配線との接触を確実にするために、基板を LSIに押し付けながら 試験を行なうことが多い。 LSIは高密度化がどんどん進んでいるが、 LSI接触端子の数 が増えると、榭脂基板ではその圧力に耐えられなくなって、変形してしまうという問題 が発生する。
また大部分の LSIが搭載されているシリコン基板との接合が容易でない、榭脂基板 とシリコン基板との熱膨張係数の差が大きいので、温度を変化させながら行なうバー ンインテストができな 、と 、う問題がある。
[0004] 更に榭脂自体が空気を通すので、可動部を気密封止する MEMS (Micro Electro M echanical Systems:微小電気機械システム)等にも利用できな 、と!/、う問題がある。 そして、より重要なことは、特許文献 1記載技術をガラス基板に適用しょうとする場合 には、次の大きな問題が存在することである。
榭脂基板にしろ、ガラス基板にしろ、基板を積層した後における基板同士の接合は 強固でなければならない。接合手段としては、榭脂基板の場合もガラス基板の場合も 、高温において圧着する方法と、接着剤を用いて接合する方法とが考えられる。前者 がより強固な接合が得られる。
圧着接合の場合には、基板表面に凹溝を掘り込み、該凹溝に導体を埋め込んだ後 、その表面と他の基板の裏面とを接触させた状態で圧着を行う。
しかるに、ガラス基板の場合においては、榭脂基板の場合とは異なり、圧着後におけ る導体の導電率は圧着前に比べて低下してしまう。すなわち、榭脂基板の場合には 導電率の低下はほとんど生じないのに対してガラス基板の場合には大幅な導電率の 低下を招いてしまう。かかる導電率の低下は圧着を真空雰囲気内で行っても同様に 生じる。
なお、かかる導電率の低下を招くという知見は本発明者が今回実験を行うことにより 初めて取得した知見である。
一方、接着剤による接合の場合、平面をフラットにするためにソルダレジストを導線 間に埋設している。ソルダレジストからは常時多種のガスが多量に放出されるため気 密が必要とされる部分には使用することができない。
[0005] ガラス貫通配線基板を製造する場合は、ガラスに貫通孔を開けてから、その孔に金 属を埋め込むことにより製造していた。ガラスに貫通孔を開ける方法として、サンドブ ラスト法、反応性イオンエッチング法等がある。
[0006] 図 9に、サンドブラスト法を用いたガラス貫通配線基板の製造方法の説明図を示す
。初めに (a)に示すように、ガラス基板 11の一面の貫通孔を開けない部分を、ドライフ イルム 13で覆ってマスクしておく。そしてアルミナ等の砲粒を吹き付けることにより、ガ ラス基板 11に貫通孔を開ける。その後ドライフィルムを除去してから、(b)に示すように 、例えば銅によるメツキ処理を行なうことにより、貫通した導線 12を形成する。
この場合、貫通孔のアスペクト比 (カ卩工面の孔径 wに対するガラス基板 hの厚さ、す なわち h/w)はせいぜい 2程度であり、大きくできないという問題がある。そのために孔 径を小さくするのには限界があり、高密度配線には適さない。
また砲粒を吹き付けてカ卩ェするので、加工面にマイクロクラックが発生する。このマ イク口クラックは、加熱処理を施すことにより大きくなる。そのために、気密封止や、高 密度配線のように精度の要求される製品の製造には適さな 、と 、う問題がある。 反応性イオンエッチング法を用いた製造方法は、ガラス基板の一面の貫通孔を開 けな 、部分をニッケル Niで覆うことによりマスクする。そして例えば六フッ化ィォゥ SF
6 力 成るプラズマを照射することにより、貫通孔を開ける。その後エッチング等により マスクしていたニッケルを除去してから、例えば銅によるメツキ処理を行なうことにより 、貫通した導線を形成する。
この場合は、貫通孔のアスペクト比は 6程度まで大きくできる。またカ卩工面にマイクロ クラックが発生することがないので、気密封止や高密度配線が可能になる。しかしカロ ェできる厚さは約 150 mであり、ガラス基板を厚くすることができないという問題があ る。すなわち、例えば LSI試験装置に要求される数万の貫通導線を保持する基板とし て利用することはできない。
また特許文献 2にも、ガラス貫通配線基板とその製造方法が記載されている。すな わち、導電体を、溶融ガラスと接触しても酸化還元反応を起こしにくい金属で被覆す る。被覆された導電体を溶融ガラス中に埋設した後、溶融ガラスを固化することにより 製造している。
この方法では、ガラスを溶かすための高温プロセスが必要となる。また溶融ガラス中 で導電体を固定しておかなければならな 、ので、導電体の幅とその間隔には限界が あり、数 mの微細加工はできないという問題がある。
また、特許文献 2記載のガラス貫通配線基板は、ガラスとガラス内を貫通している導 体との間のシール性が良好ではなぐ高い真空性が必要な真空空間(例えば、図 8 に示すガラス基板 11とシリコン基板 32とで形成される空間)を形成する部材 (ガラス 基板 11)として用いることには限界がある。これは、高温プロセスを経て作成されてい るために、ガラスとガラス内を貫通している導体との熱膨張率の相違に起因するもの と思われる。
発明の開示
発明が解決しょうとする課題
[0008] 本発明は、導線の導電率の低下をもたらすことなくガラス貫通配線基板を製造する ことが可能なガラス貫通配線基板の製造方法及びガラス貫通配線基板を提供するこ とを目的とする。
本発明は、数万の接触端子を有する LSIの試験装置や、可動部を気密封止して使 用する MEMS等に要求されるガラス貫通配線基板とその製造方法を提供することを 目的とする。更に該ガラス貫通配線基板を用いたプローブカード、及び MEMS等のパ ッケージング素子を提供することを目的とする。
課題を解決するための手段
[0009] 請求項 1に係る発明は、表面に凹溝を有し、該凹溝内に導線が埋設された複数の ガラス基板同士を接合して積層されたガラス基板積層体を該導線と交差するようにス ライスして得られ、該導線の表面の酸化膜の厚さが(3 ^ m-lO ^ m)以下であること を特徴とするガラス貫通配線基板。
ガラス貫通配線基板においてその導線の導電率の低下が製造プロセスに関係し、 ガラス基板において積層体力ゝら導線に交差するようにスライスして製造する場合には 、不可避的に酸ィ匕膜が形成されており、その酸ィ匕膜が導電率の低下原因であること を知見した。そこで、本発明者は酸ィ匕膜の形成を抑制することが可能なプロセスを開 発し、導線表面の酸ィ匕膜を低減したガラス貫通配線を提供するものである。すなわち 、本発明によれば、ほとんど表面の酸ィ匕を招くことなぐ従って、導電率の良好なガラ ス貫通配線基板を提供することができる。し力も簡単なプロセスで製造可能である。 また、酸ィ匕膜の厚さを 10 m以下としたガラス貫通配線基板を提供することが可能で ある。さら〖こ、酸ィ匕膜の厚さを 3 m以下としたガラス貫通配線基板を提供することも 可能である。
ガラス加工のための高度な技術を用いることなぐ簡単な方法で貫通配線基板を製 造することができる。また、ガラス基板を任意の厚さに調整して製造することができる。 貫通配線基板をプローブカードとして使用する場合、プローブカードのピンと、テスト しょうとする半導体基板の接触端子との接触を確実にするために、押し付けながら使 用する。ガラス基板をスライスするときに、その厚さを調整することにより、押し付けに 耐えられる貫通配線基板を製造することができる。
[0010] 請求項 2に係る発明は、前記接合は熱圧着により行われていることを特徴とする請 求項 1記載のガラス貫通配線基板である。
熱圧着により接合が行われているため接合強度が高ぐ剥離などの発生が少ない。
[0011] 請求項 3に係る発明は、前記導線は高融点金属力 なることを特徴とする請求項 1 又は 2記載のガラス貫通配線基板である。
[0012] 請求項 4に係る発明は、前記高融点金属はタングステン (W)、モリブデン (Mo)、タ ンタル (Ta)の 、ずれかの金属又はこれらを主成分とする合金であることを特徴とする 請求項 3記載のガラス貫通配線基板である。
[0013] 請求項 5に係る発明は、表面に凹溝を有し、該凹溝内が導電性ペーストを焼成して なる導線が隙間なく埋設された複数のガラス基板同士を接合して積層されたガラス 基板積層体を導線と交差するようにスライスして得られたことを特徴とするガラス貫通 配線基板である。
導線が凹溝に隙間さなく埋設されており、従って、空気の残留を排除することができ る。その結果、熱圧着による高温状態にさらされても導線の酸化を防止することがで き、酸化膜の形成が少な ヽガラス貫通配線基板が得られて ヽる。
[0014] 請求項 6に係る発明は、前記導電性ペーストは銀ペーストであることを特徴とする請 求項 5記載のガラス貫通配線基板である。
[0015] 請求項 7に係る発明は、前記導線の表面における酸ィ匕膜の厚さは 1 μ m以下であ ることを特徴とする請求項 5又は 6記載のガラス貫通配線基板である。
[0016] 請求項 8に係る発明は、表面に凸状の導線が形成され、隣り合う凸状の導線同士 の間に熱硬化した接着剤が隙間なく埋設された複数のガラス基板同士が当該接着 剤により接合されて積層されたガラス基板積層体を該導線と交差するようにスライスし て得られたことを特徴とするガラス貫通配線基板である。 [0017] 請求項 9に係る発明は、前記接着剤は、フリットガラス又は SOG剤であることを特徴 とする請求項 6な 、し 8の 、ずれか 1項記載のガラス貫通配線基板である。
[0018] 請求項 10に係る発明は、前記接着剤は、少なくともフエニルヘプタメチルシクロテト ラシロキサン及び 2, 6 シス ジフエニルへキサメチルシクロテトラシロキサンを含む シリコンレジン力もなることを特徴とする請求項 6な 、し 8の 、ずれか 1項記載のガラス 貫通配線基板である。
[0019] 請求項 11に係る発明は、ガラス表面に凹溝を形成する工程、
該凹溝にその内部が完全に埋まるように導電性ペーストを塗布する工程、 乾燥、焼成を行う工程、
表面を研磨する工程、
複数のガラス基板同士を重ね合わせた後、熱圧着により接合する工程、
ガラス基板積層体を導線と交差するようにスライスする工程、
よりなることを特徴とするガラス貫通配線基板の製造方法である。
[0020] 請求項 12に係る発明は、前記導電性ペーストは銀ペーストであることを特徴とする 請求項 11記載のガラス貫通配線基板の製造方法である。
[0021] 請求項 13に係る発明は、ガラス基板の表面に凸状の導線を形成する工程、
隣り合う凸状の導線同士の間が埋まるようにガラス基板の表面に熱硬化性接着剤を 塗布する工程、
複数のガラス基板同士を重ね合わせ加重を加えながら該熱硬化性榭脂を硬化させ る工程、
該接着剤により接合されて積層されたガラス基板積層体を該導線と交差するようにガ ラス基板積層体を導線と交差するようにスライスする工程、
よりなることを特徴とするガラス貫通配線基板の製造方法である。
[0022] 請求項 14に係る発明は、前記導線は高融点金属力 なることを特徴とする請求項
13記載のガラス貫通配線基板の製造方法である。
[0023] 請求項 15に係る発明は、前記高融点金属はタングステン (W)、モリブデン (Mo)、 タンタル (Ta)の ヽずれかの金属又はこれらを主成分とする合金であることを特徴とす る請求項 14記載のガラス貫通配線基板の製造方法である。 [0024] 請求項 16に係る発明は、前記接着剤は、フリットガラス又は SOG剤であることを特 徴とする請求項 13記載のガラス貫通配線基板の製造方法である。
[0025] 請求項 17に係る発明は、前記接着剤は、少なくともフエニルヘプタメチルシクロテト ラシロキサン及び 2, 6 シス ジフエニルへキサメチルシクロテトラシロキサンを含む シリコンレジン力もなることを特徴とする請求項 13記載のガラス貫通配線基板の製造 方法である。
[0026] 請求項 18に係る発明は、前記凹溝の形成はフォトリソグラフ技術を用いた微細加 ェ技術により行うことを特徴とする請求項 11記載のガラス貫通配線基板の製造方法
[0027] 請求項 19に係る発明は、前記ガラス基板はシリコンと熱膨張係数の差が ±0. 3pp mZ°C以内のガラス力もなるガラス基板であることを特徴とする請求項 1乃至 10のい ずれ力 1項記載のガラス貫通配線基板である。
[0028] 請求項 20に係る発明は、前記ガラスはノ ィレックスガラスであることを特徴とする請 求項 19記載のガラス貫通配線基板である。
本発明者は、シリコン基板 (熱膨張係数 2. 6ppm/°C)、に対してパイレックスガラス (熱膨張係数 2. 8ppm/°C)を採用したところ気密性が急激に向上することを見出し た。すなわち、他の方法によりガラス貫通配線基板を作成し、その場合において、熱 膨張係数の差を 0. 3ppmZ°Cとしても急激な気密性の向上は達成されなカゝつた。そ れに対して、本発明に基づくガラス貫通配線基板の場合には、熱膨張係数の差を 0 . 3ppm/°Cとすれば気密性は急激に向上した。
[0029] 請求項 21に係る発明は、請求項 11ないし 18のいずれ力 1項記載のガラス貫通配 線基板の製造方法により製造されたガラス貫通配線基板の一面又は両面で接触端 子を再配線する工程を行なうことを特徴とするガラス貫通配線基板の製造方法である
[0030] 請求項 22に係る発明は、請求項 21記載のガラス貫通配線基板を用いたことを特 徴とするプローブカードである。
[0031] 請求項 23に係る発明は、内部に素子を有する基板と請求項 21記載のガラス貫通 配線基板とを接合させた構成としたことを特徴とするパッケージング素子である。 パッケージング素子においては、 lO_6Pam3Zsecよりも少ないリークレートも達成 することも可能となる。また、導線における導電率の低下が極めて少なぐ応答性の 優れたパッケージ素子を得ることができる。
図面の簡単な説明
[0032] [図 1]本発明によるガラス貫通配線基板の製造方法の一実施例を示す説明図である
[図 2]本発明によるガラス貫通配線基板の製造方法にぉ ヽて、ガラス基板に配線する 工程の一実施例を示す説明図である。
[図 3]本発明によるガラス貫通配線基板の製造方法にぉ ヽて、ガラス基板に配線する 工程の他の実施例を示す説明図である。
[図 4]プローブカードの斜視図である。
[図 5]本発明によるガラス貫通配線基板の製造方法の他の実施例を示す説明図であ る。
[図 6]本発明によるガラス貫通配線基板を用いてプローブカードを製造する方法を示 す説明図である。
[図 7]本発明によるガラス貫通配線基板の製造方法の更に他の実施例を示す説明図 である。
[図 8]本発明によるガラス貫通配線基板を利用したパッケージング素子の断面図であ る。
[図 9]サンドブラスト法によるガラス貫通配線基板の製造方法を示す説明図である。 符号の説明
[0033] 11 :ガラス基板
12、 21 :導線
13 :ドライフィルム
14、 22 :ガラス貫通配線基板
15 :クロム薄膜
16 :レジストパターン
17 :導体 18 ::接着剤(フリットガラス、 SOGなど)
19、 . 20 :接触端子
23 : :片持ち梁
24 : :接触端子
25 : :プローブピン
26 : :プローブカード
27、 . 32 :基板 (例えばシリコン基板)
28 : :ニ酸化シリコン
29 : :ボロン拡散層
31 : :信号線
32 : :半導体基板 (シリコン基板)
33 : : MEMSデバイス
34 : :金属柱
発明を実施するための最良の形態
[0034] 以下、本発明に係る各用語の意義について明らかにすると共に、本発明の最良形 態について説明する。
[0035] (ガラス基板)
本発明で用いられるガラス基板の材質としては、ノ ッケージ素子を形成するための 接合相手となる基板との熱膨張率の差が ±0. 5ppmZ°C以内、より好ましくは ±0.
3ppmZ°C以内の材料が好ましい。相手がシリコン基板の場合には、例えば、バイレ ックスガラス基板が好まし ヽ。
(導線、貫通導体)
ガラス基板を貫通させる導線としては、熱圧着時における温度にぉ 、ても耐熱性を 有する高融点金属が好ましい。例えば、タングステン、モリブデン、タンタルが好まし い。これらの金属を主成分とする合金であってもよい。ステンレス(例えば、 SUS316 )や銅(Cu)であってもよい。
また、熱圧着によらない場合には他の金属を用いてもよい。接着剤を用いる場合に は、貴金属を用いてもよい。例えば、 Au、 Pt、 Ag、 Pdを用いてもよい。 導線の径としては特に限定されな 、が、半導体プロセスにお 、て用いられる微細加 ェ技術により導線の形成が可能である。すなわち、 1 mあるいはサブミクロンの径と することも可能である。用途により適宜選択すればよい。一般には、 !〜 1000 μ mの径の導線が用いられる。
本発明では、半導体のプロセスにおいて用いられる微細加工技術が適用可能であ る。微細加工技術とは、光や電子線を利用して微細パターンを基板に転写するフォト リソグラフィ等を用いて、基板に配線する技術である。例えばフォトリソグラフィによつ て基板に微細パターンを転写した後、腐食液に浸すことによりエッチングを行なって 、 ノターンの転写されていない部分に溝を形成する。次に銅、金、又はクロム等の導 体を蒸着することにより、溝に配線パターンが形成する。最後にフォトリソグラフィによ り転写されたパターンと、その上に蒸着した導体を除去する。
接着剤としては気密封止が可能であり、かつ接着面からのはがれがない接着性の 良好な接着剤が望まれる。粉末のフリットガラス、 SOG材が好ましい。
「SOG材」の SOGは、 Spin on Glassの略である。すなわち、液体ガラスを回転の遠心 力で接合面全面に広げながら焼結させることにより、固定する方法である。接着のむ らが無くなり、気密に密着させることができる。「SOG材」として、例えば Si-0結合を有 するシリカ(SiO )系の材料を有機溶媒に分散させた液状の材料がある。
また、熱硬化性榭脂としては、少なくともフエニルヘプタメチルシクロテトラシロキサ ン及び 2, 6 シス ジフエニルへキサメチルシクロテトラシロキサンを含むシリコンレ ジン力もなる接着剤が特に好ましい。この接着剤は特許文献 5に記載されている。優 れた接着性、高温における気密性を有している(特許文献 5段落番号 0021)。
本発明にいては、スライス後の断面が気密にされる空間に晒される。導線の間を接着 剤で埋設した場合には、その間から空気を排除することができるが、接着剤自体が気 密にされる空間に晒される。その面積も図 3に示すように大きな面積となる。従って、 その表面からの水分の脱ガス特性が問題となる。すなわち、脱ガス特性が悪く定常 的に微量の水分が放出されていると、気密にされる空間側に露出されている導線が 酸ィ匕される。のみならず、 MEMSデバイスも定常的に水分にさらされてしまう。水分 の放出特性にっ 、ては特許文献 5には記載されて 、な 、。熱硬化後における水分 放出特性を調査したところ単位時間あたりの水分の放出量は 100°C以下において 1 ppm以下であることがわ力つた。従って、このような接着剤により導線同士の間を埋 設することが可能であることがわ力つた。
「接触端子」とは、半導体基板、ガラス貫通配線基板等の表面に設けられている電 極である。各基板の接触端子を直接接触させたり、リード線等を介して接続したりす ることにより、信号のやりとりを行なう。
「パッケージング素子」とは、内部を真空状態、或いは不活性ガスを充填した状態で 使用する半導体素子などの機能性素子を内包する素子である。微小な可動部を有 する MEMS等を内包する場合も含んでいる。本発明においては、その真空度が 10— 6P aよりも高 、真空度が達成される。
[0037] (ガラス貫通配線基板の製造方法)
図 1に、本発明によるガラス貫通配線基板の製造方法の説明図を示す。 初めに (a)に示すように、ガラス基板 11に凹溝を形成し、そこに導線 12を埋め込む。 凹溝形成は、例えばフォトリソグラフィによってガラス基板にパターンを転写した後、 エッチングすることにより行なう。導線 12の埋め込みは、蒸着、又はスパッタリング等 により行なう。
[0038] 次に (b)に示すように、導線 12の埋め込まれたガラス基板 11を接着する。ガラス基 板の接着は、熱圧着、ガラス系接着剤、榭脂系接着剤、又はフッ酸 HFを用いて行な えばよい。
[0039] フッ酸 HFを用いて接着するときは、例えば非特許文献 1に記載されているように、 以下の方法で行なう。
(1)接着するガラス基板を洗浄する。初めにアセトンに浸してから、メタノールに浸す 。その後、イオン交換水に浸す。
(2)硫酸と過酸ィ匕水素水の混合液に浸してから、イオン交換水に浸す。
(3)希フッ酸液に浸してから、イオン交換水に浸す。
(4)ガラス基板の間に 1%の希フッ酸液を挟んで、室温で lkgf/cm2の圧力をかける。
(5)イオン交換水に浸して超音波洗浄した後、乾燥させる。
[0040] 熱圧着により接着するときは、例えば以下の方法で行なう。 (1)接着するガラス基板を洗浄する。硫酸と過酸化水素の混合液に浸漬した後、希 フッ酸に浸漬する。
(2)ガラス基板を重ね合わせて、 20kg/cm2の圧力をかけながら 700°Cに加熱して、 1 時間保持する。
[0041] 榭脂系接着剤として、ロックタイト、 UV硬化榭脂、熱硬化榭脂等を用いればよ!ヽ。
特に MEMS等に利用する場合のように気密封止しておくことが必要なときは、フリット ガラス、 SOG材、或いは株式会社エス 'エフ'シ一社製の iシール等のガラス系接着剤 を用いることが好ましい。フリットガラスを用いて接着する方法は、例えば特許文献 3 に記載されている。すなわち、粉末状のフリットガラスを、結着榭脂を含む有機溶剤と 混合して、ペースト状にする。これをガラス基板 11の表面に塗布して、接着する。
[0042] なお、ガラス基板 11に導線 12を埋め込んでカゝらガラス系接着剤を塗布した後、フッ 酸 HF又は熱圧着によるガラス基板同士の接着を行なうようにすればガラス基板 11と 導線 12とへの隙間の発生がより少なくなる。
[0043] また (a)において、クロム薄膜を用いて導線の埋め込みを行なった場合は、接合面を 研磨してから、接合するようにした方が好ましい。クロム薄膜をエッチング等により除 去しても、クロムとガラスが反応したものが残っている場合がある。この場合、特にフッ 酸 HFで接着しょうとしたときに、接着しにくくなる。
[0044] 次に (c)に示すように、接合されたガラス基板をスライスした後、スライス面を研磨す る。このとき、両面に接触端子 19を有するガラス貫通配線基板 14が完成する。ガラス 基板の切断は、例えばワイヤーソーを用いて行なえばょ 、。
[0045] その後 (d)に示すように、接続しょうとする装置の接触端子に合わせて、ガラス貫通 配線基板 14の一面に新たに接触端子を追加して、再配線してもよい。 20は新たに 追加した接触端子である。これを、ガラス基板 11内を貫通している接触端子 19と導 線 21で接続することにより、再配線する。再配線は一面に限らず、両面に行なうよう にしてもよい。
[0046] 再配線後、追加した接触端子 20に接続済みの接触端子 19、使用しない接触端子 19、及び導線 21は、マスクで覆う等して、ガラス貫通配線基板 14の表面に露出しな くなるようにしてもよい。 [0047] 以上の方法で製造することにより、ガラス基板に複数の貫通孔を形成するというよう な高度なガラス加工技術を用いなくても、簡単な方法でガラス貫通配線基板を製造 することができる。またスライスする間隔を長くすることで、任意の厚さのガラス貫通配 線基板を製造することができる。すなわち、プローブカードとして使用するとき、プロ ーブカードピンと、テストしょうとする半導体基板の接触端子との接触を確実にするた めに、押し付けながら使用する。その押し付けに耐えられるように製造することができ る。
[0048] また (d)に示す再配線の工程を導入することにより、一種類のガラス貫通配線基板を 製造しておくだけでよぐ製造コストを抑えることができる。すなわち、一種類のガラス 貫通配線基板を準備しておき、一面又は両面で再配線することにより、接触端子の 間隔、配置等が異なっている装置を接続することができる。
[0049] (ガラス基板に配線する工程 1)
図 2に、微細加工技術を用いて、ガラス基板に配線する工程の一実施例を示す。 初めに (a)に示すように、ガラス基板 11にクロム薄膜 15を例えば蒸着などの方法に より形成する。
次に (b)に示すように、レジストパターン 16を形成する。すなわち、ガラス基板 11の 一面に、レジスト膜、例えば東京応化工業株式会社製の OFPR800を成膜する。その 後、フォトマスクを介して光を照射する。フォトマスクには、ガラス基板 11に埋め込ま れる導線のパターンが描かれていて、照射光を通過させる。このとき、レジスト膜の光 の照射した部分が、感光する。レジスト膜を現像した後、感光した部分を除去すること により、レジストパターン 16が形成される。
このように、ガラス基板 11上に直接レジストパターンを形成するのではなぐクロム薄 膜 15などの金属薄膜をいつたん形成し、その上にレジストパターン 16を形成する理 由は、次の通りである。
Crを設けず、直接レジストを形成する場合には、レジストとガラスの密着性が悪いた めに HFでエッチングするとサイドエッチングが異常に大きくなる、最悪の場合にはレ ジストがはがれてしまう。 Crはガラス基板との密着性が強いので Crを設けることにより かかる問題を防止して!/、る。 [0050] 次に (c)に示すように、例えばエッチングすることにより、導線を埋め込む部分のクロ ム薄膜 15を除去する。
更に (d)に示すように、例えばフッ酸 HFに浸してウエットエッチングすることにより、ガ ラス基板 11の導線を埋め込む部分に凹溝を形成する。
なお、ウエットエッチングではなくドライエッチングにより凹溝を形成してもよい。この 場合、例えば、 SFガスをエッチングガスとすることが好ましい。
6
次に (e)に示すように、銅、金、又はクロム等の導体を蒸着することにより、ガラス基板 11の凹溝内に導線 12を形成する。
その後 (Dに示すように、レジストパターン 16と、その上に蒸着している導体 17を除 去する。
次に (g)に示すように、例えばエッチングすることにより、ガラス基板 11の表面に蒸着 しているクロム薄膜 15を除去する。最後に、エッチング面を研磨する力、或いはフリツ トガラス等のガラス系接着剤を塗布することにより、隙間をなくしてフラットにする。
[0051] 以上のようにして作製した、導線 12が配線されている複数枚のガラス基板 11を接 着する。そしてスライスした後、そのスライス面を研磨して、ガラス貫通配線基板を完 成する。
(ガラス基板に配線する工程 2)
基板がガラスの場合には、基板が榭脂の場合とは異なり、その表面に凹溝を形成 する場合に、凹の開口部がその底部よりも広がってしまう。すなわち、図 2の(c)から( d)にわたる工程にぉ 、てはガラス基板の凹溝に対応する部分のエッチングを行う。 エッチング後は図 2 (d)に示される凹溝が形成されるが、この凹溝は実際は、底部より 開口部の方がエッチング量が多ぐ従って、ガラス基板に形成される凹溝は平行では なぐ開口部が底部より広くなつている。その状態で導線の埋め込みを(図 2 (d)から 図 2 (e)への工程)を行うと、クロム薄膜 15の直下には導線は堆積されることなく隙間 が生じてしまう。
レジスト、クロム薄膜を除去した後、ガラス基板同士を積層して圧着を行うと、導線の 酸ィ匕が生じ、導線の導電率の低下を招いてしまう。それは、上述した隙間に空気が 入り込み、熱圧着は 600°C以上の温度で行うため、隙間の酸素と反応して導線を酸 化させるためであると考えられる。なお、タングステンなどの高融点金属は、 300°C〜 400°C程度の温度においても大気に晒されると酸ィ匕してしまう。
本発明者は、圧着を真空室内で行った。しかし、導線の酸化は発生した。これは、 積層後においては、隙間に巻き込まれた空気は逃げ道がないためと考えられる。 本発明者は、積層自体を真空状態で行い、また、圧着も真空で行ったところ導線の 酸ィ匕は発生しな力つた。積層時の真空度としては、 10— 4Paより高真空が好ましぐ 10" 6paより高真空がより好ましい。また、積層を真空状態で行えば、圧着は積層よりも低 真空状態で行ってもよい。このように積層を真空状態で行えば、酸化しやすい高融 点金属(W、 Mo、 Ta)を導線に用い、 300°C以上あるいは 600°C以上の温度に置か れたとしても導線の酸ィ匕を防止することができる。表面の酸ィ匕膜の厚さを 10 m以下 あるいは 8 μ m以下さらには 3 μ m以下に抑制することが可能となる。積層時の真空 度、圧着時の真空度を制御することにより 3 m以下に抑制することが可能となる。ま た、真空室における壁力 の水分の放出を少なくすればより一層酸ィ匕膜の厚さを薄く することができる。例えば、真空室の壁を、例えば、表面が酸化クロムにより形成され て 、る材料により形成すればょ 、。
なお、高融点金属以外の金属あるいは合金であっても、 600°Cにおいては、十分 な強度、耐熱性を有しているものがある。例えば、 SUS316などのステンレス、銅合 金、ニッケル合金、ニオブなどを用いることもできる。
次に、酸化を防止する他の方法を述べる。
本発明者は、より簡便に導線の酸ィ匕を防止することができる方法を見出した。以下 に; ^ベる。
ガラス基板 11に凹溝を形成する(図 2の (d))までは、前記の工程 1と同じである。そ の後、レジストパターン 16とクロム薄膜 15を除去してから、導電性ペーストを塗布する 。そして、乾燥、焼成させた後、塗布面を研磨することにより、凹溝の外側に塗布され たペーストを取り除くと共に、塗布面をフラットにする。
このとき、凹溝に導線が隙間無く埋め込まれる。特に銀ペーストを用いることが好ま しい。銀ペーストの焼結温度はガラス基板の接合温度に近いので、ガラス基板を接 合するときに、埋め込まれた銀導線の電気抵抗が劣化させることなく接合することが できる。また、配線材料はペースト状態なので隙間なく凹溝を埋め込むことが可能と なり、空気、水分などの残留を少なくすることができる。その面力もも導線の酸ィ匕によ る導電率の低下を防止することができる。
接着剤を用いる場合には、高融点金属以外の金属も広く用いることができる。例え ば、 Au、 Pt、 Cr、 Tiを用いることができる。これらを用いた場合には材料自体が高い導 電率を示すとともに、酸ィ匕膜も形成されにくいため好ましい。酸化膜を、 以下 、 8 m以下、 3 m以下に容易に抑制出来、さらには 1 m以下、 0. 以下に 抑制することも可能となる。
本発明では、微細加工技術を用いることにより導線の形成が可能であるため導線 の径は: m以下とすることが可能である。しかし、力かる細い導線の場合、酸化膜の 形成は表面にとどまらず導線全部が酸化されてしまうこととなる。従って、導電性を確 保するためには実質的には 10 μ m以上あるいはそれ以上の径とせざるを得ない。 し力るに、本発明においては、表面に酸ィ匕膜が形成されることを抑制できるため導 線の径も形成される酸ィ匕膜の厚さに合わせて細くすることができる。例えば、酸ィ匕膜 の厚さを 0. 1 μ m以下に抑制する条件では、導線の径を例えば 1 μ mとすることがで きる。
[0052] (ガラス基板に配線する工程 3)
図 3に、ガラス基板に配線する工程の更に他の実施例を示す。図 2と同じものは、同 一符号で示す。
初めに図 3(a)に示すように、ガラス基板 11にレジストパターン 16を形成する。
次に図 3(b)に示すように、銅、又は金等の導体を蒸着することにより、レジストパター ンで覆われて 、な 、部分に導線 12を配線する。
その後図 3(c)に示すように、レジストパターン 16とその上に蒸着している導体 17を 除去する。
最後に図 3(d)に示すように、配線されている面に、ガラス系接着剤、又は榭脂系接 着剤を塗って固定する。気密封止しておくことが必要な場合は、フリットガラス 18等の ガラス系接着剤を塗布して固定する方が好まし ヽ。
[0053] 以上のようにして作製した配線された複数枚のガラス基板 11を接合する。そしてス ライスした後、そのスライス面を研磨して、ガラス貫通配線基板を完成する。
榭脂基板を用いた場合は、貫通導線の幅及びその間隔は、 15 mが限界であった 。し力し図 2又は図 3に示した方法で製造することにより、ガラス基板内に幅が 5 mの 貫通導線を 5 μ mの間隔で配置させることができるようになった。
[0054] (高密度 LSIに対応したプローブカードとその製造方法)
図 1に示した方法で製造したガラス貫通配線基板 14に、プローブピンを取り付ける ことによって、プローブカードとして利用することができる。図 4にそのプローブカード 2 6の斜視図を示す。すなわち、片持ち梁 23と接触端子 24から成る各プローブピン 25 力 ガラス貫通配線基板 14の一方の面力も露出しているそれぞれの導線 12の一端 に固着される。これらのプローブピン 25を LSIの接触端子に接触させて押し付けること により、全てのピンを確実に接触させる。そしてガラス貫通配線基板 14の他方の面に 露出している導線 12の他端を測定装置に接続して、測定する。
[0055] し力しながら、 LSIの接触端子の幅と間隔は数/ z mと高密度になっていく傾向にある 。この場合、貫通配線が平行になっているプローブカードでは、高密度 LSIの電気特 性の測定するのはむず力しくなる。
[0056] そこで一方の面では接触端子が密に、他方の面では広がって!/、るガラス配線基板 が必要になる。図 5にその製造方法を示す。
[0057] 初めに図 5(a)に示すように、ガラス基板 11に複数の凹溝を形成し、そこに導線 12を 埋め込む。導線 12の埋め込みは、図 2に示した方法を用いればよい。このとき、例え ば点線のようにスライス位置を示す目印を入れてお!、た方が好ま 、。
次に図 5(b)に示すように、導線 12の埋め込まれたガラス基板 11を接着する。
これを点線に沿ってスライスしてから、スライス面を研磨する。このとき、図 5(c)に示 すガラス貫通配線基板 22が得られる。ガラス貫通配線基板 22の下面では接触端子 19が密になっており、上面では接触端子 19の間隔が横方向に広がっている。
最後に図 5(d)に示すように、ガラス貫通配線基板 22の上面に、間隔が縦方向にも 広がった接触端子 20を新たに追加する。そして対応する接触端子 19と、導線 21で 接続することにより、再配線する。その後、接続済みの接触端子 19及び導線 21を、 マスクで覆う等して、ガラス貫通配線基板 22の表面に露出しなくなるようにしてもよい [0058] 図 5(a)において、図 3に示した方法で配線するようにしてもよい。すなわち、ガラス基 板の表面に導線を配線した後、複数のガラス基板をガラス系接着剤等で接合するよ うにしてもよい。
[0059] 高密度 LSIに対応したプローブカードは、例えば特許文献 4に記載されている方法 によって製造することができる。その一例を、図 6に示す。
[0060] まず図 6(a)に示す基板 27を準備する。この基板としては、例えば、シリコン基板、化 合物半導体基板などの半導体基板が多用される。用途によりセラミック基板、液晶基 板、ガラス基板その他の基板であってもよい。以下、シリコン基板を例にとり説明する 初めにシリコン基板 27を、約 1,000°Cの高温化の酸素ガス中において、熱酸化を行 なう。このとき図 6(b)に示すように、表面が酸ィ匕されて、二酸ィ匕シリコン 28で覆われる 。その表面に、更にレジストパターン 16を形成する。
次に、例えば緩衝フッ酸 (フッ酸と 40%フッ化アンモ-ゥム水溶液を 1 : 6の配合比 で混合した溶液)でエッチングを行なって、レジストパターン 16で覆われて ヽな 、部 分の二酸化シリコン 28を除去する。更にレジストパターン 16を除去してから、水酸化 力リゥム水溶液を用 、て異方性エッチングを行なうことにより、シリコン基板 27に窪み を形成する。その後、二酸ィ匕シリコン 28を除去して、(c)に示す窪みの形成されたシリ コン基板 27を得る。
[0061] 次にボロン拡散層 29を形成する。そのために、シリコン基板 27を再び熱酸化して 二酸ィ匕シリコン 28で覆った後、ボロン拡散層 29を形成しない部分にレジストパターン 16を形成する。そして緩衝フッ酸でエッチングを行なって、レジストパターン 16で覆 われていない部分の二酸化シリコン 28を除去する。更にレジストパターン 16を除去し てから、ボロンを拡散させることにより、拡散層 29を形成する。その後、二酸化シリコ ン 28を除去して、図 6(d)に示すボロン拡散層 29を有するシリコン基板 27を得る。
[0062] その後同じ方法で、熱酸化、レジストパターン形成、及びエッチングを繰り返しなが ら、例えばニッケルを蒸着することにより、図 6(e)、図 6(1)に示す接触端子 24、信号線 31を形成する。ボロン拡散層 29、接触端子 24、及び信号線 31から、プローブピン 2 5が構成される。
[0063] 次に図 6(g)に示すように、導線 12の貫通しているガラス基板 11と、シリコン基板 27 とを接合する。可動イオンを含むガラス基板を軟化させると共に、シリコン基板を陽極 として両基板に高電圧を付加する陽極接合を行なうことが好ましい。このとき、静電引 力により、両基板が気密に接合する。
最後に図 6(h)に示すように、例えば EPW (エチレンアミンピロカテコール水)でエッチ ングを行なってシリコン基板 27を除去することにより、プローブピン 25を有するプロ一 ブカード 26を得る。
[0064] 以上の方法で製造したプローブカードは、 LSIに押し付けながら使用することが多い 。 1ピン当たり約 2gの力が必要であるとすると、 LSIが 4万本の接触端子を有する場合 に、 2 X 40,000g=80kgの力がかかる。ガラス基板 11をスライスするときに、この力に耐 えうる厚さにスライスすればょ 、。
[0065] ガラス基板 11として、シリコンと熱膨張係数が等 ヽガラス、例えばパイレックスガラ ス (登録商標)を用いることが好ましい。図 6に示した方法で製造する場合、例えばガ ラス基板 11とシリコン基板 27とを接合するときに、貫通導線 12とプローブピン 25の位 置がずれることなぐ製造することができる。また大部分の LSIはシリコン基板に配線さ れているが、加熱することによって貫通導線と各回路の接触端子との位置がずれるこ とはなくなる。従って、温度を変化させながら行なうバーンインテストも可能になる。
[0066] 図 6(g)においてガラス基板 11とシリコン基板 12とを接合するときに、導線 12及び/ 又はプローブピン 25の接合面にバンプ (突起状電極)を取り付けてから、接合するよ うにしてもよい。バンプとして 200〜300°Cで軟化する導電性の材料、例えば金 Auとス ズ Snの共晶合金、又はインジウム Inを用いることが好ましい。 2枚の基板 11、 27を接 合するときに加熱しながら押し付けられる力 このときバンプは軟ィ匕して押しつぶされ る。その結果、各導線 12と対応する各プローブピン 25は、確実に接続される。
[0067] 図 5ではガラス貫通配線基板 22の両面の接触端子 19を直線状の導線 12で接続し ているが、これに限定されない。例えば図 7に示すようにガラス基板 11内で 90度ずつ 折れ曲がって 、る導線 12で接続したり、或 、は滑らかな曲線で接続したりするように してもよい。図 7(a)はガラス基板の一面に導線を配線する方法を示す図、図 7(b)は配 線されたガラス基板を接着してから、スライスした後のガラス貫通配線基板の斜視図 である。
[0068] (パッケージング素子とその製造方法)
本発明によるガラス貫通配線基板は、ノ ッケージング素子にも利用することができ る。図 8にその一例であるパッケージング素子の断面図を示す。シリコン基板 32には 凹溝が形成されて、例えば微小な可動部を有する MEMSデバイス 33が固定される。 そこに複数本の導線 12が貫通しているガラス基板 11を載せて、密閉する。密閉する 際に、凹溝内部を真空状態、或いは不活性ガスを充填した状態にする。各導線 12に は、密閉したときの MEMSデバイス 33の対応する接触端子までの距離より若干長い 金属柱 34を、形成しておく。すなわち、ガラス基板 11をシリコン基板 32に載せて密 閉したときに、各導線 12は金属柱 34を介して MEMSデバイス 33の対応する接触端 子に確実に接続される。なお、ガラス基板 11とシリコン基板 32との接合は 250〜400 。C、好ましくは 300〜350°Cの温度で行われる。
[0069] 金属柱 34の代わりにマイクロスプリングを用いて、導線 12と MEMSデバイス 33の各 接触端子が確実に接続するようにしてもょ ヽ。
ガラス基板 11を半導体基板 (例えばシリコン基板) 32に載せて密閉するときは、次 のようにするのが好ましい。ガラス基板 11の密閉する面にチタン等のゲッター剤を塗 布しておく。そして真空中、或いはアルゴン等の不活性ガス雰囲気中で 2枚の基板を 接触させ、陽極接合することにより密閉することが好ましい。
[0070] ガラス基板 11中を貫通する導線 12は高密度に配線することができるので、接触端 子が例えば数 μ mの間隔で高密度に配置されて 、るデバイスのパッケージングが可 會 になる。
[0071] また図 5に示した方法で製造した、両面で接触端子の間隔が異なるガラス貫通配 線基板を利用してもよい。すなわち、デバイスを制御する側の接触端子の間隔が広 がって 、るので、制御回路の配線を容易に行なうことができる。
産業上の利用可能性
[0072] 本発明は、導線の導電率の低下をもたらすことなくガラス貫通配線基板を製造する ことが可能なガラス貫通配線基板の製造方法及びガラス貫通配線基板を提供するこ とがでさる。
本発明は、数万の接触端子を有する LSIの試験装置や、可動部を気密封止して使 用する MEMS等に要求されるガラス貫通配線基板とその製造方法を提供することが できる。
更に該ガラス貫通配線基板を用いたプローブカード、及び MEMS等のパッケージン グ素子を提供することができる。

Claims

請求の範囲
[1] 表面に凹溝を有し、該凹溝内に導線が埋設された複数のガラス基板同士を接合して 積層されたガラス基板積層体を該導線と交差するようにスライスして得られ、該導線 の表面の酸ィ匕膜の厚さが 3 m〜10 m以下であることを特徴とするガラス貫通配 基板。
[2] 前記接合は熱圧着により行われていることを特徴とする請求項 1記載のガラス貫通配 基板。
[3] 前記導線は高融点金属力 なることを特徴とする請求項 1又は 2記載のガラス貫通配 基板。
[4] 前記高融点金属はタングステン (W)、モリブデン (Mo)、タンタル (Ta)の 、ずれかの 金属又はこれらを主成分とする合金であることを特徴とする請求項 3記載のガラス貫 迪配線 板。
[5] 表面に凹溝を有し、該凹溝内が導電性ペーストを焼成してなる導線が隙間なく埋設 された複数のガラス基板同士を接合して積層されたガラス基板積層体を導線と交差 するようにスライスして得られたことを特徴とするガラス貫通配線基板。
[6] 前記導電性ペーストは銀ペーストであることを特徴とする請求項 5記載のガラス貫通 配線基板。
[7] 前記導線の表面における酸ィ匕膜の厚さは 1 μ m〜 10 m以下であることを特徴とす る請求項 5又は 6記載のガラス貫通配線基板。
[8] 表面に凸状の導線が形成され、隣り合う凸状の導線同士の間に熱硬化した接着剤 が隙間なく埋設された複数のガラス基板同士が当該接着剤により接合されて積層さ れたガラス基板積層体を該導線と交差するようにスライスして得られたことを特徴とす るガラス貫通配線基板。
[9] 前記接着剤は、フリットガラス又は SOG剤であることを特徴とする請求項 6ないし 8の
V、ずれか 1項記載のガラス貫通配線基板。
[10] 前記接着剤は、少なくともフエニルヘプタメチルシクロテトラシロキサン及び 2, 6—シ スージフエニルへキサメチルシクロテトラシロキサンを含むシリコンレジンからなること を特徴とする請求項 6な 、し 8の 、ずれか 1項記載のガラス貫通配線基板。
[11] ガラス表面に凹溝を形成する工程、
該凹溝にその内部が完全に埋まるように導電性ペーストを塗布する工程、 乾燥、焼成を行う工程、
表面を研磨する工程、
複数のガラス基板同士を重ね合わせた後、熱圧着により接合する工程、
ガラス基板積層体を導線と交差するようにスライスする工程、
よりなることを特徴とするガラス貫通配線基板の製造方法。
[12] 前記導電性ペーストは銀ペーストであることを特徴とする請求項 11記載のガラス貫通 配線基板の製造方法。
[13] ガラス基板の表面に凸状の導線を形成する工程、
隣り合う凸状の導線同士の間が埋まるようにガラス基板の表面に熱硬化性接着剤を 塗布する工程、
複数のガラス基板同士を重ね合わせ加重を加えながら該熱硬化性榭脂を硬化させ る工程、
該接着剤により接合されて積層されたガラス基板積層体を該導線と交差するようにガ ラス基板積層体を導線と交差するようにスライスする工程、
よりなることを特徴とするガラス貫通配線基板の製造方法。
[14] 前記導線は高融点金属力 なることを特徴とする請求項 13記載のガラス貫通配線基 板の製造方法。
[15] 前記高融点金属はタングステン (W)、モリブデン (Mo)、タンタル (Ta)の!、ずれかの 金属又はこれらを主成分とする合金であることを特徴とする請求項 14記載のガラス貫 通配線基板の製造方法。
[16] 前記接着剤は、フリットガラス又は SOG剤であることを特徴とする請求項 13記載のガ ラス貫通配線基板の製造方法。
[17] 前記接着剤は、少なくともフエニルヘプタメチルシクロテトラシロキサン及び 2, 6—シ スージフエニルへキサメチルシクロテトラシロキサンを含むシリコンレジンからなること を特徴とする請求項 13記載のガラス貫通配線基板の製造方法。
[18] 前記凹溝の形成はフォトリソグラフ技術を用いた微細加工技術により行うことを特徴と する請求項 11記載のガラス貫通配線基板の製造方法。
[19] 前記ガラス基板はシリコンと熱膨張係数の差が ±0. 3ppmZ°C以内のガラス力もな るガラス基板であることを特徴とする請求項 1乃至 10のいずれか 1項記載のガラス貫 迪配線 板。
[20] 前記ガラスはパイレックスガラスであることを特徴とする請求項 19記載のガラス貫通 配線基板。
[21] 請求項 11ないし 18のいずれ力 1項記載のガラス貫通配線基板の製造方法により製 造されたガラス貫通配線基板の一面又は両面で接触端子を再配線する工程を行な うことを特徴とするガラス貫通配線基板の製造方法。
[22] 請求項 21記載のガラス貫通配線基板を用いたことを特徴とするプローブカード。
[23] 内部に素子を有する基板と請求項 21記載のガラス貫通配線基板とを接合させた構 成としたことを特徴とするパッケージング素子。
PCT/JP2006/311254 2005-06-03 2006-06-05 ガラス貫通配線基板の製造方法、ガラス貫通配線基板、並びにガラス貫通配線基板を用いたプローブカード及びパッケージング素子 WO2006129848A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005163556 2005-06-03
JP2005-163556 2005-06-03

Publications (1)

Publication Number Publication Date
WO2006129848A1 true WO2006129848A1 (ja) 2006-12-07

Family

ID=37481762

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/311254 WO2006129848A1 (ja) 2005-06-03 2006-06-05 ガラス貫通配線基板の製造方法、ガラス貫通配線基板、並びにガラス貫通配線基板を用いたプローブカード及びパッケージング素子

Country Status (1)

Country Link
WO (1) WO2006129848A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062473A (ja) * 2011-09-15 2013-04-04 Toppan Printing Co Ltd 配線基板およびその製造方法
JP2021040021A (ja) * 2019-09-03 2021-03-11 富士通インターコネクトテクノロジーズ株式会社 基板、基板の製造方法、及び電子機器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228535A (ja) * 1987-03-18 1988-09-22 沖電気工業株式会社 電極パタ−ン形成方法
JPH10270809A (ja) * 1997-03-28 1998-10-09 Hoya Corp 配線基板およびその製造方法
JP2001177011A (ja) * 1999-10-05 2001-06-29 Fujitsu Ltd 実装基板の製造方法及びそれにより製造された実装基板
JP2003197811A (ja) * 2001-12-27 2003-07-11 Hitachi Ltd ガラス基板及びその製造方法、並びに配線基板、半導体モジュール
WO2004019668A1 (ja) * 2002-08-21 2004-03-04 Hoya Corporation ホール形成基板及びその製造方法並びにウェハ一括コンタクトボード
JP2004182959A (ja) * 2002-12-03 2004-07-02 Sfc:Kk 接着剤
JP2004317162A (ja) * 2003-04-11 2004-11-11 Masaki Esashi プローブカード、プローブピン及びその製造方法
JP2005127750A (ja) * 2003-10-21 2005-05-19 Matsushita Electric Works Ltd 半導体センサおよびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228535A (ja) * 1987-03-18 1988-09-22 沖電気工業株式会社 電極パタ−ン形成方法
JPH10270809A (ja) * 1997-03-28 1998-10-09 Hoya Corp 配線基板およびその製造方法
JP2001177011A (ja) * 1999-10-05 2001-06-29 Fujitsu Ltd 実装基板の製造方法及びそれにより製造された実装基板
JP2003197811A (ja) * 2001-12-27 2003-07-11 Hitachi Ltd ガラス基板及びその製造方法、並びに配線基板、半導体モジュール
WO2004019668A1 (ja) * 2002-08-21 2004-03-04 Hoya Corporation ホール形成基板及びその製造方法並びにウェハ一括コンタクトボード
JP2004182959A (ja) * 2002-12-03 2004-07-02 Sfc:Kk 接着剤
JP2004317162A (ja) * 2003-04-11 2004-11-11 Masaki Esashi プローブカード、プローブピン及びその製造方法
JP2005127750A (ja) * 2003-10-21 2005-05-19 Matsushita Electric Works Ltd 半導体センサおよびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013062473A (ja) * 2011-09-15 2013-04-04 Toppan Printing Co Ltd 配線基板およびその製造方法
JP2021040021A (ja) * 2019-09-03 2021-03-11 富士通インターコネクトテクノロジーズ株式会社 基板、基板の製造方法、及び電子機器
WO2021044675A1 (ja) * 2019-09-03 2021-03-11 富士通インターコネクトテクノロジーズ株式会社 基板、基板の製造方法、及び電子機器
CN114271035A (zh) * 2019-09-03 2022-04-01 富士通互连技术株式会社 基板、基板的制造方法及电子设备

Similar Documents

Publication Publication Date Title
JP4891235B2 (ja) 回路基板とその製造方法及びこれを用いた電子部品
TWI387065B (zh) 電子裝置封裝件及其形成方法
US8334639B2 (en) Package for electronic component, piezoelectric device and manufacturing method thereof
US8021906B2 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith
JP2002043463A (ja) 電子及びmems素子の表面実装型チップスケールパッケージング方法
JP5892378B2 (ja) パッケージ材の製造方法
KR20080038053A (ko) 기능 소자
US20100288525A1 (en) Electronic package and method of manufacture
CN100415634C (zh) 在腔体中具有覆盖层的电子器件及其制造方法
WO2011027762A1 (ja) 配線接続方法と機能デバイス
JPH05136313A (ja) セラミツク基板上の保護被覆
JP2013128113A (ja) 半導体の気密封止パッケージ構造及びその製造方法
TWI614207B (zh) 電子裝置及電子裝置的製造方法
JP5828406B2 (ja) 基板の接合方法
KR20160087830A (ko) 패키지 형성 방법 및 mems용 패키지
WO2006129848A1 (ja) ガラス貫通配線基板の製造方法、ガラス貫通配線基板、並びにガラス貫通配線基板を用いたプローブカード及びパッケージング素子
TWI640161B (zh) 電子裝置及電子裝置的製造方法
JP2013083620A (ja) プローブカード及びその製造方法
Mohri et al. MEMS wafer‐level packaging technology using LTCC wafer
JP2012049298A (ja) 多孔質金属を電気的接続に用いたデバイス、及び配線接続方法
CN109075127B (zh) 贯通孔的密封结构及密封方法、以及用于将贯通孔密封的转印基板
Yufeng et al. MEMS vacuum packaging technology and applications
JP2015080108A (ja) パッケージの製造方法
JP2006102876A (ja) ウェハ封止部材
Tanaka et al. Electrical connection using submicron porous gold bumps for wafer-level packaging of mems using anodically-bondable LTCC wafer

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06747184

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP