TW201709468A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201709468A
TW201709468A TW105120901A TW105120901A TW201709468A TW 201709468 A TW201709468 A TW 201709468A TW 105120901 A TW105120901 A TW 105120901A TW 105120901 A TW105120901 A TW 105120901A TW 201709468 A TW201709468 A TW 201709468A
Authority
TW
Taiwan
Prior art keywords
insulating material
layer
semiconductor device
film wiring
thin film
Prior art date
Application number
TW105120901A
Other languages
English (en)
Other versions
TWI771273B (zh
Inventor
Kiminori Ishido
Michiaki Tamakawa
Toshihiro Iwasaki
Original Assignee
J-Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J-Devices Corp filed Critical J-Devices Corp
Publication of TW201709468A publication Critical patent/TW201709468A/zh
Application granted granted Critical
Publication of TWI771273B publication Critical patent/TWI771273B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本發明係提供一種半導體裝置，其中，絕緣材料層不含諸如玻璃布或不織布之強化纖維，且該裝置能使金屬薄膜佈線層小型化、金屬導孔的孔徑減小，以及使層間的厚度減少。該半導體裝置係包括絕緣材料層以及翹曲調整層。該絕緣材料層係包括以不含強化纖維之絕緣材料所密封的一個或多個之半導體元件、複數個金屬薄膜佈線層、以及金屬導孔，且該金屬導孔使該金屬薄膜佈線層相互電性連接，以及使該半導體元件之電極和該金屬薄膜佈線層相互電性連接。而該翹曲調整層係設置於該絕緣材料層的一個主面上，以抵消該絕緣材料層的翹曲，進而減少該半導體裝置的翹曲。

Description

半導體裝置及其製造方法
本發明係關於一種半導體裝置，以及製造該半導體裝置的方法，具體而言，係關於具有面板級扇出封裝結構的半導體裝置，以及製造該半導體裝置的方法，且在該結構中，薄膜佈線步驟和組裝步驟係於大面板尺寸進行。
近年來，隨著對高功能性和電子設備小型化的需求增加，電子組件已越來越積體化且更高密度安裝。於是，使用於電子設備中的半導體裝置在尺寸上係比以往減小。
在某些半導體裝置之類型，例如大型積體電路(LSI)單元和IC模組，如第8圖所示(日本公開專利公報第2010-251688號)，積體電路晶片30係埋入內層基板8和半固化片40之開口部的熱固性絕緣樹脂層43。然而，在裝置中將半導體元件埋入絕緣材料層的常規半導體裝置類型裡，藉由以如環氧樹脂之熱固性樹脂浸漬強化纖維，並固化該所得強化纖維所形成的剛性複合材料(以下有時 稱為"半固化片")，係用作絕緣材料層之至少一部分，以防止製造過程中之可能翹曲，或產品之可能翹曲，並達到產品強度上的增加。
然而，當半固化片用作層間絕緣材料時，不僅難以薄化，金屬導孔(via)和金屬薄膜佈線亦難以在切削性和質量上小型化，使絕緣材料層需形成於多層中，不利於半導體裝置在尺寸和厚度上減小。
如日本公開專利公報第2010-219489號中，第9圖所示的半導體裝置，係包括由樹脂固化構件或金屬所形成的支撐板1。半導體晶片2係設置在該支撐板1的一個主面上，且該半導體晶片2的元件電路表面(前表面)為面朝上。在相對於該元件電路表面的該半導體晶片2之表面(後表面)係以黏合劑3固定於該支撐板1。在該支撐板1的整個該主面上，形成單一絕緣材料層4，以覆蓋該半導體晶片2的該元件電路表面。而在該單一絕緣材料層4上，形成如銅的導電性金屬的佈線層5，並形成將該半導體晶片2的電極墊電性連接至該佈線層5之導電性部分6。該裝置明顯有助於電子組件密度之增加，亦有助於電子組件越來越被要求的輕、薄、短化。
在此半導體裝置20中，支撐板1係由固化絕緣樹脂所形成的樹脂固化構件，或由如不銹鋼或42合金之金屬所形成的平板，且其具有均勻厚度。支撐板1係與半導體裝置成為一體，因此，作為最終產品之該半導體裝置為厚，使得該半導體裝置外型上難以進一步減小(厚度的 減少)。
本發明的目的係提供一種半導體裝置，其中，絕緣材料層不含有諸如玻璃布或不織布之強化纖維，且能使金屬薄膜佈線層小型化、金屬導孔的孔徑減小，並能使層間的厚度減少。
經認真研究的結果，本發明之發明人發現，在包括絕緣材料層之半導體裝置中(其中，該絕緣材料層包括以不含強化纖維之絕緣材料所密封的一個或多個之半導體元件、複數個金屬薄膜佈線層、以及金屬導孔，且該金屬導孔使該金屬薄膜佈線層相互電性連接，並使該半導體元件之電極以及該金屬薄膜佈線層相互電性連接)，藉由在該絕緣材料層的一個主面上設置翹曲調整層，使得該絕緣材料層的翹曲，被該翹曲調整層之翹曲抵消，進而可減少該半導體裝置的翹曲，如此，發明人完成了本發明。
亦即，本發明係如下所述。
(1)一種半導體裝置，包括：絕緣材料層，該絕緣材料層包括以不含強化纖維之絕緣材料所密封的一個或多個之半導體元件、複數個金屬薄膜佈線層、以及金屬導孔，且該金屬導孔使該金屬薄膜佈線層相互電性連接，並使該半導體元件之電極以及該金屬 薄膜佈線層相互電性連接；以及翹曲調整層，該翹曲調整層係設置於該絕緣材料層的一個主面上，以抵消該絕緣材料層的翹曲，進而減少該半導體裝置的翹曲。
(2)如第(1)項所述的裝置，其中，該半導體元件係藉由黏合劑，安裝於該絕緣材料層之安裝有外部端子之表面的背面側，該半導體元件係安裝成使得該半導體元件之元件電路表面為面朝上。
(3)如第(1)或(2)項中任一項所述的裝置，其中，該翹曲調整層係由絕緣樹脂所構成的層。
(4)如第(1)或(2)項中任一項所述的裝置，其中，該翹曲調整層係由一個或多個電子組件、以及密封該電子組件之絕緣樹脂所構成，且該電子組件係安裝於被設置在該絕緣材料層最外層的內部電極上。
(5)如第(4)項所述的裝置，其中，形成於該絕緣材料層和該電子組件之間的間隙，係以密封該電子組件之該絕緣樹脂填充之。
(6)如第(1)至第(5)項中任一項所述的裝置，其中，當該絕緣材料層為30ppm/℃或更少時，該絕緣樹脂之熱膨脹係數(α 1)係層間絕緣材料之熱膨脹係數(α 1)之0.8至1.5倍，且該絕緣樹脂以及該層間絕緣材料係具有150℃或更高的玻璃轉移點(DMA法)。
(7)如第(4)項或第(5)項所述的裝置，其中，該半導體元件的該電極係位在該電子組件之安裝表面之相反處。
(8)如第(1)至(7)項中任一項所述的裝置，其中，絕緣材料層於該半導體元件上方以及下方的數量係各為一或更多。
(9)如第(1)至(8)項中任一項所述的裝置，其中，該半導體元件其中一者係安裝於任何的層表面上。
(10)如第(1)至(8)項中任一項所述的裝置，其中，複數個該半導體元件係安裝於任何相同的層表面或任何不同的層表面上，或使用其組合。
(11)如第(1)至(10)項中任一項所述的裝置，其中，該外部電極的導體的側表面，以及相同表面上的該金屬薄膜佈線層的側表面係埋入該絕緣材料層中。
(12)一種製造如第(1)項所述的裝置的方法，該方法包括：於支撐板的前表面，形成包括外部電極的金屬薄膜佈線層的步驟；於包括該外部電極的該金屬薄膜佈線層上，層疊不含強化纖維之第一層間絕緣材料，以形成第一絕緣材料層的步驟；於該第一絕緣材料層上，藉由黏合劑，安裝半導體元件，使得具有電極之元件電路表面為面朝上的步驟；以不含強化纖維的第二層間絕緣材料，密封該半導體元件以及其周邊的步驟；於該第二層間絕緣材料中，形成金屬通孔(via hole)的步驟，且該通孔至達包括該外部電極的該金屬薄膜佈線 層、以及該半導體元件的該電極；於該第二層間絕緣材料上，形成金屬薄膜佈線層以及金屬導孔的步驟；藉由重複形成該第二層間絕緣材料、形成該洞、以及形成該金屬薄膜佈線層和該金屬導孔的步驟，形成第二絕緣材料層的步驟；於該第二絕緣材料層上，形成由絕緣樹脂所構成的翹曲調整層的步驟；以及自該第一絕緣材料層剝離該支撐板，以暴露包括該外部電極的該金屬薄膜佈線層的表面的步驟；該翹曲調整層具有抵消該第一絕緣材料層以及該第二絕緣材料層之翹曲的物理特性，以減少該半導體裝置的翹曲。
(13)一種製造如第(4)項所述的裝置的方法，該方法包括：於支撐板的前表面，形成包括外部電極的金屬薄膜佈線層的步驟；於包括該外部電極的該金屬薄膜佈線層上，層疊不含強化纖維之第一層間絕緣材料，以形成第一絕緣材料層的步驟；於該第一絕緣材料層上，藉由黏合劑，安裝半導體元件，使得具有電極之元件電路表面為面朝上的步驟；以不含強化纖維的第二層間絕緣材料，密封該半導體元件和其周邊的步驟； 於該第二層間絕緣材料中，形成金屬通孔的步驟，且該通孔至達包括該外部電極的該金屬薄膜佈線層，以及該半導體元件的該電極；於該第二層間絕緣材料上，形成金屬薄膜佈線層以及金屬導孔的步驟；藉由重複形成該第二層間絕緣材料、形成該洞、以及形成該金屬薄膜佈線層和該金屬導孔的步驟，形成第二絕緣材料層的步驟；形成阻焊劑層於第二絕緣材料層上，以及安裝電子組件的步驟；以絕緣樹脂密封該電子組件，以形成翹曲調整層的步驟；以及自該第一絕緣材料層剝離該支撐板，以暴露包括該外部電極的該金屬薄膜佈線層的前表面的步驟；該翹曲調整層具有抵消該第一絕緣材料層以及該第二絕緣材料層之翹曲的物理特性，以減少該半導體裝置的翹曲。
本發明的半導體裝置能夠發揮以下的效果：
-絕緣材料層不含強化纖維，使金屬薄膜佈線層小型化，並使金屬導孔孔徑和層間厚度減少。而所得的高密度佈線，以及所得的層數減少，則使半導體裝置能在尺寸和厚度上減小。
-半導體裝置沒有支撐板或半固化片，但有翹曲調整 層，抑制可能的翹曲。
-半導體元件和電子組件之間之佈線長度可小型化，使電性特性得以增強。
-半導體元件可以安裝在任何數量之層的表面上，以增加佈線設計的自由度，使作為翹曲措施之設計與殘留銅率或類似者得以均衡。
-由於外部電極的側表面埋入絕緣材料層，外部電極黏合強度因而提高，增加耐衝擊性和次級安裝可靠性。這使得表面處理過程中，因施加至外部電極之過度電鍍而引起相鄰外部端子間的可能短路得以避免。
1‧‧‧支撐板、金屬平板
2‧‧‧半導體晶片
3‧‧‧黏合劑
4‧‧‧單一絕緣材料層
5‧‧‧佈線層
6‧‧‧導電性部分
8‧‧‧內層基板
20‧‧‧半導體裝置
21‧‧‧矽基板
23‧‧‧電感器
30‧‧‧積體電路晶片
40‧‧‧半固化片
43‧‧‧熱固性絕緣樹脂層
100、200、300‧‧‧半導體裝置
101‧‧‧第一絕緣材料層
102‧‧‧金屬薄膜佈線層
102a‧‧‧外部電極
102b‧‧‧內部電極
103‧‧‧安裝表面
104‧‧‧黏合劑
105‧‧‧元件電路表面
106‧‧‧電極
107a、107b‧‧‧半導體元件
108‧‧‧第二絕緣材料層
109‧‧‧金屬導孔
110‧‧‧阻焊劑層
111‧‧‧焊料材料
112a、112b‧‧‧電子組件
113‧‧‧絕緣樹脂
114a‧‧‧第一層間絕緣材料
114b‧‧‧第二層間絕緣材料
115‧‧‧平板
116‧‧‧應力緩和層
117‧‧‧接合層
118‧‧‧包括銅箔載體121和極薄銅箔120之銅箔載體
119‧‧‧支撐板
120‧‧‧極薄銅箔
121‧‧‧銅箔載體
122‧‧‧溝槽
123‧‧‧翹曲調整層
M‧‧‧磁通量
C1‧‧‧第一渦流
C2‧‧‧第二渦流
第1圖係說明本發明第一具體實施例中的半導體裝置之圖。
第2圖係說明第1圖所示的該半導體裝置中，外部電極部分之圖。
第3A圖係說明本發明第二具體實施例中的半導體裝置之圖。
第3B圖係說明本發明該第二具體實施例中的該半導體裝置之圖。
第4圖係說明本發明第三具體實施例中的半導體裝置之圖。
第5A圖至第5F圖係說明本發明該第一具體實施例中，製造半導體裝置的過程之圖。
第5G圖至第5J圖係說明本發明該第一具體 實施例中，製造半導體裝置的該過程之圖。
第6圖係說明於第5A圖至第5J圖所示，製造半導體裝置的該過程中，以銅箔載體對極薄銅箔剝離的預防措施實例之面板剖面圖。
第7圖係說明於第5A圖至第5J圖所示，製造半導體裝置的該過程中，以銅箔載體對極薄銅箔剝離的預防措施實例之面板剖面圖。
第8圖係說明常規半導體裝置之結構剖面圖。
第9圖係說明該常規半導體裝置之結構剖面圖
第10圖係說明該常規半導體裝置中，射頻電路產生的磁通量效應圖。
本發明將描述在其中實施之形式。具體實施例將依據附圖進行說明如下。然而，所提供的附圖係用於說明，且本發明並不局限於附圖。
如上所述，常規半導體裝置具有在絕緣材料層中之剛性半固化片，且該絕緣材料層包括半導體元件或層疊其中的剛性支撐板，以達到例如預防翹曲的目的。與此相反的是，本發明中的半導體裝置的特徵係在於在絕緣材料層中，並沒有以任何強化材料，防止半導體裝置的翹曲，且該絕緣材料層係包括半導體元件，並且沒有任何支撐構件。
本發明用於防止半導體裝置翹曲之手段將進行詳細說明如下。
本發明中的半導體裝置，係具有一種或多種半導體元件，以及金屬薄膜佈線層。該半導體元件密封於不含例如玻璃布或不織布的強化纖維之絕緣材料層，且該金屬薄膜佈線層與該絕緣材料層和金屬導孔係相關連，又該金屬導孔使任何金屬薄膜佈線層相互電性連接，並使該半導體元件之電極以及該金屬薄膜佈線層相互電性連接。用語「金屬薄膜佈線層」，係對於電路形成過程(金屬導孔除外)中所獲得之導體圖案的常規用語，且包括所有信號電路、電源/接地之固體圖案、電極和類似者。
絕緣材料層展現翹曲，且該翹曲的造成係根據形成絕緣材料層的絕緣材料之類型、半導體元件的設置、半導體裝置所佔之體積、銅箔部分的面積比率(殘留銅率)、以及類似者。
因此，本發明中，在絕緣材料層的一個主面上，設置其翹曲的方向與絕緣材料層翹曲的方向相反之層(以下稱為"翹曲調整層")，以抵消在絕緣材料層的翹曲，因而減少半導體裝置的翹曲。
翹曲調整層係因絕緣材料層和翹曲調整層間在熱膨脹效應方面失配而翹曲的層。翹曲調整層係可為單一材料或含有電子組件所形成的層。
具體而言，較佳地，翹曲調整層係絕緣樹脂的層，或包括一個或多個電子組件和密封該一個或多個 電子組件的絕緣樹脂的層。
半導體裝置的翹曲，係由於絕緣材料層的翹曲和翹曲調整層的翹曲決定。因此，例如，選擇特定絕緣樹脂的層作為翹曲調整層，則可調節絕緣材料層的翹曲，從而藉由設計形成絕緣材料層的絕緣材料類型、半導體元件的設置、半導體元件裝置之體積分率、銅箔部分的面積比率(殘留銅率)、以及類似者，減少半導體裝置的翹曲。
當使用包括電子組件和絕緣樹脂的層作為翹曲調整層時，可設計絕緣材料的類型、電子組件的設置和體積分率、以及類似者，以抵消絕緣材料層的翹曲。
此外，絕緣材料層和翹曲調整層皆可分別設計，使絕緣材料層的翹曲和翹曲調整層的翹曲相互抵消。
本發明的半導體裝置係不包括支撐板。以近來的LSI而言，除了例如MOS電晶體和雙極性電晶體之主動元件之外，作為內部安裝元件，形成例如電阻器、電容器、和電感器之被動元件，已更為重要。
當半導體裝置活化時，電流係於電感器23中流動，如第10圖所示。
當電流係於電感器23中流動時，則產生磁通量(磁場)M，如該圖中箭頭所示。
當該所產生的磁通量M進入矽基板21時，由於矽為半導體，並且發生第一功率損耗，而在矽基板21中產生第一渦流C1，如箭頭所示。
此外，亦於金屬平板1產生磁通量M，因而產生第二渦流C2，且發生第二功率損耗。
隨著半導體晶片2更細薄，金屬平板1係更靠近該電感器23，而在金屬平板1中更容易產生渦流，以及增加功率損耗。在具有其中薄膜佈線步驟和組裝步驟於大面板尺寸進行的面板級扇出封裝結構的半導體裝置中，半導體晶片2的厚度為細薄的50μm，並且因此容易產生成渦流。
如上所述，由於該電感器23產生的磁通量M，渦流C1和渦流C2係產生於矽基板21和金屬平板1中、功率損耗增加、並且與沒有金屬平板作為支撐的半導體裝置相比之下，表示電感器特性的Q值係降低。
Q值係電感器的性能指標，並顯示出電感器中所產生的功率損耗的程度。較大的Q值意指電感器較小的功率損耗，因此電感器具有更高的性能。Q值的增加在提高積體電路(RFIC)性能於處理高頻信號上係非常重要。在例如特別要求低功耗之行動電話的裝置中，可以藉由稍微改善電感器的Q值，而顯著降低功耗，因此，需要具有高Q值的高性能電感器。
(第一具體實施例)
第1圖係說明依據本發明第一具體實施例的半導體裝置100之結構剖面圖。
該半導體裝置100係具有位在該半導體裝 置100一側上的第一絕緣材料層101。
該第一絕緣材料層101上係設置有外部電極102a。半導體元件107a和107b藉由黏合劑104，安裝在該第一絕緣材料層101的安裝有該外部電極102a之安裝表面103的背面側，該半導體元件107a和107b係安裝成使元件電路表面105和設置在元件電路表面105之電極106為面朝上。
半導體元件107a和107b及其周邊係經第二絕緣材料層108密封。
以銅或銅合金形成的金屬薄膜佈線層102係設置於該第一絕緣材料層101和該第二絕緣材料層108之上和/或之中。
金屬導孔109係使該金屬薄膜佈線層102的任何佈線層相互電性連接，以及使該金屬薄膜佈線層102和該半導體元件107a和107b的該電極106相互電性連接。
阻焊劑層110以及內部電極102b係設置於該第二絕緣材料層108上。電子組件112a和112b係藉由焊料材料111，安裝於該各別之內部電極102b上。該電子組件112a和112b係以絕緣樹脂113密封。
電性連接係建立於金屬薄膜佈線層102、第一絕緣材料層101中所設置之外部電極102a、半導體元件107a和107b中之電極106、金屬導孔109、第二絕緣材料層108上所設置之內部電極102b、以及安裝在內部電極 102b上的電子組件112a和112b之間。
第一絕緣材料層101係形成為單側單層基板，其係包括金屬薄膜佈線層102，與第一層間絕緣材料114a的一側上的外部電極102a。使用不含諸如玻璃布或不織布之強化纖維的熱固性樹脂，作為該第一層間絕緣材料114a。這使得該相關連的金屬薄膜佈線層102小型化，且使金屬導孔109的孔徑以及層間的厚度減小。所得的高密度佈線以及所得的層數減少，轉而使半導體裝置在尺寸和厚度上能減少。
如第2圖所示，外部電極102a導體側表面和在相同層表面上的金屬薄膜佈線層102之導體側表面係完全埋入第一絕緣材料層101中。此使導體之接觸面積增加，從而增加外部電極102a的黏合強度，提高耐衝擊性和次級安裝可靠性。再者，當施加無電鎳-金電鍍或類似者至外部電極102a上作為表面處理時，可以減小因過厚電鍍所引起的短路可能性。
第一絕緣材料層101並不限定於單面單層基板，也可以是金屬單層基板、雙面基板，或為了使佈線設計或結構設計最佳化的多層基板。當金屬單層基板或雙側基板係用於代替第一絕緣材料層101，半導體元件107a和107b係藉由黏合劑104，安裝在金屬薄膜佈線層102上。即使是使用多層基板，該結構配置係不限於安裝在第一層間絕緣材料114a上，半導體元件107a和107b係可藉由黏合劑104，安裝在金屬薄膜佈線層102上。此時，利用具 有高熱傳導性材料作為黏合劑104，有助於半導體裝置100的散熱設計。
較高熱輻射效應之展現係藉由安裝銅實心圖案於相同的層表面上而作為外部電極102a之銅實心圖案，以及透過金屬薄膜佈線層102和金屬導孔109，將該銅實心圖案連接至半導體元件107a和107b的電極106。設置半導體元件107a和107b，使得其電極106位在相對於電子組件112a和112b的安裝表面之處。因此，可用最短距離，連接半導體元件107a和107b至電子組件112a和112b，從而增強電性特性。
如同第一絕緣材料層101，密封半導體元件107a和107b之第二絕緣材料層108係包括由不含諸如玻璃布或不織布之強化纖維的熱固性樹脂所形成的第二層間絕緣材料114b，以及金屬薄膜佈線層102。第二絕緣材料層108中的多層係由該第二層間絕緣材料114b以及金屬薄膜佈線層102依次層疊所形成。如上所述，第一絕緣材料層101的層數可以自由地改變，且第二絕緣材料層108係以依次層疊進行。於是，任何數量的半導體元件係可安裝在任何一個或多個層表面上。因此，半導體元件係可安裝在任何數量的層之表面上，增加佈線設計的自由度，使作為翹曲措施之設計與殘留銅率或類似者得以均衡。
在本發明具體實施例之第1圖中，阻焊劑層110僅形成在第二絕緣材料層108中之內部電極102b的側面上。然而，本發明並不局限於此。阻焊劑層110係亦可 形成在第一絕緣材料層101中之金屬薄膜佈線層102的側面上，其係包括外部電極102a。外部電極102a係可形成為具有焊料遮罩限定(Solder Mask Defined，SMD)結構，使得外部電極102a的黏合強度進一步增加。當進行BGA植球時，阻焊劑層110的側壁係作為支撐構件，防止BGA球不見。
電子組件112a和112b係包括在翹曲調整層123中的構件，且係旨在抑制製造過程中流程製品(flowing product)和成品的初始翹曲，以及實際使用產品時的翹曲。為方便起見，第1圖係說明其中藉由焊接，安裝兩個相同類型的電子組件的形式。因此，確定了組件的數量以及組件的類型，使得安裝表面中設置的電子組件率達25%或更多。不同的電子組件係可混合在一起，不論是否為被動元件、主動元件、機械組件、或類似者。此外，安裝方法係可為金-金超音波結合、金凸塊壓力接觸、導電性粒子壓力接合、導電性黏合劑接合、或類似者。
密封電子組件112a和112b之絕緣樹脂113係形成翹曲調整層123的構件，且係旨在抑制製造過程中流程製品和成品的初始翹曲，以及實際使用產品時的翹曲。絕緣樹脂113係可為熱固性樹脂或光顯影的光固化+熱固性樹脂，或係可為用於半導體的密封樹脂或例如用於印刷電路板的絕緣材料之層間絕緣材料片或焊料抗蝕劑材料。絕緣樹脂113的熱膨脹係數(α 1)係調整至第一層間絕緣材料114a和第二層間絕緣材料114b之熱膨脹係數(α 1) 之0.8至1.5倍，於30ppm/℃或更少時。
本發明之發明人已經發現，在本發明中的半導體裝置結構中，對用於保持金屬導孔連接可靠性之層間絕緣材料的熱膨脹係數(α 1)，以及對由銅或銅合金所形成之金屬薄膜佈線層之熱膨脹係數(α 1)和金屬薄膜佈線層殘留銅率的設計區域，在絕緣樹脂113熱膨脹係數(α 1)的基礎上，翹曲調整範圍係層間絕緣材料之熱膨脹係數(α 1)之0.8至1.5倍。在熱膨脹係數(α 1)上，第一層間絕緣材料114a係與第二層間絕緣材料114b相同。
所有材料之玻璃轉移點(DMA)係150℃或更高。絕緣樹脂113係具有35吉帕斯卡(GPa)或更少之彈性係數(RT)。此使製造過程中流程製品和成品的初始翹曲，以及實際使用產品時的翹曲能小型化。為了保持長時間的可靠性，第二絕緣材料層108，以及電子組件112a和112b之間的間隙係以絕緣樹脂113確實填充，如第1圖所示。電子組件112a和112b可非如其中所示，完全埋入絕緣樹脂113，而是設置上，露出每個電子組件112a和112b的大約上三分之一。此能助於在半導體裝置的薄型化。
舉例來說，第一具體實施例中，第1圖所示的半導體裝置產品規格細節如下。
-產品尺寸(半導體裝置100)：5mm×5mm
-半導體元件(107a和107b)
尺寸：2mm×2mm
厚度：50μm(該半導體元件107a和107b的大小相 同)
-金屬薄膜佈線層(102，102a，以及102b)
厚度：15μm(適用於所有該層)
殘留銅率：65%至95%(適用於所有該層)
-層間絕緣材料(114a和114b)
材料：環氧類樹脂
物性值：玻璃轉移點(DMA)172℃
熱膨脹係數(α 1)：23ppm/℃
層間厚度：20μm(對於所有金屬薄膜佈線層-金屬薄膜佈線層、金屬薄膜佈線層-半導體元件底表面，以及半導體元件頂表面-金屬薄膜佈線層的規格相同)
-阻焊劑層(110)
厚度：20μm
-絕緣樹脂(113)
材料：環氧類樹脂
物性值：玻璃轉移點(DMA)185℃
熱膨脹係數(α 1)：28ppm/℃
厚度：350μm
(第二具體實施例)
第3A圖係根據本發明第二實施方式的半導體裝置200的結構剖面圖。
在第一具體實施例中，絕緣樹脂113以及電 子組件112a和112b皆備有翹曲調整層123的功能。然而，絕緣樹脂113係可獨備該功能。第3B圖係根據本發明第二具體實施例的半導體裝置200的平面圖。第3B圖說明內部電極102b以及第二層間絕緣材料114b的周邊部分係覆蓋有絕緣樹脂113。
當絕緣樹脂113係獨用作翹曲調整層123，阻焊劑層110係可省略，以及絕緣樹脂113係可備有阻焊劑層110之功能。因此，焊料抗蝕劑材料係可施加至絕緣樹脂113。考慮到設計樹脂成分為例如提供所欲物性值的簡單性，施加不需要光固化過程之熱固性樹脂係較佳。對該熱固性樹脂，可形成所欲之焊料抗蝕劑圖案，例如，藉由先固化樹脂，然後在樹脂上，進行雷射直接繪製、使用銅膜作為遮罩之雷射剝蝕、以銅膜或乾膜作為遮罩且使用高錳酸鹽溶液之噴砂或蝕刻、或類似者。在半導體裝置的結構中，外部電極102a以及內部電極102b的功能並沒有特別限制，且可彼此互換。因此，半導體裝置結構的規格係可與客戶的封裝配置相容，如電子組件112a和112b存在與否、PoP(層疊封裝)結構、或SiP(系統級封裝)。
(第三具體實施例)
第4圖係本發明第三具體實施例中，半導體裝置300的結構剖面圖。藉由黏合劑104，在第一絕緣材料層101上安裝半導體元件107a。藉由黏合劑104，在該第二絕緣材料層108上安裝半導體元件107a和107b。在本具體實施 例中，在任何一個或多個層表面上安裝任何數量的半導體元件，如上所述。
第5A至5J圖係說明根據本發明第一具體實施例，半導體裝置的製造方法的過程剖面圖。第5A至5J圖係說明逐步附加至面板之產品單位之其一，以及重複拼裝(imposition)。
如第5A圖所示，具有包括銅箔載體121和極薄銅箔120之銅箔載體118之極薄銅箔，經由應力緩和層116和接合層117，黏至平板115的表面，以形成支撐板119。該支撐板119使面板有剛性，且防止製造處理流程中的翹曲。
將進行應力緩和層的說明。
一般情況下，金屬和樹脂係在熱膨脹係數上顯著不同。因此，在製造包括作為平板之金屬基板之半導體封裝過程中，該金屬基板和密封半導體元件的該樹脂之間因熱膨脹係數的不同，引起內應力。然後使密封構件翹曲。
應力緩和層116的作用係減少平板115和第一絕緣材料114a之間，因物性值不同所引起的內應力(應力施加在平板115和第一絕緣材料114a之間的界面)。因此，作為應力緩和層116，理想上使用其彈性係數小於平板115和第一層間絕緣材料114a之絕緣層。
應力緩和層116係成為支撐板119的一部分，並在製造過程中，自第一層間絕緣材料114a剝離。因 此，應力緩和層抑制在製造過程中半導體裝置的翹曲。支撐板119剝離後，抑制半導體裝置翹曲的功能係移交至翹曲調整層123。
具體而言，相同的溫度條件下，當假定平板115具有彈性係數A，應力緩和層116具有彈性係數B，和第一層間絕緣材料114a具有彈性係數C時，可確定由平板115、應力緩和層116、以及第一層間絕緣材料114a所成之組合為A>C>B或C>A>B。
以此方式，應力緩和層116理想上具有低彈性。例如，應力緩和層116理想上具有的彈性係數，例如，在大約25℃(室溫)的溫度區域為2GPa或以下，以及在高於100℃的溫度區域為100MPa或以下。定出各溫度區域的彈性係數上限，因當超過上限值時，應力緩和層116係為過硬而使應力緩和層的功能減弱。
亦即，在室溫下，即使當應力緩和層硬至某種程度(亦即彈性係數高至某種程度)，應力緩和層的功能係充分有效。因此，應力緩和層116的彈性係數可至少為2GPa或以下。另一方面，在高於100℃的溫度區域，例如在接近熱固性樹脂固化溫度(約170℃)的溫度區域(理想上高於150℃的溫度區域)，應力緩和層116的彈性係數為100MPa或更小。當在如此高溫度區域，彈性係數高於100MPa時，應力緩和層的功能係可為無效。
應力緩和層功能的有效性，隨著彈性係數減少而增加。然而，彈性係數過低係導致過高的流動性， 使層的形狀無法維持。因此，彈性係數需設在從室溫至260℃(回流溫度)之溫度範圍內，於層的形狀得以維持的範圍內。
如果使用滿足上述彈性係數關係的絕緣層作為應力緩和層116，在相同的溫度條件下中，當假定平板115具有線膨脹係數a，應力緩和層116具有線性膨脹係數b，以及第一層間絕緣材料114a具有線性膨脹係數c時，ac<b(or ac<b)係成立。
一般而言，金屬基板的線性膨脹係數為約20ppm/℃，且第一層間絕緣材料114a的線性膨脹係數為約幾十ppm/℃。因此，根據本發明具體實施例的半導體裝置，使用具有線性膨脹係數100至200ppm/℃之絕緣層，理想上在200℃或更低的溫度區域，其為100至150ppm/℃。設定200℃或更低的溫度區域的條件係因製造半導體裝置過程時上限溫度為約200℃。溫度區域200℃或更低的條件意指，至少在製造半導體裝置過程中，理想上線性膨脹係數係落在上述範圍內。
此外，如根據本發明具體實施例，作為半導體裝置中的應力緩和層116，理想上使用具有300℃或更高之5%質量減少溫度之黏合劑。設定此條件係為了防止因使用絕緣層而減少半導體裝置的可靠性，且即使藉由回流處理(亦即，耐回流絕緣層)，其質量不太可能降低，因為一般回焊溫度約為260℃。
作為物質耐熱性指標的"質量減少溫度"，係 指當微量物質自室溫加熱，同時使氮氣或空氣流動時，發生給定質量減少時的溫度。此處的"質量減少溫度"係發生5%質量減少時的溫度。
此外，作為應力緩和層116，理想上使用樹脂，其係在JIS百格測試(前JISK5400)中展現分類為"0級"之黏合性，且同時對平板(如鐵的合金或銅合金之典型金屬材料所形成之基板)115以及第一層間絕緣材料114a(環氧類樹脂，酚類樹脂或聚醯亞胺類樹脂)。因此，可加強平板115和第一層間絕緣材料114a之間的黏合性，使第一層間絕緣材料114a的剝離受到抑制。
如上所述，較佳地，應力緩和層116滿足下列至少一項(理想上為全部)：(1)同樣的溫度條件下，當假定平板115具有彈性係數A，應力緩和層116具有彈性係數B，以及第一絕緣材料層101和第二絕緣材料層108具有彈性係數C時，則A>C>B或C>A>B。(2)相同的溫度條件下，當假定平板115具有線膨脹係數a，應力緩和層116具有線性膨脹係數b，以及第一絕緣材料層101和第二絕緣材料層108具有線性膨脹係數c時，則ac<b(or ac<b)。
此能減少平板115和第一層間絕緣材料114a之間因物性值的不同所導致之內部應力，使平板115和第一層間絕緣材料114a翹曲的可能性最小化。
對於應力緩和層116，參閱日本公開專利公報第2014-125982號(半導體封裝及其製造方法)。
平板115可為樹脂固化構件或金屬板，如不銹鋼、42合金、銅或銅合金。平板115的尺寸可應用印刷電路板的工作尺寸(work size)，例如400毫米(mm)×500mm或500mm×600mm。相對於常規的晶圓級封裝，藉由製造過程，大面板的流程增加了生產效率並能降低成本。具有銅箔載體118之極薄銅箔之垂直方向面對產品，極薄銅箔120的厚度為1.5μm至5μm。極薄銅箔與銅箔載體118可為市售之極薄銅箔與銅箔載體，其係廣泛用於在印刷電路板上形成MSAP(模擬半加成法，Modified Semi Additive Process)之電路，或用於製造無芯基板(coreless substrate)。
於製造過程流程中，為了防止極薄銅箔與銅箔載體118之剝離，具有銅箔載體118之極薄銅箔可在尺寸上設為比平板115、接合層117、以及第一層間絕緣材料114a更小，使得銅箔的載體121和極薄銅箔120的邊界端部可以藉由接合層117和第一層間絕緣材料114a覆蓋並保護，如第6圖所示。
以下描述如第5I圖所示，支撐板119係自產品中剝去。具有包括銅箔載體121和極薄銅箔120銅箔載體118之極薄銅箔係形成支撐板119的構件，但在支撐板119剝去時，極薄銅箔120係留在產品上，然後被蝕刻掉。
當支撐板119剝去時，藉由切割第6圖中面板於虛線A-B係有助於該剝去，使銅箔載體121和極薄銅箔120的邊界端部再次露出。此外，在製造過程中，面板 係可分開或切割，例如，為了提高處理能力。在此等情況下，為防止具有銅箔載體118之極薄銅箔的剝離，如第7圖所示，於位在切口部(如第7圖中虛線C-D所示)之具有銅箔載體118之極薄銅箔之部分上，進行半蝕刻，而下至銅箔載體121厚度方向上的中間，以於具有銅箔載體118之極薄銅箔中形成溝槽122，然後以第一層間絕緣材料114a填充該溝槽。填充第一層間絕緣材料114a使得第一層間絕緣材料114a覆蓋並且保護因面板的分開或切割所造成的銅箔載體121和極薄銅箔120的邊界端部。當支撐板119剝去時，藉由切割第7圖中面板於虛線E-F以及E’-F’係有助於該剝離，使銅箔載體121和極薄銅箔120的邊界端部再次露出。
然後，如第5B圖所示，藉由半加成法，於極薄銅箔120上形成包括外部電極102a之金屬薄膜佈線層102。本發明並不限於半加成法。然而，應用半加成法係較佳，因為極薄銅箔120可被用作電鍍銅的種子層，並且該方法適合電路的小型化。
然後，如第5C圖所示，層疊第一層間絕緣材料114a於包括外部電極102a的金屬薄膜佈線層102上，以形成第一絕緣材料層101。
然後，如第5D圖所示，藉由黏合劑104，安裝半導體元件107a和107b於第一絕緣材料層101上，使得電極106面朝上。
然後，如第5E圖所示，使用第二層間絕緣 材料114b密封半導體元件107a和107b與其周邊。然後，使用如CO2雷射加工或UV-YAG雷射處理之常規技術於第二層間絕緣材料114b中鑽孔，以形成金屬導孔109，且其至達包括外部電極102a之金屬薄膜佈線層102，以及電極半導體元件107a和107b之電極106。
然後，如第5F圖所示，使用例如半加成法或MSAP法之常規技術進行電路形成，以於第二層間絕緣材料114b上形成金屬薄膜佈線層102，同時形成金屬導孔109。重複第二層間絕緣材料114b的形成、鑽孔、以及電路形成，以形成第二絕緣材料層108。
然後，如第5G圖所示，藉由光刻法形成阻焊劑層110。使用焊料材料111安裝電子組件112a和112b。
然後，如第5H圖所示，使用如轉移成型(transfer molding)、壓縮成型(compression molding)或射出成型(injection molding)之常規成型技術，以絕緣樹脂113密封電子組件112a和112b，並且將絕緣樹脂113熱固化。然而，密封方法係因絕緣樹脂113的形式不同而不同，並且應用液體樹脂塗佈、樹脂片的真空層疊、或類似者。此時，第二絕緣材料層108和電子組件112a和112b之間的間隙係完全填滿絕緣樹脂113(MUF：成型底部填充，Molded Underfill)，其使半導體裝置具有長時間之可靠性。當絕緣樹脂用作翹曲調整層，例如，使用TMV(穿模通孔，Through Mold Via)技術，使電性連接至翹曲調整層，並且可層疊封裝(package lamination)。然而，當絕緣樹脂113備有阻焊劑 層110的功能，則不應用MUF。
然後，如第5I圖所示，支撐板119係自面板剝離。使用過氧化氫以及硫酸的混合物、過硫酸鹽的水溶液、或類似者，蝕刻掉極薄銅箔120，以暴露包括外部電極102a中的金屬薄膜佈線層102的前表面，如第5J圖所示。
此時，第一層間絕緣材料114a具有表面粗糙度，而可能涉及殘留銅，且可能因此被回蝕，致使樹脂表面凹入1μm至5μm。
支撐板119之提供剛性之功能於過程中移交至絕緣樹脂113和電子組件112a和112b，使其於後端製造過程中並無減弱，維持住流程製品和成品的翹曲特性。然後，使用刀片或類似者將面板劃分成數片，以獲得根據第一具體實施例的半導體裝置100。
製造根據本發明第二具體實施例以及第三具體實施例的半導體裝置的方法，在元件技術製造步驟上係與製造根據第一具體實施例的半導體裝置的方法基本上相同，除了第一絕緣材料層101以及第二絕緣材料層108的數量。因此，可根據需要，應用類似如第5A至5J圖所示之製造過程。
100‧‧‧半導體裝置
101‧‧‧第一絕緣材料層
102‧‧‧金屬薄膜佈線層
102a‧‧‧外部電極
102b‧‧‧內部電極
103‧‧‧安裝表面
104‧‧‧黏合劑
105‧‧‧元件電路表面
106‧‧‧電極
107a‧‧‧半導體元件
107b‧‧‧半導體元件
108‧‧‧第二絕緣材料層
109‧‧‧金屬導孔
110‧‧‧阻焊劑層
111‧‧‧焊料材料
112a‧‧‧電子組件
112b‧‧‧電子組件
113‧‧‧絕緣樹脂
114a‧‧‧第一層間絕緣材料
114b‧‧‧第二層間絕緣材料
123‧‧‧翹曲調整層

Claims (13)

  1. 一種半導體裝置，包括：絕緣材料層，該絕緣材料層包括以不含強化纖維之絕緣材料所密封的一個或多個之半導體元件、複數個金屬薄膜佈線層、以及金屬導孔，且該金屬導孔使該金屬薄膜佈線層相互電性連接，並使該半導體元件之電極以及該金屬薄膜佈線層相互電性連接；以及翹曲調整層，該翹曲調整層係設置於該絕緣材料層的一個主面上，以抵消該絕緣材料層的翹曲，進而減少該半導體裝置的翹曲。
  2. 如申請專利範圍第1項所述的半導體裝置，其中，該半導體元件係藉由黏合劑，安裝於該絕緣材料層之安裝有外部端子之表面的背面側，該半導體元件係被安裝成使得該半導體元件之元件電路表面為面朝上。
  3. 如申請專利範圍第1或2項所述的半導體裝置，其中，該翹曲調整層係由絕緣樹脂所構成的層。
  4. 如申請專利範圍第1或2項所述的半導體裝置，其中，該翹曲調整層係由一個或多個電子組件、以及密封該電子組件之絕緣樹脂所構成，且該電子組件係安裝於被設置在該絕緣材料層之最外層的內部電極上。
  5. 如申請專利範圍第4項所述的半導體裝置，其中，形成於該絕緣材料層和該電子組件之間的間隙，係以密封該電子組件之該絕緣樹脂填充之。
  6. 如申請專利範圍第3項所述的半導體裝置，其中，當該 絕緣材料層為30ppm/℃或更少時，該絕緣樹脂之熱膨脹係數(α 1)係層間絕緣材料之熱膨脹係數(α 1)之0.8至1.5倍，且該絕緣樹脂以及該層間絕緣材料係具有150℃或更高的玻璃轉移點(DMA法)。
  7. 如申請專利範圍第4項所述的半導體裝置，其中，該半導體元件的該電極係位在該電子組件之安裝表面之相反處。
  8. 如申請專利範圍第1或2項所述的半導體裝置，其中，絕緣材料層於該半導體元件上方以及下方的數量係各為一或更多。
  9. 如申請專利範圍第1或2項所述的半導體裝置，其中，該半導體元件其中一者係安裝於任何的層表面上。
  10. 如申請專利範圍第1或2項所述的半導體裝置，其中，複數個該半導體元件係安裝於任何相同的層表面或任何不同的層表面上，或使用其組合。
  11. 如申請專利範圍第1或2項所述的半導體裝置，其中，該外部電極的導體的側表面，以及在相同表面上的該金屬薄膜佈線層的側表面係埋入該絕緣材料層中。
  12. 一種製造如申請專利範圍第1項所述的半導體裝置的方法，該方法係包括：於支撐板的前表面，形成包括外部電極的金屬薄膜佈線層的步驟；於包括該外部電極的該金屬薄膜佈線層上，層疊不含強化纖維之第一層間絕緣材料，以形成第一絕緣材料 層的步驟；於該第一絕緣材料層上，藉由黏合劑，安裝半導體元件，使得具有電極之元件電路表面為面朝上的步驟；以不含強化纖維的第二層間絕緣材料，密封該半導體元件以及其周邊的步驟；於該第二層間絕緣材料中，形成金屬通孔的步驟，且該通孔至達包括該外部電極的該金屬薄膜佈線層、以及該半導體元件的該電極；於該第二層間絕緣材料上，形成金屬薄膜佈線層以及金屬導孔的步驟；藉由重複形成該第二層間絕緣材料、形成該洞、以及形成該金屬薄膜佈線層和該金屬導孔的步驟，形成第二絕緣材料層的步驟；於該第二絕緣材料層上，形成由絕緣樹脂所構成的翹曲調整層的步驟；以及自該第一絕緣材料層剝離該支撐板，以暴露包括該外部電極的該金屬薄膜佈線層的表面的步驟；該翹曲調整層具有抵消該第一絕緣材料層以及該第二絕緣材料層之翹曲的物理特性，以減少該半導體裝置的翹曲。
  13. 一種製造如申請專利範圍第4項所述的半導體裝置的方法，該方法包括：於支撐板的前表面，形成包括外部電極的金屬薄膜佈線層的步驟； 於包括該外部電極的該金屬薄膜佈線層上，層疊不含強化纖維之第一層間絕緣材料，以形成第一絕緣材料層的步驟；於該第一絕緣材料層上，藉由黏合劑，安裝半導體元件，使得具有電極之元件電路表面為面朝上的步驟；以不含強化纖維的第二層間絕緣材料，密封該半導體元件和其周邊的步驟；於該第二層間絕緣材料中，形成金屬通孔的步驟，且該通孔至達包括該外部電極的該金屬薄膜佈線層、以及該半導體元件的該電極；於該第二層間絕緣材料上，形成金屬薄膜佈線層以及金屬導孔的步驟；藉由重複形成該第二層間絕緣材料、形成該洞、以及形成該金屬薄膜佈線層和該金屬導孔的步驟，形成第二絕緣材料層的步驟；形成阻焊劑層於該第二絕緣材料層上，以及安裝電子組件的步驟；以絕緣樹脂密封該電子組件，以形成翹曲調整層的步驟；以及自該第一絕緣材料層剝離該支撐板，以暴露包括該外部電極的該金屬薄膜佈線層的前表面的步驟；該翹曲調整層具有抵消該第一絕緣材料層以及該第二絕緣材料層之翹曲的物理特性，以減少該半導體裝置的翹曲。
TW105120901A 2015-07-03 2016-07-01 半導體裝置及其製造方法 TWI771273B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015134137A JP2017017238A (ja) 2015-07-03 2015-07-03 半導体装置及びその製造方法
JP2015-134137 2015-07-03

Publications (2)

Publication Number Publication Date
TW201709468A true TW201709468A (zh) 2017-03-01
TWI771273B TWI771273B (zh) 2022-07-21

Family

ID=57683221

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105120901A TWI771273B (zh) 2015-07-03 2016-07-01 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US10256196B2 (zh)
JP (1) JP2017017238A (zh)
KR (2) KR102593380B1 (zh)
CN (2) CN111524863A (zh)
TW (1) TWI771273B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
JP6936584B2 (ja) * 2017-02-22 2021-09-15 株式会社アムコー・テクノロジー・ジャパン 電子デバイス及びその製造方法
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same
JP6988360B2 (ja) * 2017-10-18 2022-01-05 昭和電工マテリアルズ株式会社 半導体装置の製造方法及び半導体装置
JP6816046B2 (ja) * 2018-02-06 2021-01-20 アオイ電子株式会社 半導体装置の製造方法
US11183474B2 (en) * 2019-11-04 2021-11-23 Advanced Semiconductor Engineering, Inc. Electronic device package and method for manufacturing the same
US12046523B2 (en) * 2019-11-12 2024-07-23 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and methods of manufacturing the same
CN113921473A (zh) * 2020-07-10 2022-01-11 江苏长电科技股份有限公司 封装结构和封装结构制造方法
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치
US20230197320A1 (en) * 2021-12-17 2023-06-22 Globalfoundries Singapore Pte. Ltd. Heat dissipating structures

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041699A (en) * 1990-05-29 1991-08-20 Motorola, Inc. Laminated thermally conductive substrate
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US6221693B1 (en) * 1999-06-14 2001-04-24 Thin Film Module, Inc. High density flip chip BGA
JP2002121207A (ja) * 2000-10-16 2002-04-23 Kanegafuchi Chem Ind Co Ltd 組成物とそれを用いた感光性組成物及びカバーレイ
JP2003007916A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
AU2003253425C1 (en) * 2002-08-09 2006-06-15 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
US20080044639A1 (en) * 2006-06-26 2008-02-21 Kwok Pong Chan Polyimide solvent cast films having a low coefficient of thermal expansion and method of manufacture thereof
TWI325745B (en) * 2006-11-13 2010-06-01 Unimicron Technology Corp Circuit board structure and fabrication method thereof
TWI323934B (en) * 2006-12-15 2010-04-21 Unimicron Technology Corp Pcb structre having embedded semiconductor chip and fabrication method thereof
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法
US20090002967A1 (en) * 2007-06-29 2009-01-01 Tdk Corporation Electronic module and fabrication method thereof
JP2009130054A (ja) * 2007-11-21 2009-06-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2010010644A (ja) * 2008-05-27 2010-01-14 Toshiba Corp 半導体装置の製造方法
JP5408131B2 (ja) * 2008-06-12 2014-02-05 住友ベークライト株式会社 半導体素子搭載基板
US8692135B2 (en) * 2008-08-27 2014-04-08 Nec Corporation Wiring board capable of containing functional element and method for manufacturing same
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
JP2010219489A (ja) 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
JP2010251688A (ja) 2009-03-25 2010-11-04 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
JP5237242B2 (ja) * 2009-11-27 2013-07-17 日東電工株式会社 配線回路構造体およびそれを用いた半導体装置の製造方法
US8508954B2 (en) * 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
US8198551B2 (en) * 2010-05-18 2012-06-12 Endicott Interconnect Technologies, Inc. Power core for use in circuitized substrate and method of making same
JP2013191690A (ja) * 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法
US8658473B2 (en) * 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
US9431369B2 (en) * 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
JP5677406B2 (ja) 2012-12-26 2015-02-25 本田技研工業株式会社 内燃機関の自動停止始動制御装置
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
CN103268862B (zh) * 2013-05-03 2016-12-28 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US10446335B2 (en) * 2013-08-08 2019-10-15 Zhuhai Access Semiconductor Co., Ltd. Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
CN104576620B (zh) * 2013-10-22 2017-06-20 日月光半导体制造股份有限公司 半导体封装结构与其制造方法
CN104241219B (zh) * 2014-08-26 2019-06-21 日月光半导体制造股份有限公司 元件嵌入式封装结构和其制造方法
CN106256542B (zh) * 2015-06-17 2019-03-26 长兴材料工业股份有限公司 聚酰亚胺树脂及含聚酰亚胺树脂的金属被覆积层板

Also Published As

Publication number Publication date
US20170005044A1 (en) 2017-01-05
TWI771273B (zh) 2022-07-21
KR20230149283A (ko) 2023-10-26
CN106328607B (zh) 2021-05-25
US10256196B2 (en) 2019-04-09
JP2017017238A (ja) 2017-01-19
CN106328607A (zh) 2017-01-11
KR20170004882A (ko) 2017-01-11
KR102593380B1 (ko) 2023-10-24
CN111524863A (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
TWI771273B (zh) 半導體裝置及其製造方法
US9474158B2 (en) Printed wiring board
JP6152254B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US9185799B2 (en) Printed wiring board
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
US9391044B2 (en) Printed wiring board and method for manufacturing printed wiring board
US11430725B2 (en) Wiring board and method of manufacturing the same
JP2009032823A (ja) 電子部品内蔵基板及びその製造方法
US8742553B2 (en) Printed wiring board
JP2011249759A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2011071315A (ja) 配線基板及び配線基板の製造方法
JP2009032824A (ja) 電子部品内蔵基板及びその製造方法
JPWO2007069427A1 (ja) 電子部品内蔵モジュールとその製造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP6105316B2 (ja) 電子装置
JP2016048768A (ja) 配線板及び半導体装置の製造方法
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP5981368B2 (ja) 配線基板、これを用いた実装構造体および配線基板の製造方法
JP2020065088A (ja) 半導体装置及びその製造方法
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
TWI503941B (zh) 晶片封裝基板及其製作方法
JP2002164664A (ja) ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法
JP2008021944A (ja) 多層配線基板及びその製造方法
KR20110131047A (ko) 매립형 인쇄회로기판 제조방법 및 매립형 인쇄회로기판 제조용 구조물
JP2007305653A (ja) 多層回路配線板および半導体装置