JP2003257891A - 導電性ペーストの充填方法及び貫通電極付き基板並びに非貫通電極付き基板 - Google Patents
導電性ペーストの充填方法及び貫通電極付き基板並びに非貫通電極付き基板Info
- Publication number
- JP2003257891A JP2003257891A JP2002050871A JP2002050871A JP2003257891A JP 2003257891 A JP2003257891 A JP 2003257891A JP 2002050871 A JP2002050871 A JP 2002050871A JP 2002050871 A JP2002050871 A JP 2002050871A JP 2003257891 A JP2003257891 A JP 2003257891A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- filling
- substrate
- semiconductor substrate
- atmospheric pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体基板又はその積層基板に設けられ微細
孔に導電性ペーストを効率よく充填する導電性ペースト
の充填方法及び貫通電極付き基板並びに非貫通電極付き
基板を提供する。 【解決手段】 大気圧よりも低い気圧下で半導体基板２
がステージ１上に設置され、その基板２の上面２ａに導
電性ペースト４が直接塗布される。導電性ペースト４
は、印刷スキージ５の作動によって半導体基板２の上面
２ａに印刷されて微細孔３を閉塞する。半導体基板２に
印刷された導電性ペースト４は、一旦大気圧状態に戻さ
れ、ことのきの気圧の変化によって微細孔３上にある導
電性ペースト４が微細孔３に充填される。次いで、仕上
げスキージで導電性ペースト４を均一にする。
孔に導電性ペーストを効率よく充填する導電性ペースト
の充填方法及び貫通電極付き基板並びに非貫通電極付き
基板を提供する。 【解決手段】 大気圧よりも低い気圧下で半導体基板２
がステージ１上に設置され、その基板２の上面２ａに導
電性ペースト４が直接塗布される。導電性ペースト４
は、印刷スキージ５の作動によって半導体基板２の上面
２ａに印刷されて微細孔３を閉塞する。半導体基板２に
印刷された導電性ペースト４は、一旦大気圧状態に戻さ
れ、ことのきの気圧の変化によって微細孔３上にある導
電性ペースト４が微細孔３に充填される。次いで、仕上
げスキージで導電性ペースト４を均一にする。
Description
【０００１】
【発明の属する技術分野】本発明は、導電性ペーストの
充填方法及び貫通電極付き基板並びに非貫通電極付き基
板に係り、特に、半導体基板などに設けられた微細孔に
導電性ペーストを効率よく充填する技術に関する。
充填方法及び貫通電極付き基板並びに非貫通電極付き基
板に係り、特に、半導体基板などに設けられた微細孔に
導電性ペーストを効率よく充填する技術に関する。
【０００２】
【従来の技術】シリコンＩＣチップの高密度実装や、電
子デバイス、光デバイス等の各種デバイスに、貫通電極
付き基板又は非貫通電極付き基板を用いることがある
が、かかる電極は、半導体基板又はそれを積層した積層
基板に設けられている貫通又は非貫通の微細孔（詳しく
は、その孔壁に絶縁層が形成されている微細孔）に導電
性ペーストを充填した後、それを加熱処理して形成して
いる。
子デバイス、光デバイス等の各種デバイスに、貫通電極
付き基板又は非貫通電極付き基板を用いることがある
が、かかる電極は、半導体基板又はそれを積層した積層
基板に設けられている貫通又は非貫通の微細孔（詳しく
は、その孔壁に絶縁層が形成されている微細孔）に導電
性ペーストを充填した後、それを加熱処理して形成して
いる。
【０００３】ところが、上述の微細孔は、例えば、孔径
（Ｄ）が５０μｍ、深さ（Ｌ）が７００μｍといった如
く、高アスペクト比（Ｌ／Ｄが１４）の孔であるが為
に、高粘度の導電性ペーストを迅速、かつ均一密度に充
填させることが困難であって、この点の解決が急務であ
る。
（Ｄ）が５０μｍ、深さ（Ｌ）が７００μｍといった如
く、高アスペクト比（Ｌ／Ｄが１４）の孔であるが為
に、高粘度の導電性ペーストを迅速、かつ均一密度に充
填させることが困難であって、この点の解決が急務であ
る。
【０００４】なお、一部において、導電性ペーストを、
大気圧より低い気圧下で半導体基板又はそれを積層した
積層基板上に孔版印刷した後、差圧充填することが試み
られているが、この方法は、孔径の微細化や穿孔密度の
高密度化に限界を有している孔版を用いることに起因し
て、導電性ペーストを充填する孔が、より一段と微細化
及び高密度化されつつある半導体基板又はそれを積層し
た積層基板（以下、単に積層基板という。）に対しては
適用し難く、加えて、半導体基板又は積層基板に対して
孔版を所定に位置決めして設置する為の作業が煩わしい
等の諸々の欠点を有しており、従って、未だ十分な解決
方法が見出されていないのが実状である。
大気圧より低い気圧下で半導体基板又はそれを積層した
積層基板上に孔版印刷した後、差圧充填することが試み
られているが、この方法は、孔径の微細化や穿孔密度の
高密度化に限界を有している孔版を用いることに起因し
て、導電性ペーストを充填する孔が、より一段と微細化
及び高密度化されつつある半導体基板又はそれを積層し
た積層基板（以下、単に積層基板という。）に対しては
適用し難く、加えて、半導体基板又は積層基板に対して
孔版を所定に位置決めして設置する為の作業が煩わしい
等の諸々の欠点を有しており、従って、未だ十分な解決
方法が見出されていないのが実状である。
【０００５】
【発明が解決しようとする課題】本発明は、上述の欠点
に鑑みて発明されたものであって、アスペクト比（Ｌ／
Ｄ）が３以上といった高アスペクト比で、しかも、導電
性ペーストを充填する孔が、より一段と微細化及び高密
度化されつつある半導体基板又は積層基板の微細孔に対
して導電性ペーストを簡易的に充填することができると
共にボイドの発生を防止しながら迅速、かつ均一密度に
充填することができる方法及び実用化が可能な電気的特
性を有する貫通電極付き基板並びに非貫通電極付き基板
を提供しようとするものである。
に鑑みて発明されたものであって、アスペクト比（Ｌ／
Ｄ）が３以上といった高アスペクト比で、しかも、導電
性ペーストを充填する孔が、より一段と微細化及び高密
度化されつつある半導体基板又は積層基板の微細孔に対
して導電性ペーストを簡易的に充填することができると
共にボイドの発生を防止しながら迅速、かつ均一密度に
充填することができる方法及び実用化が可能な電気的特
性を有する貫通電極付き基板並びに非貫通電極付き基板
を提供しようとするものである。
【０００６】
【課題を解決する為の手段】上記課題を解決する為に、
本発明に係る導電性ペーストの充填方法の一つにおいて
は、大気圧より低い気圧下で半導体基板又は積層基板上
に設けられている微細孔を閉塞するように導電性ペース
トを直接塗布した後、差圧充填を行うようにしている。
本発明に係る導電性ペーストの充填方法の一つにおいて
は、大気圧より低い気圧下で半導体基板又は積層基板上
に設けられている微細孔を閉塞するように導電性ペース
トを直接塗布した後、差圧充填を行うようにしている。
【０００７】また、本発明に係る導電性ペーストの充填
方法の他の一つにおいては、大気圧より低い気圧下で半
導体基板又は積層基板上に設けられている微細孔を閉塞
しないように導電性ペーストを直接塗布した後、かかる
導電性ペーストをスキージで所定厚さに印刷して微細孔
を閉塞してから差圧充填を行うようにしている。
方法の他の一つにおいては、大気圧より低い気圧下で半
導体基板又は積層基板上に設けられている微細孔を閉塞
しないように導電性ペーストを直接塗布した後、かかる
導電性ペーストをスキージで所定厚さに印刷して微細孔
を閉塞してから差圧充填を行うようにしている。
【０００８】更に、本発明に係る導電性ペーストの充填
方法の他の一つにおいては、導電性ペーストを押し込む
為の開口を微細孔に連通させるように半導体基板又は積
層基板上に付着されたフィルムマスク上に、大気圧より
低い気圧下で導電性ペーストを塗布すると共に、それを
スキージの作動により所定厚さに印刷し、次いで差圧充
填を行うようにしている。
方法の他の一つにおいては、導電性ペーストを押し込む
為の開口を微細孔に連通させるように半導体基板又は積
層基板上に付着されたフィルムマスク上に、大気圧より
低い気圧下で導電性ペーストを塗布すると共に、それを
スキージの作動により所定厚さに印刷し、次いで差圧充
填を行うようにしている。
【０００９】このように、本発明に係る導電性ペースト
の充填方法のいずれにおいても孔版を使用しないで、大
気圧より低い気圧下で導電性ペーストを半導体基板又は
積層基板上に直接塗布したり、或るいは、半導体基板又
は積層基板に付着したフィルムマスク上にそれを塗布
し、かつ差圧充填している。
の充填方法のいずれにおいても孔版を使用しないで、大
気圧より低い気圧下で導電性ペーストを半導体基板又は
積層基板上に直接塗布したり、或るいは、半導体基板又
は積層基板に付着したフィルムマスク上にそれを塗布
し、かつ差圧充填している。
【００１０】その為、導電性ペーストを充填する孔がよ
り一段と微細化及び高密度化された半導体基板又は積層
基板であっても、簡易的に充填することができると共に
ボイドの発生を防止しながら迅速、かつ均一密度に充填
することができ、従って、高アスペクト比の半導体基板
又は積層基板に設けられている孔（導電性ペーストを充
填しようとする孔）の微細化及び高密度化に対応するこ
とができる。
り一段と微細化及び高密度化された半導体基板又は積層
基板であっても、簡易的に充填することができると共に
ボイドの発生を防止しながら迅速、かつ均一密度に充填
することができ、従って、高アスペクト比の半導体基板
又は積層基板に設けられている孔（導電性ペーストを充
填しようとする孔）の微細化及び高密度化に対応するこ
とができる。
【００１１】なお、微細孔を閉塞するように導電性ペー
ストを直接塗布する上記方法にあっては、塗布した導電
性ペーストを、そのままの状態で差圧充填するよりも、
それをスキージの作動により所定厚さに印刷してから差
圧充填を行うのが好ましく、これよって、均一充填をよ
り確実にすることができる。
ストを直接塗布する上記方法にあっては、塗布した導電
性ペーストを、そのままの状態で差圧充填するよりも、
それをスキージの作動により所定厚さに印刷してから差
圧充填を行うのが好ましく、これよって、均一充填をよ
り確実にすることができる。
【００１２】また、フィルムマスクを用いる上記方法に
あっては、不必要な面に導電性ペーストが付着するのを
防止することができると共に最小凹部を形成することが
できるように導電性ペーストを充填することができる点
で、フィルムマスクを用いない他の上記方法よりも有利
である。
あっては、不必要な面に導電性ペーストが付着するのを
防止することができると共に最小凹部を形成することが
できるように導電性ペーストを充填することができる点
で、フィルムマスクを用いない他の上記方法よりも有利
である。
【００１３】また、上記の三つの方法のいずれにおいて
も、半導体基板又は積層基板の微細孔（導電性ペースト
を充填しようとする微細孔）は、貫通孔又は非貫通孔の
いずれであってもよいが、貫通孔の場合においては、半
導体基板又は積層基板を、通気性シート材を介在させて
ステージに設置し、かつステージに設けられている貫通
孔から吸引するのが好ましく、これによって、より有効
に導電性ペーストを充填することができる。
も、半導体基板又は積層基板の微細孔（導電性ペースト
を充填しようとする微細孔）は、貫通孔又は非貫通孔の
いずれであってもよいが、貫通孔の場合においては、半
導体基板又は積層基板を、通気性シート材を介在させて
ステージに設置し、かつステージに設けられている貫通
孔から吸引するのが好ましく、これによって、より有効
に導電性ペーストを充填することができる。
【００１４】また、上述のようにして、貫通又は非貫通
の微細孔に導電性ペーストを充填した後、それを加熱硬
化処理してなる貫通又は非貫通の電極を形成した基板
は、実用化が可能な電気的特性を有している。
の微細孔に導電性ペーストを充填した後、それを加熱硬
化処理してなる貫通又は非貫通の電極を形成した基板
は、実用化が可能な電気的特性を有している。
【００１５】
【発明の実施の形態】本発明においては、孔版を用いな
いで、半導体基板又は積層基板上に導電性ペーストを直
接塗布する。例えば、図１において、水平に保たれてい
るステージ１上の所定位置に設置されている半導体基板
２（又は積層基板）に、直径がＤの微細孔３が貫通され
ているが、この半導体基板２（又は積層基板）の上面２
ａ上に、図２に示されている如くに導電性ペースト４を
直接塗布する。
いで、半導体基板又は積層基板上に導電性ペーストを直
接塗布する。例えば、図１において、水平に保たれてい
るステージ１上の所定位置に設置されている半導体基板
２（又は積層基板）に、直径がＤの微細孔３が貫通され
ているが、この半導体基板２（又は積層基板）の上面２
ａ上に、図２に示されている如くに導電性ペースト４を
直接塗布する。
【００１６】かかる導電性ペースト４の塗布は、半導体
基板２（又は積層基板）の上面２ａ上であれば、いかな
る箇所であってもよい。すなわち、半導体基板２（又は
積層基板）に設けられている微細孔３を閉塞するように
塗布したり、或るいは、図２に示される如くに閉塞しな
いように塗布したりのいずれであってもよい。
基板２（又は積層基板）の上面２ａ上であれば、いかな
る箇所であってもよい。すなわち、半導体基板２（又は
積層基板）に設けられている微細孔３を閉塞するように
塗布したり、或るいは、図２に示される如くに閉塞しな
いように塗布したりのいずれであってもよい。
【００１７】しかし、微細孔３を閉塞するように塗布す
るのが好ましく、そのように塗布することによって、そ
のままの状態で後述するように差圧充填を行うことがで
きると共に不必要な箇所に付着された導電性ペースト４
の除去を容易化することができる。
るのが好ましく、そのように塗布することによって、そ
のままの状態で後述するように差圧充填を行うことがで
きると共に不必要な箇所に付着された導電性ペースト４
の除去を容易化することができる。
【００１８】なお、微細孔３を閉塞する塗布とは、所定
パターンに複数設けられている微細孔３を個々に独立し
て閉塞するように塗布したり、或るいは、複数の微細孔
３が設けられている一定領域を被覆するように塗布する
ことであって、半導体基板２（又は積層基板）の上面２
ａ上であっても、微細孔３が設けられていない一定領域
は除かれ、かつその塗布方法は、ノズルを用いての滴下
法等、いかなる方法であってもよい。
パターンに複数設けられている微細孔３を個々に独立し
て閉塞するように塗布したり、或るいは、複数の微細孔
３が設けられている一定領域を被覆するように塗布する
ことであって、半導体基板２（又は積層基板）の上面２
ａ上であっても、微細孔３が設けられていない一定領域
は除かれ、かつその塗布方法は、ノズルを用いての滴下
法等、いかなる方法であってもよい。
【００１９】また、上述とは異なり、微細孔３を閉塞す
るように塗布したままで差圧充填を行わずに、塗布され
た導電性ペースト４をスキージの作動により所定厚さに
印刷してから差圧充填を行ってもよく、これによって、
微細孔３に対する導電性ペースト４の均一充填を、より
確実なものにすることができるが、その一方において不
必要な箇所に付着される導電性ペースト４の除去がやや
困難になる。
るように塗布したままで差圧充填を行わずに、塗布され
た導電性ペースト４をスキージの作動により所定厚さに
印刷してから差圧充填を行ってもよく、これによって、
微細孔３に対する導電性ペースト４の均一充填を、より
確実なものにすることができるが、その一方において不
必要な箇所に付着される導電性ペースト４の除去がやや
困難になる。
【００２０】図２に示される如くに、微細孔３を閉塞し
ないように塗布する場合においては、上述のように、そ
の直接塗布した導電性ペースト４を、印刷スキージ５の
作動により所定厚さに印刷することによって微細孔４を
閉塞してから差圧充填を行う。その際、印刷スキージ５
が右側へ水平に移動される。その為、図３に示される如
くに、所定厚さに導電性ペースト４を印刷することがで
き、この印刷によって導電性ペースト４の一部が微細孔
３に充填される。
ないように塗布する場合においては、上述のように、そ
の直接塗布した導電性ペースト４を、印刷スキージ５の
作動により所定厚さに印刷することによって微細孔４を
閉塞してから差圧充填を行う。その際、印刷スキージ５
が右側へ水平に移動される。その為、図３に示される如
くに、所定厚さに導電性ペースト４を印刷することがで
き、この印刷によって導電性ペースト４の一部が微細孔
３に充填される。
【００２１】このように、導電性ペースト４を半導体基
板２又は積層基板上に直接塗布する為に、導電性ペース
ト４を充填する孔がより一段と微細化及び高密度化され
た半導体基板又は積層基板であっても、後述するように
簡易的に充填することができるから、高アスペクト比の
半導体基板又は積層基板の孔（導電性ペーストを充填し
ようとする孔）の微細化及び高密度化に対応することが
できる。
板２又は積層基板上に直接塗布する為に、導電性ペース
ト４を充填する孔がより一段と微細化及び高密度化され
た半導体基板又は積層基板であっても、後述するように
簡易的に充填することができるから、高アスペクト比の
半導体基板又は積層基板の孔（導電性ペーストを充填し
ようとする孔）の微細化及び高密度化に対応することが
できる。
【００２２】上述の導電性ペースト４の塗布及び印刷
は、大気圧より低い第１の気圧下で行われ、その後、か
かる第１の気圧が大気圧に戻される。よって、この差圧
充填により図４に示されている如くに、導電性ペースト
４を微細孔３に迅速、かつ均一密度に充填することがで
きる。
は、大気圧より低い第１の気圧下で行われ、その後、か
かる第１の気圧が大気圧に戻される。よって、この差圧
充填により図４に示されている如くに、導電性ペースト
４を微細孔３に迅速、かつ均一密度に充填することがで
きる。
【００２３】半導体基板２（又は積層基板）のアスペク
ト比（Ｌ／Ｄ）が３以上といった高アスペクト比であっ
ても、迅速、かつ均一密度に充填することができる。微
細孔３は貫通孔であるから、アスペクト比（Ｌ／Ｄ）の
Ｌは、半導体基板２（又は積層基板）の厚さｔに該当す
る。
ト比（Ｌ／Ｄ）が３以上といった高アスペクト比であっ
ても、迅速、かつ均一密度に充填することができる。微
細孔３は貫通孔であるから、アスペクト比（Ｌ／Ｄ）の
Ｌは、半導体基板２（又は積層基板）の厚さｔに該当す
る。
【００２４】本発明においては、大気圧より低い第１の
気圧を大気圧に戻す上述の差圧充填に代えて、ペースト
印刷時の第１の気圧を上昇させて、前記第１の気圧より
高いが大気圧より低い第２の気圧に制御して差圧充填を
行ってもよく、これによって、ボイドの発生を防止しな
がら迅速、かつ均一密度に充填することができることに
加えて、第２の気圧下で必要に応じて補充印刷を行うこ
とができる。
気圧を大気圧に戻す上述の差圧充填に代えて、ペースト
印刷時の第１の気圧を上昇させて、前記第１の気圧より
高いが大気圧より低い第２の気圧に制御して差圧充填を
行ってもよく、これによって、ボイドの発生を防止しな
がら迅速、かつ均一密度に充填することができることに
加えて、第２の気圧下で必要に応じて補充印刷を行うこ
とができる。
【００２５】以下、引き続いて、仕上げスキージ６（図
１参照）によって更に未充填部に導電性ペースト４を押
し込み、その後、半導体基板２（又は積層基板）上に、
できる限り導電性ペースト４を残存させないように、半
導体基板２（又は積層基板）上の導電性ペースト４が、
図示されていない他所へ移送される。その際、仕上げス
キージ６は、その先端を半導体基板２（又は積層基板）
の上面２ａに圧接して左側へ水平に移動される。
１参照）によって更に未充填部に導電性ペースト４を押
し込み、その後、半導体基板２（又は積層基板）上に、
できる限り導電性ペースト４を残存させないように、半
導体基板２（又は積層基板）上の導電性ペースト４が、
図示されていない他所へ移送される。その際、仕上げス
キージ６は、その先端を半導体基板２（又は積層基板）
の上面２ａに圧接して左側へ水平に移動される。
【００２６】上述において、導電性ペースト４の印刷に
当っての印刷スキージ５の高さ位置は、所定厚みの導電
性ペースト層を形成するように調整される。一般には、
微細孔３の深さ（半導体基板２又は積層基板の厚さｔ）
に相当する厚みに導電性ペースト層を形成するように調
整するのが好ましいが、スキージのペースト充填性能に
あわせて各種厚みに導電性ペースト層を形成するように
調整してもよい。
当っての印刷スキージ５の高さ位置は、所定厚みの導電
性ペースト層を形成するように調整される。一般には、
微細孔３の深さ（半導体基板２又は積層基板の厚さｔ）
に相当する厚みに導電性ペースト層を形成するように調
整するのが好ましいが、スキージのペースト充填性能に
あわせて各種厚みに導電性ペースト層を形成するように
調整してもよい。
【００２７】印刷スキージ５及び仕上げスキージ６はそ
れぞれが昇降自在に装着され、前記印刷又は前記仕上げ
に際して所定高さ位置へ移動される。なお、両スキージ
５，６は一緒に左右方向へ移動されるが、その際、必要
な一方のスキージは、前記印刷又は前記仕上げに適した
所定高さに位置されて移動されると共に他方の不必要な
スキージは、それよりも上方の退避位置に位置されて移
動される。
れぞれが昇降自在に装着され、前記印刷又は前記仕上げ
に際して所定高さ位置へ移動される。なお、両スキージ
５，６は一緒に左右方向へ移動されるが、その際、必要
な一方のスキージは、前記印刷又は前記仕上げに適した
所定高さに位置されて移動されると共に他方の不必要な
スキージは、それよりも上方の退避位置に位置されて移
動される。
【００２８】両スキージ５，６は、一般にウレタンゴム
製のものが用いられ、印刷スキージ５の先端の傾斜角度
θａ（図１参照）は５度〜１０度、仕上げスキージ６の
それ（θｂ）は４５度にそれぞれ設けられている。な
お、両スキージ５，６の傾斜角θａ、θｂのそれぞれ
は、この設定に限定されず、導電性ペーストの種類等に
応じて適宜に設定変更が可能である。
製のものが用いられ、印刷スキージ５の先端の傾斜角度
θａ（図１参照）は５度〜１０度、仕上げスキージ６の
それ（θｂ）は４５度にそれぞれ設けられている。な
お、両スキージ５，６の傾斜角θａ、θｂのそれぞれ
は、この設定に限定されず、導電性ペーストの種類等に
応じて適宜に設定変更が可能である。
【００２９】また、導電性ペースト４は、導電性物質及
び樹脂でなるペーストであって、金、銀、銅、錫、炭素
のうち少なくとも１種類を含むものが好ましい。特に、
無溶剤タイプで電気抵抗が小さく、かつフィラーの粒径
が微細で粘性が低いものが好ましく、それによると、硬
化後に高い導電性を発現することができる。
び樹脂でなるペーストであって、金、銀、銅、錫、炭素
のうち少なくとも１種類を含むものが好ましい。特に、
無溶剤タイプで電気抵抗が小さく、かつフィラーの粒径
が微細で粘性が低いものが好ましく、それによると、硬
化後に高い導電性を発現することができる。
【００３０】また、半導体基板２の代表例としてシリコ
ン基板が挙げられるが、これ以外の例えば、ＧａＡｓ基
板等であってもよい。それらの半導体基板２は、ＩＣデ
バイス等が形成されているもの又はそのようなものが形
成されていないもののどちらであってもよい。シリコン
基板にあっては、その厚さが５０μｍ〜７２５μｍであ
り、かつそれに貫通されている微細孔３の径は、１００
μｍ以下、一般的には数十μｍに設けられている。な
お、その孔壁には、シリコン酸化膜からなる絶縁層が形
成されている。
ン基板が挙げられるが、これ以外の例えば、ＧａＡｓ基
板等であってもよい。それらの半導体基板２は、ＩＣデ
バイス等が形成されているもの又はそのようなものが形
成されていないもののどちらであってもよい。シリコン
基板にあっては、その厚さが５０μｍ〜７２５μｍであ
り、かつそれに貫通されている微細孔３の径は、１００
μｍ以下、一般的には数十μｍに設けられている。な
お、その孔壁には、シリコン酸化膜からなる絶縁層が形
成されている。
【００３１】図１〜４においては、一個の微細孔３が示
されているのにすぎないが、半導体基板２（又は積層基
板）には、高密度に多数の微細孔３が貫通されている。
また、導電性ペースト４の塗布及び印刷時の気圧（第１
の気圧）は、２００Ｐａ以下に保たれる。かかる圧力
は、微細孔３中の残存空気と導電性ペースト４から出る
ガスとのバランスを考慮して決められる。一方、上述の
第２の気圧は、第１の気圧よりも１００Ｐａ以上高いが
大気圧よりも低いように制御される。
されているのにすぎないが、半導体基板２（又は積層基
板）には、高密度に多数の微細孔３が貫通されている。
また、導電性ペースト４の塗布及び印刷時の気圧（第１
の気圧）は、２００Ｐａ以下に保たれる。かかる圧力
は、微細孔３中の残存空気と導電性ペースト４から出る
ガスとのバランスを考慮して決められる。一方、上述の
第２の気圧は、第１の気圧よりも１００Ｐａ以上高いが
大気圧よりも低いように制御される。
【００３２】上述のように、半導体基板２（又は積層基
板）の上面２ａ上に大気圧より低い気圧下（第１の気圧
下）で導電性ペースト４を直接塗布し、かつそのままの
状態で差圧充填を行ったり、或るいは、塗布した導電性
ペースト４を、印刷スキージ５の作動により所定厚さに
印刷してから差圧充填を行っている。その為、導電性ペ
ースト４を充填する孔（微細孔３）が、より一段と微細
化及び高密度化されつつある半導体基板２（又は積層基
板）に対しても適用することができる。
板）の上面２ａ上に大気圧より低い気圧下（第１の気圧
下）で導電性ペースト４を直接塗布し、かつそのままの
状態で差圧充填を行ったり、或るいは、塗布した導電性
ペースト４を、印刷スキージ５の作動により所定厚さに
印刷してから差圧充填を行っている。その為、導電性ペ
ースト４を充填する孔（微細孔３）が、より一段と微細
化及び高密度化されつつある半導体基板２（又は積層基
板）に対しても適用することができる。
【００３３】なお、上述の例においては、導電性ペース
ト４を半導体基板２（又は積層基板）上に直接塗布して
いるが、本発明においては、図５に示されている如く
に、半導体基板２（又は積層基板）に付着されたフィル
ムマスク７の印刷面７ａ上に塗布してもよい。
ト４を半導体基板２（又は積層基板）上に直接塗布して
いるが、本発明においては、図５に示されている如く
に、半導体基板２（又は積層基板）に付着されたフィル
ムマスク７の印刷面７ａ上に塗布してもよい。
【００３４】このフィルムマスク７は、剥離可能な薄い
マスク（例えば、厚さが１０μｍ〜２５μｍ）であっ
て、不必要な箇所に導電性ペースト４が付着するのを防
止する為及び後述の凹み形成防止の為に用いられる。従
って、それに適した所定材質のものが選択されるが、一
般には、レジストコートや、接着層と樹脂層とを形成し
た離形型フィルムが選択される。
マスク（例えば、厚さが１０μｍ〜２５μｍ）であっ
て、不必要な箇所に導電性ペースト４が付着するのを防
止する為及び後述の凹み形成防止の為に用いられる。従
って、それに適した所定材質のものが選択されるが、一
般には、レジストコートや、接着層と樹脂層とを形成し
た離形型フィルムが選択される。
【００３５】また、フィルムマスク７には、導電性ペー
スト４を押し込む為の開口８が設けられており、この開
口８を微細孔３に連通させるように半導体基板２（又は
積層基板）に付着される。なお、開口８は、フィルムマ
スク７の付着後に、レーザー等で微細孔３と同時加工し
てもよい。
スト４を押し込む為の開口８が設けられており、この開
口８を微細孔３に連通させるように半導体基板２（又は
積層基板）に付着される。なお、開口８は、フィルムマ
スク７の付着後に、レーザー等で微細孔３と同時加工し
てもよい。
【００３６】よって、この例においても、導電性ペース
ト４を半導体基板２（又は積層基板）上に直接塗布する
上述の例と同様に、塗布のままの状態で差圧充填を行っ
たり、或るいは、塗布した導電性ペースト４を、印刷ス
キージ５の作動により所定厚さに印刷してから差圧充填
を行うことにより、導電性ペースト４を微細孔３に迅
速、かつ均一密度に充填することができる。したがっ
て、導電性ペースト４を充填する孔（微細孔３）が、よ
り一段と微細化及び高密度化されつつある半導体基板２
（又は積層基板）に対しても適用することができる。
ト４を半導体基板２（又は積層基板）上に直接塗布する
上述の例と同様に、塗布のままの状態で差圧充填を行っ
たり、或るいは、塗布した導電性ペースト４を、印刷ス
キージ５の作動により所定厚さに印刷してから差圧充填
を行うことにより、導電性ペースト４を微細孔３に迅
速、かつ均一密度に充填することができる。したがっ
て、導電性ペースト４を充填する孔（微細孔３）が、よ
り一段と微細化及び高密度化されつつある半導体基板２
（又は積層基板）に対しても適用することができる。
【００３７】なお、導電性ペースト４の充填後、フィル
ムマスク７が剥離される。次いで、必要に応じて、半導
体基板２（又は積層基板）の上面２ａのクリーニング、
すなわち、マスク剥離面のクリーニングが行われる。
ムマスク７が剥離される。次いで、必要に応じて、半導
体基板２（又は積層基板）の上面２ａのクリーニング、
すなわち、マスク剥離面のクリーニングが行われる。
【００３８】以上、半導体基板２（又は積層基板）の微
細孔３が貫通孔である場合の例について述べたが、本発
明においては、半導体基板２（又は積層基板）の微細孔
３は、貫通孔に限定されず非貫通孔であってもよい。貫
通孔としてビアホール、スルホールなどが挙げられると
共に非貫通孔としてブラインドビアホール、ブラインド
スルホールなどが挙げられる。
細孔３が貫通孔である場合の例について述べたが、本発
明においては、半導体基板２（又は積層基板）の微細孔
３は、貫通孔に限定されず非貫通孔であってもよい。貫
通孔としてビアホール、スルホールなどが挙げられると
共に非貫通孔としてブラインドビアホール、ブラインド
スルホールなどが挙げられる。
【００３９】また、アスペクト比が小さい場合（例え
ば、Ｌ／Ｄが３〜６の場合）には、大気圧より低い第１
の気圧下でのペースト塗布に引き続いて、「脱泡」→
「充填印刷」（厚塗り、スキージのθａが５〜１０度）
→「差圧充填」（第１の気圧より高いが大気圧より低い
第２の気圧に制御又は大気圧に戻す）→「仕上げ補充印
刷」（差圧充填時の気圧下、スキージのθbが４５度）
を行うのが好ましい。
ば、Ｌ／Ｄが３〜６の場合）には、大気圧より低い第１
の気圧下でのペースト塗布に引き続いて、「脱泡」→
「充填印刷」（厚塗り、スキージのθａが５〜１０度）
→「差圧充填」（第１の気圧より高いが大気圧より低い
第２の気圧に制御又は大気圧に戻す）→「仕上げ補充印
刷」（差圧充填時の気圧下、スキージのθbが４５度）
を行うのが好ましい。
【００４０】また、アスペクト比が大きい場合（例え
ば、Ｌ／Ｄが６〜３０の場合）には、大気圧より低い第
１の気圧下でのペースト塗布に引き続いて、「脱泡」→
「充填印刷Ａ」→「補充印刷Ａ」→「充填印刷Ｂ」→
「差圧充填」→「補充印刷Ｂ（仕上げ印刷）」を行い、
かつその際、「補充印刷Ａ」に引き続いて「充填印刷
Ａ」を行うことを所定回数繰り返してから「充填印刷
Ｂ」を行うと共に「充填印刷Ｂ」においては、印圧を下
げて厚塗りするのが好ましい。
ば、Ｌ／Ｄが６〜３０の場合）には、大気圧より低い第
１の気圧下でのペースト塗布に引き続いて、「脱泡」→
「充填印刷Ａ」→「補充印刷Ａ」→「充填印刷Ｂ」→
「差圧充填」→「補充印刷Ｂ（仕上げ印刷）」を行い、
かつその際、「補充印刷Ａ」に引き続いて「充填印刷
Ａ」を行うことを所定回数繰り返してから「充填印刷
Ｂ」を行うと共に「充填印刷Ｂ」においては、印圧を下
げて厚塗りするのが好ましい。
【００４１】また、上述の「差圧充填」に際し、図６に
示されている如くに、通気性シート材１４（例えば、布
等）を介在させて半導体基板２（又は積層基板）が設置
されているステージ１の貫通孔９から吸引するのが好ま
しい。なお、必要に応じて、通気性シート材１４を介在
させないでステージ１上に半導体基板２（又は積層基
板）を直接、設置して貫通孔９から吸引するようにして
もよい。
示されている如くに、通気性シート材１４（例えば、布
等）を介在させて半導体基板２（又は積層基板）が設置
されているステージ１の貫通孔９から吸引するのが好ま
しい。なお、必要に応じて、通気性シート材１４を介在
させないでステージ１上に半導体基板２（又は積層基
板）を直接、設置して貫通孔９から吸引するようにして
もよい。
【００４２】図６中、１０は外側の第１減圧チャンバ
ー、１１は内側の第２減圧チャンバー、１２は第２吸引
装置、１３は第１吸引装置をそれぞれ示しているが、差
圧充填の開始と同時に吸引を行うことにより、高アスペ
クト比の場合であっても、微細孔３に対して効果的に導
電性ペースト４を充填することができる。図７において
は、上述とは異なり、吸引を行わない場合において用い
られる減圧チャンバーの概略的構成が示されている。
ー、１１は内側の第２減圧チャンバー、１２は第２吸引
装置、１３は第１吸引装置をそれぞれ示しているが、差
圧充填の開始と同時に吸引を行うことにより、高アスペ
クト比の場合であっても、微細孔３に対して効果的に導
電性ペースト４を充填することができる。図７において
は、上述とは異なり、吸引を行わない場合において用い
られる減圧チャンバーの概略的構成が示されている。
【００４３】上述からして明らかの如く、本発明に係る
充填方法は、半導体基板２又は積層基板のいずれに対し
ても適用することができるが、そのようにして微細孔３
に導電性ペースト４を充填した半導体基板１又は積層基
板は、その後、焼成され、かつ必要に応じて導電性ペー
スト４の補充印刷が行なわれる。これは、焼成すると、
微細孔３に充填された導電性ペーストが加熱硬化され、
それに伴って、その端部が凹んだ姿になるので、そこを
平坦化する為である。この焼成及び補充印刷は、適宜、
所定フローに行うことができる。
充填方法は、半導体基板２又は積層基板のいずれに対し
ても適用することができるが、そのようにして微細孔３
に導電性ペースト４を充填した半導体基板１又は積層基
板は、その後、焼成され、かつ必要に応じて導電性ペー
スト４の補充印刷が行なわれる。これは、焼成すると、
微細孔３に充填された導電性ペーストが加熱硬化され、
それに伴って、その端部が凹んだ姿になるので、そこを
平坦化する為である。この焼成及び補充印刷は、適宜、
所定フローに行うことができる。
【００４４】よって、導電性ペーストの加熱硬化によっ
て貫通電極を形成した貫通電極付き基板又は非貫通電極
を形成した非貫通電極付き基板を得ることができるが、
それらの電極付き基板は、いずれも実用化が図れる電気
的特性を有している。
て貫通電極を形成した貫通電極付き基板又は非貫通電極
を形成した非貫通電極付き基板を得ることができるが、
それらの電極付き基板は、いずれも実用化が図れる電気
的特性を有している。
【００４５】
【発明の効果】上述のように、本発明によると、アスペ
クト比（Ｌ／Ｄ）が３以上といった高アスペクト比で、
しかも、導電性ペーストを充填する孔がより一段と微細
化及び高密度化されつつある半導体基板又はそれを積層
した積層基板に対して、大気圧より低い第１の気圧下で
導電性ペーストを直接塗布し、その後に差圧充填するか
ら、導電性ペーストを充填する孔がより一段と微細化及
び高密度化された半導体基板又は前記積層基板であって
も、簡易的に充填することができると共にボイドの発生
を防止しながら迅速、かつ均一密度に充填することがで
き、従って、高アスペクト比の半導体基板又は前記積層
基板に設けられている孔（導電性ペーストを充填しよう
とする孔）の微細化及び高密度化に対応することができ
る。また、実用化が図れる電気的特性を有する貫通電極
付き基板及び非貫通電極付き基板を得ることができる。
クト比（Ｌ／Ｄ）が３以上といった高アスペクト比で、
しかも、導電性ペーストを充填する孔がより一段と微細
化及び高密度化されつつある半導体基板又はそれを積層
した積層基板に対して、大気圧より低い第１の気圧下で
導電性ペーストを直接塗布し、その後に差圧充填するか
ら、導電性ペーストを充填する孔がより一段と微細化及
び高密度化された半導体基板又は前記積層基板であって
も、簡易的に充填することができると共にボイドの発生
を防止しながら迅速、かつ均一密度に充填することがで
き、従って、高アスペクト比の半導体基板又は前記積層
基板に設けられている孔（導電性ペーストを充填しよう
とする孔）の微細化及び高密度化に対応することができ
る。また、実用化が図れる電気的特性を有する貫通電極
付き基板及び非貫通電極付き基板を得ることができる。
【図１】図１は半導体基板の設置態様及びスキージの移
動態様を示す図である。
動態様を示す図である。
【図２】図２は導電性ペーストの印刷開始態様を示す図
である。
である。
【図３】図３は導電性ペーストの印刷終了態様を示す図
である。
である。
【図４】図４は差圧充填の終了態様を示す図である。
【図５】図５はフィルムマスクを付着した半導体基板の
設置態様を示す図である。
設置態様を示す図である。
【図６】図６は半導体基板を減圧チャンバー内に設置す
る態様を示す図である。
る態様を示す図である。
【図７】図７は半導体基板を減圧チャンバー内に設置す
る他の態様を示す図である。
る他の態様を示す図である。
１：ステージ
２：半導体基板
３：微細孔
４：導電性ペースト
５：印刷スキージ
６：仕上げスキージ
７：フィルムマスク
８：開口
９：貫通孔
１０：第１減圧チャンバー
１１：第２減圧チャンバー
１４：通気性シート材
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 滝沢 功
東京都江東区木場１丁目５番１号 株式会
社フジクラ内
(72)発明者 山本 敏
東京都江東区木場１丁目５番１号 株式会
社フジクラ内
Ｆターム(参考） 4M104 AA01 AA05 BB04 BB08 BB09
BB36 DD51 DD68 FF21 FF27
HH14 HH16
5F033 GG02 JJ07 JJ11 JJ13 JJ14
MM30 PP26 QQ41 QQ43 QQ73
QQ99 XX04
5F044 EE04 EE21 KK05 RR06
Claims (22)
- 【請求項１】 半導体基板又はそれを積層した積層基板
に設けられている微細孔に導電性ペーストを充填する方
法において、大気圧より低い第１の気圧下で前記半導体
基板又は前記積層基板上に、前記微細孔を閉塞するよう
に前記導電性ペーストを直接塗布した後、差圧充填を行
うことを特徴とする導電性ペーストの充填方法。 - 【請求項２】 前記半導体基板又は前記積層基板上に塗
布された前記導電性ペーストをスキージの作動により所
定厚さに印刷してから前記差圧充填を行うことを特徴と
する請求項１に記載の導電性ペーストの充填方法。 - 【請求項３】 半導体基板又はそれを積層した積層基板
に設けられている微細孔に導電性ペーストを充填する方
法において、大気圧より低い第１の気圧下で前記半導体
基板又は前記積層基板上に、前記微細孔を閉塞しないよ
うに前記導電性ペーストを直接塗布した後、前記導電性
ペーストをスキージの作動により所定厚さに印刷するこ
とによって前記微細孔を閉塞してから差圧充填を行うこ
とを特徴とする導電性ペーストの充填方法。 - 【請求項４】 前記差圧充填を、前記第１の気圧を上昇
させて前記第１の気圧より高いが大気圧より低い第２の
気圧に制御して行うことを特徴とする請求項１，２又は
３に記載の導電性ペーストの充填方法。 - 【請求項５】 前記差圧充填を、前記第１の気圧を大気
圧に戻して行うことを特徴とする請求項１，２又は３に
記載の導電性ペーストの充填方法。 - 【請求項６】 前記微細孔が貫通孔であることを特徴と
する請求項４又は５に記載の導電性ペーストの充填方
法。 - 【請求項７】 前記半導体基板又は前記積層基板をステ
ージ上に設置し、前記ステージに設けられている貫通孔
から吸引することを特徴とする請求項６に記載の導電性
ペーストの充填方法。 - 【請求項８】 前記半導体基板又は前記積層基板を、通
気性シートを介在させて前記ステージ上に設置したこと
を特徴とする請求項７に記載の導電性ペーストの充填方
法。 - 【請求項９】 前記半導体基板がシリコン基板であるこ
とを特徴とする請求項８に記載の導電性ペーストの充填
方法。 - 【請求項１０】 前記微細孔が非貫通孔であることを特
徴とする請求項４又は５に記載の導電性ペーストの充填
方法。 - 【請求項１１】 前記半導体基板がシリコン基板である
ことを特徴とする請求項１０に記載の導電性ペーストの
充填方法。 - 【請求項１２】 半導体基板又はそれを積層した積層基
板に設けられている微細孔に導電性ペーストを充填する
方法において、前記導電性ペーストを押し込む為の開口
を前記微細孔に連通させるように前記半導体基板又は前
記積層基板上に付着されたフィルムマスク上に、大気圧
より低い第１の気圧下で前記導電性ペーストを塗布し、
かつスキージの作動によって所定厚さに印刷し、次いで
差圧充填を行うことを特徴とする導電性ペーストの充填
方法。 - 【請求項１３】 前記差圧充填を、前記第１の気圧を上
昇させて前記第１の気圧より高いが大気圧より低い第２
の気圧に制御して行うことを特徴とする請求項１２に記
載の導電性ペーストの充填方法。 - 【請求項１４】 前記差圧充填を、前記第１の気圧を大
気圧に戻して行うことを特徴とする請求項１２に記載の
導電性ペーストの充填方法。 - 【請求項１５】 前記微細孔が貫通孔であることを特徴
とする請求項１３又は１４に記載の導電性ペーストの充
填方法。 - 【請求項１６】 前記半導体基板又は前記積層基板をス
テージ上に設置し、前記ステージに設けられている貫通
孔から吸引することを特徴とする請求項１５に記載の導
電性ペーストの充填方法。 - 【請求項１７】 前記半導体基板又は前記積層基板を、
通気性シートを介在させてステージ上に設置したことを
特徴とする請求項１６に記載の導電性ペーストの充填方
法。 - 【請求項１８】 前記半導体基板がシリコン基板である
ことを特徴とする請求項１７に記載の導電性ペーストの
充填方法。 - 【請求項１９】 前記微細孔が非貫通孔であることを特
徴とする請求項１３又は１４に記載の導電性ペーストの
充填方法。 - 【請求項２０】 前記半導体基板がシリコン基板である
ことを特徴とする請求項１９に記載の導電性ペーストの
充填方法。 - 【請求項２１】 請求項６〜９及び１５〜１８のうちの
いずれか一つに記載の方法によって貫通された微細孔に
導電性ペーストを充填した後、前記導電性ペーストを加
熱硬化処理して貫通電極を形成してなることを特徴とす
る貫通電極付き基板。 - 【請求項２２】 請求項１０，１１，１９，２０のうち
のいずれか一つに記載の方法によって非貫通の微細孔に
導電性ペーストを充填した後、前記導電性ペーストを加
熱硬化処理して非貫通電極を形成してなることを特徴と
する非貫通電極付き基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050871A JP2003257891A (ja) | 2002-02-27 | 2002-02-27 | 導電性ペーストの充填方法及び貫通電極付き基板並びに非貫通電極付き基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050871A JP2003257891A (ja) | 2002-02-27 | 2002-02-27 | 導電性ペーストの充填方法及び貫通電極付き基板並びに非貫通電極付き基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003257891A true JP2003257891A (ja) | 2003-09-12 |
Family
ID=28662988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002050871A Pending JP2003257891A (ja) | 2002-02-27 | 2002-02-27 | 導電性ペーストの充填方法及び貫通電極付き基板並びに非貫通電極付き基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003257891A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197733A (ja) * | 2004-01-05 | 2005-07-21 | Internatl Business Mach Corp <Ibm> | シリコン基板中のバイアを充填する方法 |
| US7910837B2 (en) | 2007-08-10 | 2011-03-22 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
| EP2348526A2 (en) | 2009-12-11 | 2011-07-27 | Napra co.,Ltd | Substrate for electronic device, stack for electronic device, electronic device, and method for manufacturing the same |
| US8079131B2 (en) | 2008-11-26 | 2011-12-20 | Napra Co., Ltd. | Method for filling metal into fine space |
| EP2472577A2 (en) | 2011-01-04 | 2012-07-04 | Napra Co., Ltd. | Substrate for electronic device and electronic device |
| US8448333B2 (en) | 2008-12-19 | 2013-05-28 | Canon Kabushiki Kaisha | Method for manufacturing wiring board and method for manufacturing inkjet printhead substrate |
| US20230062023A1 (en) * | 2021-08-24 | 2023-03-02 | Robert Bosch Gmbh | Squeegee for stencil printing |
| US20230062635A1 (en) * | 2021-08-24 | 2023-03-02 | Robert Bosch Gmbh | Method of manufacturing a conductive track on a board via stencil printing |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326468A (ja) * | 1993-05-13 | 1994-11-25 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法 |
| JP2000151097A (ja) * | 1998-11-16 | 2000-05-30 | Matsushita Electric Ind Co Ltd | プリント配線基板の製造方法および製造装置 |
| JP2000164762A (ja) * | 1996-07-30 | 2000-06-16 | Matsushita Electric Ind Co Ltd | バンプの形成方法およびバンプ付きチップ |
| JP2000183519A (ja) * | 1998-12-16 | 2000-06-30 | Nippon Rekku Kk | プリント配線基板孔部への樹脂充填方法 |
| JP2000216526A (ja) * | 1999-01-26 | 2000-08-04 | Nippon Rekku Kk | 真空孔版印刷方法 |
| JP2003218200A (ja) * | 2002-01-23 | 2003-07-31 | Fujitsu Ltd | 導電性材料及びビアホールの充填方法 |
-
2002
- 2002-02-27 JP JP2002050871A patent/JP2003257891A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06326468A (ja) * | 1993-05-13 | 1994-11-25 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法 |
| JP2000164762A (ja) * | 1996-07-30 | 2000-06-16 | Matsushita Electric Ind Co Ltd | バンプの形成方法およびバンプ付きチップ |
| JP2000151097A (ja) * | 1998-11-16 | 2000-05-30 | Matsushita Electric Ind Co Ltd | プリント配線基板の製造方法および製造装置 |
| JP2000183519A (ja) * | 1998-12-16 | 2000-06-30 | Nippon Rekku Kk | プリント配線基板孔部への樹脂充填方法 |
| JP2000216526A (ja) * | 1999-01-26 | 2000-08-04 | Nippon Rekku Kk | 真空孔版印刷方法 |
| JP2003218200A (ja) * | 2002-01-23 | 2003-07-31 | Fujitsu Ltd | 導電性材料及びビアホールの充填方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197733A (ja) * | 2004-01-05 | 2005-07-21 | Internatl Business Mach Corp <Ibm> | シリコン基板中のバイアを充填する方法 |
| US8217280B2 (en) | 2007-08-10 | 2012-07-10 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
| US7910837B2 (en) | 2007-08-10 | 2011-03-22 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
| US8609999B2 (en) | 2007-08-10 | 2013-12-17 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
| US8079131B2 (en) | 2008-11-26 | 2011-12-20 | Napra Co., Ltd. | Method for filling metal into fine space |
| US8448333B2 (en) | 2008-12-19 | 2013-05-28 | Canon Kabushiki Kaisha | Method for manufacturing wiring board and method for manufacturing inkjet printhead substrate |
| US8580581B2 (en) | 2009-12-11 | 2013-11-12 | Napra Co., Ltd. | Substrate for electronic device, stack for electronic device, electronice device, and method for manufacturing the same |
| EP2348526A2 (en) | 2009-12-11 | 2011-07-27 | Napra co.,Ltd | Substrate for electronic device, stack for electronic device, electronic device, and method for manufacturing the same |
| EP2472577A2 (en) | 2011-01-04 | 2012-07-04 | Napra Co., Ltd. | Substrate for electronic device and electronic device |
| US9704793B2 (en) | 2011-01-04 | 2017-07-11 | Napra Co., Ltd. | Substrate for electronic device and electronic device |
| US20230062023A1 (en) * | 2021-08-24 | 2023-03-02 | Robert Bosch Gmbh | Squeegee for stencil printing |
| US20230062635A1 (en) * | 2021-08-24 | 2023-03-02 | Robert Bosch Gmbh | Method of manufacturing a conductive track on a board via stencil printing |
| US11622452B2 (en) * | 2021-08-24 | 2023-04-04 | Robert Bosch Gmbh | Method of manufacturing a conductive track on a board via stencil printing |
| US11718087B2 (en) * | 2021-08-24 | 2023-08-08 | Robert Bosch Gmbh | Squeegee for stencil printing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2533294B2 (ja) | キャリアに部品を接続する接合剤を塗布するための方法およびノズル，並びに接合剤が塗布された回路基板 | |
| TWI221812B (en) | Screen printing method | |
| US5927193A (en) | Process for via fill | |
| JP2003257891A (ja) | 導電性ペーストの充填方法及び貫通電極付き基板並びに非貫通電極付き基板 | |
| JP2006269968A (ja) | 半導体装置およびその製造方法 | |
| JP2000200970A (ja) | プラグ製造装置および方法ならびにペ―スト混合装置 | |
| KR101120991B1 (ko) | 세라믹 전자부품의 제조방법 | |
| JPH0475398A (ja) | プリント配線板のスルーホール等に対する充填材の充填装置 | |
| WO2000035260A1 (fr) | Procede de fabrication d'un substrat ceramique | |
| JP3198273B2 (ja) | 液状粘性材料の充填方法 | |
| JPS61236197A (ja) | 厚膜基板の両面間の連結として用いる孔をめつきスル−し同時にシルク−スクリ−ン印刷操作を行なう方法 | |
| JP2002280734A (ja) | ペースト充填方法およびペースト充填装置 | |
| JP2009241301A (ja) | スクリーン印刷用マスク | |
| KR101858231B1 (ko) | 인쇄장치 및 인쇄방법 | |
| JP2001119139A (ja) | プリント配線板の製造方法 | |
| JP2005328025A (ja) | 面実装電子部品の製造方法とこの製造方法で製造した面実装電子部品とこれを用いた電子機器 | |
| JP2896296B2 (ja) | セラミックス配線基板の製造方法 | |
| TW202139804A (zh) | 印刷基板的製造方法 | |
| JP3823457B2 (ja) | セラミックス配線基板の製造方法 | |
| JP5316227B2 (ja) | コンデンサ、配線基板およびそれらの製造方法 | |
| JP3950406B2 (ja) | 半導体基板セグメント及びその製造方法並びに該セグメントを積層して成る積層半導体基板及びその製造方法 | |
| JP2006294814A (ja) | 基板に貫通電極を形成する方法およびそれを用いる半導体装置の製造方法 | |
| JP2006114577A (ja) | 回路基板およびその製造方法 | |
| JP2006156566A (ja) | 半導体装置の製造方法および差圧印刷装置 | |
| JP2003133723A (ja) | 導電性ペースト充填方法および導電性ペースト充填装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080925 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |