JP4626254B2 - 貫通孔へのメッキ埋め込み方法及びメッキ装置 - Google Patents
貫通孔へのメッキ埋め込み方法及びメッキ装置 Download PDFInfo
- Publication number
- JP4626254B2 JP4626254B2 JP2004298109A JP2004298109A JP4626254B2 JP 4626254 B2 JP4626254 B2 JP 4626254B2 JP 2004298109 A JP2004298109 A JP 2004298109A JP 2004298109 A JP2004298109 A JP 2004298109A JP 4626254 B2 JP4626254 B2 JP 4626254B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- substrate
- hole
- metal
- current density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
第1の実施形態は、図1、図2に示すように、直径が1mm以下の貫通孔3を有する絶縁材料からなる基板1又は表面が絶縁された基板1にメッキを施して貫通孔3の内部に金属4を埋め込む貫通孔3へのメッキ埋め込み方法に関し、第1工程(S1)、第2工程(S2)、第3工程(S3)を含んでいる。すなわち、第1工程(S1、図2(a))では基板1の表面に金属薄膜2を形成し、第2工程(S2、図2(b))では基板1の一方の面A側の電流密度と他方の面B側の電流密度を異ならせて金属薄膜2にメッキを施し電流密度の高い側の面Aの貫通孔3の開口部をメッキ金属4で塞ぎ、第3工程(S3、図2(c))ではメッキ抑制剤及び又はメッキ促進剤を含むメッキ液を用いるとともに基板1の一方の面A側の電流密度と他方の面B側の電流密度の高低を第2工程(S2)とは逆に設定してメッキを施し貫通孔3にメッキ金属4を埋め込む。以下、実施例を説明する。
図2(a)に示す基板1は、例えば、厚み300μmのシリコンウエハに、例えばプラズマエッチングにより直径20μmの貫通孔3を形成し、その表面A、B及び貫通孔3の側壁にシリコン酸化膜からなる絶縁膜を形成したものである。貫通孔3は、アスペクト比が15であり、通常のプリント配線板のブラインドビアホールと比較しても高アスペクト比の貫通孔である。基板1として、絶縁膜を形成することなく、絶縁材である樹脂やセラミックからなる基板そのものを用いてもよい。
メッキ液として、表1に示す銅メッキ液を用い、金属薄膜2を形成した基板1を陰極とし基板1の一方の面A(以下、A面)及び他方の面B(以下B面)に対向する陽極との間に電流を流して電気メッキを行う。その際、図2(b)及び表1に示すように、基板1のA面の電流密度をB面の電流密度より高くして、20分間の電気メッキを行った。
次に、第2工程で用いた同一のメッキ液を用いて、図2(c)及び表2に示すように、第2工程とは逆に基板1のB面の電流密度をA面の電流密度より高くして、40分間の電気メッキを行った。
第2の実施形態は、図3、図4に示すように、第1の実施形態と同様に直径が1mm以下の貫通孔3を有する絶縁材料からなる基板1又は表面が絶縁された基板1にメッキを施して貫通孔3の内部に金属4を埋め込む貫通孔3へのメッキ埋め込み方法に関し、第1工程(S21)、第2工程(S22)、第3工程(S23)を含んでいる。すなわち、第1工程(S21、図4(a))では基板1の一方の面A及び一方の面Aに臨む貫通孔3の開口部の内壁に金属薄膜2を形成し、第2工程(S22、図4(b))では基板1の一方の面Aとこの面Aに対向する陽極との間でメッキ電流を流すことにより金属薄膜2にメッキを施して一方の面Aに臨む貫通孔3の開口部をメッキ金属4で塞ぎ、第3工程(S23、図4(c))では基板1の他方の面B側の電流密度を一方の面A側の電流密度より高くしてメッキを施し貫通孔3にメッキ金属4を埋め込む。以下、実施例を説明する。
上述の第1の実施形態の第1工程における基板1と同様の基板1に対し、図4(a)に示すように、基板1のA面にスバッタリングにより銅の金属薄膜2を0.2μm形成した。つまり、片面のみに金属薄膜2を形成した。貫通孔3の内部の金属薄膜2の厚みは0.01μmであり、次工程の電気メッキ初期に溶解損失析出されない厚さである。金属薄膜2は、第2工程における電気メッキの導電性下地となる。金属薄膜2の厚さは0.05μmから1μmが好ましく、薄すぎると電気メッキ初期の溶解損失の発生や電気メッキ後の基板1からの剥がれの発生の原因となり、また、厚すぎると膜応力が発生して基板1との密着性が低下する。
メッキ液として、表3に示すように、第1の実施形態における銅メッキ液を用い、金属薄膜2を片面(A面)のみに形成した基板1を陰極として、図4(b)に示すように、金属薄膜2を形成した面Aに対向する陽極との間に電流密度3A/dm2の電流を流して20分間の電気メッキを行った。ただし、メッキ促進剤及びメッキ抑制剤は使わない。
次に、表4、及び図4(c)に示すように、基板1のB面の電流密度をA面の電流密度より高くして、5時間の電気メッキを行った。
第3の実施形態は、図6、図7に示すように、第1の実施形態と同様に直径が1mm以下の貫通孔3を有する絶縁材料からなる基板1又は表面が絶縁された基板1にメッキを施して貫通孔3の内部に金属4を埋め込む貫通孔3へのメッキ埋め込み方法に関し、第1工程(S31)、第2工程(S32)、第3工程(S33)を含んでいる。すなわち、第1工程(S31、図7(a))では基板1の一方の面A及び一方の面Aに臨む貫通孔3の開口部の内壁に金属薄膜2を形成し、第2工程(S32、図7(b))では基板1の一方の面A側の電流密度を他方の面B側の電流密度より高くして金属薄膜2にメッキを施して一方の面Aに臨む貫通孔3の開口部をメッキ金属4で塞ぎ、第3工程(S33)では基板1の一方の面A側の電流密度と他方の面B側の電流密度の高低を第2工程(S2)とは逆に設定してメッキを施し貫通孔3にメッキ金属4を埋め込む。以下、実施例を説明する。
使用する基板1及び金属薄膜2を形成する工程は、図7(a)に示すように、上述の第2の実施形態の第1工程における基板1及び金属薄膜2の形成と同様である。
ここでは、上述の第2の実施形態の第2工程とは異なり、図7(b)に示すように、金属薄膜2を形成したA面及び金属薄膜2を形成していないB面のそれぞれに対向する陽極との間に電流を流して電気メッキを行った。その際、基板1のA面の電流密度を、表5に示すように、B面の電流密度より高くして、30分間の電気メッキを行った。メッキ液組成は、上述の第2の実施形態と同様である。
次に、表6に示すように、基板1のB面の電流密度をA面の電流密度より高くして、3時間の電気メッキを行った。メッキ液組成は、上述の第2の実施形態と同様である。
第4の実施形態は、図9に示すように、上述の第1の実施形態における第2工程において、基板1の他方の面Bに臨む貫通孔3の開口部周辺5aに撥水処理を施し、貫通孔3に気泡5bを形成させた状態で金属薄膜2にメッキを施して一方の面Aに臨む貫通孔3の開口部をメッキ金属4で塞ぎ、その後、付着している気泡5bを脱泡させるものである。以下、実施例を説明する。
上述の第1の実施形態と同様であり、説明を省略する。
第1工程における金属薄膜2を形成した基板1に対し、図9(a)に示すように、基板1のB面側にフォトレジスト5を塗布し硬化させて、B面に臨む貫通孔3の開口部周辺5aに撥水処理を行った。この撥水処理を行なった基板1を、メッキ液に浸漬させ、取出した基板1の表面を観察した結果、撥水処理をしていない金属薄膜2では、メッキ液が一面に親水しているのに対し、フォトレジスト5の表面上ではメッキ液は液滴状になっていた。このような基板1を用いて、第1の実施形態における銅メッキ液を用いて、基板1を陰極とし、撥水処理を施していない面Aに対向する陽極との間に電流密度3A/dm2の電流を流して20分間の電気メッキを行った。このような電気メッキにより、電流密度の高いA面の貫通孔3の開口部は、銅のメッキ金属4により完全に塞がっていた。
第5の実施形態は、図10に示すように、上述の第1の実施形態における第2工程において、粒径が0.2μm乃至10μmでかつメッキ液に溶解しない金属又は非金属の粉末を分散させたメッキ液を用いて貫通孔3へのメッキ埋め込み方法である。以下、実施例を説明する。
第6の実施形態は、図11に示すように、直径が1mm以下の貫通孔を有する絶縁材料からなる基板1又は表面が絶縁された基板1における貫通孔にメッキを施すメッキ装置7に関し、メッキ液70が充填されるメッキ槽71と、電源PS1,PS2及びこの電源PS1,PS2に接続され基板1を陰極として基板1の両面A,Bにそれぞれ対向するようにメッキ槽71中に配置された陽極AD1,AD2を含む電界印加手段と、を備え、電界印加手段は、基板1とその両面A,Bに配置されたそれぞれの陽極AD1,AD2との間の電流密度を独立に制御する電流密度制御手段72,72を備えているものである。
第7の実施形態は、図12に示すように、上述の第6の実施形態におけるメッキ装置7において、基板1の一方の面Aと陽極との距離d1を20mm以下の互いに接触しない距離とし、基板1の他方の面Bと陽極との距離d2を30mm以上とするものである。
第8の実施形態は、上述の第7の実施形態におけるメッキ装置7において(図12参照)、基板1の一方の面Aと陽極AD1との距離d1、及び基板1の他方の面Bと陽極AD2との距離d2がそれぞれ可変のものである。
第9の実施形態は、上述の第7又は第8の実施形態におけるメッキ装置において、電界印加手段は、基板1の一方の面A及び他方の面Bがれぞれ独立に陰極又はグランドとなるように接続できるものである。このようなメッキ装置7によれば、処理対象基板1の両面A,Bの金属薄膜2、従って、貫通孔3の両端の開口部における金属薄膜2に対する電流密度の調整が独立に行えるので、貫通孔3へのメッキ埋め込み中の各工程段階において、適宜の電流密度調整ができる。例えば、図13に示すように、一方の面A側にのみ電源PS1の陰極を接続して他方の面B側には接続しない場合、他方の面B側には貫通孔3の金属薄膜2を通じてのみ電気接続されるので、途中の金属薄膜2の抵抗により他方の面B側への供給電流が減少する。これにより、他方の面B側に影響を与えることなく一方の面A側への電流密度を大きくでき、より短時間で一方の面側に臨む貫通孔3の開口部をメッキ金属で塞ぐことが可能となる。
第9の実施形態は、図14に示すように、直径が1mm以下の貫通孔を有する絶縁材料からなる基板1又は表面が絶縁された基板1における貫通孔にメッキを施すメッキ装置7に関し、粒径が0.2μm乃至10μmでかつメッキ液に溶解しない金属又は非金属の粉末を分散させたメッキ液70aを充填するメッキ槽71と、電源PS1,PS2及びこの電源PS1,PS2に接続され基板1を陰極としで基板1の両面A,Bにそれぞれ対向するようにメッキ槽71中に配置された陽極AD1,AD2を含む電界印可手段と、を備え、メッキ槽71は、基板1及び該基板1を保持する基板保持装置74により2つの液槽に分離されてなり、それぞれの液槽は少なくとも貯め槽71a,71bとポンプPによりなるメッキ液循環機構とを備えているものである。
2 金属薄膜
3 貫通孔
4 メッキ金属
5 撥水処理
5b 気泡
6 粒子
7 メッキ装置
70 メッキ液
71 メッキ槽
72 電流密度制御手段
74 基板保持装置
71a,71b 貯め槽
AD1,AD2 陽極
A 他方の面
B 一方の面
P ポンプ
PS1,PS2 電源
d1,d2 距離
Claims (8)
- 直径が1mm以下の貫通孔を有する絶縁材料からなる基板又は表面が絶縁された基板にメッキを施して前記貫通孔の内部に金属を埋め込む貫通孔へのメッキ埋め込み方法において、
前記基板の表面に金属薄膜を形成する第1工程と、
前記基板の一方の面側の電流密度と他方の面側の電流密度を異ならせて前記金属薄膜にメッキを施し電流密度の高い側の面の前記貫通孔の開口部をメッキ金属で塞ぐ第2工程と、
メッキ抑制剤及び又はメッキ促進剤を含むメッキ液を用いるとともに前記基板の一方の面側の電流密度と他方の面側の電流密度の高低を前記第2工程とは逆に設定してメッキを施し前記貫通孔にメッキ金属を埋め込む第3工程と、を含むことを特徴とする貫通孔へのメッキ埋め込み方法。 - 前記第2工程は、前記基板の前記他方の面に臨む前記貫通孔の開口部周辺に撥水処理を施し、前記貫通孔に気泡を形成させた状態で前記金属薄膜にメッキを施して前記一方の面に臨む前記貫通孔の開口部をメッキ金属で塞ぎ、その後、付着している前記気泡を脱泡させる工程である請求項1記載の貫通孔へのメッキ埋め込み方法。
- 前記第2工程は、粒径が0.2μm乃至10μmでかつメッキ液に溶解しない金属又は非金属の粉末を分散させたメッキ液を用いて行う請求項1記載のメッキ埋め込み方法。
- 直径が1mm以下の貫通孔を有する絶縁材料からなる基板又は表面が絶縁された基板にメッキを施して前記貫通孔の内部に金属を埋め込む貫通孔へのメッキ埋め込み方法において、
前記基板の一方の面及び前記一方の面に臨む前記貫通孔の開口部の内壁に金属薄膜を形成する第1工程と、
前記基板の一方の面とこの面に対向する陽極との間でメッキ電流を流すことにより前記金属薄膜にメッキを施して前記一方の面に臨む前記貫通孔の開口部をメッキ金属で塞ぐ第2工程と、
前記基板の他方の面側の電流密度を前記一方の面側の電流密度より高くしてメッキを施し前記貫通孔にメッキ金属を埋め込む第3工程と、を含むことを特徴とする貫通孔へのメッキ埋め込み方法。 - 直径が1mm以下の貫通孔を有する絶縁材料からなる基板又は表面が絶縁された基板にメッキを施して前記貫通孔の内部に金属を埋め込む貫通孔へのメッキ埋め込み方法において、
前記基板の一方の面及び前記一方の面に臨む前記貫通孔の開口部の内壁に金属薄膜を形成する第1工程と、
前記基板の一方の面側の電流密度を前記他方の面側の電流密度より高くして前記金属薄膜にメッキを施して前記一方の面に臨む前記貫通孔の開口部をメッキ金属で塞ぐ第2工程と、
前記基板の一方の面側の電流密度と他方の面側の電流密度の高低を前記第2工程とは逆に設定してメッキを施し前記貫通孔にメッキ金属を埋め込む第3工程と、を含むことを特徴とする貫通孔へのメッキ埋め込み方法。 - 直径が1mm以下の貫通孔を有する絶縁材料からなる基板又は表面が絶縁された基板における前記貫通孔にメッキを施すメッキ装置であって、
メッキ液が充填されるメッキ槽と、
電源及びこの電源に接続され前記基板を陰極として前記基板の両面にそれぞれ対向するように前記メッキ槽中に配置された陽極を含む電界印加手段と、を備え、
前記電界印加手段は、前記基板とその両面に配置されたそれぞれの陽極との間の電流密度を独立に制御する電流密度制御手段を備え、
前記基板の一方の面と陽極との距離を20mm以下の互いに接触しない距離とし、前記基板の他方の面と陽極との距離を30mm以上とし、
前記電界印加手段は、前記基板の一方の面及び他方の面がれぞれ独立に陰極又はグランドとなるように接続できることを特徴とするメッキ装置。 - 前記基板の一方の面と陽極との距離、及び前記基板の他方の面と陽極との距離がそれぞれ可変である請求項6記載のメッキ装置。
- 直径が1mm以下の貫通孔を有する絶縁材料からなる基板又は表面が絶縁された基板における前記貫通孔にメッキを施すメッキ装置であって、
粒径が0.2μm乃至10μmでかつメッキ液に溶解しない金属又は非金属の粉末を分散させたメッキ液を充填するメッキ槽と、
電源及びこの電源に接続され前記基板を陰極としで前記基板の両面にそれぞれ対向するように前記メッキ槽中に配置された陽極を含む電界印可手段と、を備え、
前記メッキ槽は、前記基板及び該基板を保持する基板保持装置により2つの液槽に分離されてなり、それぞれの液槽は少なくとも貯め槽とポンプによりなるメッキ液循環機構とを備えていることを特徴とするメッキ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004298109A JP4626254B2 (ja) | 2004-10-12 | 2004-10-12 | 貫通孔へのメッキ埋め込み方法及びメッキ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004298109A JP4626254B2 (ja) | 2004-10-12 | 2004-10-12 | 貫通孔へのメッキ埋め込み方法及びメッキ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006111896A JP2006111896A (ja) | 2006-04-27 |
JP4626254B2 true JP4626254B2 (ja) | 2011-02-02 |
Family
ID=36380666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004298109A Expired - Fee Related JP4626254B2 (ja) | 2004-10-12 | 2004-10-12 | 貫通孔へのメッキ埋め込み方法及びメッキ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4626254B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7528006B2 (en) * | 2005-06-30 | 2009-05-05 | Intel Corporation | Integrated circuit die containing particle-filled through-silicon metal vias with reduced thermal expansion |
NL1030664C2 (nl) * | 2005-12-13 | 2007-06-14 | Meco Equip Eng | Werkwijze voor het verbinden van sporen aan tegenover elkaar gelegen zijden van een drager. |
KR100783467B1 (ko) * | 2006-02-24 | 2007-12-07 | 삼성전기주식회사 | 내부 관통홀을 가지는 인쇄회로기판 및 그 제조 방법 |
JP5145661B2 (ja) * | 2006-06-22 | 2013-02-20 | 株式会社トッパンNecサーキットソリューションズ | 印刷配線板の製造方法及びめっき装置 |
JP4956231B2 (ja) * | 2007-03-01 | 2012-06-20 | 新光電気工業株式会社 | スルーホールの充填方法 |
US7910837B2 (en) * | 2007-08-10 | 2011-03-22 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
JP5095423B2 (ja) * | 2008-01-18 | 2012-12-12 | ビジョン開発株式会社 | 電気めっき方法 |
JP5142862B2 (ja) * | 2008-07-10 | 2013-02-13 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP5191331B2 (ja) * | 2008-09-26 | 2013-05-08 | 新日本無線株式会社 | スルーホールフィリング方法 |
JP2010114320A (ja) * | 2008-11-07 | 2010-05-20 | Panasonic Corp | 半導体装置 |
JP4472023B1 (ja) | 2009-12-11 | 2010-06-02 | 有限会社ナプラ | 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法 |
JP5435484B2 (ja) * | 2010-03-24 | 2014-03-05 | 富士フイルム株式会社 | 金属充填微細構造体の製造方法 |
JP2011204750A (ja) | 2010-03-24 | 2011-10-13 | Elpida Memory Inc | 半導体装置の製造方法 |
US9704793B2 (en) | 2011-01-04 | 2017-07-11 | Napra Co., Ltd. | Substrate for electronic device and electronic device |
TW201410085A (zh) * | 2012-05-02 | 2014-03-01 | Ceramtec Gmbh | 製造具充金屬之通路的陶瓷基材的陶瓷電路板的方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06116799A (ja) * | 1992-10-01 | 1994-04-26 | Hitachi Chem Co Ltd | 電気めっき法 |
-
2004
- 2004-10-12 JP JP2004298109A patent/JP4626254B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06116799A (ja) * | 1992-10-01 | 1994-04-26 | Hitachi Chem Co Ltd | 電気めっき法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006111896A (ja) | 2006-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4626254B2 (ja) | 貫通孔へのメッキ埋め込み方法及びメッキ装置 | |
TWI391061B (zh) | Wiring substrate and manufacturing method thereof | |
KR100386146B1 (ko) | 배선기판의 전해 도금 방법 및 배선기판의 전해 도금 장치 | |
EP3439441B1 (en) | Method for failure-free copper filling of a hole in a component carrier | |
JP7344383B2 (ja) | プリント回路基板及び他の基板の孔を介して充填する単一工程電解方法 | |
KR20140094006A (ko) | 세라믹 기판들에 임베딩된 금속 구조물들 | |
JP2012224944A (ja) | 電気めっき方法 | |
US6761814B2 (en) | Via filling method | |
JP2008088498A (ja) | 電気めっき方法 | |
JP5191331B2 (ja) | スルーホールフィリング方法 | |
JP2013524019A (ja) | ミクロスケール構造中でのシード層堆積 | |
JP2010021327A (ja) | 配線基板の製造方法 | |
JP2011176085A (ja) | 基板の処理方法および処理装置 | |
JP2009218302A (ja) | 半導体基板の電解めっき方法および電解めっき装置 | |
JP4457843B2 (ja) | 回路基板の製造方法 | |
JP5243832B2 (ja) | 電気めっき方法 | |
JP2000294923A (ja) | セラミック基板への金属充填方法および金属充填セラミック基板 | |
JP5089322B2 (ja) | ビアフィリング方法 | |
TWI722290B (zh) | 配線用基板之製造方法 | |
JP3899460B2 (ja) | 回路基板の電気めっき方法 | |
JP2655870B2 (ja) | プリント配線基板及びその製造方法 | |
CN108456858A (zh) | 电路基板钻孔干法金属化方法 | |
JP5541386B2 (ja) | インターポーザ基板の製造方法 | |
US20230254979A1 (en) | Wiring substrate and method for manufacturing wiring substrate | |
KR102178158B1 (ko) | 관통공이 매립된 Si 기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |