JP2010238941A - 発光デバイス - Google Patents

発光デバイス Download PDF

Info

Publication number
JP2010238941A
JP2010238941A JP2009085760A JP2009085760A JP2010238941A JP 2010238941 A JP2010238941 A JP 2010238941A JP 2009085760 A JP2009085760 A JP 2009085760A JP 2009085760 A JP2009085760 A JP 2009085760A JP 2010238941 A JP2010238941 A JP 2010238941A
Authority
JP
Japan
Prior art keywords
base
electronic device
heat transfer
transfer layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009085760A
Other languages
English (en)
Inventor
Masaki Hongo
政紀 本郷
Takuma Hitomi
卓磨 人見
Hideki Ito
秀樹 伊藤
Kiyoshi Yamagoshi
清 山腰
Masami Fukuyama
正美 福山
Hideki Takagi
秀樹 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Sanyo Denpa Kogyo KK
Original Assignee
Sanyo Electric Co Ltd
Sanyo Denpa Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Denpa Kogyo KK filed Critical Sanyo Electric Co Ltd
Priority to JP2009085760A priority Critical patent/JP2010238941A/ja
Priority to CN201010108591A priority patent/CN101789481A/zh
Priority to KR1020100006059A priority patent/KR20100086443A/ko
Priority to KR1020100017763A priority patent/KR20100109369A/ko
Priority to CN201010134332A priority patent/CN101853820A/zh
Priority to US12/731,827 priority patent/US20100246135A1/en
Publication of JP2010238941A publication Critical patent/JP2010238941A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】発光素子や集積回路などの電子デバイス素子を搭載した電子デバイスにおいて、高い放熱性とパッケージの反りを調整できるようにすることである。
【解決手段】 セラミック材料からなる基体の上面中央領域に、金属材料からなる第１伝熱層を介して電子デバイス素子が配置され、前記基体の下面中央領域には、金属材料からなる第１放熱層が形成され、前記基体内には、金属材料からなり、前記第１伝熱層と前記第１放熱層とを結ぶ複数のサーマルビアが埋設され、更に前記基体内には、金属材料からなり、前記基体の下面中央領域の上方から前記基体の下面周辺領域の上方にまで延在する第２伝熱層が、前記複数のサーマルビアと交差して埋設されていることを特徴とする。
【選択図】図９

Description

本発明は、キャビティ内に配置された発光デバイス素子を備える発光デバイスに関する。
従来から、発光デバイス素子を搭載するための発光素子用パッケージは、セラミック材料からなる基体とセラミック材料からなる枠体とを接合一体化して構成されており、枠体の内側には発光デバイス素子１００を収容するキャビティ３ａが形成されている。
セラミック材料からなる基体２００には、図１５のようにサーマルビア４００を形成することが可能であり（例えば、特許文献１参照）、基体にサーマルビア４００が形成されている発光デバイス素子用パッケージにおいては、キャビティ３ａ内に収容した発光デバイス素子１００の熱を外部に放熱することが可能である。尚、サーマルビア４００は、基体２００を貫通したビアに金属ペーストなどが充填されることにより構成される。
サーマルビア４００がセラミック材料からなる基体２００の上面から下面に貫通することで、サーマルビア４００がキャビティ３ａ内に露出した発光デバイス素子用パッケージにおいては、キャビティ３ａ内に収容した発光デバイス素子１００の熱が、サーマルビア４００を通って基体２００の下面に向かって移動することになる。
特開２００７−２０１１５６号公報
しかしながら、従来のサーマルビアでは発光デバイス素子の放熱性が十分ではなく、熱による発光素子の性能が低下するなどの問題があった。また、発光デバイス素子だけでなくその他の電子デバイス素子でも同様放熱の問題があった。さらに、電子デバイス素子を搭載するパッケージがセラミック材料からなる場合、反りなどの問題もあった。
そこで本発明の目的は、発光デバイス素子や集積回路などの電子デバイス素子を搭載するための電子デバイス素子用パッケージを備えた電子デバイスにおいては、高い放熱性を得ること及びパッケージの反りの緩和することである。
上記目的を達成するため、セラミック材料からなる基体の上面中央領域に、金属材料からなる第１伝熱層を介して電子デバイス素子が配置され、前記基体の下面中央領域には、金属材料からなる第１放熱層が形成され、前記基体内には、金属材料からなり、前記第１伝熱層と前記第１放熱層とを結ぶ複数のサーマルビアが埋設され、更に前記基体内には、金属材料からなり、前記基体の下面中央領域の上方から前記基体の下面周辺領域の上方にまで延在する第２伝熱層が、前記複数のサーマルビアと交差して埋設されていることを特徴とする。
好ましくは、前記基体の下面周辺領域には、金属材料からなる第２放熱層が形成され、
前記基体内には、金属材料からなり、前記第２伝熱層と前記第１放熱層とを結ぶ複数のサーマルビアが埋設されていることを特徴とする。
好ましくは、前記第２放熱層は、前記基体の周辺領域にまで延在し、該基体側面の表面に露出する第２放熱層露出部を備えたことを特徴とする。
好ましくは、前記基体上面にセラミック材料からなる枠体が配置され、前記枠体は、前記枠体の内周面と前記基体の上面とにより構成されるキャビティを有し、前記キャビティ内には電子デバイス素子を備えたことを特徴とする。
基体の下面中央領域の上方から前記基体の下面周辺領域の上方にまで延在する前記第２伝熱層は、前記基体の下面周辺領域の上方にまで延在されたところから、前記基体の下面に向かってサイドビアが形成されていることを特徴とする。
本発明によれば、電子デバイス素子からの熱をサーマルビアだけで伝熱し第１放熱層で放熱するだけでなく、サーマルビアの伝熱を第２伝熱層にも伝熱することで、基体全体に伝熱され放熱することができる。
また、第２伝熱層と第２放熱層とが複数のサーマルビアで繋がることで、基体周辺領域にも早く熱が伝わり、より早く基体全体で放熱できる。
また、第２伝熱層が基体側面の表面に露出することで、より早く熱を基体外部に放熱できる。
また、第１伝熱層と基体との関係で反りが生じていたが、第２伝熱層を備えることで、電子デバイスの反りを調整できる。
本発明の第１の実施形態に係る電子素子用パッケージを備えた電子部品の斜視図である。 セラミック積層体の工程を示す図で、図１のＡ−Ａ‘線で切断した電子素子用パッケージの断面図である。 セラミック積層体を焼成した後の電子素子用パッケージの断面図である。 電子素子用パッケージに電子素子を配置した状態を示す断面図である。 電子素子用パッケージの電子素子を樹脂で覆った状態を示す断面図である。 本発明の第２の実施形態に係る電子素子用パッケージの工程を示す図で、図１のＡ−Ａ‘線と同様な線で切断した断面図である。 セラミック積層体を焼成した後の電子素子用パッケージの断面図である。 電子素子用パッケージに電子素子を配置した状態を示す断面図である。 電子素子用パッケージのキャビティの中に樹脂を充填した後の状態を示す断面図である。 第２の実施形態の電極配置の例を示す断面図である。 第３の実施形態における電子素子用パッケージのキャビティの中に樹脂を充填した後の状態を示す断面図である。 第４の実施形態における電子素子用パッケージのキャビティの中に樹脂を充填した後の状態を示す断面図である。 第４の実施形態におけるその他の電子素子用パッケージのキャビティの中に樹脂を充填した後の状態を示す断面図である。 第４の実施形態におけるその他の電子素子用パッケージのキャビティの中に樹脂を充填した後の状態を示す断面図である。 従来例における電子素子用パッケージの状態を示す断面図である。
以下、本発明の電子デバイス素子を備えた電子デバイスの形態について図面に沿って具体的に説明する。
（第１の実施形態）
図１〜図５は、本発明の第１の実施形態に係る電子デバイスについて、完成品及びその製造方法の工程を示した断面図である。
まず、図１において、セラミック材料からなる基体２の上面に第１伝熱層８と、電子デバイス素子１と、電極１０（正極と負極など）と、電子デバイス素子１を接続する金ワイヤー１２と、蛍光体を含む樹脂６と、基体２の下面には第１放熱層９（図では省略）を備え、Ａ−Ａ‘で切断した図が図２以降である。
セラミック体形成工程において、図２に示す如く、絶縁性のセラミック材料からなるセラミックシート２１を複数積層することにより、セラミックシート２１の積層体７１１（焼結後基体２となる）を形成する。積層体７１１（焼結後基体２となる）の上面中央領域に電子デバイス素子１を配置する第１伝熱層８及び電子デバイス素子１に接続する電極１０、電極接続用ビア４を形成して、ビア４には金属ペーストを充填する。さらに、積層体７１１（焼結後基体２となる）の下面中央領域には第１放熱層９を形成する。尚、第１伝熱層８、電極１０及び第１放熱層９は、積層体７１１（焼結後基体２となる）を焼成後形成しても良い。
セラミックシート２１のそれぞれには、金属ペーストなどを充填した複数のビア４が形成される。焼結後結合して繋がりサーマルビア５１となり、第１伝熱層８と第１放熱層９結ぶ。
第２伝熱層５２は、積層体７１１（焼結後基体２となる）の下面中央領域の上方から積層体７１１（焼結後基体２となる）の下面周辺領域の上方にまで延在する。この時、第２伝熱層５２は、サーマルビア５１と交差する。尚、サーマルビア５１、第２伝熱層５２には、熱伝導率が高い銀（Ａｇ）や銅（Ｃｕ）などの金属が用いられる。
又、セラミックシート２１を形成するセラミックには、第１伝熱層８及び第２伝熱層５２との同時焼成が可能な低温同時焼成セラミック（ＬＴＣＣ）が用いられる。
ただ、高融点の金属材料を選択することで、高温焼成用のセラミック材でも使用可能である。
又、第１放熱層９は、実装基板及び放熱板などに半田付けするときに接続部として使用されるが、第１放熱層９を形成することで、焼成後基体２が反ったりする。そのため、第２伝熱層５２の厚みを第１放熱層９より薄く、または厚くすることで焼成後の反りを調整することができ、反りの少ない電子デバイスを作製できる。
又、電子デバイス素子１を発光デバイス素子とした場合、第２伝熱層５２は反射層にもなる。第２伝熱層５２を基体２の内部に埋設することで、蛍光体を含む樹脂６と第２伝熱層５２とが反応することが無く、蛍光体を含む樹脂６と第２伝熱層５２との反応などによる反射率の低下を防止できる。
ここで、反射率の大きさについて考えると、銀＞ＬＴＣＣ＞金の順で大きい。銀は、後工程で使用する蛍光体を含む樹脂６と直接触れると酸化（硫化）などして反射率が低下するが、ＬＴＣＣ及び金はほとんど反応しない。そのため、基体２の上面は、反射率及び酸化から考えるとＬＴＣＣの面を多く出して、発光素子の部分のみを第１伝熱層８、電極１０は金からなる形状とする方が良い。即ち、第１伝熱層８から基体２の外周に線を引いたとき、その線が必ずＬＴＣＣ面を通るようにする。
次に焼成工程において、図３に示す様に、積層体７１１に形成していたビア４どうしが互い連結し、基体２を上面２ａから下面２ｂに貫通するサーマルビア５１となり、また、交差するサーマルビア５１と第２伝熱層５２とが接合される。
本実施の形態においては、基体２を形成するセラミックとして低温同時焼成セラミック（ＬＴＣＣ）が用いられているので、８００℃〜１０００℃の温度にて該セラミックを焼結させることが出来る。従って、サーマルビア５１、第１伝熱層８、第２伝熱層５２、第１放熱層９に用いた金属材料の異常収縮などを抑制しつつ、積層体７１１を焼結させることが出来る。
又、伝熱を良くするために基体２の上面に平行なサーマルビア５１の断面積を広げると、サーマルビア５１は主原料が金属であるためセラミックより柔らかく、焼結後サーマルビア５１の断面が凹んだり、パッケージ自体の強度が弱くなる。しかし、第２伝熱層５２のようにセラミックシート２１に挟みこめば強度が弱くなることはなく、基体２全体にも放熱されやすくなる。さらに、電子デバイス素子１が小さい場合は、部品直下のビア４の断面積がより小さくなるが、本構成によれば、サーマルビア５１と第２伝熱層５２との合計放熱面積を大きくすることが可能となる。
次に電子デバイス素子１設置工程において、図４に示す如く、焼成工程にて作製した第１伝熱層８に電子デバイス素子１を設置し、金ワイヤー１２で電極１０（金などで構成される）などに接続する。
次に蛍光体を含む樹脂６で覆う工程において、図５に示す如く、電子デバイス素子１を蛍光体を含む樹脂６で覆い、該樹脂６を硬化させる。これにより、本発明の第１の実施形態に係る電子素子デバイスが作製される。
作製された電子デバイスにおいては、電子デバイス素子１から発生した熱が、第１伝熱層８からサーマルビア５１を通って基体２の下面２ｂに向かって移動し下面から放熱する。この時、サーマルビア５１から熱が第２伝熱層５２にも伝わり、基体２中に拡散することになるため、電子デバイス素子１の熱を効率良くデバイス全体でも放熱できる。
また、第１伝熱層８と第１放熱層９を形成することで基体２の反りが大きくなるが、第２伝熱層５２を入れることで、基体２の反りを緩和できる。
また、基体２の上面における第１伝熱層８が電子デバイス素子１と同じ大きさでの効率よく放熱できる構造である。そのため、電子デバイス素子１が発光素子であった場合、第１伝熱層８の面積を出来る限り小さくしても反射率の低下を防止できる。
（第２の実施形態）
図６〜図９は、本発明の第２の実施形態に係る電子デバイスについて、完成品及びその製造方法の工程を示した断面図である。尚、電子デバイス素子１を接続する電極などは、第１と同様な方法で形成するため省略する。
まず、セラミック体形成工程において、図６に示す如く、第１の実施形態に対して、基体２の上面に枠体３１及び該枠体３１の内周面と基体２の上面で構成される空間３１ａ（焼結後キャビティ３１ａとなる）を有する点が異なっている。
枠体３１の空間３１ａには、該空間３１ａ領域の中で前記積層体７１２の上面中央領域に電子デバイス素子１を配置する第１伝熱層８が形成される。積層体７１２（焼結後基体２となる）の下面中央領域には第１放熱層９が形成される。尚、第１伝熱層８及び第１放熱層９は焼成後形成しても良い。
セラミックシート２１のそれぞれには、ビア４が形成される。
第２伝熱層５２は、第１の実施形態と同じように形成する。
次に焼成工程において、セラミック体形成工程にて形成した積層体７１２及び枠体３１を焼成することにより、基体２と枠体３１とが接合一体化され、図７に示す電子デバイス素子用パッケージ７３を作製する。
そして、枠体３１の焼結により、枠体３１の内周面と基体２との上面により構成されるキャビティ３１ａが形成される。ここで、電子デバイス素子１が発光素子の場合、第１の実施形態に記載したような構成をキャビティ３１ａ内においても適用することで、放熱だけでなく、基体２の上面とキャビティ３１ａの内周面との合計により光の反射も良くなる。
本実施の形態においては、基体２と枠体３１を形成するセラミックとして、低温同時焼成セラミック（ＬＴＣＣ）が用いられているので、８００℃〜１０００℃の温度にて該セラミックを焼結させることが出来る。
次に電子素子設置工程において、図８に示す如く、焼成工程にて作製した電子デバイス素子用パッケージ７３の第１放熱層８に電子デバイス素子１を配置する。
次に、樹脂充填工程において、図９に示す如くキャビティ３ａの内部に、蛍光体を含む樹脂６を充填し、該樹脂６を硬化させる。これにより、本発明の第２の実施形態に係る電子デバイスが作製される。
作製された電子デバイスにおいては、第１の実施例と同様放熱の効果が発揮されるが、キャビティ３ａが有る事により、電子デバイス素子１が発光素子の場合には、発光素子の光をより反射することができる。
また、例として、図１０のように電極接続用ビア１１と電極１０の配置などできる。
（第３の実施形態）
第３の実施形態について、図１１によって説明する。
第３の実施形態において、第２の実施形態と違う点は、図１１の第２伝熱層５２が、基体２の側面の表面にまで露出するように形成され、それ以外は、第２の実施形態と同様に作製した。
第２伝熱層５２が基体２の側面の表面にまで露出するため、基体２から外部への放熱特性が向上する。さらに、第２伝熱層５２の側面の表面露出部を形成することで基体２外部への放熱が良くなる。さらに、側部伝熱層１２を形成すると実装基板に半田付けするとき、フィレットが形成され、放熱特性が第１、第２の実施形態よりさらに向上する。
（第４の実施形態）
第４の実施形態について、図１２によって説明する。
第４の実施形態において、第２の実施形態と違う点は、図１２の第２伝熱層５２が、一つでなく複数積層されている。それ以外は、第２の実施形態と同様に形成できる。
第２伝熱層５２が、複数積層されていることにより、第２の実施形態より基体２への伝熱が大きくなることにより放熱特性が向上する。また、第２伝熱層５２が複数であることによりパッケージの反りを調整しやすくなる。
また、図１３のように、基体２に埋設された複数の第２伝熱層５２は、基体２の上面に略垂直な方向の厚みをそれぞれ変更することで、パッケージの反りをより調整することができる。
上記の形態により、第１、２、３より放熱特性の向上、反りの調整も向上する。
また、図１４のように、第２伝熱層５２の基体２の下面周辺領域の上方にまで延在されたところから、基体２の下面に向かってサイドビア４１形成されて第２放熱層９ａにつながり、第２放熱層９ａは第１放熱層９とつながっても良い。ここで、サイドビア４１には、熱伝導の良い金属材料が充填されている。
上記の形態により、第１、２、３の実施形態より放熱特性の向上する。
尚、本発明の各部構成は上記実施形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。
１ 電子デバイス素子、２ 基体、２ａ 基体の上面、２ｂ 基体の下面、２１ セラミックシート、３１ 枠体、３ａ キャビティ、３１ａ キャビティ、４ ビア、４１ サイドビア、４００ サーマルビア、５１ サーマルビア、５２ 第２伝熱層、６ 樹脂、７２ 電子素子用パッケージ、７３ 電子素子用パッケージ、７１１ 積層体、７１２ 積層体８ 第１伝熱層、９ 第１放熱層、９ａ 第２放熱層、１０電極、１１ 電極接続用ビア、１２ 金ワイヤー、１３ 側部伝熱層

Claims (5)

  1. セラミック材料からなる基体の上面中央領域に、金属材料からなる第１伝熱層を介して電子デバイス素子が配置され、
    前記基体の下面中央領域には、金属材料からなる第１放熱層が形成され、
    前記基体内には、金属材料からなり、前記第１伝熱層と前記第１放熱層とを結ぶ複数のサーマルビアが埋設され、
    更に前記基体内には、金属材料からなり、前記基体の下面中央領域の上方から前記基体の下面周辺領域の上方にまで延在する第２伝熱層が、前記複数のサーマルビアと交差して埋設されていることを特徴とする電子デバイス。
  2. 前記基体の下面周辺領域には、金属材料からなる第２放熱層が形成され、
    前記基体内には、金属材料からなり、前記第２伝熱層と前記第１放熱層とを結ぶ複数のサーマルビアが埋設されていることを特徴とする請求項１記載の電子デバイス。
  3. 前記第２放熱層は、前記基体の周辺領域にまで延在し、該基体側面の表面に露出させたことを特徴とする請求項１又は２に記載の電子デバイス。
  4. 前記基体上面にセラミック材料からなる枠体が配置され、
    前記枠体は、前記枠体の内周面と前記基体の上面とにより構成されるキャビティを有し、前記キャビティ内には電子デバイス素子を備えたことを特徴とする請求項１乃至３のいずれかに記載の電子デバイス。
  5. 基体の下面中央領域の上方から前記基体の下面周辺領域の上方にまで延在する前記第２伝熱層は、前記基体の下面周辺領域の上方にまで延在されたところから、前記基体の下面に向かってサイドビアが形成されていることを特徴とする請求項１乃至５のいずれかに記載の電子デバイス。
JP2009085760A 2009-01-22 2009-03-31 発光デバイス Pending JP2010238941A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009085760A JP2010238941A (ja) 2009-03-31 2009-03-31 発光デバイス
CN201010108591A CN101789481A (zh) 2009-01-22 2010-01-22 发光元件用封装以及发光设备
KR1020100006059A KR20100086443A (ko) 2009-01-22 2010-01-22 발광소자용 패키지 및 발광 디바이스
KR1020100017763A KR20100109369A (ko) 2009-03-31 2010-02-26 전자 디바이스
CN201010134332A CN101853820A (zh) 2009-03-31 2010-03-11 电子设备
US12/731,827 US20100246135A1 (en) 2009-03-31 2010-03-25 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009085760A JP2010238941A (ja) 2009-03-31 2009-03-31 発光デバイス

Publications (1)

Publication Number Publication Date
JP2010238941A true JP2010238941A (ja) 2010-10-21

Family

ID=42783972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009085760A Pending JP2010238941A (ja) 2009-01-22 2009-03-31 発光デバイス

Country Status (4)

Country Link
US (1) US20100246135A1 (ja)
JP (1) JP2010238941A (ja)
KR (1) KR20100109369A (ja)
CN (1) CN101853820A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012011562A1 (ja) * 2010-07-23 2012-01-26 京セラ株式会社 光照射デバイス、光照射モジュール、および印刷装置
JP2012156484A (ja) * 2011-01-04 2012-08-16 Napura:Kk 発光デバイス
JP2012209537A (ja) * 2011-03-16 2012-10-25 Napura:Kk 照明装置、ディスプレイ、及び信号灯
JP2012227511A (ja) * 2011-04-20 2012-11-15 Lg Innotek Co Ltd 紫外線発光素子パッケージ
JP2013171911A (ja) * 2012-02-20 2013-09-02 Kyocera Corp 光照射モジュールおよび印刷装置
JP2014116411A (ja) * 2012-12-07 2014-06-26 Kyocera Corp 発光素子搭載用基板および発光装置
JPWO2012157373A1 (ja) * 2011-05-16 2014-07-31 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
JP2014157949A (ja) * 2013-02-16 2014-08-28 Kyocera Corp 配線基板および電子装置
JP2016027620A (ja) * 2014-06-27 2016-02-18 日亜化学工業株式会社 発光装置
JP2016032068A (ja) * 2014-07-30 2016-03-07 日本特殊陶業株式会社 配線基板
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
CN112005366A (zh) * 2018-04-26 2020-11-27 京瓷株式会社 散热基板以及电子装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5569558B2 (ja) * 2012-06-06 2014-08-13 第一精工株式会社 電気部品用ハウジング
JP6055090B2 (ja) 2013-05-17 2016-12-27 株式会社ソニー・インタラクティブエンタテインメント 電子機器
US9748459B2 (en) * 2013-08-16 2017-08-29 Lumens Co., Ltd. Method for manufacturing improved chip-on-board type light emitting device package and such manufactured chip-on-board type light emitting device package
DE102014111930A1 (de) 2014-08-20 2016-02-25 Rupprecht Gabriel Thermisch gut leitendes, elektrisch isolierendes Gehäuse mit elektronischen Bauelementen und Herstellverfahren

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US7061100B2 (en) * 2002-04-03 2006-06-13 Matsushita Electric Industrial Co., Ltd. Semiconductor built-in millimeter-wave band module
WO2004105142A1 (en) * 2003-05-26 2004-12-02 Matsushita Electric Works, Ltd. Light-emitting device
US7714451B2 (en) * 2005-02-18 2010-05-11 Stats Chippac Ltd. Semiconductor package system with thermal die bonding
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
JP2007188916A (ja) * 2006-01-11 2007-07-26 Renesas Technology Corp 半導体装置
JP4926481B2 (ja) * 2006-01-26 2012-05-09 共立エレックス株式会社 発光ダイオード用パッケージ及び発光ダイオード

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9004667B2 (en) 2010-07-23 2015-04-14 Kyocera Corporation Light irradiation device, light irradiation module, and printing apparatus
WO2012011562A1 (ja) * 2010-07-23 2012-01-26 京セラ株式会社 光照射デバイス、光照射モジュール、および印刷装置
JPWO2012011562A1 (ja) * 2010-07-23 2013-09-09 京セラ株式会社 光照射デバイス、光照射モジュール、および印刷装置
JP2012156484A (ja) * 2011-01-04 2012-08-16 Napura:Kk 発光デバイス
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
JP2012209537A (ja) * 2011-03-16 2012-10-25 Napura:Kk 照明装置、ディスプレイ、及び信号灯
JP2012227511A (ja) * 2011-04-20 2012-11-15 Lg Innotek Co Ltd 紫外線発光素子パッケージ
JPWO2012157373A1 (ja) * 2011-05-16 2014-07-31 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
JP2013171911A (ja) * 2012-02-20 2013-09-02 Kyocera Corp 光照射モジュールおよび印刷装置
JP2014116411A (ja) * 2012-12-07 2014-06-26 Kyocera Corp 発光素子搭載用基板および発光装置
JP2014157949A (ja) * 2013-02-16 2014-08-28 Kyocera Corp 配線基板および電子装置
JP2016027620A (ja) * 2014-06-27 2016-02-18 日亜化学工業株式会社 発光装置
JP2016032068A (ja) * 2014-07-30 2016-03-07 日本特殊陶業株式会社 配線基板
CN112005366A (zh) * 2018-04-26 2020-11-27 京瓷株式会社 散热基板以及电子装置
JPWO2019208577A1 (ja) * 2018-04-26 2021-04-22 京セラ株式会社 放熱基板および電子装置

Also Published As

Publication number Publication date
US20100246135A1 (en) 2010-09-30
KR20100109369A (ko) 2010-10-08
CN101853820A (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
JP2010238941A (ja) 発光デバイス
JP6483800B2 (ja) 発光素子搭載用パッケージ、発光装置および発光モジュール
JP5596410B2 (ja) 半導体発光装置
JP2007234846A (ja) 発光素子用セラミックパッケージ
JP2010171157A (ja) 電子素子用パッケージ及び電子部品
JP2008172113A (ja) 配線基板
JP5383346B2 (ja) 発光素子搭載用パッケージおよび発光装置
KR101173800B1 (ko) Ｌｅｄ용 인쇄회로기판 및 그 제조방법
JP6010333B2 (ja) 配線基板および電子装置
JP4895777B2 (ja) 発光素子用配線基板ならびに発光装置
JP2008135526A (ja) 発光素子用連結基板および発光装置連結基板
JP5183965B2 (ja) 照明装置の製造方法
JP4250171B2 (ja) 発光素子用セラミックパッケージ
US7718024B2 (en) LED reflector molding process, construction, and loader thereof
JP4998183B2 (ja) 電子装置
US20100182791A1 (en) Package for light emitting element and light emitting device
WO2011104967A1 (ja) 電子デバイス
JP5881501B2 (ja) 発光素子用基板および発光モジュール
JP2012195464A (ja) セラミック多層基板及びその製造方法
JP2011096991A (ja) 発光素子パッケージ及びその製造方法
JP2006324283A (ja) 発光素子収納用パッケージ
JP6140831B2 (ja) 発光素子搭載用パッケージおよび発光装置
JP5631268B2 (ja) 配線基板
JP6040938B2 (ja) 発光素子用基板、基板用材料および発光モジュール
WO2011105432A1 (ja) 電子デバイス

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111115

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111129