JPWO2012157373A1 - 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール - Google Patents

大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール Download PDF

Info

Publication number
JPWO2012157373A1
JPWO2012157373A1 JP2013515047A JP2013515047A JPWO2012157373A1 JP WO2012157373 A1 JPWO2012157373 A1 JP WO2012157373A1 JP 2013515047 A JP2013515047 A JP 2013515047A JP 2013515047 A JP2013515047 A JP 2013515047A JP WO2012157373 A1 JPWO2012157373 A1 JP WO2012157373A1
Authority
JP
Japan
Prior art keywords
substrate
electronic circuit
electrode
module
heat generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013515047A
Other languages
English (en)
Other versions
JP6114691B2 (ja
Inventor
隆己 平井
隆己 平井
信介 矢野
信介 矢野
七瀧　努
七瀧　　努
浩文 山口
浩文 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JPWO2012157373A1 publication Critical patent/JPWO2012157373A1/ja
Application granted granted Critical
Publication of JP6114691B2 publication Critical patent/JP6114691B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Inverter Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 本発明の目的は、インバータ等のパワーモジュールを始めとする大容量モジュールにおいて、小型軽量化、低サージ化、及び低損失化を達成しつつ、パワー半導体素子等の高発熱素子から発生する熱をより効率良く外部に伝達することができる周辺回路用の回路基板を提供することにある。【解決手段】大容量モジュールにおいて、肉厚の導体によって構成される電極が埋設されたセラミック基板を用いる周辺回路を高発熱素子上に積層することにより、当該モジュールの小型軽量化、低サージ化、及び低損失化を達成しつつ、当該基板を経由する効果的な放熱により当該モジュールの過熱を防止する。

Description

本発明は、大容量モジュールの周辺回路用の回路基板に関する。より詳細には、本発明は、例えば、ハイブリッドカーや電気自動車において使用されるインバータ等のパワーモジュールを始めとする大容量モジュールにおいて、高発熱素子を含む回路と積層される周辺回路用の回路基板に関する。更に、本発明は、当該回路基板を用いる周辺回路を含む大容量モジュールにも関する。
従来、インバータ等のパワーモジュールを始めとする大容量（大電力）モジュールにおいては、例えば、スイッチング素子（例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ））等のパワー半導体素子を含む回路（以降、「パワー回路」とも称する）と、例えば、かかるパワー半導体素子を制御する周辺回路（以降、「ドライブ回路」とも称する）とが平面的に配置されることや、これらの回路を接続するための配線（ワイヤ）を配置するための面積が必要であることが、大容量モジュールの小型軽量化を妨げる要因となってきた（例えば、図２を参照）。
本明細書において、大容量モジュールとは、２００Ｖ以上の電圧又は１０Ａ以上の大電力を扱うモジュールを指す。かかる大容量モジュールの具体例としては、例えば所謂「パワーモジュール」等を挙げることができる。
また、上記のような大容量モジュールを構成する各種回路を接続するワイヤの引き回しにより配線長が長くなり、モジュール全体としての損失が大きく、ワイヤの等価インダクタンスに起因してスイッチング時に発生するサージ電圧が大きくなる等の懸念点が認められていた。過大なサージ電圧は、例えば、ドライブ回路の半導体素子等を損傷させる虞がある。
ところで、近年では、例えば、ハイブリッドカーや電気自動車の普及等に伴い、インバータ等のパワーモジュールを始めとする大容量（大電力）モジュールにおいても、例えば、小型軽量化、低サージ化（サージ抑制）、及び高効率化（低損失化）等の更なる性能向上が求められるようになってきている。
そこで、上記のような大容量モジュールを構成する各種回路の基板を積層して大容量モジュールの小型軽量化を図ると共に、大容量モジュールを構成する各種回路基板間の接続形態を改良して低サージ化や低損失化を図る試みが提案されている（例えば、特許文献１乃至３を参照）。
しかしながら、上記のように大容量モジュールを構成する各種回路基板を積層すると、モジュールを小型軽量化することができる反面、スイッチング素子等のパワー半導体素子から発生する熱を伝達して外部に逃がすことがより困難となり、これらの高発熱素子からの発熱に起因する過度の温度上昇によるモジュールの破損（例えば、モジュールを構成する回路素子の封止樹脂の劣化）等の問題を生ずる虞がある。
本明細書において、高発熱素子とは、動作状態における当該素子の温度が１２０℃以上に達する素子を指す。かかる高発熱素子の具体例としては、例えばパワー半導体素子等を挙げることができる。また、かかるパワー半導体素子の具体例としては、例えばスイッチング素子等を挙げることができる。更に、かかるスイッチング素子の具体例としては、例えば、前述したＩＧＢＴや後述するＳｉＣ−ＭＯＳＦＥＴ等を挙げることができる。
上記のような問題に対し、例えば、スイッチング素子を含むパワー回路上に積層されるドライブ回路の基板の下面にリードフレームを貼り合わせることにより、スイッチングロスやスイッチングサージを低減しつつ、スイッチング素子から発生する熱を、リードフレームを介してモジュールの上面方向に逃がす試みも提案されている（例えば、特許文献１を参照）。しかしながら、かかる構成においては、スイッチング素子から発生する熱の上面方向への伝達経路がリードフレームに限定されるため、放熱効果が不十分となる虞がある。
また、パワー回路と積層されるドライブ回路において樹脂基板が使用される場合、パワー回路からの発熱により、樹脂基板の膨張や変形が起こり、信頼性の低下に繋がったり、最悪の場合は回路の断線や破壊に繋がったりする虞がある。
一方、ＩＧＢＴやＭＯＳＦＥＴ等を含むパワー半導体素子の損失改善策として、従来使用されてきたシリコン（Ｓｉ）ウェーハに代えて、シリコンカーバイド（ＳｉＣ）ウェーハを使用することが提案されている（例えば、ＳｉＣ−ＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴ等）。このＳｉＣウェーハは、従来のＳｉウェーハと比較して、高温での動作が可能であるという特徴を有している。これにより、従来のＳｉウェーハを使用するパワーモジュールにおいては必須であった冷却機構（例えば、ヒートシンクや水冷機構等）を大幅に簡略化することができる。その結果、ＳｉＣウェーハを使用することにより、パワーモジュールの小型軽量化を図ることもできる。しかしながら、ＳｉＣウェーハの使用に伴うパワーモジュールの動作温度の上昇により、前述のような高発熱素子からの発熱に起因する種々の問題がより一層厳しいものとなる傾向にある。
また、周囲回路において使用される導体の厚みが薄いことから、電流を流した際の損失が大きいという課題もある。
特開２００６−３０３００６号公報 特許第３４１０６９６号公報 特開２０１１−２３６５４号公報
前述のように、インバータ等のパワーモジュールを始めとする大容量（大電力）モジュールにおける小型軽量化の進展及び動作温度の高温化に伴い、パワー半導体素子等の高発熱素子から発生する熱に起因する過度の温度上昇によるモジュールの破損（例えば、モジュールを構成する回路素子の封止樹脂の劣化や周辺回路の樹脂基板の膨張又は変形）等の問題が益々厳しくなる傾向にある。
従って、インバータ等のパワーモジュールを始めとする大容量（大電力）モジュールにおいて、小型軽量化、低サージ化、及び低損失化を達成しつつ、パワー半導体素子等の高発熱素子から発生する熱をより効率良く外部に伝達して、過度の温度上昇によるモジュールの破損（例えば、モジュールを構成する回路素子の封止樹脂の劣化や周辺回路の樹脂基板の膨張又は変形）等の問題を軽減することができる技術が求められている。
本発明は、かかる要求に応えるために為されたものである。より具体的には、本発明は、インバータ等のパワーモジュールを始めとする大容量モジュールにおいて、小型軽量化、低サージ化、及び低損失化を達成しつつ、パワー半導体素子等の高発熱素子から発生する熱をより効率良く外部に伝達することができる、信頼性の高い周辺回路用の回路基板を提供することを目的とする。
上記目的は、
高発熱素子を含む第１電子回路の前記高発熱素子が配設されている側に前記高発熱素子を介して積層される第２電子回路に用いられる基板であって、
前記基板が、主としてセラミックを含んでなる誘電体層からなる基材と、前記基板の前記第１電子回路側に形成された第１表面電極と、を含んでなること、
前記第１表面電極を構成する導体の少なくとも一部が前記基材の内部に埋設されていること、
前記基板の前記第１電子回路側の表面である第１表面における少なくとも前記高発熱素子の端子に対向する領域において、前記第１表面電極を構成する導体が前記基材から露出していること、並びに
前記第１表面電極を構成する導体の前記第１表面に直交する方向における厚みが１００μｍ以上であること、
を特徴とする基板によって達成される。
上記のように、本発明に係る基板は、例えばインバータ等のパワーモジュールを始めとする大容量モジュール等の小型軽量化を目的として、高発熱素子を含む（第１）電子回路（例えば、パワー回路）と積層して使用される（第２）電子回路（例えば、ドライブ回路等の周辺回路）において用いられる。
本発明に係る基板は、主としてセラミックを含んでなる誘電体層からなる基材に、第１電子回路側に形成された第１表面電極を配設してなる構成を有する。これにより、当該基板を含む第２電子回路を、高発熱素子を含む第１電子回路の高発熱素子が配設されている側に高発熱素子を介して積層した際に、高発熱素子から発生する熱を第１電子回路の基板を経由して放熱するだけでなく、第２電子回路の基板を経由して放熱することも可能となり、これらの電子回路を含むモジュール全体の放熱を効果的に行うことにより、当該モジュールの過度の温度上昇を抑制することができる。
また、セラミックは、従来技術に係る樹脂基板の基材として広く使用されている樹脂と比較して、熱膨張係数が小さいことから、前述のような高発熱素子（例えば、パワー半導体素子等）からの発熱により周辺回路（ドライブ回路）とパワー回路との間の基板の熱膨張係数の差に起因して発生する応力を、より小さくすることができる。
上記に加えて、本発明に係る基板においては、第１表面電極を構成する導体の少なくとも一部が基材の内部に埋設されている。これにより、（例えば、第１表面電極を構成する導体と基材との熱膨張係数の差に起因して発生する応力や、本発明に係る基板と高発熱素子及び／又は第１電子回路の基板との熱膨張係数の差に起因して発生する応力等の）導体と基材との界面に作用する応力を低減することができるので、信頼性の高い大容量モジュールを実現することができる。
更に、本発明に係る基板においては、第１電子回路側の基板表面である第１表面における少なくとも高発熱素子の端子に対向する領域において、第１表面電極を構成する導体が基材から露出している。これにより、本発明に係る基板を含む第２電子回路と高発熱素子とをより短い距離で接続することができ、例えばスイッチング時のサージ電圧を抑制（低サージ化）することができる。
また更に、本発明に係る基板においては、第１表面電極を構成する導体の（第１表面に直交する方向における）厚みが１００μｍ以上である。これにより、本発明に係る基板を使用する電子回路を含むモジュール全体としての損失を小さくすることができる。
以上のように、本発明は、インバータ等のパワーモジュールを始めとする大容量モジュールにおいて、小型軽量化、低サージ化、及び低損失化を達成しつつ、パワー半導体素子等の高発熱素子から発生する熱をより効率良く外部に伝達することができる、信頼性の高い周辺回路用の回路基板を提供することができる。
本発明の１つの実施態様に係る基板及び当該基板を含むモジュールの構成を示す模式図である。 従来技術に係るパワーモジュールの構成を示す模式図である。 基板の表面に配設された電極と基板の基材との界面において作用する応力における、本発明の実施態様に係る基板と従来技術に係る基板との差異を説明する模式図である。 第２電子回路基板の内部にコンデンサが埋設された、本発明の実施態様の１つの変形例に係る基板及び当該基板を含むモジュールの構成を示す模式図である。 第２電子回路基板内部の一部の領域にコンデンサが埋設された、本発明の実施態様のもう１つの変形例に係る基板及び当該基板を含むモジュールの構成を示す模式図である。 第２電子回路基板内部の第１表面に最も近い層にコンデンサが埋設された、本発明の実施態様の更にもう１つの変形例に係る基板及び当該基板を含むモジュールの構成を示す模式図である。
前述のように、本発明は、インバータ等のパワーモジュールを始めとする大容量モジュールにおいて、小型軽量化、低サージ化、及び低損失化を達成しつつ、パワー半導体素子等の高発熱素子から発生する熱をより効率良く外部に伝達することができる、信頼性の高い周辺回路用の回路基板を提供することを目的とする。
本発明者は、上記目的を達成すべく鋭意研究の結果、インバータ等のパワーモジュールを始めとする大容量モジュールにおいて、肉厚の導体によって構成される電極が埋設されたセラミック基板を用いる周辺回路を高発熱素子上に積層することにより、当該モジュールの小型軽量化、低サージ化、及び低損失化を達成しつつ、当該基板を経由する効果的な放熱により当該モジュールの過熱を防止することを想到するに至ったものである。
即ち、本発明の第１態様は、
高発熱素子を含む第１電子回路の前記高発熱素子が配設されている側に前記高発熱素子を介して積層される第２電子回路に用いられる基板であって、
前記基板が、主としてセラミックを含んでなる誘電体層からなる基材と、前記基板の前記第１電子回路側に形成された第１表面電極と、を含んでなること、
前記第１表面電極を構成する導体の少なくとも一部が前記基材の内部に埋設されていること、
前記基板の前記第１電子回路側の表面である第１表面における少なくとも前記高発熱素子の端子に対向する領域において、前記第１表面電極を構成する導体が前記基材から露出していること、並びに
前記第１表面電極を構成する導体の前記第１表面に直交する方向における厚みが１００μｍ以上であること、
を特徴とする基板である。
上記のように、本実施態様に係る基板は、例えばパワー半導体素子等の高発熱素子を含む電子回路（第１電子回路）の当該高発熱素子が配設されている側に、例えばドライブ回路等の周辺回路（第２電子回路）を構成する基板として、当該高発熱素子を介して積層されて、例えばインバータ等のパワーモジュールを始めとする大容量（大電力）モジュールの小型軽量化に寄与する。
尚、上記大容量（大電力）モジュールは、上記のように、例えばインバータ等のパワーモジュールであってもよく、あるいは大電力を扱う他の大容量モジュールであってもよい。また、上記のように、上記大容量（大電力）モジュールがインバータ等のパワーモジュールである場合、上記高発熱素子としては、例えばスイッチング素子等のパワー半導体素子を挙げることができるが、本実施態様における高発熱素子はスイッチング素子に限定されるものではなく、大容量（大電力）モジュールにおいて大量の熱量を発する何れの素子であってもよい。更に、上記高発熱素子がスイッチング素子である場合、スイッチング素子としては、例えばＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴ等を挙げることができるが、本実施態様におけるスイッチング素子はＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴ等に限定されるものではなく、当該技術分野において知られている何れのスイッチング素子であってもよい。
ところで、前述のように、従来技術においては、上記のように大容量モジュールを構成する各種回路基板を積層した場合、モジュールを小型軽量化することができるものの、スイッチング素子等のパワー半導体素子から発生する熱を伝達して外部に逃がすことがより困難となり、これらの高発熱素子からの発熱に起因する過度の温度上昇によるモジュールの破損（例えば、モジュールを構成する回路素子の封止樹脂の劣化）等の問題を生ずる虞があった。
そこで、従来技術においては、上記のような問題に対し、例えば、スイッチング素子を含むパワー回路（上記第１電子回路に相当）上に積層されるドライブ回路（上記第２電子回路に相当）の基板の下面にリードフレームを貼り合わせることにより、スイッチングロスやスイッチングサージを低減しつつ、スイッチング素子から発生する熱を、リードフレームを介してモジュールの上面方向（上記第１電子回路から上記第２電子回路に向かう方向）に逃がす試みも提案されている（例えば、特許文献１を参照）。しかしながら、かかる構成においては、スイッチング素子から発生する熱の上面方向への伝達経路がリードフレームに限定されるため、放熱効果が不十分となる虞がある。また、従来技術に係る周辺回路の基板は樹脂製のものが多く、熱伝導率が低いため、周辺回路の基板を介する放熱はあまり期待できない。
一方、本実施態様に係る基板は、上述のように、主としてセラミックを含んでなる誘電体層からなる基材に、第１電子回路側に形成された第１表面電極を配設してなる構成を有する。これにより、本実施態様に係る基板を第２電子回路の基板として第１電子回路の高発熱素子側に高発熱素子を介して積層してなるモジュールにおいては、高発熱素子から発生する熱を第１電子回路の基板を経由して放熱するだけでなく、従来技術に係る周辺回路の基板と比較して、より高い熱伝導率を有する本実施態様に係る基板を経由して第２電子回路側に放熱することも可能となり、これらの電子回路を含むモジュール全体の放熱を効果的に行うことにより、当該モジュールの過度の温度上昇を抑制することができる。
尚、前述のように、第２電子回路の第１電子回路側に形成された第１表面電極を構成する導体の少なくとも一部が第２電子回路の基板の基材の内部に埋設されている。従って、第１表面電極を構成する導体の一部が基材の内部に埋設され、その他の部分が第２電子回路の基板の第１電子回路側の表面である第１表面から突出している状態も想定される。かかる状態においては、第２電子回路の基板の基材は高発熱素子とは接触せず、第１表面電極を構成する導体のみが第１電子回路上の高発熱素子と接触する場合も起こり得る。しかしながら、かかる場合においても、高発熱素子から発生する熱は、突出した第１表面電極を経由して、第２電子回路の基板の基材へと伝達される。しかも、本実施態様に係る基板の基材は、前述のように、主としてセラミックを含んでなる誘電体層からなるので、従来技術に係る周辺回路の基板と比較して、より高い熱伝導率を有する。その結果、かかる場合においても、本実施態様に係る基板は、従来技術に係る周辺回路の基板と比較して、より効果的に放熱を行うことができる。
一方、第１表面電極を構成する導体の全てが基材の内部に埋設され、当該導体の表面のみが基板の第１表面と同一平面内に露出している状態も想定される。かかる状態においては、第２電子回路の基板の基材の表面及び第１表面電極を構成する導体の表面の両方を同時に高発熱素子と接触させることができる。この場合、高発熱素子から発生する熱は、第１表面電極の導体と直接接触している部分（例えば、当該高発熱素子の端子部分等）からは当該導体に、第２電子回路の基板の基材と接触している部分からは当該基材に、それぞれ伝達される。
その後、このようにして本実施態様に係る基板に伝達された熱が当該基板を経由して放熱される点においては、第１表面電極を構成する導体が第１表面から突出している状態と同様である。しかしながら、第１表面電極を構成する導体の表面のみが第１表面と同一平面内に露出している状態においては、上記のように、高発熱素子と第２電子回路の基板との接触面積が大きくなるので、より一層効果的に放熱を行うことができる。
尚、本実施態様の変形例として、大容量モジュールにおける小型軽量化、低サージ化、及び低損失化の実質的な妨げとならない限り、上記第１表面電極に貼り合わせられたリードフレーム等を介して上記高発熱素子との電気的接続を達成してもよい。
ところで、前述のように、本実施態様に係る基板は、上述のように、主としてセラミックを含んでなる誘電体層からなる基材に、第１電子回路側に形成された第１表面電極を配設してなる構成を有する。セラミックは、一般的に、従来技術に係る樹脂基板の基材として使用されている樹脂と比較して、熱膨張係数が小さい。これにより、本実施態様に係る基板を使用する場合、例えば、前述のような高発熱素子（例えば、パワー半導体素子等）からの発熱により周辺回路（ドライブ回路）とパワー回路との間の基板の熱膨張係数の差に起因して発生する応力を、従来技術に係る樹脂基板を使用する場合と比較して、より小さくすることができる。
上記に加えて、本実施態様に係る基板においては、前述のように、第１表面電極を構成する導体の少なくとも一部が基材の内部に埋設されている。これにより、例えば電極を構成する導体と基材との熱膨張係数の差に起因して発生する応力等の導体と基材との界面に作用する応力を低減することができるので、信頼性の高い大容量モジュールを実現することができる。
より詳しくは、従来技術に係る周辺回路の基板のように、例えば、基板の表面にリードフレームや導体パターンを貼り合わせた場合は、例えば、前述のような高発熱素子（例えば、パワー半導体素子等）からの発熱により周辺回路（ドライブ回路）とパワー回路との間の基板の熱膨張係数の差に起因して発生する応力が、例えば、電極と基板（の基材）との界面に集中し、例えば、リードフレームや導体パターンが基板の表面から剥がれたりして、当該回路を含むモジュール全体の信頼性の低下に繋がったり、最悪の場合は回路の断線や破壊に繋がったりする虞がある。
これに対し、本実施態様に係る基板においては、第１表面電極を構成する導体の少なくとも一部が基材の内部に埋設されている。これにより、例えば、基板の表面にリードフレームや導体パターンを貼り合わせた場合とは異なり、上記のような応力が集中する箇所の周囲が基板の基材によって覆われており、当該応力が緩和・分散されるので、上記のような問題が発生し難く、当該基板を使用する電子回路を含むモジュール全体としての信頼性をより高めることができる。
更に、本実施態様に係る基板においては、第１電子回路側の基板表面である第１表面における少なくとも高発熱素子の端子に対向する領域において、第１表面電極を構成する導体が基材から露出している。これにより、本実施態様に係る基板を含む第２電子回路と高発熱素子とを最短距離で接続することができ、例えばスイッチング時のサージ電圧を抑制（低サージ化）することができる。
より詳しくは、本実施態様に係る基板においては、前述のように、第１電子回路側の基板表面である第１表面に突出して又は第１表面と同一平面に、第１表面電極を構成する導体が基材から露出している。この第１表面電極を構成する導体は、本実施態様に係る基板を含む第２電子回路と高発熱素子とを電気的に接続する。従って、当該導体は、本実施態様に係る基板の第１表面のうち、少なくとも高発熱素子の端子に対向する領域において、当該基板の基材から露出している。これにより、本実施態様に係る基板を含む第２電子回路と高発熱素子とを直接的に接続することができる。
従って、本実施態様によれば、第２電子回路と高発熱素子とを、従来技術に係る周辺回路を使用する場合と比較して、より短い距離で配線することができる。その結果、高発熱素子（例えばスイッチング素子等のパワー半導体素子）を含む第１電子回路（例えばパワー回路）と本実施態様に係る基板を含む第２回路（例えばドライブ回路等の周辺回路）との間のインダクタンスをより小さくすることができ、これにより、これらの回路を含むモジュール（例えばパワーモジュール等）において、例えばスイッチング時のサージ電圧を抑制（低サージ化）することができる。
尚、本実施態様に係る基板の基材から露出している第１電極を構成する導体と高発熱素子の端子との電気的接続は、例えば、はんだ付けによって達成することができるが、これらの接続方法は特定の手法に限定されるものではなく、第１電極を構成する導体と高発熱素子の端子との電気的接続は、当該技術分野において知られている何れの手法を用いて達成されてもよい。
また更に、本実施態様に係る基板においては、第１表面電極を構成する導体の（第１表面に直交する方向における）厚みが１００μｍ以上、より好ましくは２００μｍ以上である。これにより、本実施態様に係る基板を使用する電子回路を含むモジュール全体としての損失を小さくすることができる。
前述のように、本実施態様に係る基板における第１表面電極は、本実施態様に係る基板を含む第２電子回路（例えばドライブ回路等の周辺回路）と第１電子回路（例えばパワー回路）に含まれる高発熱素子（例えばスイッチング素子等のパワー半導体素子）とを電気的に接続する。従って、当該第１表面電極には大電流が流れることが想定されるため、第１表面電極における損失をより小さくするには、高発熱素子と第１表面電極との接続面積をより大きくすることが望ましい。同様に、第１表面電極を構成する導体の厚みもまた、より大きくすることが望ましい。
以上のように、本実施態様によれば、インバータ等のパワーモジュールを始めとする大容量モジュールにおいて、小型軽量化、低サージ化、及び低損失化を達成しつつ、パワー半導体素子等の高発熱素子から発生する熱をより効率良く外部に伝達することができる、信頼性の高い周辺回路用の回路基板を提供することができる。
ところで、本実施態様に係る基板を製造する方法は、上記要件を満たす限り、如何なる方法であってもよく、当該技術分野においてセラミック製の基板の製造に使用される種々の方法から適宜選択することができる。本実施態様に係る基板を製造する方法の具体例としては、例えば、所謂「ゲルキャスト法」や「ドクターブレード法」等を挙げることができる。
上記ゲルキャスト法を採用する場合は、例えば、フィルム状または薄板状の保護基材の表面に、例えばスクリーン印刷法等の印刷法によって導体パターンを配設し、導体パターンが配設されなかった部分にはセラミック等の誘電体材料のスラリーを注入し、当該スラリーを固化させて得られる導体パターンが埋設された誘電体材料のシートを必要な枚数だけ積層して、導体パターンを表面電極として構成し、焼成することによって、本実施態様に係る基板を得ることができる。
上記保護基材としては、ポリエチレンテレフタレート（ＰＥＴ）フィルム、ポリエチレンナフタレート（ＰＥＮ）フィルム等の樹脂フィルムを用いることが望ましく、また樹脂フィルム以外にも、ガラス板や紙、金属などのフィルム状または板状の種々の材料を用いることができる。但し、保護基材としては、剥離操作の容易性の観点から、可撓性を備えたものを用いることが好ましい。
また、例えば、上記誘電体材料のシートを保護基材から容易に剥離することができるようにすること等を目的として、上記保護基材の表面には、例えば、剥離剤等が塗布されていてもよい。かかる剥離剤には、例えば、当該技術分野において離型剤として知られている各種薬剤が含まれる。より具体的には、かかる剥離剤としては、公知のシリコーン系剥離剤、フッ素系剥離剤等を使用することができる。
上記導体パターンは、主成分として、例えば、金、銀、銅等から選ばれる少なくとも１種類以上の金属と熱硬化性樹脂前駆体を含んでなる導体ペーストを、例えば、スクリーン印刷等の方法により上記保護基材の表面上に形成することによって拝察されることが望ましい。かかる熱硬化性樹脂前駆体としては、フェノール樹脂、レゾール樹脂、ウレタン樹脂、エポキシ樹脂、メラミン樹脂等を使用することができる。これらの中では、フェノール樹脂、レゾール樹脂であることが特に好ましい。かかる導体ペーストを上記保護基材の表面上に印刷した後、この導体ペーストに含まれるバインダーを硬化させることによって、導体パターンを得ることができる。
上記誘電体材料のスラリーとしては、例えば、樹脂、セラミック粉末、及び溶剤を含んでなるスラリーを挙げることができる。ここで、樹脂は所謂「バインダー」として機能するものであり、例えば、フェノール樹脂、レゾール樹脂、若しくはポリウレタン樹脂等の熱硬化性樹脂、又はポリオール及びポリイソシアネートを含んでなるポリウレタン前駆体等を使用することができる。これらの中では、ポリオール及びポリイソシアネートを含んでなる熱硬化性樹脂前駆体が特に好ましい。
セラミック粉末として使用されるセラミック材料としては、酸化物系セラミック又は非酸化物系セラミックの何れを使用してもよい。例えば、アルミナ（Ａｌ２Ｏ３）、ジルコニア（ＺｒＯ２）、チタン酸バリウム（ＢａＴｉＯ３）、窒化珪素（Ｓｉ３Ｎ４）、炭化珪素（ＳｉＣ）、酸化バリウム（ＢａＯ）、酸化チタン（ＴｉＯ２）、酸化ケイ素（ＳｉＯ２）、酸化亜鉛（ＺｎＯ２）、酸化ネオジム（Ｎｄ２Ｏ３）等を使用することができる。また、これらの材料は、１種類単独で、または２種以上を組み合わせて使用してもよい。更に、スラリーを調製可能な限りにおいて、セラミック材料の粒子径は特に限定されない。
また、上記溶剤としては、上記バインダーとしての樹脂（及び、使用する場合には分散剤）を溶解するものであれば特に限定されない。溶剤の具体例としては、例えば、多塩基酸エステル（例えば、グルタル酸ジメチル等）、多価アルコールの酸エステル（例えば、トリアセチン（グリセリルトリアセテート）等）等の、２以上のエステル結合を有する溶剤を挙げることができる。
更に、上記誘電体材料のスラリーは、上述の樹脂、セラミック粉末、及び溶剤以外に、分散剤を含んでいてもよい。分散剤の具体例としては、例えば、ポリカルボン酸系共重合体、ポリカルボン酸塩等を挙げることができる。かかる分散剤を添加することにより、成形前のスラリーを低粘度とし、且つ高い流動性を有するものとすることができる。
ところで、本発明に係る基板を含む第２電子回路を構成する各種回路素子や端子等には、例えば、高発熱素子の動作を制御するための信号、高発熱素子への入力電流、又は高発熱素子からの出力電流等、種々の電流が流れ得る。これらの電流は、上記第１表面電極を経由して、第２電子回路を構成する各種回路素子や端子等と高発熱素子との間を流れる。しかしながら、第２電子回路を構成する各種回路素子や端子等は、本発明に係る基板の第１表面電極とは反対側の表面に配設されるのが一般的である。そのため、第１表面電極と当該基板の反対側の表面上に配設される各種回路素子や端子等とを電気的に接続する回路が必要である。
かかる電気的接続は、本発明に係る基板の内部に埋設された少なくとも１層の内層電極によって達成することができる。かかる内層電極を介する第１表面電極と当該基板の反対側の表面上に配設される各種回路素子や端子等との電気的接続は、例えばワイヤボンディング等の従来技術に係る接続方法と比較して、より短くすることができ、本発明に係る基板を使用する電子回路を含むモジュール全体としての損失を小さくするので望ましい。
従って、本発明の第２態様は、
高発熱素子を含む第１電子回路の前記高発熱素子が配設されている側に前記高発熱素子を介して積層される第２電子回路に用いられる基板であって、
前記基板が、主としてセラミックを含んでなる誘電体層からなる基材と、前記基板の前記第１電子回路側に形成された第１表面電極と、前記基板の内層に埋設された少なくとも１層の内層電極と、を含んでなること、
前記第１表面電極を構成する導体の少なくとも一部が前記基材の内部に埋設されていること、
前記基板の前記第１電子回路側の表面である第１表面における少なくとも前記高発熱素子の端子に対向する領域において、前記第１表面電極を構成する導体が前記基材から露出していること、並びに
前記第１表面電極及び前記少なくとも１層の内層電極を構成する導体の前記第１表面に直交する方向における厚みが１００μｍ以上であること、
を特徴とする基板である。
本実施態様に係る基板は、当該基板の内層に埋設された少なくとも１層の内層電極を更に含んでなること、及び当該少なくとも１層の内層電極を構成する導体の第１表面に直交する方向における厚みが１００μｍ以上であること、を除き、本発明の前記第１態様に係る基板と同様の構成を有する。本実施態様においては、上記のように、第１表面電極のみならず、少なくとも１層の内層電極を構成する導体の（第１表面に直交する方向における）厚みもまた、１００μｍ以上、より好ましくは２００μｍ以上である。これにより、本実施態様に係る基板においては、第２電子回路を構成する各種回路素子や端子等と高発熱素子との間での電気的接続における損失をも、より小さくすることができ、結果として、本実施態様に係る基板を使用する電子回路を含むモジュール全体としての損失を小さくすることができる。
ところで、前述のように、本実施態様に係る基板においては、第１表面電極及び少なくとも１層の内層電極を構成する導体の（第１表面に直交する方向における）厚みが１００μｍ以上、より好ましくは２００μｍ以上である。これにより、本実施態様に係る基板を使用する電子回路を含むモジュール全体としての損失を小さくすることができる。
また、本実施態様に係る基板における第１表面電極は、前述のように、本実施態様に係る基板を含む第２電子回路（例えばドライブ回路等の周辺回路）と第１電子回路（例えばパワー回路）に含まれる高発熱素子（例えばスイッチング素子等のパワー半導体素子）とを電気的に接続する。従って、当該第１表面電極には大電流が流れることが想定されるため、第１表面電極における損失をより小さくするために、高発熱素子と第１表面電極との接続面積をより大きくすることが望ましい。その結果、本実施態様に係る基板の第１表面において第１表面電極が占める総面積はより大きくなる。
一方、本実施態様に係る基板の第１表面とは反対側の表面（第２表面）には、本実施態様に係る基板を含む第２電子回路を構成する各種回路素子や端子等を実装するための電極（第２表面電極）（例えばランド等）が配設されることが多い。第２電子回路は、前述のように、例えばドライブ回路等の周辺回路を構成する。従って、高発熱素子との（大容量の）電気的接続を達成するための第１表面電極とは異なり、第２表面電極は周辺回路を構成する比較的小容量（小電力）の回路素子との電気的接続を達成することになるので、本実施態様に係る基板の第２表面において第２表面電極が占める総面積は相対的により小さくなり、また第２表面電極を構成する導体の（第１表面に直交する方向における）厚みもまた相対的により薄くなる。
上記のように、本実施態様に係る基板においては、高発熱素子を含む第１電子回路に面する第１表面において第１表面電極が占める総面積は相対的に大きく、且つ第１表面電極の厚みも相対的に厚い。一方、第２電子回路を構成する各種回路素子や端子等が実装される、第１表面とは反対側の第２表面において第２表面電極が占める総面積は相対的に小さく、且つ第２表面電極の厚みも相対的に薄い。これらの電極を構成する材料は、前述のように、主成分として金属を含んでなり、本実施態様に係る基板の基材であるセラミックを主成分とする誘電体材料と比較して、より大きい熱膨張係数を有する。即ち、本実施態様に係る基板の第１表面側では、より大きい熱膨張係数を有する電極が占める総面積及び厚みが相対的に大きく、一方、本実施態様に係る基板の第２表面側では、より大きい熱膨張係数を有する電極が占める総面積及び厚みが相対的に小さい。
また、本実施態様に係る基板の基材中に埋設される少なくとも１層の内層電極を構成する導体の第１表面と平行な平面による断面積もまた、第１表面電極の総面積よりも小さいことが一般的である。
従って、例えば、本実施態様に係る基板を含む第２電子回路と高発熱素子を含む第１電子回路とを含んでなるモジュールの動作に伴う高発熱素子からの発熱に起因して本実施態様に係る基板の温度が上昇した場合、当該温度上昇に起因する熱膨張の程度が、本実施態様に係る基板の第１表面近傍の領域とその他の領域とで異なる。より具体的には、第１表面電極が占める総面積及び厚みが相対的に大きい第１表面近傍の領域の熱膨張の程度が、（電極が占める総面積及び厚みが相対的に小さい）その他の領域の熱膨張の程度と比較して、より大きくなる。
上記のような第１表面近傍の領域とその他の領域とでの熱膨張の程度の差により、本実施態様に係る基板の温度が著しく変化した場合、本実施態様に係る基板が湾曲する虞がある。例えば、本実施態様に係る基板を前述のように焼成して製造した後の冷却過程において、当該温度低下に伴う当該基板の第１表面近傍の領域の収縮の程度は相対的に大きく、当該基板のその他の領域の収縮の程度は相対的に小さい。その結果、焼成完了時には当該基板が湾曲していなくても、上記温度低下の結果、第１表面側が凹になるように当該基板が湾曲する虞がある。
また、例えば、上記のような焼成後の冷却に伴う湾曲を相殺するように予め湾曲させた状態で焼成する等の対策を講じて、冷却完了時（即ち、基板の製造完了時）に湾曲を伴わない基板を得たとしても、例えば、本実施態様に係る基板を含む第２電子回路及び高発熱素子を含む第１電子回路を含んでなるモジュールの動作に伴う高発熱素子からの発熱に起因する温度上昇が著しい場合、当該温度上昇に伴う当該基板の第１表面近傍の領域の膨張の程度は相対的に大きく、当該基板のその他の領域の膨張の程度は相対的に小さい。その結果、製造完了時には当該基板が湾曲していなくても、上記温度上昇の結果、第１表面側が凸になるように当該基板が湾曲する虞がある。
上記のように本実施態様に係る基板が湾曲した場合、例えば、本実施態様に係る基板と高発熱素子との密着・接合が十分に確保されず、その結果として、高発熱素子から発生する熱の当該基板への伝達が不十分となったり、高発熱素子と第２電子回路との電気的接続が遮断されたり、第２電子回路を構成する回路素子間の電気的接続が遮断されたりする虞がある。
上記湾曲は、上述のように、本実施態様に係る基板において、第１表面近傍の領域では（基板の基材と比較して）より大きい熱膨張係数を有する電極が占める体積が相対的に大きく、一方、その他の領域では（基板の基材と比較して）より大きい熱膨張係数を有する電極が占める体積が相対的に小さいことから、本実施態様に係る基板において、第１表面近傍の領域の平均熱膨張係数がその他の領域の平均熱膨張係数よりも大きいことに起因して生ずるものと考えられる。
そこで、上記のような湾曲の発生を抑制するためには、本実施態様に係る基板の第１表面近傍の領域の平均熱膨張係数とその他の領域の平均熱膨張係数との差を小さくすることが望ましいと考えられる。かかる観点に立ち、本発明者は、鋭意研究の結果、上記基板に含まれる少なくとも１層の内層電極を構成する導体の厚みを、第１表面電極を構成する導体の厚みよりも大きくすることにより、上記のような基板の湾曲を抑制することができることを見出した。
即ち、本発明の第３態様は、
本発明の前記第２態様に係る基板であって、
前記少なくとも１層の内層電極を構成する導体の前記第１表面に直交する方向における厚みが、前記第１表面電極を構成する導体の前記第１表面に直交する方向における厚みよりも大きいこと、
を特徴とする基板である。
本実施態様に係る基板においては、上記のように、少なくとも１層の内層電極を構成する導体の（第１表面に直交する方向における）厚みが、第１表面電極を構成する導体の（第１表面に直交する方向における）厚みよりも大きい。これにより、内層電極を構成する導体の厚みが第１表面電極を構成する導体の厚みと同等以下である場合と比較して、当該内層電極を含む第１表面電極の近傍ではない領域の平均熱膨張係数がより大きくなる。その結果、内層電極を構成する導体の厚みが第１表面電極を構成する導体の厚みと同等以下である場合と比較して、第１表面近傍の領域の平均熱膨張係数とその他の領域の熱膨張係数との差がより小さくなる。
尚、本実施態様に係る基板における、少なくとも１層の内層電極を構成する導体の厚みは、目的とする用途において当該基板が付される温度範囲における当該基板の湾曲の程度が当該用途における許容範囲に収まるように、例えば、第１表面電極を構成する導体の総面積や厚み、内層電極の総面積や基板内に埋設される位置等に応じて設定することができる。即ち、本実施態様に係る基板における、少なくとも１層の内層電極を構成する導体の厚みは、当該基板を含むモジュールの使用環境や目的とする用途における当該基板の湾曲の許容範囲、当該基板における各種電極の構成や配置等に応じて適宜設定することができる。
以上のように、本実施態様に係る基板においては、第１表面近傍の領域の平均熱膨張係数とその他の領域の熱膨張係数との差がより小さくすることができるので、本実施態様に係る基板の温度が著しく変化した場合においても、基板の湾曲を低減することができる。
その結果、本実施態様に係る基板においては、前述のように基板の湾曲により基板と高発熱素子との密着・接合が不十分となり、高発熱素子から発生する熱の当該基板への伝達が不十分となったり、高発熱素子と第２電子回路との電気的接続が遮断されたり、第２電子回路を構成する回路素子間の電気的接続が遮断されたりする不都合を抑制することができる。
上記のように、温度変化に伴う基板の湾曲の発生を抑制することを目的として本発明に係る基板の第１表面近傍の領域の平均熱膨張係数とその他の領域の平均熱膨張係数との差を小さくするための具体的方策としては、本発明の前記第２態様に係る基板に含まれる少なくとも１層の内層電極を構成する導体の厚みを、第１表面電極を構成する導体の厚みよりも大きくすることが挙げられる。
しかしながら、上記以外の方策によっても、本発明に係る基板の第１表面近傍の領域の平均熱膨張係数とその他の領域の平均熱膨張係数との差を小さくすることができる。例えば、本発明に係る基板の基材の熱膨張係数を第１表面側よりも第２表面側の方がより高くなるように構成する。具体的には、例えば、本発明に係る基板の基材を構成する誘電体層を複数の誘電体層によって形成し、これらの複数の誘電体層のうち、第１表面とは反対側の表面である第２表面を形成する誘電体層の熱膨張係数が、第１表面を形成する誘電体層の熱膨張係数よりも大きくなるように構成する。これにより、前述のように、大きい熱膨張係数を有する電極が占める体積比率が第１表面近傍の領域では相対的に大きく、その他の領域では相対的に小さくても、第１表面近傍の領域の平均熱膨張係数と、その他の領域の平均熱膨張係数との差をより小さく抑えることができる。
即ち、本発明の第４態様は、
本発明の前記第１態様乃至前記第３態様の何れかに係る基板であって、
前記誘電体層が複数の誘電体層によって形成されていること、及び
前記複数の誘電体層のうち、前記第１表面とは反対側の表面である第２表面を形成する誘電体層の熱膨張係数が、前記第１表面を形成する誘電体層の熱膨張係数よりも大きいこと、
を特徴とする基板である。
上記のように、本実施態様に係る基板においては、当該基板の基材を構成する誘電体層が複数の誘電体層によって形成され、これらの複数の誘電体層のうち、第１表面とは反対側の表面である第２表面を形成する誘電体層の熱膨張係数が、第１表面を形成する誘電体層の熱膨張係数よりも大きくなるように構成される。これにより、前述のように、大きい熱膨張係数を有する電極が占める体積比率が第１表面近傍の領域では相対的に大きく、その他の領域では相対的に小さくても、当該基板の基材を構成する誘電体層間における熱膨張係数の差により、かかる電極の体積比率に起因する第１表面近傍の領域とその他の領域との平均熱膨張係数の差を少なくとも部分的に相殺することができる。その結果、本実施態様に係る基板においては、第１表面近傍の領域の平均熱膨張係数と、その他の領域の平均熱膨張係数との差をより小さく抑えることができる。
以上のように、本実施態様に係る基板においても、第１表面近傍の領域の平均熱膨張係数とその他の領域の熱膨張係数との差がより小さくすることができるので、本実施態様に係る基板の温度が著しく変化した場合においても、基板の湾曲を低減することができる。
その結果、本実施態様に係る基板においても、前述のように基板の湾曲により基板と高発熱素子との密着・接合が不十分となり、高発熱素子から発生する熱の当該基板への伝達が不十分となったり、高発熱素子と第２電子回路との電気的接続が遮断されたり、第２電子回路を構成する回路素子間の電気的接続が遮断されたりする不都合を抑制することができる。
ところで、前述のように、本発明は、大容量モジュールの周辺回路用の回路基板に関する。より詳細には、本発明は、例えば、ハイブリッドカーや電気自動車において使用されるインバータ等のパワーモジュールを始めとする大容量モジュールにおいて、高発熱素子を含む回路と（高発熱素子を介して）積層される周辺回路用の回路基板に関する。更に、本発明は、当該回路基板を用いる周辺回路を含む大容量モジュールにも関する。
ここで、大容量モジュールとは、前述のように、例えば、インバータ等のパワーモジュールを始めとする、大電力を扱うモジュールを指す。かかる大容量モジュールは、前述のように、例えば、ハイブリッドカーや電気自動車等の普及に伴い、従来よりも更なる小型軽量化及び高効率化が益々強く求められている。
上述の要求に応えるには、大容量モジュールにに含まれる周辺回路において、本発明に係る基板を用いることが望ましい。これにより、かかる大容量モジュールにおいて、小型軽量化、低サージ化、及び低損失化を達成しつつ、パワー半導体素子等の高発熱素子から発生する熱をより効率良く外部に伝達して、当該モジュール全体としての信頼性をも向上させることができる。従って、本発明の前記第１態様乃至前記第４態様及びその他の多種多様な変形例に係る基板を用いる周辺回路を含む大容量モジュールもまた、本発明の範囲に含まれる。
即ち、本発明の第５態様は、
高発熱素子を含む第１電子回路、
前記第１電子回路の前記高発熱素子が配設されている側に前記高発熱素子を介して積層される第２電子回路、
を含んでなる大容量モジュールであって、
第２電子回路に用いられる基板が、主としてセラミックを含んでなる誘電体層からなる基材と、前記基板の前記第１電子回路側に形成された第１表面電極と、を含んでなること、
前記第１表面電極を構成する導体の少なくとも一部が前記基材の内部に埋設されていること、
前記基板の前記第１電子回路側の表面である第１表面における少なくとも前記高発熱素子の端子に対向する領域において、前記第１表面電極を構成する導体が前記基材から露出していること、並びに
前記第１表面電極を構成する導体の前記第１表面に直交する方向における厚みが１００μｍ以上であること、
を特徴とする大容量モジュールである。
また、本発明の第６態様は、
高発熱素子を含む第１電子回路、
前記第１電子回路の前記高発熱素子が配設されている側に前記高発熱素子を介して積層される第２電子回路、
を含んでなる大容量モジュールであって、
第２電子回路に用いられる基板が、主としてセラミックを含んでなる誘電体層からなる基材と、前記基板の前記第１電子回路側に形成された第１表面電極と、前記基板の内層に埋設された少なくとも１層の内層電極と、を含んでなること、
前記第１表面電極を構成する導体の少なくとも一部が前記基材の内部に埋設されていること、
前記基板の前記第１電子回路側の表面である第１表面における少なくとも前記高発熱素子の端子に対向する領域において、前記第１表面電極を構成する導体が前記基材から露出していること、並びに
前記第１表面電極及び前記少なくとも１層の内層電極を構成する導体の前記第１表面に直交する方向における厚みが１００μｍ以上であること、
を特徴とする大容量モジュールである。
更に、本発明の第７態様は、
本発明の前記第６態様に係る大容量モジュールであって、
前記少なくとも１層の内層電極を構成する導体の前記第１表面に直交する方向における厚みが、前記第１表面電極を構成する導体の前記第１表面に直交する方向における厚みよりも大きいこと、
を特徴とする大容量モジュールである。
また更に、本発明の第８態様は、
本発明の前記第５態様乃至前記第７態様の何れかに係る大容量モジュールであって、
前記誘電体層が複数の誘電体層によって形成されていること、及び
前記複数の誘電体層のうち、前記第１表面とは反対側の表面である第２表面を形成する誘電体層の熱膨張係数が、前記第１表面を形成する誘電体層の熱膨張係数よりも大きいこと、
を特徴とする大容量モジュールである。
本発明の前記第５態様乃至前記第８態様の何れかに係る大容量モジュールにおいては、それぞれ本発明の前記第１態様乃至前記第３態様に係る基板を用いる第２電子回路が、第１電子回路の高発熱素子側に当該高発熱素子を介して積層されている。これにより、高発熱素子から発生する熱が第１電子回路の基板を経由して放熱されるだけでなく、第２電子回路の基板を経由して放熱されることも可能となることから、本発明の前記第５態様乃至前記第８態様の何れかに係る大容量モジュール全体の放熱が効果的に行われ、当該モジュールの過熱を抑制することができる。
また、前述のように、本発明の前記第１態様乃至前記第４態様に係る基板においては、第１表面電極を構成する導体の少なくとも一部が基材の内部に埋設されていることから、導体と基材との界面に作用する応力（例えば、電極を構成する導体と基材との熱膨張係数の差に起因して発生する応力等）が緩和・低減され、本発明の前記第５態様乃至前記第８態様に係る大容量モジュールの信頼性が向上する。
更に、前述のように、本発明の前記第１態様乃至前記第４態様に係る基板においては、第１電子回路側の基板表面である第１表面における少なくとも高発熱素子の端子に対向する領域において、第１表面電極を構成する導体が基材から露出している。これにより、本発明の前記第５態様乃至前記第８態様に係る大容量モジュールにおいては、第２電子回路と高発熱素子とをより短い距離で接続することができるので、例えばスイッチング時のサージ電圧を抑制（低サージ化）することができる。
また更に、本発明の前記第１態様乃至前記第４態様に係る基板においては、第１表面電極及び（本発明の前記第２態様、前記第３態様、並びに前記第４態様のうち前記第２態様及び前記第３態様に従属する態様に係る基板が含む）少なくとも１層の内層電極を構成する導体の（第１表面に直交する方向における）厚みが１００μｍ以上、より好ましくは２００μｍ以上である。これにより、本発明の前記第５態様乃至前記第８態様に係る大容量モジュール全体としての損失を小さくすることができる。
以上のように、本発明の前記第５態様乃至前記第８態様に係る大容量モジュールにおいては、小型軽量化、低サージ化、及び低損失化を達成しつつ、パワー半導体素子等の高発熱素子から発生する熱をより効率良く外部に伝達することができる。かかる特徴により、本発明の前記第５態様乃至前記第８態様に係る大容量モジュールは高い信頼性を発揮することができる。
ところで、前述のように、上記大容量モジュールは、例えば、インバータ等のパワーモジュールを始めとする、大電力を扱うモジュールを指す。また、上記大容量モジュールがパワーモジュールである場合、上記高発熱素子は、例えば、パワー半導体素子を指し、より具体的には、上記高発熱素子は、例えば、スイッチング素子を指す。
従って、本発明の第９態様は、
本発明の前記第５態様乃至前記第８態様の何れかに係る大容量モジュールであって、記大容量モジュールがパワーモジュールであることを特徴とする大容量モジュールである。
また、本発明の第１０態様は、
本発明の前記第９態様に係る大容量モジュールであって、前記高発熱素子がスイッチング素子であることを特徴とする大容量モジュールである。
ところで、上記のような大容量モジュールにおいては、例えばスイッチング素子等のパワー半導体素子から発生するノイズの低減が重要な技術的課題となっている。具体的には、例えば、スイッチング素子のスイッチング動作に伴って発生するノイズによりスイッチング素子のスイッチング動作に異常が生じ、スイッチング素子等のパワー半導体素子を含むパワー回路や周辺回路を破壊する虞がある。更に、かかるノイズが大容量モジュールの外部に漏洩し、大容量モジュールの周辺機器の動作に影響を与える虞もある。
加えて、当該技術分野においては、例えば、ＩＧＢＴやＭＯＳＦＥＴ等を含むパワー半導体素子の損失改善策として、従来使用されてきたシリコン（Ｓｉ）ウェーハに代えて、前述のシリコンカーバイド（ＳｉＣ）ウェーハや、更には窒化ガリウム（ＧａＮ）ウェーハを使用する技術動向が顕著になってきている（例えば、ＳｉＣ−ＩＧＢＴやＳｉＣ−ＭＯＳＦＥＴ、ＧａＮ−ＩＧＢＴやＧａＮ−ＭＯＳＦＥＴ等）。これらの新しいタイプのウェーハを使用する半導体素子においては、従来のＳｉウェーハを使用する半導体素子と比較して、より高いスイッチング周波数における動作が可能となるため、大容量モジュールの小型化が可能となる利点がある。しかしながら、スイッチング周波数の上昇に伴い、これらの半導体素子から発生するノイズの周波数も上昇するため、ノイズに起因する上述のような問題も、より深刻となる。従って、大容量モジュールにおいては、パワー半導体素子から発生するノイズの低減が益々重要な技術的課題となっている。
上記のようなノイズを低減するための対策としては、コンデンサ（所謂「スナバコンデンサ」）をパワー半導体に並列に接続することが有効であることが知られている。スナバコンデンサは、パワー半導体素子のスイッチング動作に伴う電圧変化を抑制する効果を有する。かかるスナバコンデンサによってノイズをより有効に低減するには、パワー半導体素子とスナバコンデンサとの間の距離を短くする必要がある。これは、パワー半導体素子とスナバコンデンサとを電気的に接続する配線（ワイヤ）が長くなる程、当該配線が有する等価的なインダクタンスが大きくなり、これによりスイッチング動作に伴って発生するノイズに起因して誘起されるサージ電圧が増大し、結果として、スナバコンデンサによるノイズ低減効果が十分に発揮されないためである。
しかしながら、従来の大容量モジュールにおいては、大容量モジュールの外部にスナバコンデンサを外付けする必要があるため、パワー半導体素子とスナバコンデンサとを電気的に接続する配線（ワイヤ）が長くなり、スナバコンデンサによるノイズ低減効果を十分に発揮させることができなかった。加えて、従来の大容量モジュールにおいては、パワー半導体素子を含むパワー回路と、例えば、かかるパワー半導体素子を制御する制御回路素子を含む周辺回路とが平面的に配置されることや、これらの回路を接続するための配線（ワイヤ）を配置するための面積が必要であることが、大容量モジュールの小型軽量化を妨げる要因となってきた。また、上記のような大容量モジュールを構成する各種回路を接続するワイヤの引き回しにより配線長が長くなり、モジュール全体としての損失が大きくなる等の問題も認められていた。
そこで、上記のような大容量モジュールを構成する各種回路の基板を積層して大容量モジュールの小型軽量化を図ると共に、大容量モジュールを構成する各種回路基板間の接続形態を改良して、大容量モジュールの低損失化を図る試みが提案されている（例えば、特許文献１乃至３を参照）。当該技術分野においては、かかる積層構造を有する大容量モジュールにおいて、パワー半導体素子を制御する周辺回路（ドライブ回路）の基板の上にスナバコンデンサを実装する構成も提案されている。かかる構成によれば、前述のように大容量モジュールの外部にスナバコンデンサを設置する構成と比較して、パワー半導体素子とスナバコンデンサとを電気的に接続する配線（ワイヤ）をより短くすることができるが、その効果は限定的であり、更なる低サージ化が求められている。
以上のような背景から、本発明に係る基板は、上述の実施態様を含む種々の実施態様においても、当該基板の内部にコンデンサが埋設されていてもよい。かかる構成によれば、上述のような従来技術に係る基板と比較して、パワー半導体素子とスナバコンデンサとを電気的に接続する配線を更に短くすることができる。その結果、当該配線が有する等価的なインダクタンスが小さくなるので、パワー半導体素子等から発生するノイズに起因して誘起されるサージ電圧が減少する。その結果、かかるノイズに起因してパワー半導体素子を含むパワー回路や周辺回路が破壊されたり、かかるノイズが大容量モジュールの外部に漏洩して、大容量モジュールの周辺機器の動作に影響を与えたりする問題をより一層軽減することができる。
尚、例えば、スナバコンデンサに必要とされる容量を確保すること等を目的として、本発明に係る基板の内部に埋設されるコンデンサの容量を増大させる場合、コンデンサを構成する導体（及び導体の間に挟まれる誘電体）の積層数を増大させることによって、コンデンサの容量を増大させることができる。しかしながら、この場合は、コンデンサを内蔵する基板の厚みが増大することから、当該基板を用いる大容量モジュールの小型軽量化の障害となる虞がある。
そこで、本発明に係る基板においては、上述のような積層構造を有する大容量モジュールにおいて、周辺回路の基板の厚みを増大させること無く、スナバコンデンサに必要とされる容量を確保することを目的として、高い誘電率を有する誘電体を含んでなる絶縁層をコンデンサを構成する導体の間に形成し、当該絶縁層を使用してコンデンサを形成することができる。かかる構成によれば、本発明に係る基板の内部に埋設されるコンデンサを構成する導体（及び導体の間に挟まれる誘電体）の積層数を増大させること無く（即ち、当該基板の厚みを増大させること無く）、コンデンサに必要とされる容量を確保することが容易となる。
しかしながら、一般に、高い誘電率を有する材料の熱伝導率は低いため、高い誘電率を有する誘電体を含んでなる絶縁層が内部に形成される回路基板の全体としての熱伝導率が低下し、結果として、パワー半導体素子等の高発熱素子から発生する熱を外部に効率的に伝達する放熱経路として当該基板を活用することが困難となる場合がある。かかる場合においては、高い誘電率を有する誘電体を含んでなる絶縁層を、基板の主面に平行な面の全体に及ぶように形成するのではなく、基板の主面に平行な面内において部分的に配置して、当該面内に当該絶縁層が配置されていない領域を残すことにより、当該基板を介して高発熱素子から発生する熱を外部に放出するための熱伝導経路を確保することができる。
また、前述のように、スナバコンデンサによるノイズ低減効果を十分に発揮させるためには、パワー半導体素子とスナバコンデンサとを電気的に接続する配線を短くすることが望ましい。従って、上述のように基板の内部にコンデンサが埋設される構成を有する実施態様に係る基板においても、第１回路基板（第１電子回路に用いられる基板）との積層時にパワー半導体素子等の高発熱素子に近くなる位置にコンデンサを配置することが望ましい。例えば、本発明に係る基板が用いられる第２回路基板においては、第１回路基板との積層時に高発熱素子に対向する側の主面である第１表面に最も近い層にコンデンサを埋設することができる。
尚、本発明に係る基板が用いられる第２回路基板（第２電子回路に用いられる基板）において第１表面に最も近い層には、高発熱素子を含む第１電子回路との電気的接続を達成するための電極（第１表面電極）が配設される。従って、この場合は、コンデンサが第１表面電極と同じ層に埋設されることになる。これにより、かかる実施態様においては、第２回路基板の内部に埋設されるコンデンサと高発熱素子とを電気的に接続する配線を短くすることができるので、コンデンサによるノイズ低減効果を十分に発揮させることができる。加えて、コンデンサが埋設される層には第１表面電極を構成する導体もまた埋設されるので、前述のように高い誘電率を有する誘電体を含んでなる絶縁層をコンデンサを構成する導体の間に形成した場合であっても、パワー半導体素子等の高発熱素子から発生する熱を外部に効率的に伝達する放熱経路として、第１表面電極を構成する導体を利用することができるので、当該基板を第２回路基板として用いる大容量モジュールにおける放熱効率の低下を抑制することができる。
これらの実施態様によれば、例えば、スイッチング素子を始めとするパワー半導体素子等の高発熱素子を備える、インバータ等のパワーモジュールを始めとする大容量モジュールにおいて、小型軽量化、低サージ化、及び低損失化を達成しつつ、高発熱素子から発生する熱をより効率良く外部に伝達して、当該大容量モジュールの信頼性をより一層高めることができる。
以下、本発明の幾つかの実施態様に係る基板の構成等につき、添付図面等を参照しつつ説明する。但し、以下に述べる説明はあくまでも例示を目的とするものであり、本発明の範囲が以下の説明に限定されるものと解釈されるべきではない。
１．本発明の実施態様に係る基板及び当該基板を含むモジュールの構成
前述のように、図１は、本発明の１つの実施態様に係る基板及び当該基板を含むモジュールの構成を示す模式図である。図１に示すように、本発明の１つの実施態様に係る基板を含むモジュール１００は、パワー半導体素子１１３（例えばＩＧＢＴ等）を含むパワー回路（第１電子回路１１０）、及び本発明の１つの実施態様に係る基板１２１を含むドライブ回路（第２電子回路１２０）を含んでなる。
第１電子回路１１０は、第１電子回路の基板１１１の上に、接着用パッド１１２を介して配設されたパワー半導体素子１１３を含んでなり、第１電子回路１１０の側面及び底面を囲むように設けられたケース１１４内に配設され、当該ケース１１４の底部を介してヒートシンク１１５と接合されている。従って、パワー半導体素子１１３から発生する熱は、接着用パッド１１２、セラミック基板１１１、及びケース１１４を介してヒートシンク１１５に伝達され、放熱される。
一方、第２電子回路１２０は、本実施態様に係る基板１２１の上に、制御回路素子１２５（例えばゲート駆動ＩＣ等）、スナバコンデンサ１２６等の各種回路素子が配設されてなる。これらの回路素子が配設される側の表面（第２表面）には第２表面電極１２４がランドとして設けられており、これらの回路素子が当該ランドを介して接続されている。一方、本実施態様に係る基板１２１の第２表面とは反対側の表面（第１表面）には、上記第１電子回路上のパワー半導体素子１１３との電気的接続を達成する為の第１表面電極１２２が設けられている。更に、本実施態様に係る基板１２１の内層部には、少なくとも１層の内層電極１２３が埋設されている。
前述のように、第１表面電極１２２は、当該電極を構成する導体の少なくとも一部が基板１２１の基材の内部に埋設されており、且つ少なくともパワー半導体素子１２３の端子に対向する第１表面上の領域において、第１表面電極１２２を構成する導体が基材から露出している。また、第１表面電極１２２及び少なくとも１層の内層電極１２３を構成する導体の厚みは１００μｍ以上である。
かかる第２電子回路１２０は、第１電子回路１１０のパワー半導体素子１１３が配設されている側に当該パワー半導体素子１１３を介して積層され、第１表面電極１２２とパワー半導体素子１１３の端子とが、例えばはんだ付け等の手段によって、電気的に接続される。これにより、パワー半導体素子１１３から発生する熱は、上述のように第１電子回路１１０の基板１１１を介してヒートシンク１１５に伝達されるばかりでなく、少なくとも第１表面電極１２２を介して第２電子回路１２０のセラミック基板１２１にも伝達されるので、より効果的に放熱される。
尚、本実施態様においては、第１表面電極１２２を構成する導体の全てが基材の内部に埋設され、当該導体の表面のみが第２電子回路１２０のセラミック基板１１１の第１表面と同一平面内に露出している。従って、第２電子回路１２０のセラミック基板１２１の基材の表面及び第１表面電極１２２を構成する導体の表面の両方が同時にパワー半導体素子１１３と接触する。
これにより、パワー半導体素子１１３から発生する熱は、第１表面電極１２２の導体と直接接触している部分（例えば、当該パワー半導体素子１１３の端子部分等）からは当該導体に、第２電子回路１２０の基板１２１の基材と接触している部分からは当該基材に、それぞれ伝達されるので、本実施態様に係る基板１２１を用いるパワーモジュール１００においては、パワー半導体素子１１３から発生する熱が更に効果的に放熱され、当該モジュールの過熱が更に効果的に抑制される。
従って、本実施態様に係る基板１２１を用いるパワーモジュール１００においては、パワー半導体素子１１３から発生する熱に起因する過度の温度上昇によるモジュールの破損（例えば、モジュールを構成する回路素子の封止樹脂の劣化や周辺回路の樹脂基板の膨張又は変形）等の問題が低減される。
また、本実施態様に係る基板１２１を用いるパワーモジュールにおいては、第１表面電極１２２を構成する導体の少なくとも一部が当該基板１２１の基材の内部に埋設されている。これにより、（例えば、第１表面電極１２２を構成する導体と基材との熱膨張係数の差に起因して発生する応力や、本実施態様に係る基板１２１とパワー半導体素子１１３及び／又は第１電子回路１１０の基板１１１との熱膨張係数の差に起因して発生する応力等の）導体と基材との界面に作用する応力を低減することができるので、信頼性の高い大容量モジュールを実現することができる。
更に、本実施態様に係る基板１２１においては、第１電子回路１１０側の基板表面である第１表面における少なくともパワー半導体素子１１３の端子に対向する領域において、第１表面電極１２２を構成する導体が基材から露出している。これにより、本実施態様に係る基板１２１を含む第２電子回路１２０とパワー半導体素子１１３とをより短い距離で接続することができ、例えばスイッチング時のサージ電圧を抑制（低サージ化）することができる。
また更に、上述のように、本実施態様に係る基板１２１においては、第１表面電極１２２及び少なくとも１層の内層電極１２３を構成する導体の（第１表面に直交する方向における）厚みが１００μｍ以上である。これにより、本実施態様に係る基板１２１を使用する第２電子回路１２０を含むモジュール１００の全体としての損失を小さくすることができる。
以上のように、本実施態様によれば、インバータ等のパワーモジュールを始めとする大容量モジュールにおいて、小型軽量化、低サージ化、及び低損失化を達成しつつ、パワー半導体素子等の高発熱素子から発生する熱をより効率良く外部に伝達することができる、信頼性の高い周辺回路用の回路基板を提供することができる。
２．従来技術に係る大容量モジュールの構成
一方、従来技術に係るパワーモジュールの構成について、図２を参照しながら、簡潔に説明する。前述のように、図２は、従来技術に係るパワーモジュールの構成を示す模式図である。
図２に示すように、従来技術に係るパワーモジュール２００は、金属ベース２０４の上に、スイッチング素子（ＩＧＢＴ２０１）を含むパワー回路２２１と、ＩＧＢＴ２０１を制御する制御回路素子を含むドライブ回路２２２とが平面的に配置され、これらの回路がアルミワイヤ２０７によって接続されている。そのため、従来技術に係るパワーモジュール２００においては、これらの回路を平面的に配置するための面積に加えて、これらの回路を接続する配線のための面積もが必要であり、モジュール２００の小型軽量化は困難である。
また、従来技術に係るパワーモジュール２００においては、上記のようにパワー回路２２１とドライブ回路２２２とを接続するためのアルミワイヤ２０７の引き回しにより配線長が長くなることから、モジュール２００全体としての損失が大きく、アルミワイヤ２０７の等価インダクタンスに起因してスイッチング時に発生するサージ電圧が大きくなる等の問題を生ずる懸念がある。
一方、本発明に係る基板及び当該基板を用いる大容量モジュールにおいては、上述のように、従来技術に係るパワーモジュールにおいて懸念される上記問題に加えて、大容量モジュールを構成する各種回路の積層によるモジュールの小型化に伴う放熱不足（過熱）の問題をも解決することができる。
３．本発明の実施態様に係る基板の信頼性
次に、本発明の実施態様に係る基板の信頼性について、図３を参照しながら、以下に説明する。前述のように、図３は、基板の表面に配設された電極と基板の基材との界面において作用する応力における、本発明の実施態様に係る基板と比較例に係る基板との差異を説明する模式図である。図３において、（ａ）及び（ｂ）は本発明の実施態様に係る基板を表し、（ｃ）は比較例に係る基板を表す。
先ず、（ａ）に示す本発明の１つの実施態様に係る基板においては、第１電子回路（図示せず）に配設される高発熱素子（図示せず）との電気的接続を達成するための第１表面電極１２２が当該基板の基材中に完全に埋設され、その表面のみが当該基板の第１表面（図３における下側の面）において露出している。また、当該基板の内層には内層電極１２３が埋設されている。更に、当該基板の第２表面側（図３における上側）には、第２電子回路を構成する各種回路素子や端子との電気的接続を達成するための第２表面電極１２４が埋設され、その表面が第２表面から露出して、ランド等を構成している。
本実施態様に係る基板においては、第１表面電極１２２の露出面と当該基板の第１表面とは同一平面内にある。従って、当該基板の第１表面電極１２２をを第１電子回路の高発熱素子に接合すると、結果として、高発熱素子は当該基板の基材部分とも接触することになるので、高発熱素子から発生する熱は、第１電子回路（図示せず）の基板を介して放熱されるのみならず、当該基板の第１表面電極及び基材にも伝達され、当該基板の第２表面（図３における上側の面）から放熱される。従って、本実施態様においては、より効率的な放熱が可能となる。
ところで、前述のように、本実施態様に係る基板のように電極が設けられている基板においては、例えば、第１表面電極を構成する導体と基材との熱膨張係数の差に起因して発生する応力や、当該基板と高発熱素子及び／又は第１電子回路の基板との熱膨張係数の差に起因して発生する応力等が導体と基材との界面に作用することが想定される。この場合、当該応力は、図３中の丸印によって示すように、例えば、導体と基材との界面の端部（電極を構成する導体の角の部分）等に集中する場合がある。この際、当該応力の大きさによっては、例えば、第１表面電極を構成する導体が基板から剥がれたりして、当該回路を含むモジュール全体の信頼性の低下に繋がったり、最悪の場合は回路の断線や破壊に繋がったりする虞がある。
しかしながら、本実施態様に係る基板においては、第１表面電極を構成する導体が基材の内部に埋設されていることから、例えば、基板の表面にリードフレームや導体パターンを貼り合わせた場合とは異なり、上記のような応力が集中する箇所の周囲が基板の基材によって覆われている。これにより、当該応力が緩和・分散されるので、上記のような問題が発生し難く、当該基板を使用する電子回路を含むモジュール全体としての信頼性をより高めることができる。
次に、（ｂ）に示す本発明のもう１つの実施態様に係る基板においては、第１表面電極１２２が当該基板の基材中に部分的に埋設され、その他の部分が当該基板の第１表面に露出している。即ち、本実施態様に係る基板においては、第１表面電極の一部が第１表面から部分的に突出している。尚、本実施態様に係る基板において、当該基板の内層には内層電極１２３が埋設され、当該基板の第２表面側には第２表面電極１２４が埋設されている点については、上記（ａ）に示す本発明の実施態様と同様である。
本実施態様に係る基板においては、第１表面電極１２２の露出面（第１電子回路の高発熱素子に対向する面）と当該基板の第１表面とは同一平面内にない。従って、当該基板の第１表面電極１２２をを第１電子回路の高発熱素子に接合する際には、高発熱素子は当該基板の基材部分とは接触しないが、高発熱素子から発生する熱は、第１電子回路（図示せず）の基板を介して放熱されるのみならず、第１表面電極を介して当該基板に伝達され、当該基板の第２表面（図３における上側の面）から放熱される。
また、本実施態様に係る基板においても、第１表面電極を構成する導体が基材の内部に部分的ながら埋設されていることから、上記（ａ）に示す本発明の実施態様と同様に、例えば、第１表面電極を構成する導体と基材との熱膨張係数の差に起因して発生する応力や、当該基板と高発熱素子及び／又は第１電子回路の基板との熱膨張係数の差に起因して発生する応力等が集中する箇所（図３中の丸印によって示す）の周囲が当該基板の基材によって覆われている。これにより、本実施態様に係る基板においても、当該応力が緩和・分散されるので、前述のように、第１表面電極を構成する導体が基板から剥がれたり、当該回路を含むモジュール全体の信頼性が低下したり、当該回路の断線や破壊に繋がったりする問題が抑制され、当該基板を使用する電子回路を含むモジュール全体としての信頼性が向上する。
一方、（ｃ）に示す比較例に係る基板においては、第１表面電極１２２が当該基板の基材中には埋設されておらず、第１表面電極１２２は当該基板の第１表面に貼り付けられている。尚、本比較例に係る基板において、当該基板の内層には内層電極１２３が埋設され、当該基板の第２表面側には第２表面電極１２４が埋設されている点については、上記（ａ）及び（ｂ）に示す本発明の実施態様と同様である。
本比較例に係る基板においては、上述のように、第１表面電極１２２は当該基板の第１表面に貼り付けられている。従って、上記（ａ）及び（ｂ）に示す本発明の実施態様とは異なり、例えば、第１表面電極を構成する導体と基材との熱膨張係数の差に起因して発生する応力や、当該基板と高発熱素子及び／又は第１電子回路の基板との熱膨張係数の差に起因して発生する応力等が集中する箇所（図３中の丸印によって示す）の周囲は当該基板の基材に覆われていない。その結果、本比較例に係る基板においては、当該応力が緩和・分散されず、前述のように、第１表面電極を構成する導体が基板から剥がれたり、当該回路を含むモジュール全体の信頼性が低下したり、当該回路の断線や破壊に繋がったりする危険性が本発明に係る基板よりも高く、当該基板を使用する電子回路を含むモジュール全体としての信頼性が懸念される。
４．本発明の変形例に係る基板及び当該基板を含むモジュールの構成
前述のように、図４は、第２電子回路基板の内部にコンデンサが埋設された、本発明の実施態様の１つの変形例に係る基板及び当該基板を含むモジュールの構成を示す模式図である。図４に示すように、本変形例に係る大容量モジュール１００においては、第２回路基板１２１の内部にスナバコンデンサ１２６が埋設されている。かかる構成により、前述のような従来技術に係る基板と比較して、パワー半導体素子１１３とスナバコンデンサ１２６とを電気的に接続する配線を更に短くすることができる。その結果、当該配線が有する等価的なインダクタンスが小さくなるので、パワー半導体素子１１３から発生するノイズに起因して誘起されるサージ電圧が減少する。その結果、かかるノイズに起因してパワー半導体素子１１３を含むパワー回路（第１電子回路１１０）や周辺回路（第２電子回路）が破壊されたり、かかるノイズが大容量モジュール１００の外部に漏洩して、大容量モジュール１００の周辺機器の動作に影響を与えたりする問題を、より一層軽減することができる。
尚、例えば、スナバコンデンサ１２６に必要とされる容量を確保すること等を目的として、本変形例に係る基板（第２回路基板１２１）の内部に埋設されるコンデンサ１２６の容量を増大させる場合、前述のように、コンデンサ１２６を構成する導体（及び導体の間に挟まれる誘電体）の積層数を増大させることによって、コンデンサ１２６の容量を増大させることができる。しかしながら、この場合は、コンデンサ１２６を内蔵する第２回路基板１２１の厚みが増大することから、大容量モジュール１００の小型軽量化の障害となる。
そこで、本変形例に係る基板（第２回路基板１２１）においては、大容量モジュール１００において、第２回路基板１２１の厚みを増大させること無く、スナバコンデンサ１２６に必要とされる容量を確保することを目的として、高い誘電率を有する誘電体を含んでなる絶縁層をコンデンサ１２６を構成する導体の間に形成し、当該絶縁層を使用してコンデンサ１２６を形成することができる。かかる構成によれば、第２回路基板１２１の内部に埋設されるコンデンサ１２６を構成する導体（及び導体の間に挟まれる誘電体）の積層数を増大させること無く（即ち、第２回路基板１２１の厚みを増大させること無く）、コンデンサ１２６に必要とされる容量を確保することが容易となる。
５．本発明の変形例に係る基板及び当該基板を含むモジュールの構成
前述のように、図５は、第２電子回路基板内部の一部の領域にコンデンサが埋設された、本発明の実施態様のもう１つの変形例に係る基板及び当該基板を含むモジュールの構成を示す模式図である。図５に示すように、本変形例に係る大容量モジュール１００においては、コンデンサ１２６を第２回路基板１２１の主面に平行な面の全体に及ぶように形成するのではなく、第２回路基板１２１の主面に平行な面内において部分的に配置している。かかる構成により、本変形例に係る大容量モジュール１００においては、上述のように高い誘電率を有する誘電体を含んでなる絶縁層（即ち、低い熱伝導率を有する材料）をコンデンサ１２６を構成する導体の間に形成して、コンデンサ１２６の容量を増大させようとする場合であっても、第２回路基板１２１の主面に平行な面内において、当該絶縁層が配置されていない領域が残される。その結果、第２回路基板１２１を介して高発熱素子１１３から発生する熱を外部に放出するための熱伝導経路を確保することができる。
６．本発明の変形例に係る基板及び当該基板を含むモジュールの構成
前述のように、図６は、第２電子回路基板内部の第１表面に最も近い層にコンデンサが埋設された、本発明の実施態様の更にもう１つの変形例に係る基板及び当該基板を含むモジュールの構成を示す模式図である。図６に示すように、本変形例に係る大容量モジュール１００においては、第２回路基板１２１を構成する誘電体層のうち、第１回路基板１１１との積層時に高発熱素子１１３に対向する側の主面である第１表面に最も近い層に、コンデンサ１２６が埋設されている。かかる構成により、本変形例に係る大容量モジュール１００においては、第２回路基板１２１の内部に埋設されるコンデンサ１２６と高発熱素子１１３とを電気的に接続する配線を短くすることができるので、コンデンサ１２６によるノイズ低減効果を十分に発揮させることができる。
また、本変形例に係る第２回路基板１２１においては、本発明の他の実施態様に係る基板と同様に、高発熱素子１１３を含む第１電子回路１１０との電気的接続を達成するための第１表面電極１２２が第１表面に配設されている。即ち、本変形例に係る第２回路基板１２１においては、コンデンサ１２６が第１表面電極１２２と同じ層に埋設されている。このように、コンデンサ１２６が埋設される層には第１表面電極１２２を構成する導体もまた埋設されるので、前述のように高い誘電率を有する誘電体を含んでなる絶縁層をコンデンサ１２６を構成する導体の間に形成した場合であっても、パワー半導体素子等の高発熱素子１１３から発生する熱を外部に効率的に伝達する放熱経路として、第１表面電極１２２を構成する導体を利用することができる。その結果、本変形例に係る大容量モジュール１００においても、放熱効率の低下を抑制することができる。
以上のように、本発明に係る基板は、インバータ等のパワーモジュールを始めとする大容量モジュールにおいて、小型軽量化、低サージ化、及び低損失化を達成しつつ、パワー半導体素子等の高発熱素子から発生する熱をより効率良く外部に伝達することができる、信頼性の高い周辺回路用の回路基板として極めて有用である。従って、本発明に係る基板を用いる周辺回路を含む大容量モジュールは、小型軽量化、低サージ化、及び低損失化を達成しつつ、より高い放熱効率を達成することにより、高い信頼性を実現することができる。
以上、本発明を説明することを目的として、特定の構成有する幾つかの実施態様について説明してきたが、本発明の範囲は、これらの例示的な実施態様に限定されるものではなく、特許請求の範囲及び明細書に記載された事項の範囲内で、適宜修正を加えることができることは言うまでも無い。
１００…パワーモジュール、１１０…第１電子回路、１１１…第１電子回路の基板、１１２…接着用パッド、１１３…パワー半導体素子、１１４…ケース、１１５…ヒートシンク、１２０…第２電子回路、１２１…第２電子回路の基板、１２２…第１表面電極、１２３…内層電極、１２４…第２表面電極、１２５…制御回路素子、１２６…スナバコンデンサ、２００…パワーモジュール、２０１…ＩＧＢＴ、２０２…ダイオード、２０３…セラミック基板、２０４…金属ベース、２０５…ゲート駆動ＩＣ、２０６…制御基板、２０７…アルミワイヤ、２０９…制御信号端子、２１０…パワー入出力端子、２２１…パワー回路、及び２２２…ドライブ回路。

Claims (8)

  1. 高発熱素子を含む第１電子回路の前記高発熱素子が配設されている側に前記高発熱素子を介して積層される第２電子回路に用いられる基板であって、
    前記基板が、主としてセラミックを含んでなる誘電体層からなる基材と、前記基板の前記第１電子回路側に形成された第１表面電極と、を含んでなること、
    前記第１表面電極を構成する導体の少なくとも一部が前記基材の内部に埋設されていること、
    前記基板の前記第１電子回路側の表面である第１表面における少なくとも前記高発熱素子の端子に対向する領域において、前記第１表面電極を構成する導体が前記基材から露出していること、並びに
    前記第１表面電極を構成する導体の前記第１表面に直交する方向における厚みが１００μｍ以上であること、
    を特徴とする基板。
  2. 高発熱素子を含む第１電子回路の前記高発熱素子が配設されている側に前記高発熱素子を介して積層される第２電子回路に用いられる基板であって、
    前記基板が、主としてセラミックを含んでなる誘電体層からなる基材と、前記基板の前記第１電子回路側に形成された第１表面電極と、前記基板の内層に埋設された少なくとも１層の内層電極と、を含んでなること、
    前記第１表面電極を構成する導体の少なくとも一部が前記基材の内部に埋設されていること、
    前記基板の前記第１電子回路側の表面である第１表面における少なくとも前記高発熱素子の端子に対向する領域において、前記第１表面電極を構成する導体が前記基材から露出していること、並びに
    前記第１表面電極及び前記少なくとも１層の内層電極を構成する導体の前記第１表面に直交する方向における厚みが１００μｍ以上であること、
    を特徴とする基板。
  3. 請求項２に記載の基板であって、
    前記少なくとも１層の内層電極を構成する導体の前記第１表面に直交する方向における厚みが、前記第１表面電極を構成する導体の前記第１表面に直交する方向における厚みよりも大きいこと、
    を特徴とする基板。
  4. 請求項１乃至請求項３の何れか１項に記載の基板であって、
    前記誘電体層が複数の誘電体層によって形成されていること、及び
    前記複数の誘電体層のうち、前記第１表面とは反対側の表面である第２表面を形成する誘電体層の熱膨張係数が、前記第１表面を形成する誘電体層の熱膨張係数よりも大きいこと、
    を特徴とする基板。
  5. 高発熱素子を含む第１電子回路、
    前記第１電子回路の前記高発熱素子が配設されている側に前記高発熱素子を介して積層される第２電子回路、
    を含んでなる大容量モジュールであって、
    第２電子回路に用いられる基板が、主としてセラミックを含んでなる誘電体層からなる基材と、前記基板の前記第１電子回路側に形成された第１表面電極と、を含んでなること、
    前記第１表面電極を構成する導体の少なくとも一部が前記基材の内部に埋設されていること、
    前記基板の前記第１電子回路側の表面である第１表面における少なくとも前記高発熱素子の端子に対向する領域において、前記第１表面電極を構成する導体が前記基材から露出していること、並びに
    前記第１表面電極を構成する導体の前記第１表面に直交する方向における厚みが１００μｍ以上であること、
    を特徴とする大容量モジュール。
  6. 高発熱素子を含む第１電子回路、
    前記第１電子回路の前記高発熱素子が配設されている側に前記高発熱素子を介して積層される第２電子回路、
    を含んでなる大容量モジュールであって、
    第２電子回路に用いられる基板が、主としてセラミックを含んでなる誘電体層からなる基材と、前記基板の前記第１電子回路側に形成された第１表面電極と、前記基板の内層に埋設された少なくとも１層の内層電極と、を含んでなること、
    前記第１表面電極を構成する導体の少なくとも一部が前記基材の内部に埋設されていること、
    前記基板の前記第１電子回路側の表面である第１表面における少なくとも前記高発熱素子の端子に対向する領域において、前記第１表面電極を構成する導体が前記基材から露出していること、並びに
    前記第１表面電極及び前記少なくとも１層の内層電極を構成する導体の前記第１表面に直交する方向における厚みが１００μｍ以上であること、
    を特徴とする大容量モジュール。
  7. 請求項６に記載の大容量モジュールであって、
    前記少なくとも１層の内層電極を構成する導体の前記第１表面に直交する方向における厚みが、前記第１表面電極を構成する導体の前記第１表面に直交する方向における厚みよりも大きいこと、
    を特徴とする大容量モジュール。
  8. 請求項５乃至請求項７の何れか１項に記載の大容量モジュールであって、
    前記誘電体層が複数の誘電体層によって形成されていること、及び
    前記複数の誘電体層のうち、前記第１表面とは反対側の表面である第２表面を形成する誘電体層の熱膨張係数が、前記第１表面を形成する誘電体層の熱膨張係数よりも大きいこと、
    を特徴とする大容量モジュール。
JP2013515047A 2011-05-16 2012-04-10 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール Active JP6114691B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011109746 2011-05-16
JP2011109746 2011-05-16
JP2011255011 2011-11-22
JP2011255011 2011-11-22
PCT/JP2012/059754 WO2012157373A1 (ja) 2011-05-16 2012-04-10 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール

Publications (2)

Publication Number Publication Date
JPWO2012157373A1 true JPWO2012157373A1 (ja) 2014-07-31
JP6114691B2 JP6114691B2 (ja) 2017-04-12

Family

ID=47176714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013515047A Active JP6114691B2 (ja) 2011-05-16 2012-04-10 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール

Country Status (4)

Country Link
US (1) US8958215B2 (ja)
EP (1) EP2711981B1 (ja)
JP (1) JP6114691B2 (ja)
WO (1) WO2012157373A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6369228B2 (ja) 2014-08-29 2018-08-08 富士電機株式会社 半導体装置
JP6056827B2 (ja) * 2014-09-30 2017-01-11 株式会社デンソー 回転電機制御装置
DE102015208348B3 (de) 2015-05-06 2016-09-01 Siemens Aktiengesellschaft Leistungsmodul sowie Verfahren zum Herstellen eines Leistungsmoduls
JP6502768B2 (ja) * 2015-07-01 2019-04-17 株式会社Ｓｏｋｅｎ 電力変換器
DE102016211479A1 (de) * 2016-06-27 2017-12-28 Siemens Aktiengesellschaft Leistungsmodul
WO2018116679A1 (ja) 2016-12-21 2018-06-28 日本碍子株式会社 電流検出用の耐熱性素子
JP6777525B2 (ja) 2016-12-21 2020-10-28 日本碍子株式会社 電流検出用の耐熱性素子
CN117156661B (zh) * 2023-10-30 2024-02-02 四川龙裕天凌电子科技有限公司 高频微波印制电路板及其加工制造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62189790A (ja) * 1986-02-15 1987-08-19 松下電工株式会社 セラミック配線回路板の製造方法
JPH02177391A (ja) * 1988-12-27 1990-07-10 Nec Corp 厚膜印刷多層配線基板
JPH03268393A (ja) * 1990-03-16 1991-11-29 Fujitsu Ltd 多層配線基板
JPH06296084A (ja) * 1993-02-12 1994-10-21 Ngk Spark Plug Co Ltd 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
JPH1187610A (ja) * 1997-09-05 1999-03-30 Mitsubishi Electric Corp 半導体装置
JP2003017658A (ja) * 2001-06-28 2003-01-17 Toshiba Corp 電力用半導体装置
JP2004087927A (ja) * 2002-08-28 2004-03-18 Kyocera Corp セラミック回路基板
JP2004172211A (ja) * 2002-11-18 2004-06-17 Yaskawa Electric Corp パワーモジュール
JP2005063987A (ja) * 2003-08-08 2005-03-10 Ngk Spark Plug Co Ltd 配線基板の製造方法、及び配線基板
JP2006265033A (ja) * 2005-03-24 2006-10-05 Tdk Corp 低温焼成基板材料及びそれを用いた多層配線基板
JP2007053379A (ja) * 2005-08-17 2007-03-01 General Electric Co <Ge> パワー半導体パッケージングの方法および構造
JP2008198921A (ja) * 2007-02-15 2008-08-28 Matsushita Electric Ind Co Ltd モジュール部品及びその製造方法
JP2010238941A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 発光デバイス
WO2013001999A1 (ja) * 2011-06-29 2013-01-03 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060795A (en) * 1998-03-18 2000-05-09 Intersil Corporation Semiconductor power pack
JP3410696B2 (ja) 1999-11-02 2003-05-26 京楽産業株式会社 玉研磨装置の配置構造
DE602005025285D1 (de) * 2004-06-28 2011-01-27 Tdk Corp Bei niedriger Temperatur simultan gebrannte Keramik und mehrschichtige Leiterplatte
JP2006303006A (ja) 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
US7829386B2 (en) * 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure
WO2008053956A1 (en) * 2006-11-02 2008-05-08 Murata Manufacturing Co., Ltd. Ceramic substrate, electronic device and method for producing ceramic substrate
JP5381444B2 (ja) 2009-07-17 2014-01-08 トヨタ自動車株式会社 パワーモジュール
US8927339B2 (en) * 2010-11-22 2015-01-06 Bridge Semiconductor Corporation Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62189790A (ja) * 1986-02-15 1987-08-19 松下電工株式会社 セラミック配線回路板の製造方法
JPH02177391A (ja) * 1988-12-27 1990-07-10 Nec Corp 厚膜印刷多層配線基板
JPH03268393A (ja) * 1990-03-16 1991-11-29 Fujitsu Ltd 多層配線基板
JPH06296084A (ja) * 1993-02-12 1994-10-21 Ngk Spark Plug Co Ltd 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
JPH1187610A (ja) * 1997-09-05 1999-03-30 Mitsubishi Electric Corp 半導体装置
JP2003017658A (ja) * 2001-06-28 2003-01-17 Toshiba Corp 電力用半導体装置
JP2004087927A (ja) * 2002-08-28 2004-03-18 Kyocera Corp セラミック回路基板
JP2004172211A (ja) * 2002-11-18 2004-06-17 Yaskawa Electric Corp パワーモジュール
JP2005063987A (ja) * 2003-08-08 2005-03-10 Ngk Spark Plug Co Ltd 配線基板の製造方法、及び配線基板
JP2006265033A (ja) * 2005-03-24 2006-10-05 Tdk Corp 低温焼成基板材料及びそれを用いた多層配線基板
JP2007053379A (ja) * 2005-08-17 2007-03-01 General Electric Co <Ge> パワー半導体パッケージングの方法および構造
JP2008198921A (ja) * 2007-02-15 2008-08-28 Matsushita Electric Ind Co Ltd モジュール部品及びその製造方法
JP2010238941A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 発光デバイス
WO2013001999A1 (ja) * 2011-06-29 2013-01-03 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール

Also Published As

Publication number Publication date
US20140055973A1 (en) 2014-02-27
EP2711981A1 (en) 2014-03-26
EP2711981B1 (en) 2020-11-18
US8958215B2 (en) 2015-02-17
WO2012157373A1 (ja) 2012-11-22
EP2711981A4 (en) 2014-12-10
JP6114691B2 (ja) 2017-04-12

Similar Documents

Publication Publication Date Title
JP5784722B2 (ja) 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
JP6114691B2 (ja) 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
JP4954356B1 (ja) 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
JP6147256B2 (ja) 電力用半導体モジュール
WO2016027557A1 (ja) 電力変換装置
JP2018133527A (ja) 半導体装置及び半導体装置の製造方法
JP2008263210A (ja) 電力用半導体装置
JP4146888B2 (ja) 半導体モジュールと半導体モジュールの製造方法
WO2012081434A1 (ja) 半導体装置
JP5951967B2 (ja) 大容量モジュールの周辺回路用の回路基板および当該回路基板を用いる周辺回路を含む大容量モジュール
JP5921723B2 (ja) 半導体装置
JP5956882B2 (ja) 大容量モジュールの周辺回路用の回路基板
JP2013229535A (ja) 半導体装置
JP2013229534A (ja) 半導体装置
JP2013110216A (ja) 電力制御用の半導体装置
WO2020174741A1 (ja) 半導体装置
JP2012151164A (ja) 半導体装置
JP2021086906A (ja) 放熱部材およびパワー半導体モジュール
EP4340017A1 (en) Packaging device, packaging module, and electronic device
US20240258196A1 (en) Inverter power module
KR20220082655A (ko) 양면 냉각 파워 모듈 및 이의 제조방법
KR20240006446A (ko) 반도체 장치
JP2022044158A (ja) 半導体モジュールの製造方法
JP2013084897A (ja) 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
CN113506779A (zh) 一种具有增强散热结构的集成式功率模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150216

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150430

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170317

R150 Certificate of patent or registration of utility model

Ref document number: 6114691

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150