JP5596410B2 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP5596410B2
JP5596410B2 JP2010114319A JP2010114319A JP5596410B2 JP 5596410 B2 JP5596410 B2 JP 5596410B2 JP 2010114319 A JP2010114319 A JP 2010114319A JP 2010114319 A JP2010114319 A JP 2010114319A JP 5596410 B2 JP5596410 B2 JP 5596410B2
Authority
JP
Japan
Prior art keywords
ceramic layer
semiconductor light
layer
emitting device
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010114319A
Other languages
English (en)
Other versions
JP2011243733A (ja
Inventor
弘幸 ▲高▼山
麻衣子 田辺
かおり 波岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2010114319A priority Critical patent/JP5596410B2/ja
Priority to US13/108,327 priority patent/US8546828B2/en
Publication of JP2011243733A publication Critical patent/JP2011243733A/ja
Application granted granted Critical
Publication of JP5596410B2 publication Critical patent/JP5596410B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Description

本発明は、配線基板に発光ダイオード（ＬＥＤ：Light Emitting Diode）等の半導体発光素子を搭載した半導体発光装置に関する。
ＬＥＤを配線基板に搭載した半導体発光装置が、照明、バックライト、産業機器等に従来から用いられてきた。近年においては、半導体発光装置の高輝度化にともなって、半導体発光装置自体の発熱量が増加するため、半導体発光装置内において生じた熱を速やかに半導体発光装置の外部に放熱する要求が高まっている。
放熱性を高める方法として、ＬＥＤが搭載される配線基板を複数のセラミック層で形成し、当該複数のセラミック層を貫通する放熱ビアを配線基板に設ける技術が従来から知られている。放熱性を高めることができる理由は、放熱ビアが配線基板の材料であるセラミックスよりも高い熱導電性を有する銀又は銅から構成されるためである。上述した技術を用いた配線基板は、例えば、特許文献１に記載されている。
また、放熱ビアに用いられる銀は、ＬＥＤから放射される光を反射する材料として適している（すなわち、高い反射率を有する）ことから、配線基板の表面に銀からなる反射層を設ける技術も従来から知られている。しかしながら、銀は硫黄と反応しやすいため、配線基板から露出した部分には硫化銀が生成されやすい。硫化銀の反射率は銀よりも低いため、半導体発光装置の輝度が経時的に低下する。更に、かかる銀の硫化によって半導体発光装置の色度及び外観も経時的に変化する。また、ＬＥＤにおいて生じた光が銀からなる反射層に照射すると、反射層の銀の一部が活性化して透光性樹脂内で拡散し、上述した銀の硫化と同様の問題が生じる。
上述した問題を解決するために、反射層を透光性の材料で被覆し、銀の硫化及び透光性樹脂中における活性化した銀の浮遊を防止する技術が従来から知られている。上述した技術を用いた配線基板は、例えば、特許文献２に記載されている。特許文献２において記載された配線基板においては、銀からなる反射層をガラス層によって覆っている。
特開２００８−１７２１１３号公報 特開２０１０−３４４８７号公報
しかしながら、セラミック積層型の配線基板の表面及び裏面には放熱ビアに起因した凹凸が生じる。放熱ビアが露出した部分の配線基板上に反射層及び反射層を被覆するガラス層を形成すると、放熱ビアに起因した凹凸がガラス層によってより強調される。すなわち、放熱ビアに起因した凹凸よりも大きな凹凸がガラス層の表面に生じる。このような凹凸を有するガラス層の上にＬＥＤが搭載されると、ＬＥＤのダイボンディング強度が小さくなる問題が生じる。更には、ＬＥＤの光軸がずれてしまい、所望の輝度及び色度を供給することが不可能になる。また、複数のＬＥＤが搭載されるマルチチップタイプの半導体発光装置においては、ガラス層の表面にこのような凹凸が生じると各ＬＥＤの光軸がばらつくという問題がある。また、各ＬＥＤの発光色が異なる場合、全体の発光色の色バランスが悪化する問題が生じる。
本発明は、上述した点に鑑みてなされたものであり、その目的は、高い放熱性及びＬＥＤ搭載に係る大きいダイボンディング強度を有し、且つ、ＬＥＤの光軸ずれが低減された半導体発光装置を提供することである。
上述した課題を解決するために、第１セラミック層と、前記第１セラミック層の上に積層され、半導体発光素子を搭載するための素子搭載領域を有する第２セラミック層（前記素子搭載領域に放熱ビアが形成されているものを除く）と、前記素子搭載領域を少なくとも覆うように、前記第２セラミック層の表面上に形成された反射層と、前記反射層を被覆するガラスからなる保護層と、前記素子搭載領域の上方に位置する前記保護層の上に搭載された前記半導体発光素子と、前記第１セラミック層を貫通する少なくとも１つの放熱ビアと、を有し、前記放熱ビアは、前記第１セラミック層及び前記第２セラミック層の積層方向において、前記素子搭載領域と重ならない位置にのみ設けられていることを特徴とする。
本発明の半導体発光装置においては、第１セラミック層のみを貫通する放熱ビアを設け、当該第１セラミック層の上に第２セラミック層を積層することにより、放熱ビアに起因して第１セラミック層の表面に生じる凹凸が第２セラミック層上の素子搭載面にまで伝播することを防止することができる。また、放熱ビアが第１セラミック層及び第２セラミック層の積層方向において第２セラミック層の素子搭載領域と重ならないため、素子搭載面に及ぶ当該凹凸の影響を更に低減することができる。更に、放熱ビアを半導体発光素子の直下の位置に設けないことにより、第２セラミック層の層厚を薄くすることができ、半導体発光装置の放熱性を向上することができる。
また、上述した凹凸の低減を図ることができることにより、半導体発光素子のダイボンディング強度の低下の防止、及び半導体発光素子の光軸ずれの防止を図ることが可能になる。
（ａ）は本発明の実施例１に係る半導体発光装置の斜視図であり、（ｂ）は本発明の実施例１に係る半導体発光装置の平面図であり、（ｃ）は本発明の実施例１に係る半導体発光装置に底面図である。 （ａ）は実施例１に係る半導体発光装置における放熱ビアの位置を説明するための概略平面図であり、（ｂ）は図２（ａ）における線２Ｂ−２Ｂに沿った断面図であり、（ｃ）は図２（ａ）における線２Ｃ−２Ｃに沿った断面図であり、（ｄ）は本発明の実施例１に係る半導体発光装置の等価回路図である。 本発明の実施例１に係る半導体発光装置の製造方法における各製造工程を示す断面図である。 本発明の実施例１に係る半導体発光装置の製造方法における各製造工程を示す断面図である。 （ａ）は本発明の実施例２に係る半導体発光装置の平面図であり、（ｂ）は図５（ａ）における線５Ｂ−５Ｂに沿った断面図であり、（ｃ）は図５（ａ）における線５Ｃ−５Ｃに沿った断面図である。 （ａ）は本発明の実施例３に係る半導体発光装置の斜視図であり、（ｂ）は本発明の実施例３に係る半導体発光装置の平面図である。 （ａ）は本発明の実施例３に係る半導体発光装置に底面図であり、（ｂ）は実施例３に係る半導体発光装置における放熱ビアの位置を説明するための概略平面図である。 （ａ）は図７（ｂ）における線８Ａ−８Ａに沿った断面図であり、（ｂ）は図７（ｂ）における線８Ｂ−８Ｂに沿った断面図であり、（ｃ）は図７（ｂ）における線８Ｃ−８Ｃに沿った断面図であり、（ｄ）は図７（ｂ）における線８Ｄ−８Ｄに沿った断面図である。 本発明の実施例３に係る半導体発光装置の等価回路図である。
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
先ず、図１及び図２を参照しつつ実施例１に係る半導体発光装置の構造を説明する。図１（ａ）は実施例１に係る半導体発光装置の斜視図であり、図１（ｂ）は半導体発光装置の平面図であり、図１（ｃ）は半導体発光装置に底面図である。図２（ａ）は実施例１に係る半導体発光装置における放熱ビアの位置を説明するための概略平面図であり、図２（ｂ）は図２（ａ）における線２Ｂ−２Ｂに沿った断面図であり、図２（ｃ）は図２（ａ）における線２Ｃ−２Ｃに沿った断面図であり、図２（ｄ）は実施例１に係る半導体発光装置の等価回路図である。
図１（ａ）、（ｂ）に示されているように、半導体発光装置１０は、略長方形状の平面形状を有する配線基板１１と、配線基板１１に載置された発光ダイード（ＬＥＤ：Light Emitting Diode）１２及び保護素子１３と、ＬＥＤ１２及び保護素子１３を覆う透光性樹脂１４と、から構成されている。ＬＥＤ１２の平面形状は略長方形であり、保護素子１３の平面形状は略正方形である。
配線基板１１は、Ａｌ２Ｏ３を主成分とする低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）から構成されている。具体的には、配線基板１１は、支持体として機能する第１セラミック層１１Ａと、第１セラミック層１１Ａの上に設けられて、素子搭載領域を有する第２セラミック層１１Ｂと、第２セラミック層１１Ｂの上に設けられて、ＬＥＤ１２からの光を反射するリフレクタ及び透光性樹脂１４の漏れを防止する側壁として機能する第３セラミック層１１Ｃと、から構成されている。ここで、第２セラミック層１１Ｂは、第１セラミック層１１Ａよりも薄い層厚を有している。
第２セラミック層１１Ｂの表面上には４つの配線パッド１５が形成されている。配線パッド１５は、ＡｇＰｄ、Ｎｉ及びＡｕが順次積層された（ＡｇＰｄ／Ｎｉ／Ａｕ）金属性のパッドである。配線パッド１５のうちの３つは、ボンディングワイヤ１６を介してＬＥＤ１２のＰ側電極、Ｎ側電極又は保護素子１３のＰ側電極のいずれかに接続している。ＬＥＤ１２及び保護素子１３のＰ側電極に接続されていない配線パッド１５上には、導電性接着剤を介して保護素子１３が搭載されている。すなわち、保護素子１３のＮ側電極は、導電性接着剤を介して配線パッド１５と電気的に接続されている。また、第２セラミック層１１Ｂの表面上には、シリコーン樹脂接着剤１７を介してＬＥＤ１２が固着される。本実施例において、第２セラミック層１１Ｂにおいて、ＬＥＤ１２が固着される領域を素子搭載領域２０と称する。シリコーン樹脂接着剤１７は、１０〜３０μｍ（例えば、約２０μｍ）の厚さを有している。
また、第３セラミック層１１Ｃには略長方形状の貫通孔が設けられ、当該貫通孔によって露出した第２セラミック層１１Ｂの表面上にＬＥＤ１２、保護素子１３、配線パッド１５及びボンディングワイヤ１６が配置されている。更に、第２セラミック層１１Ｂの表面上にＬＥＤ１２、保護素子１３、配線パッド１５及びボンディングワイヤ１６を覆い且つ当該貫通孔を充填するように透光性樹脂１４が設けられている。
図１（ｃ）に示されているように、第１セラミック層１１Ａの裏面上には外部接続端子１８Ａ、１８Ｂが形成されている。外部接続端子１８Ａ、１８Ｂは、ＡｇＰｄ、Ｎｉ及びＡｕが順次積層された（ＡｇＰｄ／Ｎｉ／Ａｕ）金属性の端子である。また、外部接続端子１８Ａ、１８Ｂの形成領域には、第１セラミック層１１Ａの層厚方向に伸長した放熱ビア１９が複数形成されている。また、図２（ａ）に示されているように、放熱ビア１９は、ＬＥＤ１２の搭載領域を挟むように形成されている。また、放熱ビア１９は、保護素子１３の搭載領域の近傍にも形成されている。すなわち、放熱ビア１９は、ＬＥＤ１２及び保護素子１３の搭載領域の直下からずれた位置に形成されている。
図２（ｂ）、（ｃ）に示されているように、第１セラミック層１１Ａには略円柱状の放熱ビア１９が埋め込まれている。すなわち、放熱ビア１９は、第２セラミック層１１Ｂを貫通していない。また、放熱ビア１９の一端は外部接続端子１８Ａ、１８Ｂに接続している。放熱ビア１９はＡｇＰｄから構成され、Ａｌ２Ｏ３を主成分とする第１セラミック層１１Ａよりも放熱性に優れている。第２セラミック層１１Ｂの表面上には、配線パッド１５以外に、反射層２１、ガラス層２２が形成されている。反射層２１は、Ａｇからなり、ＬＥＤ１２から放出される光を光取り出し面に向けて反射する。また、反射層２１は、約５〜１５μｍの層厚を有している。反射層２１は、配線パッド１５に接触しないように、第２セラミック層１１Ｂの表面上の略全域に形成されていることが望ましい。ガラス層２２は、反射層２１が露出しないように反射層２１の上面及び側面を覆い、Ａｇからなる反射層２１の硫化を防止する保護層として機能する。ガラス層２２は、１５〜２５μｍ（例えば、約２０μｍ）の層厚を有している。少なくとも、第２セラミック層１１Ｂの素子搭載領域２０には、反射層２１及び保護層であるガラス層２２が形成されており、ＬＥＤ１２は、素子搭載領域２０の上に反射層２１、ガラス層２２及びシリコーン樹脂接着剤１７を介して配置される。
保護素子１３は、導電性接着剤２３によって配線パッド１５の上に固着されている。導電性接着剤２３を介して電気的に保護素子１３と接続された配線パッド１５は、第１セラミック層１１Ａ及び第２セラミック層１１Ｂの内部に形成された内部配線を介して外部接続端子１８Ｂに接続している。また、ボンディングワイヤ１６を介してＬＥＤ１２のＰ側電極又はＮ側電極と電気的に接続された配線パッド１５は、それぞれ、第１セラミック層１１Ａ及び第２セラミック層１１Ｂの内部に形成された内部配線を介して外部接続端子１８Ａ及び外部接続端子１８Ｂに接続している。更に、ボンディングワイヤ１６を介して保護素子１３のＰ側電極と電気的に接続された配線パッド１５は、第１セラミック層１１Ａ及び第２セラミック層１１Ｂの内部に形成された内部配線を介して外部接続端子１８Ａに接続している。
図２（ｄ）に示されているように、保護素子１３はＬＥＤ１２に対して並列に接続されている。このような回路構成により、外部接続端子１８Ａ−１８Ｂ間に印加されたサージ電圧は保護素子１３により吸収され、ＬＥＤ１２の破壊又は劣化を防止することができる。
次に、実施例１に係る半導体発光装置１０及び配線基板１１の効果について説明する。実施例１に係る配線基板１１においては、第２セラミック層１１Ｂの表面上にＡｇからなる反射層２１が形成されているため、ＬＥＤ１２から放出される光を光取り出し面に集中させることが可能になり、これによって半導体発光装置１０の輝度の向上を図ることができる。更に、反射層２１をガラス層２２で覆うことによって、反射層２１を構成するＡｇの硫化及び透光性樹脂１４へのＡｇの拡散を防止することができる。これによって、反射層２１の劣化に伴う半導体発光装置１０の経時的な輝度低下を防止することができる。
また、実施例１に係る配線基板１１においては、ＬＥＤ１２の搭載領域の近傍の第１セラミック層１１Ａ内に複数の放熱ビア１９が埋め込まれているため、ＬＥＤ１２の発光に伴う熱を半導体発光装置１０の外部に効率よく放熱することができる。
また、実施例１に係る配線基板１１においては、放熱ビア１９が埋め込まれた第１セラミック層１１Ａの上に、第２セラミック層１１Ｂを介して反射層２１及びガラス層２２が形成されているため、放熱ビア１９の形成に起因した凹凸によるガラス層２２への影響を低下することができる。すなわち、第２セラミック層１１Ｂの介在によりガラス層２２の表面の凹凸が小さくなり、これによって素子搭載面が平坦となるため、ＬＥＤ１２のダイボンディング強度の低下を防止することができる。更に、配線基板１１の積層方向において、ＬＥＤ１２の搭載領域と重ならないように（すなわち、オーバラップしないように）放熱ビア１９が埋め込まれているため、放熱ビア１９の形成に起因した凹凸によるガラス層２２への影響を更に低下することができる。このような放熱ビア１９の配置構成により、放熱ビア１９をＬＥＤ１２の搭載領域の直下に配置した場合と比較して、当該凹凸の抑制を十分に行うことができる。従来のように放熱ビア１９をＬＥＤ１２の搭載領域の直下に配置した場合、ガラス層２２の表面（すなわち、素子搭載面）の凹凸を解消するためには、第２セラミック層１１Ｂの層厚を厚くする必要がある。しかしながら、このような構成では放熱性が低下する。一方、本実施例の配線基板１１においては、放熱ビア１９の配置構成によってもガラス層２２の表面の凹凸を抑制することができることから、第２セラミック層１１Ｂを薄くすることができ、放熱性の向上を図ることができる。第２セラミック層１１Ｂの層厚は、ガラス層２２の表面の凹凸を抑制する観点から５０μｍ以上であり、放熱の観点から１５０μｍ以下であることが望ましい。
また、ガラス層２２の表面は、鏡面でなくてもよい。例えば、ガラス層２２は、−５〜＋５μｍの範囲内の凹凸をその表面に有してもよい。かかる範囲内の凹凸であれば、ダイボンディング強度の低下及びＬＥＤ１２の光軸ズレを十分に防止することができるからである。このような表面粗さを許容することにより、半導体発光装置１０の歩留まりを向上することが可能になる。
次に、図３〜図４を参照しつつ、実施例１に係る半導体発光装置１０の製造方法について詳細に説明する。
先ず、３枚のグリーンシート３１Ａ、３１Ｂ、３１Ｃを作製する（図３（ａ））。具体的には、先ず、セラミック粉末とガラスを一定比率で混合する。続いて、混合された原料に有機系のバインダーと溶剤を加え、均一になるまで分散し、グリーンシートの原材料であるスラリーを作製する。更に、当該スラリーをポリエチレンテレフタレートフィルム（ＰＥＴフィルム）の上に一定の厚さで塗布し、製膜装置によって乾燥処理を施してシート状のグリーンシート３１Ａ、３１Ｂ、３１Ｃを作製する。なお、グリーンシート３１Ａが第１セラミック層１１Ａ、グリーンシート３１Ｂが第２セラミック層１１Ｂ、グリーンシート３１Ｃが第３のセラミック層１１Ｃに対応する。
次に、グリーンシート３１Ａ、３１Ｂ、３１Ｃを切断し所望の寸法に加工する。更に、放熱ビア１９用のビアホール３２及び外部接続端子１８Ａ、１８Ｂと配線パッド１５とを接続するためのビアホールをグリーンシート３１Ａに形成する。また、グリーンシート３１Ａと同様にして、外部接続端子１８Ａ、１８Ｂと配線パッド１５とを接続するためのビアホールをグリーンシート３１Ｂに形成する。更に、グリーンシート３１Ｃに、透光性樹脂１４を充填するための貫通孔３３を形成する。かかる工程を経た後のグリーンシート３１Ａ、３１Ｂ、３１Ｃを図３（ｂ）に示す。
次に、ビアホール３２及びその他のビアホールをＡｇＰｄで充填して放熱ビア１９、及び外部接続端子１８Ａ、１８Ｂと配線パッド１５とを接続するため内部配線を形成する。続いて、グリーンシート３１Ａの裏面上にＡｇＰｄを印刷することによって、外部接続端子１８Ａ、１８Ｂを構成する端子パターン３４を印刷形成する。また、グリーンシート３１Ｂの表面上にＡｇＰｄを印刷することによって、配線パッド１５を構成する配線パッドパターン３５を形成する。更に、グリーンシート３１Ｂの表面上にＡｇを印刷することによって、反射層２１を印刷形成する。続いて、反射層２１を覆うようにグリーンシート３１Ｂの表面上に液状ガラス３６を塗布する。上述した工程を経た後のグリーンシート３１Ａ、３１Ｂ、３１Ｃを図３（ｃ）に示す。
次に、グリーンシート３１Ａの上にグリーンシート３１Ｂ、Ｃを順次積層する。更に、積層した状態のグリーンシート３１Ａ、３１Ｂ、３１Ｃに圧力を加えつつ約摂氏９００度（９００℃）で加熱し、グリーンシート３１Ａ、３１Ｂ、３１Ｃを焼結する。グリーンシートを焼結することにより、第１セラミック層１１Ａ、第２セラミック層１１Ｂ、第３セラミック層１３が形成される。また、かかる加熱により液状ガラスが固化し、ガラス層２２が形成される。上述した工程を経た後の状態を図４（ａ）に示す。
次に、公知のメッキ技術又はスパッタ技術を用いて、端子パターン３４及び配線パッドパターン３５の上にＮｉ及びＡｕを順次成膜する。これにより、配線パッド１５及び外部接続端子１８Ａ、１８Ｂの形成が完了する。当該成膜後に個片化を図る。かかる工程を経ることで、配線基板１１の形成が完了する（図４（ｂ））。
次に、ガラス層２２上の所望の位置にシリコーン樹脂接着剤１７を塗布し、配線パッド１５上の所望の位置に導電性接着剤２３を塗布する。その後に、シリコーン樹脂接着剤１７の上にＬＥＤ１２を搭載し、導電性接着剤２３の上に保護素子１３を搭載する。ＬＥＤ１２及び保護素子１３の搭載後の状態を図４（ｃ）に示す。
次に、ＬＥＤ１２のＰ側電極、Ｎ型電極のそれぞれと配線パッド１５とをワイヤーボンディング１６を介して電気的に接続し、抵抗素子のＰ側電極と配線パッド１５とワイヤーボンディング１６を介して電気的に接続する。その後に、第３セラミック層１１Ｃの貫通孔３３に透光性樹脂１４を充填する。かかる工程を経ることによって半導体発光素子１０の形成が完了する（図４（ｄ））。
以上のように、本発明の半導体発光装置１０においては、第１セラミック層１１Ａのみを貫通する放熱ビア１９を設け、第１セラミック層１１Ａの上に第２セラミック層１１Ｂを積層することにより、放熱ビア１９に起因して第１セラミック層１１Ａの表面に生じる凹凸が第２セラミック層１１Ｂ上の素子搭載面にまで伝播することを防止することができる。放熱ビア１９が第１セラミック層１１Ａ及び第２セラミック層１１Ｂの積層方向において第２セラミック層１１Ｂの素子搭載領域２０と重ならないため、素子搭載面に及ぶ当該凹凸の影響を更に低減することができる。更に、放熱ビア１９をＬＥＤ１２の直下の位置に設けないことにより、第２セラミック層１１Ｂの層厚を薄くすることができ、半導体発光装置１０の放熱性を向上することができる。
また、上述した凹凸の低減を図ることができることにより、ＬＥＤ１２のダイボンディング強度の低下の防止、及びＬＥＤ１２の光軸ずれの防止を図ることが可能になる。
実施例１においては配線パッド１５が第２セラミック層１１Ｂの上に形成されていたが、第１セラミック層１１Ａの上に形成してもよい。このような配線パッド１５の形成位置を変更した場合を実施例２とし、図５（ａ）〜（ｃ）を参照しつつ説明する。なお、実施例１と同一部分については同一符号を付し、実施例１と異なる部分のみを説明する。
図５（ａ）は実施例２に係る半導体発光装置１００の平面図であり、図５（ｂ）は図５（ａ）における線５Ｂ−５Ｂに沿った断面図であり、図５（ｃ）は図５（ａ）における線５Ｃ−５Ｃに沿った断面図である。
図５（ａ）〜（ｃ）に示されているように、第２セラミック層１１Ｂには貫通孔１０１が形成されている。貫通孔１０１によって露出した第１セラミック層１１Ａの上には、配線パッド１５が形成されている。このような構成を採用することにより、セラミック層の積層方向におけるＬＥＤ１２と配線パッド１５との高低差が実施例１よりも大きくなり、ＬＥＤ１２から放出される光が配線パッド１５に到達する可能性を低減することができる。配線パッド１５は、Ａｕが表面に形成されているため光反射率が低いことから、配線パッド１５に到達する光を低減することで、半導体発光装置１００自体の輝度の向上を図ることが可能になる。
なお、製造方法については、実施例１におけるグリーンシート３１Ｂに貫通孔１０１を形成する点で実施例１の製造方法と異なるため、その説明は省略する。
実施例１及び実施例２においては、ＬＥＤが１つ搭載されたタイプの半導体発光装置を説明したが、配線基板に複数のＬＥＤが搭載されていてもよい。配線基板に複数のＬＥＤが搭載されたようなマルチチップタイプの半導体発光装置を以下に説明する。
先ず、図６乃至図９を参照しつつ実施例３に係る半導体発光装置の構造を説明する。図６（ａ）は実施例３に係る半導体発光装置の斜視図であり、図６（ｂ）は半導体発光装置の平面図である。図７（ａ）は半導体発光装置に底面図であり、図７（ｂ）は実施例３に係る半導体発光装置における放熱ビアの位置を説明するための概略平面図である。図８（ａ）は図７（ｂ）における線８Ａ−８Ａに沿った断面図であり、図８（ｂ）は図７（ｂ）における線８Ｂ−８Ｂに沿った断面図であり、図８（ｃ）は図７（ｂ）における線８Ｃ−８Ｃに沿った断面図であり、図８（ｄ）は図７（ｂ）における線８Ｄ−８Ｄに沿った断面図である。図９は、実施例３に係る半導体発光装置の等価回路図である。
図６（ａ）、（ｂ）に示されているように、半導体発光装置２００は、正方形の配線基板２０１と、配線基板２０１に載置された６つのＬＥＤ２０２及び１つの保護素子２０３と、ＬＥＤ２０２及び保護素子２０３を覆う透光性樹脂２０４と、から構成されている。ＬＥＤ２０２の平面形状は略長方形であり、保護素子２０３の平面形状は略正方形である。なお、図６（ａ）、（ｂ）に示されているように、ＬＥＤ２０２の長辺に沿った方向をＸ軸とし、ＬＥＤ２０２の短辺に沿った方向をＹ軸とし、配線基板２０１の厚さ方向をＺ軸と定義する。
配線基板２０１は、Ａｌ２Ｏ３を主成分とする低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）から構成されている。具体的には、配線基板２０１は、支持体として機能する第１セラミック層２０１Ａと、第１セラミック層２０１Ａの上に設けられて、素子搭載領域を有する第２セラミック層２０１Ｂと、第２セラミック層２０１Ｂの上に設けられて、ＬＥＤ２０２からの光を反射するリフレクタ及び透光性樹脂２０４の漏れを防止する側壁として機能する第３セラミック層２０１Ｃと、から構成されている。ここで、第２セラミック層２０１Ｂは、第１セラミック層２０１Ａよりも薄い層厚を有している。また、配線基板２０１の寸法は、Ｘ軸方向が約５ｍｍ、Ｙ軸方向が約５ｍｍ、Ｚ軸方向が約１ｍｍである。
第２セラミック層２０１Ｂの表面上には円形状の６つの配線パッド２０５と、半円状の２つの配線パッド２０６Ａ、２０６Ｂと、保護素子２０３用の配線パッド２０７Ａ、２０７Ｂと、が形成されている。配線パッド２０５、２０６Ａ、２０６Ｂ、２０７Ａ、２０７Ｂは、ＡｇＰｄ、Ｎｉ及びＡｕが順次積層された（ＡｇＰｄ／Ｎｉ／Ａｕ）金属性のパッドである。配線パッド２０５のそれぞれは、ボンディングワイヤ２０８を介してＬＥＤ２０２のＰ側電極又はＮ側電極のいずれかに接続している。より具体的には、半導体発光装置２００の中心から−Ｘ方向に偏移した位置に搭載されたＬＥＤ２０２に接続している配線パッド２０５はＬＥＤ２０２のＮ側電極に、半導体発光装置２００の中心から＋Ｘ方向に偏移した位置に搭載されたＬＥＤ２０２に接続している配線パッド２０５はＬＥＤ２０２のＰ側電極に接続している。また、配線パッド２０６Ａはボンディングワイヤ２０９を介してＬＥＤ２０２のＰ側電極に、配線パッド２０６Ｂはボンディングワイヤ２０９を介してＬＥＤ２０２のＮ側電極に接続している。このような配線構成になる理由は、配線基板２０１に搭載されるＬＥＤ２０２の向きが全て同じためである。更に、配線パッド２０７Ａはボンディングワイヤ２１０を介して保護素子２０３のＰ側電極に接続している。また、配線パッド２０７Ｂの上には、導電性接着剤２１１を介して保護素子２０３が搭載されている。すなわち、保護素子２０３の裏面に設けられたＮ側電極は、導電性接着剤２１１を介して配線パッド２０７と電気的に接続している。また、第２セラミック層２０１Ｂの表面上には、シリコーン樹脂接着剤２１２を介してＬＥＤ２０２が固着される。本実施例において、第２セラミック層２０１Ｂにおいて、ＬＥＤ２０２が固着される領域を素子搭載領域２３０と称する。シリコーン樹脂接着剤２１２は、１０〜３０μｍ（例えば、約２０μｍ）の厚さを有している。
また、第３セラミック層２０１Ｃには円形状の貫通孔が設けられ、当該貫通孔によって露出した第２セラミック層２０１Ｂの表面上にＬＥＤ２０２、保護素子２０３、配線パッド２０５、２０６Ａ、２０６Ｂ、２０７Ａ、２０７Ｂ、及びボンディングワイヤ２０８、２０９、２１０が配置されている。更に、第２セラミック層１１Ｂの表面上にＬＥＤ２０２、保護素子１３、配線パッド２０５、２０６Ａ、２０６Ｂ、２０７Ａ、２０７Ｂ、及びボンディングワイヤ２０８、２０９、２１０を覆い且つ当該貫通孔を充填するように透光性樹脂２０４が設けられている。
図７（ａ）に示されているように、第１セラミック層２０１Ａの裏面上には外部接続端子２１３Ａ、２１３Ｂが形成されている。外部接続端子２１３Ａ、２１３Ｂは、ＡｇＰｄ、Ｎｉ及びＡｕが順次積層された（ＡｇＰｄ／Ｎｉ／Ａｕ）金属性の端子である。また、外部接続端子２１３Ａ、２１３Ｂの形成領域には、第１セラミック層２０１Ａの層厚方向（Ｚ軸方向）に伸長した放熱ビア２１４が複数形成されている。また、図７（ｂ）に示されているように、放熱ビア２１４は、ＬＥＤ２０２の搭載領域と他のＬＥＤ２０２の搭載領域との間、ＬＥＤ２０２搭載領域と配線パッド２０５の形成位置との間、及び配線パッド２０５の形成位置の周囲を囲むように形成されている。すなわち、放熱ビア２１３は、ＬＥＤ２０２、保護素子２０３、及び配線パッド２０５、２０６Ａ、２０６Ｂ、２０７Ａ、２０７Ｂ、の搭載領域の直下からずれた位置に形成されている。
図８（ｂ）〜（ｄ）に示されているように、第１セラミック層２０１Ａには略円柱状の放熱ビア２１４が埋め込まれている。すなわち、放熱ビア２１４は、第２セラミック層２０１Ｂを貫通していない。また、放熱ビア２１４の一端は外部接続端子２１３Ａ、２１３Ｂに接続している。放熱ビア２１４はＡｇＰｄから構成され、第１セラミック層２０１Ａよりも放熱性に優れている。
図８（ａ）〜（ｃ）に示されているように、第２セラミック層２０１Ｂには複数の貫通孔２２０が形成されている。また、貫通孔２２０によって第１セラミック層２０１Ａが露出した領域には、配線パッド２０５、２０６Ａ、２０６Ｂ、２０７Ａ、２０７Ｂが形成されている。
また、図８（ａ）、（ｂ）に示されているように、半導体発光装置２００の中心から−Ｘ方向に偏移した位置に搭載されたＬＥＤ２０２にボンディングワイヤ２０８を介してＬＥＤ２０２のＮ側電極に接続された配線パッド２０５は、第１セラミック層２０１Ａの内部に形成された内部配線２２１を介して外部接続端子２１３Ａに接続している。一方、半導体発光装置２００の中心から−Ｘ方向に偏移した位置に搭載されたＬＥＤ２０２にボンディングワイヤ２０９を介してＬＥＤ２０２のＰ側電極に接続された配線パッド２０６Ａは、第１セラミック層２０１Ａの内部に形成された内部配線（図示せず）を介して外部接続端子２１３Ｂに接続している。更に、半導体発光装置２００の中心から＋Ｘ方向に偏移した位置に搭載されたＬＥＤ２０２にボンディングワイヤ２０８を介してＬＥＤ２０２のＰ側電極に接続された配線パッド２０５は、第１セラミック層２０１Ａの内部に形成された内部配線２２２を介して外部接続端子２１３Ｂに接続している。一方、半導体発光装置２００の中心から＋Ｘ方向に偏移した位置に搭載されたＬＥＤ２０２にボンディングワイヤ２０９を介してＬＥＤ２０２のＮ側電極に接続された配線パッド２０６Ｂは、第１セラミック層２０１Ａの内部に形成された内部配線（図示せず）を介して外部接続端子２１３Ａに接続している。なお、第１セラミック層２０１Ａの内部に形成された内部配線２２１、２２２、２２３、２２４は、ＡｇＰｄから構成されている。また、図示していない内部配線についてもＡｇＰｄから構成されている。
更に、図８（ａ）〜（ｄ）に示されているように、第２セラミック層２０１Ｂの表面上には、反射層２３１、ガラス層２３２が形成されている。反射層２３１は、Ａｇからなり、ＬＥＤ２０２から放出される光を光取り出し面に向けて反射する。また、反射層２３１は、約５〜１５μｍの層厚を有している。反射層２３１は、第２セラミック層２０１Ｂの表面上の略全域に形成されていることが望ましい。ガラス層２３２は、反射層２３１が露出しないように反射層２３１の上面及び側面を覆い、Ａｇからなる反射層２３１の硫化を防止する保護層として機能する。ガラス層２３２は、１５〜２５μｍ（例えば、約２０μｍ）の層厚を有している。少なくとも、第２セラミック層２０１Ｂの素子搭載領域２３０には、反射層２３１及び保護層であるガラス層２３２が形成されており、ＬＥＤ２０２は、素子搭載領域２３０の上に反射層２３１、ガラス層２３２及びシリコーン樹脂接着剤２１２を介して配置される。
図８（ｃ）に示されているように、保護素子２０３は、導電性接着剤２１１によって配線パッド２０７Ｂの上に固着されている。導電性接着剤２１１を介して電気的に保護素子２０３と接続された配線パッド２０７Ｂは、第１セラミック層２０１Ａの内部に形成された内部配線２２３を介して外部接続端子２１３Ａに接続している。また、ボンディングワイヤ２１０を介して保護素子２０３のＰ側電極と電気的に接続された配線パッド２０７Ａは、第１セラミック層１１Ａの内部に形成された内部配線２２４を介して外部接続端子２１３Ｂに接続している。
図９に示されているように、６つのＬＥＤ２０２は互いに並列に接続され、更に保護素子２０３はＬＥＤ２０２に対して並列に接続されている。このような回路構成により、外部接続端子２１３Ａ−２１３Ｂ間に印加されたサージ電圧は保護素子２０３により吸収され、ＬＥＤ２０２の破壊又は劣化を防止することができる。
次に、実施例３に係る半導体発光装置２００及び配線基板２０１の効果について説明する。実施例３に係る配線基板２０１においては、セラミック層２０１Ｂの表面上にＡｇからなる反射層２３１が形成されているため、ＬＥＤ２０２から放出される光を光取り出し面に集中させることが可能になり、これによって半導体発光装置２００の輝度の向上を図ることができる。更に、反射層２３１をガラス層２３２で覆うことによって、反射層２３１を構成するＡｇの硫化及び透光性樹脂２０４へのＡｇ拡散を防止することができる。これによって、半導体発光装置２００の経時的な輝度低下を防止することができる。
また、実施例３に係る配線基板２０１においては、ＬＥＤ２０２の搭載領域の近傍の第１セラミック層２０１Ａ内に複数の放熱ビア２１４が埋め込まれているため、ＬＥＤ２０２の発光に伴う熱を半導体発光装置２００の外部に効率よく放熱することができる。
また、実施例３に係る配線基板２０１においては、放熱ビア２１４が埋め込まれた第１セラミック層２０１Ａの上に、第２セラミック層２０１Ｂを介して反射層２３１及びガラス層２３２が形成されているため、放熱ビア２１４の形成に起因した凹凸によるガラス層２３２への影響を低下することができる。すなわち、第２セラミック層２０１Ｂの介在によりガラス層２３２の表面の凹凸が小さくなり、これによって素子搭載面が平坦となるため、ＬＥＤ２０２のダイボンディング強度の低下を防止することができる。更に、配線基板２０１の積層方向において、ＬＥＤ２０２の搭載領域と重ならないように（すなわち、オーバラップしないように）放熱ビア２１４が埋め込まれているため、放熱ビア２１４の形成に起因した凹凸によるガラス層２３２への影響を更に低下することができる。このような放熱ビア２１４の配置構成により、放熱ビア２１４をＬＥＤ２０２の搭載領域の直下に配置した場合と比較して、当該凹凸の抑制を十分に行うことができる。従来のように放熱ビア２１４をＬＥＤ２０２の搭載領域の直下に配置した場合、ガラス層２３２の表面（すなわち、素子搭載面）の凹凸を解消するためには、第２セラミック層２０１Ｂの層厚を厚くする必要がある。しかしながら、このような構成では放熱性が低下する。一方、本実施例の配線基板２０１においては、放熱ビア２１４の配置構成によってもガラス層２３２の表面の凹凸を抑制することができることから、第２セラミック層２０１Ｂを薄くすることができ、放熱性の向上を図ることができる。第２セラミック層２０１Ｂの層厚は、ガラス層２３２の表面の凹凸を抑制する観点から５０μｍ以上であり、放熱の観点から１５０μｍ以下であることが望ましい。
また、ガラス層２３２の表面は、鏡面でなくてもよい。例えば、ガラス層２３２は、−５〜＋５μｍの範囲内の凹凸をその表面に有してもよい。かかる範囲内の凹凸であれば、ダイボンディング強度の低下及びＬＥＤ２０２の光軸ズレを十分に防止することができるからである。このような表面粗さを許容することにより、半導体発光装置２００の歩留まりを向上することが可能になる。
更に、実施例３の半導体発光装置２００においては、放熱ビアを半導体発光装置２００の中心に対して対称的に配置していることから、ガラス層２３２の表面において凹凸の偏りがなくなり、ＬＥＤ２０２の光軸のばらつきを低減することができる。これにより、６つのＬＥＤ２０２が赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤからなる場合、半導体発光装置２００のＲＧＢ（Ｒ：Red、Ｇ：Green、Ｂ：Blue）の輝度バランスの悪化を抑制することが可能になる。更に、放熱ビア２１４を第１セラミック層２０１Ａ（すなわち、半導体発光装置２００）の中心に対して対称的に配置していることから、熱膨張、熱収縮による基板の反りが偏在することを低減することができる。
また、上述したように第２セラミック層２０１Ｂには貫通孔２２０が形成され、貫通孔２２０によって露出した第１セラミック層２０１Ａの上に、配線パッド２０５、２０６Ａ、２０６Ｂ、２０７Ａ、２０７Ｂが形成されている。このような構成を採用することにより、セラミック層の積層方向（Ｚ軸方向）におけるＬＥＤ２０２と配線パッド２０５、２０６Ａ、２０６Ｂ、２０７Ａ、２０７Ｂとの高低差が実施例１よりも大きくなり、ＬＥＤ２０２から放出される光がＬＥＤ２０２と配線パッド２０５、２０６Ａ、２０６Ｂ、２０７Ａ、２０７Ｂに到達する可能性を低減することができる。ＬＥＤ２０２と配線パッド２０５、２０６Ａ、２０６Ｂ、２０７Ａ、２０７Ｂは、Ａｕが表面に形成されているため光反射率が低いことから、ＬＥＤ２０２と配線パッド２０５、２０６Ａ、２０６Ｂ、２０７Ａ、２０７Ｂに到達する光を低減することで、半導体発光装置２００自体の輝度の向上を図ることが可能になる。
なお、製造方法については、実施例１におけるグリーンシート３１Ａ、３１Ｂ３１Ｃの形状、放熱ビア２１４の位置、配線形状、及びＬＥＤ２０２の数量が異なるだけであって、基本的な製造工程は同一であるため、その説明は省略する。
また、実施例３においては、配線パッド２０５、２０６Ａ、２０６Ｂ、２０７Ａ、２０７Ｂを第１セラミック層２０１Ａの上に形成したが、実施例１と同様に、第２セラミック層２０１Ｂの上に形成してもよい。
１０ 半導体発光装置
１１ 配線基板
１１Ａ 第１セラミック層
１１Ｂ 第２セラミック層
１１Ｃ 第３セラミック層
１２ 発光ダイオード（ＬＥＤ）
１３ 保護素子
１４ 透光性樹脂
１５ 配線パッド
１９ 放熱ビア
２０ 素子搭載領域
２１ 反射層
２２ ガラス層（保護層）

Claims (6)

  1. 第１セラミック層と、
    前記第１セラミック層の上に積層され、半導体発光素子を搭載するための素子搭載領域を有する第２セラミック層（前記素子搭載領域に放熱ビアが形成されているものを除く）と、
    前記素子搭載領域を少なくとも覆うように、前記第２セラミック層の表面上に形成された反射層と、
    前記反射層を被覆するガラスからなる保護層と、
    前記素子搭載領域の上方に位置する前記保護層の上に搭載された前記半導体発光素子と、
    前記第１セラミック層を貫通する少なくとも１つの放熱ビアと、を有し、
    前記放熱ビアは、前記第１セラミック層及び前記第２セラミック層の積層方向において、前記素子搭載領域と重ならない位置にのみ設けられていることを特徴とする半導体発光装置。
  2. 前記第２セラミック層は、前記素子搭載領域の外側に貫通孔を有し、
    前記貫通孔内に露出した前記第１セラミック層上には、配線パッドが形成されていることを特徴とする請求項１に記載の半導体発光装置。
  3. 前記第２セラミック層は、前記第１セラミック層よりも薄いことを特徴とする請求項１または２に記載の半導体発光装置。
  4. 前記半導体発光素子は、前記保護層の上に、シリコーン樹脂接着剤を介して固着されていることを特徴とする請求項１乃至３のいずれか１に記載の半導体発光装置。
  5. 第２セラミック層は、５０〜１５０マイクロメートルの層厚を有することを特徴とする請求項３に記載の半導体発光装置。
  6. 前記保護層は、１５〜２５マイクロメートルの層厚を有し、その表面上に−５〜＋５マイクロメートルの凹凸を有することを特徴とする請求項１乃至５のいずれか１に記載の半導体発光装置。
JP2010114319A 2010-05-18 2010-05-18 半導体発光装置 Active JP5596410B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010114319A JP5596410B2 (ja) 2010-05-18 2010-05-18 半導体発光装置
US13/108,327 US8546828B2 (en) 2010-05-18 2011-05-16 Semiconductor light emitting device having heat dissipating vias

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010114319A JP5596410B2 (ja) 2010-05-18 2010-05-18 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2011243733A JP2011243733A (ja) 2011-12-01
JP5596410B2 true JP5596410B2 (ja) 2014-09-24

Family

ID=44971778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010114319A Active JP5596410B2 (ja) 2010-05-18 2010-05-18 半導体発光装置

Country Status (2)

Country Link
US (1) US8546828B2 (ja)
JP (1) JP5596410B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008637B2 (en) 2011-12-06 2018-06-26 Cree, Inc. Light emitter devices and methods with reduced dimensions and improved light output
KR20120124387A (ko) * 2010-01-28 2012-11-13 아사히 가라스 가부시키가이샤 발광 소자 탑재용 기판, 그 제조 방법 및 발광 장치
US10686107B2 (en) * 2011-07-21 2020-06-16 Cree, Inc. Light emitter devices and components with improved chemical resistance and related methods
TW201312807A (zh) 2011-07-21 2013-03-16 Cree Inc 光發射器元件封裝與部件及改良化學抵抗性的方法與相關方法
US10211380B2 (en) 2011-07-21 2019-02-19 Cree, Inc. Light emitting devices and components having improved chemical resistance and related methods
JP5870582B2 (ja) * 2011-09-27 2016-03-01 日亜化学工業株式会社 発光装置
JP6034175B2 (ja) * 2012-01-10 2016-11-30 ローム株式会社 Ｌｅｄモジュール
JP5965158B2 (ja) * 2012-02-20 2016-08-03 スタンレー電気株式会社 発光装置及びその製造方法
JP6139979B2 (ja) * 2013-05-23 2017-05-31 シャープ株式会社 発光装置及び発光装置の製造方法
JP6450096B2 (ja) * 2014-06-18 2019-01-09 ローム株式会社 光学装置、半導体装置、光学装置の実装構造、および光学装置の製造方法
DE102014116512A1 (de) * 2014-11-12 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Vorrichtung mit einem optoelektronischen Halbleiterbauelement
JP1553788S (ja) * 2015-11-05 2016-07-11
US10672960B2 (en) * 2017-10-19 2020-06-02 Lumileds Llc Light emitting device package with a coating layer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356135A (ja) * 2003-05-27 2004-12-16 Koa Corp ヒートシンクおよびその製造方法
JP4368225B2 (ja) * 2004-03-10 2009-11-18 三洋電機株式会社 窒化物系半導体発光素子の製造方法
JP4646618B2 (ja) * 2004-12-20 2011-03-09 イビデン株式会社 光路変換部材、多層プリント配線板および光通信用デバイス
US7719021B2 (en) * 2005-06-28 2010-05-18 Lighting Science Group Corporation Light efficient LED assembly including a shaped reflective cavity and method for making same
JP2007035748A (ja) * 2005-07-25 2007-02-08 Nichia Chem Ind Ltd 半導体素子搭載用の支持体および半導体装置
JP2007067116A (ja) * 2005-08-30 2007-03-15 Toshiba Lighting & Technology Corp 発光装置
JP2008172113A (ja) * 2007-01-15 2008-07-24 Ngk Spark Plug Co Ltd 配線基板
JP2008294253A (ja) * 2007-05-25 2008-12-04 Ngk Spark Plug Co Ltd 発光素子実装用配線基板
JP4761576B2 (ja) * 2007-07-31 2011-08-31 Ｊｘ日鉱日石金属株式会社 含Ａｕ表面処理Ｔｉ材料
CN101409320B (zh) * 2007-10-09 2010-06-23 富士迈半导体精密工业（上海）有限公司 基板制作方法
JP4549383B2 (ja) * 2007-12-25 2010-09-22 株式会社沖データ Ｌｅｄバックライト装置及び液晶表示装置
JP2009177106A (ja) * 2007-12-28 2009-08-06 Panasonic Corp 半導体発光装置用セラミックス部材、半導体発光装置用セラミックス部材の製造方法、半導体発光装置および表示装置
WO2009128354A1 (ja) * 2008-04-18 2009-10-22 旭硝子株式会社 発光ダイオードパッケージ
DE102008024480A1 (de) * 2008-05-21 2009-12-03 Epcos Ag Elektrische Bauelementanordnung
JP5345363B2 (ja) * 2008-06-24 2013-11-20 シャープ株式会社 発光装置

Also Published As

Publication number Publication date
JP2011243733A (ja) 2011-12-01
US20110284897A1 (en) 2011-11-24
US8546828B2 (en) 2013-10-01

Similar Documents

Publication Publication Date Title
JP5596410B2 (ja) 半導体発光装置
EP2398072B1 (en) Semiconductor light-emitting device
JP4915058B2 (ja) Ｌｅｄ部品およびその製造方法
JP5554680B2 (ja) 発光素子搭載用基板、発光装置およびこれらの製造方法
KR20110103307A (ko) 발광 장치
US20110241043A1 (en) Substrate for light-emitting element and light-emitting device employing it
US20120313122A1 (en) Substrate for mounting light-emitting elements, and light-emitting device
JP5583051B2 (ja) 発光素子搭載用基板および発光装置
JP4072084B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2011233775A (ja) 半導体パッケージおよび半導体発光装置
JP4369738B2 (ja) 発光素子収納用パッケージおよび発光装置
JP4659515B2 (ja) 発光素子搭載用基板，発光素子収納用パッケージ，発光装置および照明装置
JP2007266222A (ja) 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置
JP2004228413A (ja) 発光素子収納用パッケージおよび発光装置
KR101173398B1 (ko) 발광다이오드 수납용 패키지 및 그 제조방법
JP6224449B2 (ja) 発光素子搭載用基板およびそれを備えた発光装置
JP4250171B2 (ja) 発光素子用セラミックパッケージ
JP6010891B2 (ja) 半導体装置
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
JP2005243738A (ja) 発光素子収納用パッケージおよび発光装置
JP2006049715A (ja) 発光光源、照明装置及び表示装置
JP4336137B2 (ja) 発光素子収納用パッケージおよび発光装置
US10147709B2 (en) Light emitting module
JP5965158B2 (ja) 発光装置及びその製造方法
JP6269356B2 (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140807

R150 Certificate of patent or registration of utility model

Ref document number: 5596410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250