CN104103626A - 混合碳－金属互连结构 - Google Patents

混合碳－金属互连结构 Download PDF

Info

Publication number
CN104103626A
CN104103626A CN201410127366.5A CN201410127366A CN104103626A CN 104103626 A CN104103626 A CN 104103626A CN 201410127366 A CN201410127366 A CN 201410127366A CN 104103626 A CN104103626 A CN 104103626A
Authority
CN
China
Prior art keywords
layer
metal interconnecting
graphene
metal
graphene layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410127366.5A
Other languages
English (en)
Other versions
CN104103626B (zh
Inventor
H-J·巴斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104103626A publication Critical patent/CN104103626A/zh
Application granted granted Critical
Publication of CN104103626B publication Critical patent/CN104103626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)

Abstract

本发明公开了混合碳－金属互连结构。本公开的实施例涉及一种用于集成电路组件中的混合碳－金属互连结构的技术和构造。在一个实施例中，装置包括衬底、金属互连层和石墨烯层，该金属互连层设置在衬底上并且配置成作为石墨烯层的生长起始层，其中石墨烯层在金属互连层上直接形成，金属互连层和石墨烯层被配置成路由电信号。可描述和/或要求保护其它的实施例。

Description

混合碳-金属互连结构
技术领域
本公开的实施例一般涉及集成电路的领域，并且更具体地，涉及用于集成电路组件中的混合碳－金属互连结构的技术和构造。
背景技术
例如，诸如碳纳米管（CNT）或石墨烯纳米带（GNR）的碳材料不断涌现作为用于在集成电路（IC）组件中使用的潜在材料。然而，可能需要超过800℃的温度以将此类材料沉积在金属衬底上。例如，这种温度可能与诸如互补金属氧化物半导体（CMOS）工艺之类的标准半导体制造技术不兼容，在互连处理过程中此类标准半导体制造技术可被限制于小于大约450℃的温度。目前，这种问题可通过对所需衬底（例如，硅晶片）进行剥离类型工艺将碳材料从金属衬底转移解决。然而，这种剥离工艺或层转移工艺可能是昂贵的、容易产生缺陷和/或与大批量半导体制造不兼容。此外，目前用于更高频率的射频（RF）应用的互连会呈现“趋肤效应”，其中电流主要在用于增加电流的频率的导电材料的表面区域（皮肤）中传输。
附图说明
通过结合附图的以下详细描述将容易理解多个实施例。为了便于该描述，相同的附图标记指示相同结构的元件。在附图的多个图中通过示例而非作为限制地说明多个实施例。
图1示意性地示出了根据一些实施例配置成使用混合碳－金属互连的示例集成电路（IC）组件的截面侧视图。
图2a－c示意性地示出了根据一些实施例的第一技术制造混合碳－金属互连的各个阶段。
图3a－b示意性地示出了根据一些实施例的第二技术制造混合碳－金属互连的多个阶段。
图4示意性地示出了根据一些实施例的混合碳－金属互连的示例配置。
图5示意性地示出了根据一些实施例的混合碳－金属互连的另一示例配置。
图6a－j示意性地示出了根据一些实施例制造多级混合碳－金属互连的各个阶段。
图7-10示意性地示出了根据一些实施例的多级混合碳－金属互连的各个配置。
图11a－e示意性地示出了根据一些实施例的使用石墨烯层的悬浮部分制造混合碳－金属互连的各个阶段。
图12a－c示意性地示出了根据一些实施例的使用石墨烯层的悬浮部分在螺旋线圈结构中制造混合碳－金属互连的各个阶段。
图13－14示意性地示出了根据一些实施例的混合碳－金属线。
图15示意性地示出了根据一些实施例制造混合碳－金属互连线的各个阶段。
图16示意性地示出了根据一些实施例的用于制造混合碳－金属互连的方法的流程图。
图17示意性地示出了根据一些实施例的用于使用石墨烯层的悬浮部分制造混合碳－金属互连的方法的流程图。
图18示意性地示出了根据一些实施例的包括如本文所描述的混合碳－金属互连的计算设备。
具体实施方式
本公开的实施例描述了用于集成电路组件中的混合碳－金属互连的技术和构造。在以下描述中，将使用本领域技术人员所通常使用的术语来描述示例性实现的各个方面，以向其他本领域技术人员传达它们的工作的实质。然而，对本领域技术人员将显而易见的是，仅采用所描述方面中的一些也可实施本公开的实施例。为了说明的目的，陈述具体的数字、材料和配置以提供对示例性实现的全面理解。然而，本领域技术人员将可理解，没有这些特定细节也可实施本公开的实施例。在其他实例中，省略或简化已知特征以不模糊示例性实现。
在以下详细描述中，参照形成本说明书的一部分的附图，其中在全部附图中相同的标记指示相同的部件，并且在附图中以可实施本发明的主题的示例实施例的方式显示。将理解，可利用其它实施例，且可做出结构上或逻辑上的改变，而不偏离本公开的范围。因此，以下详细描述不应按照限制性意义来理解，且多个实施例的范围由所附权利要求及其等价方案来限定。
为了本公开的目的，短语“A和/或B”表示（A）、（B）或（A和B）。为了本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
说明书可使用基于视角的描述，诸如顶部/底部、内/外、上/下等等。这种描述仅用于便于讨论并且不旨在将本文所描述的实施例的应用限制在任何特定方向。
说明书可使用短语“在实施例中”或“在多个实施例中”，它们均可表示相同或不同实施例中的一个或多个。此外，有关本公开的多个实施例使用的术语“包括”、“包含”、“具有”等等是同义的。
本文可使用术语“与…耦合”及其派生词。“耦合”可表示以下一个或多个。“耦合的”可意味着两个或多个元件直接物理或电气接触。然而，“耦合”还可表示两个或多个元件彼此间接接触，但仍彼此协作或交互，以及可表示一个或多个其他元件被耦合或连接在所述将彼此耦合的元件之间。术语“直接耦合”可表示两个或多个元件为直接接触。
在各个实施例中，短语“在第二特征上形成的、沉积的或以其他方式设置的第一特征”可表示在第二特征上形成、沉积或设置第一特征，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触（例如，直接物理和/或电接触）或间接接触（例如，具有在第一特征和第二特征之间的一个或多个其他特征）。
如本文所使用的，术语“模块”可表示如下部件、是如下部件的一部分或包括如下部件：专用集成电路（ASIC）、电子电路、片上系统（SoC）、执行一个或多个软件或固件程序的处理器（共享的、专用的、或组）和/或存储器（共享的、专用的、或组）、组合逻辑电路、和/或提供所描述的功能的其他合适的部件。
图1示意性地示出了根据一些实施例的配置成使用混合碳－金属互连的示例集成电路（IC）组件100的截面侧视图。在一些实施例中，如可看到的，IC组件100可包括与插入器103电和/或物理耦合的一个或多个管芯（下文中“管芯102”）。如可看到的，IC组件100可进一步包括与插入器103和管芯102电耦合的封装衬底104。如可看到的，封装衬底104可进一步与电路板122电耦合。在一些实施例中，IC组件100可指包括混合碳－金属互连的IC组件的任何部件。
根据各个实施例，可在IC组件100中配置本文所描述的混合碳－金属互连（例如，分别图2c或3b的混合碳－金属互连200或300）以使管芯102的电信号路由通过IC组件100的各个部件。电信号可包括，例如，输入/输出（I/O）信号、射频（RF）信号或与管芯102的操作相关联的电源/接地。
例如，在一些实施例中，混合碳－金属互连可用于诸如插入器（例如，硅或玻璃）、集成无源器件（IPD）或与大于800℃的热处理温度兼容的IC组件的其他部件。混合碳－金属互连可嵌入或组装到封装衬底和/或电路板中。在一些实施例中，混合碳－金属互连可在不包括有源晶体管器件的IC组件100的任何部件上形成，该有源晶体管器件在部件的衬底（例如，图2a的衬底214）上形成。通常，有源晶体管器件（例如，在CMOS技术中）与在互连处理或互连制造期间的450℃以上的温度不兼容。在一些实施例中，例如，具有混合碳－金属互连的IC组件100的部件可进一步包括一个或多个无源器件，诸如，在部件的衬底上形成的一个或多个电阻器、电容器、电感器、变压器等等。
可以设想，在未来，可开发新的石墨烯生长或沉积工艺和方法，这可允许在小于或等于450℃的温度下在金属材料上的石墨烯生长或石墨烯沉积。在这种情况下，本文所描述的混合碳－金属互连可用于具有有源晶体管器件的管芯或芯片，诸如，利用CMOC技术制造的并且具有COMS晶体管器件的管芯或芯片。
不包括有源晶体管器件、但被配置成路由电信号的IC组件100的部件可一般被称为“插入器”，在一些实施例中，该“插入器”包括例如插入器103、封装衬底104和/或电路板122。这种部件的衬底可被称为“无源”衬底，以指示没有有源晶体管器件在衬底上形成。在实施例中，混合碳－金属互连可以是插入器103、封装衬底104和/或电路板122中的任何一个或多个的一部分。
在一些实施例中，IC组件100可包括在其他实施例中的广泛多种的其他合适的构造，例如，包括倒装芯片和/或引线键合构造、多个插入器、包括系统级封装（SiP）和/或层叠封装（PoP）构造的多芯片封装构造的合适的组合，以在管芯102和IC组件100的其他部件之间路由电信号。
如所示的，管芯102可根据广泛多种的合适的构造（例如包括与在倒装芯片构造中的插入器103直接耦合）附连至封装衬底104，并且插入器103与倒装芯片或微倒装芯片构造中的封装衬底104直接耦合。在倒装芯片构造中，管芯102的有源侧（例如，侧S1）利用互连结构106（诸如，还可将管芯102与插入器103电耦合的隆起焊盘、柱、或其他合适的结构）附连至插入器103的表面。例如，管芯102的有源侧可包括多个有源集成电路（IC）器件，诸如，晶体管器件。
插入器103可包括用于路由去往或来自封装衬底104的管芯102的电信号的电路由特征（electrical routing feature）。电路由特征（未示出）可包括例如，设置在插入器103的一个或多个表面上的接合焊盘或迹线和/或例如，沟槽、通孔或用于使电信号路由通过插入器103的其他互连结构的内部路由特征。例如，在一些实施例中，插入器103可包括诸如管芯接合焊盘（未示出）的电路由特征，该电路由特征被配置成容纳设置在管芯102和插入器103之间的互连结构106并路由管芯102和封装衬底104之间的电信号。插入器103可利用互连结构106或任何其他合适的技术与封装衬底104耦合。
管芯102和/或插入器103可代表利用半导体制造技术（诸如，薄膜沉积、光刻、蚀刻等等）由半导体材料制成的离散单元。在一些实施例中，管芯102可以是或包括处理器、存储器、SoC或ASIC或在一些实施例中为处理器、存储器、SoC或ASIC的一部分。在一些实施例中，例如，诸如模制原料或底部填充材料（未示出）之类的电绝缘材料可部分地包封管芯102的一部分、插入器103和/或互连结构106。
封装衬底104可包括电路由特征，该路由特征配置成路由去往或来自管芯102的电信号（例如，通过插入器103）。例如，电路由特征可包括设置在封装衬底104的一个或多个表面上的迹线（未示出）和/或诸如沟槽、通孔或用于使电信号路由通过封装衬底104的其他互连结构的内部路由特征。例如，在一些实施例中，封装衬底104可包括诸如结合焊盘（未示出）之类的电路由特征，该电路由特征配置成容纳插入器103和/或管芯的互连结构106并且配置成路由在管芯102和封装衬底104之间的电信号。
在一些实施例中，例如，封装衬底104为具有芯和/或建立层(build-uplayers)的基于环氧树脂的层压衬底，诸如Ajinomoto建立膜（ABF）衬底。封装衬底104可包括在其他实施例中的其他合适类型的衬底，例如，包括由玻璃、陶瓷、或半导体材料形成的衬底。插入器103可包括结合在一些实施例中的封装衬底104所描述的材料。
电路板122可以是由电绝缘材料（诸如环氧层压板）构成的印刷电路板（PCB）。例如，电路板122可包括电绝缘层，电绝缘层由诸如聚四氟乙烯、酚醛棉纸材料（如阻燃剂4（FR-4），FR-1，棉纸）和环氧树脂（如CEM-1或CEM-3）之类的材料构成，或由利用环氧树脂预浸材料层压在一起的编织玻璃材料构成。诸如迹线、沟槽、通孔的结构（未示出）可通过电绝缘材料形成以使管芯102的电信号路由通过电路板122。在其他实施例中，电路板122可由其他合适的材料构成。在一些实施例中，电路板122为母板（例如，图18的母板1802）。
例如，封装级互连（诸如焊球12）可耦合至封装衬底104上和/或电路板122上的一个或多个焊盘（在下文中称为“焊盘110”）以形成对应的焊点，该焊点配置成进一步将电信号路由至封装衬底104和电路板122之间。焊盘110可由任何合适的导电材料构成，例如，诸如包括镍（Ni）、钯（Pd）、金（Au）、银（Ag）、铜（Cu）和它们的组合的金属。用于将封装衬底104与电路板122物理和/或电耦合的其它合适的技术可用于其他实施例。
图2a－c示意性地示出根据一些实施例的根据第一技术制造混合碳－金属互连200的各个阶段。参照图2a，如可看到的，描述在衬底214上形成介电层216、阻挡层218、金属互连层220和石墨烯层222之后的混合碳－金属互连（下文中称为“混合互连200”）。
衬底214可由广泛多种的合适的材料构成，例如，该材料包括硅或半导体材料、玻璃、陶瓷或金属。在一些实施例中，衬底214可以是插入器（例如，图1的插入器103）的衬底。在其他实施例中，衬底214可以是IC组件的其他合适部件的衬底。
可通过利用任何合适的技术沉积介电材料以在衬底214上形成介电层216，例如，该技术包括原子层沉积（ALD）、物理气相沉积（PVD）或化学气相沉积（CVD）技术。介电层216可由广泛多种合适的介电材料中的任一种构成，例如，该介电材料包括氧化硅（例如，SiO2）、碳化硅（SiC）、硅碳氮化物（SiCN）或氮化硅（例如，SiN、Si3N4等）。可使用其他合适的介电材料，例如，该介电材料包括具有小于氧化硅的介电常数k的介电常数的低k介电材料。在一些实施例中，介电层216可具有从50纳米(nm)到300nm范围的厚度。除非另有规定，本文中所使用的“厚度”可指垂直于衬底214的一表面的方向中的厚度，在该表面上形成了介电层。在其他实施例中，介电层216可具有其他厚度。
可通过沉积配置成抑制金属互连层220的金属的扩散的材料在介电层216上形成阻挡层218。在一些实施例中，可通过沉积钽（Ta）、氮化钽（TaN）、钛（Ti）、氮化钛（TiN）、钛钨（TiW）、氮化钨（WN）或钌（Ru）、或它们的组合形成阻挡层218。在一些实施例中，阻挡层218可由多层不同材料构成。在一些实施例中，阻挡层218可具有从5nm到15nm范围的厚度。在其他实施例中，阻挡层218可包括其他合适的材料或厚度。
可利用任何合适的沉积技术沉积阻挡层218。在一些实施例中，可利用为金属互连层220提供具有根据约定（xyz）的（111）纹理的技术沉积阻挡层218，其中，x、y、和z表示彼此垂直的三维中的各个晶面。为金属互连层220提供（111）纹理可能期望促进在金属互连层220上高质量石墨烯层222的生长。在一些实施例中，可利用PVD沉积阻挡层218的一种或多种阻挡材料，以提高石墨烯层222和混合互连200的质量和可靠性。例如，如果在阻挡层218上沉积，该阻挡层218由通过PVD沉积的TAN/（α-）、钽（双层）衬垫（liner）或通过PVD沉积的TaN/Ru衬垫或通过PVD沉积的纯Ru衬垫构成，则通过溅射（例如，PVD）形成的金属互连层220可呈现强（111）纹理。在其他实施例中，可利用其他合适的沉积技术形成阻挡层218。
在一些实施例中，混合互连200可能根本不包括阻挡层218和/或介电层216。例如，在一些实施例中，金属互连层220可在衬底214上直接或在介电层216上直接形成。
可通过利用包括例如PVD的任何合适的技术沉积金属形成金属互连层220。被沉积的金属可包括，例如，铜（Cu）、镍（Ni）、钴（Co）、钌（Ru）、铱（Ir）、铂（Pt）或钯（Pd）中的一种或多种。在一些实施例中，金属互连层220可具有从10nm到20nm范围的厚度。在其他实施例中，其他合适的金属和/或厚度可用于形成金属互连层220。
在一些实施例中，金属互连层220可被配置成作为石墨烯层222的生长起始层。例如，金属互连层220可起用于石墨烯层222的催化成核或生长启动（在本文中都被称为“生长驱动”）的金属衬底的作用。石墨烯层222可直接在金属互连层220上形成并且可保留在IC组件（例如图1的IC组件100）的最终产品中的金属互连层220上。
金属互连层220可具有（111）纹理以促进石墨烯层222的高质量生长。在一些实施例中，金属互连层220包括具有（111）纹理的Cu或Ni。在一个实施例中，金属互连层220包括具有（111）纹理的Cu。可利用在更大区域上的所定义和均匀的纹理的金属互连层220改善或提高石墨烯层222的长程均匀性。
可通过在金属互连层220上沉积碳形成石墨烯层222。在一些实施例中，可通过CVD沉积形成石墨烯层222。例如，可通过在大于或等于800℃的温度下的包括诸如甲烷（CH4）、乙烯C2H4和/或氢气（H2）的气相混合物的CVD热分解执行在由Cu构成的金属互连层220上的石墨烯层222的生长。石墨烯层222可利用合适的沉积技术形成。例如，在一些实施例中，可通过转化碳化物材料（例如，在大于1100℃的温度下，Si从SiC中的升华）的ALD或利用非金属起始层的另外沉积技术来沉积石墨烯层222。
与形成石墨烯层222相关联的热处理温度可与金属互连层220的金属的熔点对应。例如，形成石墨烯层222的热处理温度（例如，最大热处理温度）可包括对于主要由Cu构成的金属互连层220的达到大约1000℃的温度和对于主要由Ni构成的金属互连层220的达到大约1450℃的温度。
石墨烯层222可由单/单层或多个单层的碳构成。碳可以石墨烯构造配置，例如，诸如石墨烯纳米带(GNR)的排列。石墨烯层222可具有从1原子层厚度到20nm的厚度。在一些实施例中，石墨烯层222可具有从5nm到20nm的厚度。在其他实施例中，可使用石墨烯层222的其他合适的厚度。
在一些实施例中，可通过使金属互连层220嵌入有五氟化砷（AsF5）、氯化铁（III）（FeCl3）、五氟化锑（的SbF5）等中的一种或多种用另外的金属来掺杂石墨烯层222。在其他实施例中，石墨烯层222可以是无掺杂的。
参照图2b，描述图案化之后的混合互连200。虽然在其余的图（除图6a之外）中未描述图2b的衬底，但将理解，其余的图的特征可包括结合图1和2a所配置和/或描述的衬底。
在一些实施例中，感光材料224（例如，光致抗蚀剂或其他的光限定的材料）可在图2a的石墨烯层222上沉积并被图案化（例如，使用电磁辐射源和/或蚀刻）以限定混合互连200。例如，在所描述的实施例中，感光材料224可在蚀刻工艺期间保护下面的层218、220和222的材料，该蚀刻过程移除不被感光材料保护的层218、220和222的部分。在一些实施例中，蚀刻可在介电层216（或在衬底214和混合互连200之间没有插入介电层216的情况下，在衬底214）处停止。
在一些实施例中，蚀刻工艺可包括干法蚀刻石墨烯层222（例如，使用氧等离子体）和干法或湿法蚀刻金属互连层220和/或阻挡层218。在其他实施例中，可使用其他合适的蚀刻技术或化学过程。
参照图2c，描述在移除图2a的感光材料224之后的混合互连200。例如，可利用对石墨烯层222具有选择性的湿法剥离工艺移除感光材料224。根据各个实施例，如可看到的，根据结合图2a-c描述的第一技术形成混合互连200，可提供其中仅在金属互连层220的顶表面上沉积石墨烯层222的构造。金属互连层220和/或石墨烯层222可被图案化以形成线结构（例如，在图的页面内和外），在其他实施例中，例如，沟槽结构（例如，采用导电材料填充的沟槽）。根据第一技术，如可看到的，石墨烯层222的材料可仅与金属互连层220的顶表面直接接触并且不与金属互连层220的侧表面（例如，侧壁）直接接触。
图3a－b示意性地示出根据一些实施例的根据第二技术制造混合碳－金属互连（在下文中被称为“混合互连300”）的各个阶段。除另有规定，混合互连300可一般与结合混合互连200描述的实施例一致。
参照图3a，描述在图案化金属互连层220和阻挡层218之后的混合互连300。例如，与图2a-c的第一技术相反，可能不沉积第二技术中的石墨烯层222，直到在执行图案化之后。在第二技术中的图案化之前，图3a的混合互连300可与图2a的混合互连200类似地配置，除没有石墨烯层222之外。结合图2b所描述的用于图案化和移除金属互连层220和阻挡层218的部分的类似技术可用于图案化和移除图3a的金属互连层220和阻挡层218的部分。
参照图3b，如可看到的，描述在图案化的金属互连层220和/或阻挡层218上沉积石墨烯层222之后的混合互连300。可根据结合图2a所描述的技术沉积石墨烯层222的材料，该技术包括利用金属互连层220作为石墨烯层222的生长起始层的选择性沉积。在一些实施例中，可在金属互连层220上共形地沉积石墨烯层222。如可看到的，石墨烯层222可与金属互连层220的顶表面和侧表面直接接触。在一些实施例中，金属互连层220和石墨烯层222可形成线结构。
图4示意性地示出了根据一些实施例的混合碳－金属互连（在下文中被称为“混合互连400”）的示例构造。在一些实施例中，混合互连400为镶嵌沟槽结构。可利用任何合适的技术在介电层216中形成沟槽开口，该技术包括诸如光刻和/或蚀刻工艺的图案化工艺。如可看到的，可在沟槽开口沉积阻挡层218、互连层220和石墨烯层222的材料。在一些实施例中，可在金属互连层220的金属上选择性地沉积或可在金属互连层220上普遍地（例如，在整个晶片区域上）沉积石墨烯层222并随后利用例如化学机械抛光（CMP）工艺平坦化以移除不在沟槽开口中的层218、220和/或222的部分。
图5示意性地示出了根据一些实施例的混合碳－金属互连（在下文中被称为“混合互连500”）的另一示例构造。在一些实施例中，混合互连500为镶嵌沟槽结构。根据各个实施例，混合互连500可具有比混合互连400更小的尺寸（例如，线宽）。可通过在金属互连层220上选择性地沉积石墨烯形成混合互连500。可在石墨烯层222上沉积介电覆盖层517（例如，SiN、SiC、SiCN等），并且该介电覆盖层517可作为对金属互连层220的金属的附加的扩散阻挡。
图6a－j示意性地示出根据一些实施例制造多级混合碳－金属互连（在下文中被称为“多级混合互连600”）的各个阶段。图6a-c描述了制造第一混合互连630，图6d-g描述了制造与第一混合互连630耦合的通孔结构640，以及图6h-j描述了制造与通孔结构640耦合的第二混合互连650。
参照图6a，例如，可在衬底214上连续地沉积包括介电层216、阻挡层218、金属互连层220、石墨烯层222、第一硬掩模层626和第二硬掩模层628的层的堆叠并利用感光材料224图案化。可在第二硬掩模层628上沉积感光材料224，并且可选择性地移除感光材料224的部分（例如，通过光刻和/或蚀刻工艺）以限定掩模图案，该掩模图案用于利用后续的蚀刻工艺形成一个或多个混合互连（例如，第一混合互连630）的。
如所示的，双掩模构造可降低可用于移除或“剥离”感光材料224的工艺对石墨烯层222的潜在损害。例如，可用于移除感光材料224的氧(O2)等离子体工艺可蚀刻或以其他方式损害石墨烯层222。在一些实施例中，第一硬掩模层626和第二硬掩模层628可由根据不同技术或化学过程形成的介电材料构成。在一些实施例中，第一硬掩模层616可包括利用无氧（例如氧等离子体、自由基或离子）的沉积工艺沉积的介电材料，以及第二硬掩模层628可包括利用有氧或无氧的沉积工艺沉积的介电材料。在一些实施例中，可利用有氧（例如氧等离子体、自由基或离子）的沉积工艺沉积第二硬掩模层628。例如，第一硬掩模626可包括通过溅射或旋涂工艺沉积的氧化硅（例如，SiO2）或利用无氧等离子体、自由基或离子的沉积工艺（无氧CVD）沉积的氮化硅（例如，SiN、Si3N4等）、SiC、SiCN。第二掩模层628可包括通过利用氧等离子体、自由基或离子的CVD沉积的氧化硅。在一些实施例中，在第二硬掩模层628可包括利用任何合适的沉积工艺沉积的氮化硅、SiC、SiCN。在一些实施例中，例如，硬掩模层626、628可由导电材料或金属（诸如TiN、TiW、Ta、TaN等）或介电和导电硬掩模材料的组合构成。
参照图6b，第二硬掩模层628、第一硬掩模层626、石墨烯层222、金属互连层220和阻挡层218可被蚀刻以形成第一混合互连结构630。在一些实施例中，第一混合互连结构630可以是线结构。
在一些实施例中，例如，首先可利用对第一硬掩模层626具有选择性的干法蚀刻工艺蚀刻第二硬掩模层628，其中图6a的感光材料224配置成保护不被移除的第二硬掩模层628的一部分或多个部分。在蚀刻第二硬掩模层628之后，可利用包括利用富氧工艺（例如，具有氧等离子体、自由基或离子）的湿法和/或等离子体蚀刻的任何合适的技术移除感光材料224，其中第一硬掩模层626被配置成在移除感光材料224期间保护石墨烯层222。
在移除感光材料224之后，不被移除的第二硬掩模层628的部分可用作在蚀刻第一硬掩模层626期间的硬掩模。在一些实施例中，可利用包括例如干法蚀刻工艺的任何合适的蚀刻工艺蚀刻不受第二硬掩模层628保护的第一硬掩模626的部分。
在移除第一硬掩模层626的部分之后，不被移除的第二硬掩模层628和/或第一硬掩模层626的部分可用作在蚀刻石墨烯层222、金属互连层220和阻挡层218期间的硬掩模。可利用包括例如采用氧等离子体的干法蚀刻的任何合适的蚀刻工艺蚀刻石墨烯层222。可利用包括例如干法或湿法蚀刻技术的任何合适的蚀刻工艺蚀刻金属互连层220和阻挡层218。根据各个实施例，硬掩模层626、628的剩余部分可后续被移除或可保留在IC组件（例如，图1的IC组件100）的最终产品中。在其余附图中，硬掩模层626、628被描述为已被移除。
在其他实施例中，可使用单个硬掩模层。例如，在一个实施例中，第一硬掩模层626或第二硬掩模层628中的仅一个可用于限定第一混合互连630的图案化。
参照图6c，如可看到的，可在石墨烯层222、包括金属互连层220和阻挡层218和介电层216的表面的混合互连630的侧壁上形成介电层632。如可看到的，可在介电层632上沉积介电层634。
在一些实施例中，介电层632可称为“保护”介电层。介电层632可保护石墨烯不受用于沉积介电层634的利用氧（例如，氧等离子体、自由基或离子）的沉积工艺的损害，该沉积工艺可能损害石墨烯层222。根据各个实施例，可利用结合第一硬掩模层626的沉积所描述的材料和/或技术执行介电层632的沉积，并且可利用结合第二硬掩模层628的沉积所描述的材料和/或技术执行介电层634的沉积。
例如，可在沉积反应室中在不使用氧等离子体、自由基或离子的情况下执行介电层632的沉积。介电层632的沉积可包括溅射或旋涂氧化硅、氮化硅、SiC、SiCN等的无氧CVD、或其他氧化物或低k材料的旋涂、或低k材料的氧自由基沉积。在一些实施例中，介电层632可被沉积成仅具有几纳米的厚度（例如小于5nm）。在其他实施例中，可使用其他合适的材料、厚度或沉积技术。在一些实施例中，可能根本不使用介电层632。
可利用例如包括氧化硅、低k材料等的CVD沉积的任何合适的技术执行介电层634的沉积。介电层634可以是主要金属间介电层或设置在第一混合互连630和第二混合互连（例如，图6i的第二混合互连650）之间的层间介电层（ILD）。
在介电层632、634中形成开口以暴露第一混合互连630的导电材料。参照图6d，如可看到的，可在介电层632、634中形成开口636（例如，用于通孔结构640），以暴露第一混合互连630的石墨烯层222。例如，可利用例如包括图案化工艺（诸如，光刻和/或蚀刻工艺）的任何合适的技术形成开口636，以限定和/或移除介电层632、634的材料。抗蚀剂剥离和/或清洁工艺可用于移除用于限定和/或形成开口636的任何感光材料。
在图6d的所描绘的实施例中，开口636终止于石墨烯层222，使得在沉积图6f中的通孔结构640的材料之后，在通孔结构640的材料（例如，图6f的碳纳米管638）和石墨烯层222的材料之间形成界面。在一些实施例中，对石墨烯层222具有选择性的蚀刻工艺可用于形成开口636。在各个实施例中，例如，可使用包括氟的蚀刻工艺，诸如三氟甲烷(CHF3)+O2或四氟化碳等离子体蚀刻工艺。在一些实施例中，可在石墨烯层222上沉积薄蚀刻停止层（例如，由具有碳和氟的聚合物构成）以有助于蚀刻的停止，从而形成开口636。在其他实施例中，定时蚀刻可用于形成开口636。在一些实施例中，石墨烯层222可具有例如大于或等于10nm的厚度以有助于在石墨烯层222中的蚀刻停止。抗蚀剂剥离和/或清洁工艺可对石墨烯层222具有选择性。
参照图6e，可在介电层632、634中形成开口636（例如，用于通孔结构640），以暴露金属互连层220的材料。例如，可利用例如包括图案化工艺（诸如，光刻和/或蚀刻工艺）的任何合适的技术形成开口636，以限定和/或移除介电层632、634和石墨烯层222的材料。抗蚀剂剥离和/或清洁工艺可用于移除用于限定和/或形成开口636的任何感光材料。
在一些实施例中，对金属互连层220具有选择性的蚀刻工艺可用于形成开口636。在其他实施例中，定时蚀刻可用于形成开口636。抗蚀剂剥离和/或清洁工艺可对金属互连层220具有选择性。
在图6e所描绘的实施例中，开口636终止于金属互连层220中，使得在沉积通孔结构640的材料之后，在通孔结构640（例如，图6f的碳纳米管638）的材料和石墨烯层222的材料之间形成界面，并且还在通孔结构640的材料和金属互连层220的材料之间形成界面。根据各个实施例，如图6d所描绘的形成终止于在石墨烯层222的通孔结构640可避免产生可如结合图6e所描述的多个界面，这些界面在通过第一混合互连630的电通道中不利地产生附加的肖特基阻挡层电阻界面。
在图6d和6f所描绘和描述的实施例中，通孔结构640和石墨烯层222的材料之间的界面可有益地提供没有来自通孔结构640和金属互连层220的材料之间的界面的附加电阻的肖特基阻挡层电阻。虽然其余的图6f-j描绘了在其中通孔结构640的导电材料终止于石墨烯层222的情况下的实施例，但将理解，其中通孔结构640的导电材料终止于金属互连层220的类似实施例也在本公开的范围内。
参照图6f，可在图6d的开口636中沉积导电材料以形成图6f的通孔结构640。在所描绘的实施例中，通孔结构640的导电材料包括一个或多个碳纳米管（在下文中被称为“CNT638”）。根据各个实施例，例如，CNT638可表示单壁CNT（SWCNT）的束、多壁CNT（MWCNT）的束和/或单个多壁CNT（MWCNT）（诸如具有大于10壁的CNT）。单个MWCNT可特别地有益于具有小直径（例如，小于20nm）的开口（例如，开口636），其中单个MWCNT可填充或基本上填充开口。
可通过在第一混合互连630的被暴露的导电材料（例如，石墨烯层222）上沉积CNT催化剂并且在垂直方向中选择性地生长CNT638，来形成CNT638。可在CNT638的材料和石墨烯层222的材料之间形成界面。在根据图6e形成的开口636的实施例中，可进一步在CNT638和金属互连层220之间形成界面。
在一些实施例中，介电层641可被沉积成封装CNT638。介电材料641可被沉积成允许或促进使可从通孔结构640突出的CNT638的一部分的平坦化（例如通过CMP）。在实施例中，介电材料641包括通过ALD沉积的氧化铝(Al2O3)。在其他实施例中，可使用其他合适的材料和/或技术沉积介电材料641。在一些实施例中，可能根本不使用介电材料641。
参照图6g，可执行平坦化工艺（例如，CMP）以使图6f的通孔结构640的导电材料（例如，CNT638）平坦化。在其中介电材料641用于封装CNT638的实施例中，蚀刻工艺可用于使介电材料641凹入，使得CNT638稍微从介电材料突出。这种技术可促进CNT638和将在通孔结构640上形成的第二混合互连的电耦合。
参照图6h，如可看到的，可在通孔结构640和介电层634上沉积第二混合互连650的导电材料。在一些实施例中，第二混合互连650的导电材料可包括根据结合第一混合互连630描述的实施例所沉积的阻挡层218、金属互连层220和石墨烯层222。根据各个实施例，阻挡层218和/或金属互连层220可与通孔结构640的导电材料（例如，CNT638）直接接触。
参照图6i，可图案化第二混合互连650的所沉积的导电材料以形成线结构。可利用结合第一混合互连630的图案化所描述的技术图案化第二混合互连650的阻挡层218、金属互连层220和/或石墨烯层222。
参照图6j，可利用结合在第一混合互连630上沉积介电层632和634所描述的技术在第二混合互连650上沉积介电层632和634。替代地，在一些实施例中，可在第二混合互连650上沉积钝化层（未示出），并且可在钝化层中形成开口以暴露第二混合互连结构650以供进一步电耦合。
图7-10示意性地示出了根据一些实施例的多级混合碳－金属互连的多个构造。参照图7，示出了构造700，其中第一混合互连630和第二混合互连650包括根据结合图3b所描述的实施例配置的石墨烯层222。
参照图8，示出了构造800，其中第一混合互连630和第二混合互连650以结合图5所描绘和描述的镶嵌沟槽排列配置。如可看到的，第一混合互连630、通孔结构640和第二混合互连650中的每一个可与在其中形成互连结构的对应的介电层634相关联或作为该对应的介电层634的一部分。在实施例中，通孔结构640和第二混合互连650为单独形成的单镶嵌层的每一部分。
参照图9，示出了构造900，其中通孔结构640和第二混合互连650以双镶嵌排列配置。在双镶嵌排列中，通孔结构640和第二混合互连650形成作为同一双镶嵌层（例如，在介电层634中）的一部分。通孔结构640的导电材料可包括阻挡层218和/或沉积成形成第二混合互连650的金属互连层220的材料的部分。在图9所描绘的实施例中，可看出，通孔结构640终止于石墨烯层222。
参照图10，示出了构造1000，可看出，其中通孔结构640和第二混合互连650以类似于图9的双镶嵌排列配置，除了图10的通孔结构640延伸进入并且终止于第一互连层630的金属互连层220。本公开的范围包括本文所描述的实施例的多种其他合适的组合。
图11a－e示意性地示出根据一些实施例利用石墨烯层222的悬浮部分制造混合碳－金属互连1100的各个阶段。图11a-e描述了混合碳－金属互连1100的俯视图和截面侧视图。类似标记的特征可与本文之前描述的实施例一致。
参照图11a，描绘了在沿着线AB或CD的截面图中可以看到的在介电层216上沉积并图案化互连层220和石墨烯层222之后的混合碳－金属互连（在下文中被称为“混合互连1100”）的俯视图。为了清楚起见，在俯视图中未描绘介电层216。可根据本文之前所描述的技术和构造图案化金属互连层220和石墨烯层222。在一些实施例，混合互连1100可包括之前所描述的阻挡层218。例如，可在金属互连层220和介电层216之间或以本文所描述的其他配置设置阻挡层218。在一些实施例中，可在衬底（例如，衬底214）上形成介电层216或可在衬底（例如，没有介于中间的介电层216）上直接形成金属互连层220。虽然在以下附图中未示出，但是可在IC组件（例如，图1的IC组件）的部件的衬底上形成混合互连1100。
在一些实施例中，混合互连1100可包括互连结构1133（诸如，例如接合焊盘或提供或结束垂直电路由的其他类似特征）和互连特征1135（诸如，例如配置成水平地路由互连结构1133之间的电信号的迹线）。
参照图11b中的俯视图，例如，可在图11a的混合互连1100上沉积诸如感光材料或硬掩模材料的掩模材料1137并且图案化，使得掩模材料1137被配置成覆盖在沿着线CD或线EF的截面侧视图中可看到的混合互连1100的部分。掩模材料1137可被配置成保护混合互连1100的部分不受选择性地移除金属互连层220的蚀刻工艺的损害。图11b的沿着线AB的截面侧视图与图11a的沿着线AB的截面侧视图相同。在图11b所描绘的示例中，在图11a的互连结构1133上和图11a的互连结构1135上沉积掩模材料1137。
在图11c中，描述了在利用蚀刻工艺选择性地移除未被图11b的掩模材料1137保护的金属互连层220的部分之后并且在移除掩模材料1137之后的混合互连1100。图11d描绘了沿着线GH的图11c的混合互连1100的截面侧视图。参照图11c和图11d两者，可看到，移除金属互连层220的部分可提供在其中金属互连层220的金属已被移除的区域上的悬浮的石墨烯部分1139，悬浮的石墨烯部分1139可在石墨烯层222的平面内的方向中延伸。
悬浮的石墨烯部分1139可提供互连结构1133之间的水平电路由（例如，在石墨烯层222的平面内的方向中）。可看到，移除金属互连层220的部分形成通过悬浮的石墨烯部分1139电耦合的金属互连层220中的分立互连结构（例如，1133、1141）。互连结构1141可被形成以为互连结构1133之间的悬浮的石墨烯部分1139提供结构支承。在一些实施例中，互连结构1141可进一步提供到石墨烯层222的垂直电路由或起类似于互连结构1133的接合焊盘的作用。
根据各个实施例，可将任何合适的蚀刻工艺用于选择性地移除金属互连层220的部分。例如，在其中金属互连层220基本上由Cu构成的实施例中，蚀刻工艺可包括利用过硫酸铵((NH4)2S2O8)的各向同性湿法蚀刻工艺。在其他实施例中，可使用其他合适的蚀刻技术或化学过程。例如，在一些实施例中，可使用定时蚀刻。例如，可利用对石墨烯层222具有选择性的任何合适的抗蚀剂剥离工艺移除掩模材料1137。
在图11e中，描绘了在形成介电层1143、凸点下金属化（UBM）1145和隆起焊盘1147之后的混合互连1100。在一些实施例中，可通过沉积（例如，旋涂）介电材料形成介电层1143以封装和/或底部填充石墨烯层222。例如，介电层1143可包括感光材料，诸如光限定的酰亚胺（例如，聚酰亚胺）。在其他实施例中，介电层1143可由其他合适的材料构成并且可根据其他合适的技术沉积。
可采用开口图案化介电层1143以暴露互连结构1133，并且可在开口中沉积导电材料以在互连结构1133上形成UBM1145。在一些实施例中，UBM1145可包括铜柱。在其他实施例中，UBM1145可包括其他材料和/或结构。
可在UBM1145上形成隆起焊盘1147以将IC组件的部件（例如，图1的插入器103）与IC组件的其他部件电耦合。例如，图1的互连结构106可包括隆起焊盘1147。隆起焊盘1147可由焊料隆起焊盘、铜柱隆起焊盘或其他合适的配置构成。在一些实施例中，隆起焊盘1147可用于将部件与封装衬底（例如，层压）、电路板、插入器（例如，2.5D插入器）或三维（3D）芯片堆叠耦合。
图12a－c示意性地示出根据一些实施例在利用石墨烯层的悬浮部分的螺旋线圈构造中制造混合碳－金属互连（在下文中被称为“混合互连1200”）的各个阶段。可根据接合混合互连1100所描述的实施例的形成混合互连1200。由于石墨烯中降低的“趋肤效应”，与由其他材料（诸如，铜或铝）建立的等效的螺旋线圈相比，悬浮的石墨烯螺旋线圈可能具有提高的高频特性（例如，更高的Q因子）。
在图12a中，混合互连1200可具有类似于图11a的各个互连结构1135和1133的沿着线AB和CD的截面侧视图的截面剖面。在图12b中，混合互连1200的部分可采用结合图11b所描述的掩模材料1137覆盖。在混合互连1200的所描述的示例实施例中，采用掩模材料1137覆盖螺旋构造的转角。在图12c中，不被掩模材料1137保护的金属互连层的部分可通过结合图11c-d所描述的蚀刻工艺选择性地移除，以在互连结构1133和1141之间提供悬浮的石墨烯部分1139。
互连结构1133和1141包括在提供到悬浮的石墨烯部分1139的结构支承和/或电路由的石墨烯层之下的金属互连层的部分。在一些实施例中，互连结构1133和1141是以在金属互连层和石墨烯层的平面中的螺旋线圈形式配置的电通道的部分。在一些实施例中，互连结构1133为接合焊盘并且互连结构1141为支承结构。
图13-14示意性地示出了根据一些实施例的混合碳－金属导线。在图13中，描绘了混合导线1300的截面剖面。混合导线1300可包括如可看出配置的金属线1351、石墨烯层1322和电绝缘盖层1357。在一些实施例中，可以不使用电绝缘盖层1357。
在一些实施例中，金属线1351可以是由石墨烯层1322包围的铜芯。混合导线1300或电缆可配置成降低更高频率RF应用（例如，500kHz-10GHz）的“趋肤效应”，其中电流主要在用于增加电流的频率的导电材料的表面区域（皮肤）中传输。在这种情况下，石墨烯层1322可缓解“趋肤效应”。在一些实施例中，石墨烯层1322为掺杂的更低电阻的石墨烯层。在更高频率下，电流可主要在更低电阻的石墨烯层1322中传导。
在一些实施例中，金属导线1351可用于将计算设备（例如，图18的计算设备1800）或配置成输出RF信号的其他电设备与其他计算设备或配置成接收RF信号的电设备耦合。在一些实施例中，金属导线1351可用于将调谐器耦合到扬声器或音乐播放器（例如，CD播放器）或将电测量装置与RF设备等耦合。在一些实施例中，金属导线1351可用作芯片组件中的引线接合线、感应线圈中的RF线（例如，表面安装设备（SMD））、或分立半导体部件。在其他实施例中，金属导线1351可用于其他合适的应用。
在图14中，描绘了混合导线1400的截面剖面。可看出，混合导线1400可包括金属线1351、石墨烯层1322、介电绝缘层1353、金属屏蔽层1355和电绝缘盖层1357。石墨烯层1322可配置成降低混合导线1400中的“趋肤效应”。
图15示意性地示出了根据一些实施例制造混合碳－金属线（例如，图13的混合导线1300）的各个阶段。在1502处，制造可包括清洗进入的金属线1351，在一些实施例中，该金属线1351可以为由铜构成的金属芯。可在清洗站处通过湿法或等离子体蚀刻从金属芯移除表面氧化物来执行清洗。
在1504处，制造可进一步包括在惰性或还原（例如，H2）环境中加热金属线1351。可在加热站处通过灯加热或其他合适的热源执行加热。惰性或还原环境可包括例如Ar、N2、H2和它们的合适的组合。
在1506处，制造可进一步包括采用石墨烯层1322涂覆金属线1351。例如，可通过CVD沉积石墨烯层1322。在一些实施例中，例如，可在大于800℃的温度下利用化学过程（诸如，CH4、C2H2、H2等）沉积石墨烯层1322。
在1508处，制造可进一步包括冷却金属线1351和石墨烯层1322。可在冷却站采用小于300℃在结合1504描述的惰性或还原环境中执行冷却。虽然在附图中未示出，但在该阶段，在一些实施例中，可通过嵌入掺杂石墨烯层1322以降低电阻率。
在1510处，制造可进一步包括采用介电涂层（例如，电绝缘盖层1357）涂覆石墨烯层1322。在一些实施例中，介电涂层可以为介电绝缘层（例如，图14中的介电绝缘层1353），并且可在介电绝缘层上形成金属屏蔽层（例如，图14的金属屏蔽层1355）然后用电绝缘盖层1357涂覆。
图16示意性地示出了根据一些实施例的用于制造混合碳－金属互连的方法1600的流程图。方法1600可与结合图1至图12c描述的实施例一致。
在1602处，方法1600可包括提供衬底（例如，图2a或6a的衬底214）。例如，衬底可以是IC组件的部件（诸如插入器）的一部分。衬底可不包括在衬底上形成的任何有源晶体管器件。在一些实施例中，衬底可包括在衬底上形成的一个或多个无源器件。
在1604处，方法1600可包括在衬底上形成介电层（例如，图2a或6a的介电层216）。在一些实施例中，介电层可直接与衬底耦合。在其他实施例中，介电层可以是部件的层间介电层（ILD）。
在1606处，方法1600可包括在介电层上形成阻挡层（例如，图2a或6a的阻挡层218）。可根据以上描述的技术形成阻挡层。
在1608处，方法1600可包括在衬底上形成金属互连层（例如，图2a或6a的金属互连层220）。可根据以上描述的技术形成金属互连层。
在1610处，方法1600可包括在金属互连层上直接形成石墨烯层（例如，图2a或6a的石墨烯层222）。金属互连层可用作石墨烯层的生长起始层。金属互连层和石墨烯层可配置成将电信号路由通过部件。在一些实施例中，形成石墨烯层包括在大于或等于800℃的温度下在金属互连层上沉积一层或多层单层的GNR。
在1612处，方法1600可包括图案化金属互连层。在一些实施例中，金属互连层可图案化成形成线结构或可以根据以上描述的技术的其他方式图案化。
在1614处，方法1600可包括在石墨烯层上沉积两层或多层介电层（例如，图6c的介电层632和介电层634）。可根据以上描述的技术沉积两层或多层介电层。
在1616处，方法1600可包括形成与石墨烯层电耦合的通孔结构（例如，图6f的通孔结构640）。可根据以上描述的技术形成通孔结构。
在1618处，方法1600可包括在通孔结构上形成与通孔结构电耦合的另一金属互连层（例如，图6h的第二混合互连650的金属互连层220）。可根据以上描述的技术在通孔结构上形成与通孔结构电耦合的其他金属互连层。
在1620处，方法1600可包括直接在其他金属互连层上形成另一石墨烯层（例如，图6h的第二混合互连650的石墨烯层222）。可根据以上描述的技术在其他金属互连层上直接形成其他石墨烯层。
图17示意性地示出了根据一些实施例的用于利用石墨烯层的悬浮部分（例如，图11d-e或图12c的悬浮石墨烯部分1139）制造混合碳－金属互连（例如，图11a-e的混合互连1100或图12a-c的1200）。
在1702处，方法1700可包括提供衬底。在1704处，方法1700可包括在衬底上形成介电层。在1706处，方法1700可包括在衬底上形成金属互连层。在1708处，方法1700可包括在金属互连层上直接形成石墨烯层。在1702、1704、1706和1708处的动作可与结合图16的各个动作1602、1604、1608和1610描述的实施例一致。在一些实施例中，可在与结合方法1600描述的类似的方法1700中形成阻挡层。方法1700可进一步包括图案化结合方法1600的1612描述的金属互连层。
在1710处，方法可包括选择性地移除金属互连层的金属以形成石墨烯层的悬浮部分。选择性地移除金属互连层的金属可在通过石墨烯层的悬浮部分电耦合的金属互连层中形成至少两个金属互连结构（例如，图11d的互连结构1133和/或1141）。
在1712处，方法1700可进一步包括在石墨烯层的悬浮部分和衬底之间沉积介电材料（例如，图11e的介电材料1143）。可通过旋涂、底部填充分配技术或本文所描述的其他技术执行在石墨烯层的悬浮部分和衬底之间沉积介电层。在其它实施例中可使用其它合适的技术。
在1714处，方法1700可包括在金属互连层上形成隆起焊盘或柱。例如，在一些实施例中，在金属互连层上形成隆起焊盘或柱可包括结合形成图11e的UBM1145和/或隆起焊盘1147描述的技术。在一些实施例中，方法1700可用于形成以螺旋线圈形式（例如，图12c所描绘的）配置的电通道（例如，混合互连1200）。结合方法1600和1700所描述的技术可被合适地结合到各个实施例中。
多个操作又以最有助于理解所要求保护的主题的方式被描述为多个分立操作。然而，描述的次序不应被解释为暗示这些操作一定是次序相关的。可以与所描述不同的另一合适的方式执行方法1600或1700的动作。
本公开的实施例可被实施到利用用于按需配置的任何合适的硬件和/或软件的系统中。图18示意性地示出了根据一些实施例的包括如本文所描述的混合碳－金属互连的计算设备。计算设备1800可容纳诸如母板1802之类的板。母板1802可包括多个组件，包括但不限于处理器1804和至少一个通信芯片1806。处理器1804可物理地和电气地耦合至母板1802。在一些实现中，至少一个通信芯片1806也可物理地和电气地耦合至母板1802。在进一步实现中，通信芯片1806可以是处理器1804的一部分。
取决于其应用，计算设备1800可包括一个或多个其它组件，该一个或多个其它组件可实体地和电气地耦合至母板1802。这些其它组件可包括但不限于易失性存储器（例如DRAM）、非易失性存储器（例如ROM）、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统（GPS）装置、指南针、盖革计数器(Geigercounter)、加速度计、陀螺仪、扬声器、照相机以及大容量存储装置（诸如硬盘驱动器、紧凑盘（CD）、数字多功能盘（DVD）等等）。
通信芯片1806可实现无线通信以用于去往计算设备1800和来自计算设备1800的数据传输。术语“无线”及其衍生词可用于描述通过使用经调制的电磁辐射经由非固态介质来传递数据的电路、设备、系统、方法、技术、通信信道等。该术语不意味着相关联的装置不包含任何导线，不过在一些实施例中它们可能不包含任何导线。通信芯片1806可实现多种无线标准或协议中的任一种，多种无线标准或协议包括但不限于电气与电子工程师协会（IEEE）标准，包括Wi-Fi（IEEE802.11家族）、IEEE802.16标准（例如IEEE802.16－2005修订）、长期演进（LTE）项目以及任何修订、更新和/或修改（例如高级LTE项目、超移动宽带（UMB）项目（也称为“3GPP2”）等等）。IEEE802.16兼容BWA网络通常称为WiMAX网络，WiMAX代表全球微波互连接入的首字母缩略词，其是用于通过IEEE802.16标准的一致性和可互操作性测试的产品的认证标记。通信芯片1806可根据全球移动通信系统（GSM）、通用分组无线电服务（GPRS）、通用移动通信系统（UMTS）、高速分组接入（HSPA）、演进HSPA（E-HSPA）或LTE网络。通信芯片1806可根据增强数据GSM演进（EDGE）、GSM EDGE无线电接入网络（GERAN）、通用地面无线电接入网络（UTRAN）或演进UTRAN（E-UTRAN）来操作。通信芯片1806可根据码分多址（CDMA）、时分多址（TDMA）、数字增强无线通信（DECT）、演进数据最优化（EV-DO）及其衍生物，以及被命名为3G、4G、5G以及更高的任何其它无线协议。在其它实施例中，通信芯片1806可根据其它无线协议来操作。
计算设备1800可包括多个通信芯片1806。例如，第一通信芯片1806可专用于更短程的无线通信（诸如Wi-Fi和蓝牙），而第二通信芯片1806可专用于更长程的无线通信（诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它）。
计算设备1800的处理器1804可被封装到IC组件（例如，图1的IC组件100）中，IC组件包括具有本文所描述的混合碳－金属互连的部件（例如，图1的插入器103）。例如，图1的电路板122可以是母板1802并且处理器1804可以是利用图1的插入器103安装在封装衬底上的管芯102。封装衬底104和母板1802可利用封装级互连耦合在一起。术语“处理器”可表示处理例如来自寄存器和/或存储器的电子数据以将该电子数据转换成可存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的一部分。
通信芯片1806还可包括可被封装到IC组件（例如，图1的IC组件100）中的管芯（例如，图1的管芯102），IC组件包括具有本文所描述的混合碳－金属互连的部件（例如，图1的插入器103）。在进一步的实现中，容纳在计算设备1800中的另一部件（例如，存储器设备或其他集成电路设备）可包括可封装在IC组件（例如，图1的IC组件100）中的管芯（例如，图1的管芯102），IC组件包括具有本文所描述的混合碳－金属互连的部件（例如，图1的插入器103）。
在多个实现中，计算设备1800可以是膝上型计算机、上网本、笔记本、超极本、智能手机、平板、个人数字助理（PDA）、超移动PC、移动电话、桌面计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字视频记录仪。在其它实现中，计算设备1800可以是处理数据的任何其它电子装置。
示例
根据各个实施例，本公开描述了一种装置或集成电路组件，该装置或集成电路组件包括衬底、金属互连层和石墨烯层，金属互连层设置在衬底上并且配置成作为石墨烯层的生长起始层，石墨烯层在金属互连层上直接形成，金属互连层和石墨烯层配置成路由电信号。在一些实施例中，石墨烯层包括一层或多层单层的石墨烯纳米带（GNR）。在一些实施例中，衬底由半导体、玻璃、或金属中的一种或多种构成，并且金属互连层由铜（Cu）、镍（Ni）、钴（Co）、钌（Ru）、铱（Ir）、铂（Pt）或钯（Pd）中的一种或多种构成。
在一些实施例中，该装置或组件进一步包括包含衬底的插入器，其中金属互连层和石墨烯层被配置成将电信号路由通过插入器，并且其中衬底不包括在衬底上形成的任何有源晶体管器件。在一些实施例中，插入器为集成无源器件。
在一些实施例中，该装置或组件进一步包括设置在衬底上的第一介电层和设置在第一介电层上的阻挡层、设置在石墨烯层上的第二介电层以及设置在第二介电层上的第三介电层，其中阻挡层设置在金属互连层和第一介电层之间，金属互连层与阻挡层直接接触，第二介电层与石墨烯层直接接触并且配置成在使用氧等离子体、自由基或离子沉积第三介电层期间保护石墨烯层，第三介电层与第二介电层直接接触。在一些实施例中，第一介电层、第二介电层和第三介电层由氧化硅、碳化硅、硅碳氮化物、或氮化硅中的一种或多种构成，并且阻挡层由钽（Ta）、氮化钽（TaN）、钛（Ti）、氮化钛（TiN）、钛钨（TiW）、氮化钨（WN）或钌（Ru）中的一种或多种构成。在一些实施例中，在金属互连层的顶表面和侧壁表面上沉积石墨烯层的材料。在一些实施例中，金属互连层具有（111）纹理。在一些实施例中，金属互连层和石墨烯层形成线结构。
在一些实施例中，该装置或组件进一步包括通孔结构，其中通孔结构的导电材料终止于石墨烯层。在一些实施例中，该装置或组件进一步包括通孔结构，其中通孔结构的导电材料通过石墨烯层延伸并终止于金属互连层。在一些实施例中，通孔结构的导电材料包括碳纳米管（CNT）或金属。
在一些实施例中，通孔结构的导电材料包括封装在介电材料中的CNT。在一些实施例中，线结构为第一线结构，金属互连层为第一金属互连层并且石墨烯层为第一石墨烯层，并且该装置或组件进一步包括第二金属互连层和第二石墨烯层，第二金属互连层设置在通孔结构上并且与通孔结构电耦合，第二金属互连层被配置成用作第二石墨烯层的生长起始层，第二石墨烯层直接在第二金属互连层上形成，其中第二金属互连结构和第二石墨烯层形成第二线结构。在一些实施例中，通孔结构和第二线结构为单镶嵌层的每一部分或同一双镶嵌层的部分。
在一些实施例中，金属互连层包括其中金属互连层的金属被移除以形成至少两个金属互连结构的区域，并且石墨烯层在石墨烯层的平面内的方向中延伸以提供在其中金属已被移除的区域上的悬浮的石墨烯部分，悬浮的石墨烯部分被配置成电耦合两个金属互连结构。在一些实施例中，两个金属互连结构中的至少一个为接合焊垫。在一些实施例中，该装置或组件进一步包括设置在其中金属已被移除的区域中的介电材料和设置在接合焊盘上并且与接合焊盘电耦合的隆起焊盘或柱。在一些实施例中，两个金属互连结构为以螺旋线圈形式配置的电通道的一部分，电通道在金属互连层和石墨烯层的平面中。在一些实施例中，电信号包括输入/输出（I/O）信号、射频（RF）信号或去往或来自一个多个管芯的路由的功率。
根据各个实施例，本公开描述了制造集成电路组件的混合碳－金属互连的方法。在一些实施例中，该方法包括提供衬底、在衬底上形成金属互连层和利用金属互连层作为石墨烯层的生长起始层在金属互连层上直接形成石墨烯层，金属互连层和石墨烯层被配置成路由电信号。在一些实施例中，提供衬底包括提供插入器的衬底，该衬底不包括在衬底上形成的任何有源晶体管器件并且包括在衬底上形成的一个或多个无源器件。在一些实施例中，形成石墨烯层包括在大于或等于800℃的温度下在金属互连层上沉积一层或多层单层的石墨烯纳米带（GNR）。在一些实施例中，形成金属互连层包括沉积金属。
在一些实施例中，该方法进一步包括在衬底上形成介电层和在介电层上形成阻挡层，其中阻挡层设置在金属互连层和介电层之间，金属互连层与阻挡层直接接触。在一些实施例中，形成金属互连层包括沉积铜（Cu）、镍（Ni）、钴（Co）、钌（Ru）、铱（Ir）、铂（Pt）或钯（Pd）中的一种或多种，被沉积的材料根据约定(xyz)具有(111)纹理，其中x、y和z代表彼此垂直的三维中的各个晶面，以及形成阻挡层包括利用物理气相沉积（PVD）工艺沉积钽（Ta）、氮化钽（TaN）、钛（Ti）、氮化钛（TiN）、钛钨（TiW）、氮化钨（WN）或钌（Ru）。
在一些实施例中，介电层为第一介电层，并且该方法包括：图案化金属互连层以形成线结构；利用无氧等离子体、自由基或离子的沉积工艺在石墨烯层上形成第二介电层，第二介电层与石墨烯层直接接触；以及在第二介电层上形成第三介电层，第三介电层与第二介电层直接接触。在一些实施例中，图案化金属互连层包括：在石墨烯层上沉积第一硬掩模材料；在第一硬掩模上沉积第二硬掩模材料；在第二硬掩模材料上沉积可光限定的材料；选择性地移除可光限定的材料的部分；蚀刻第二硬掩模以移除未被可光限定的材料保护的第二硬掩模材料的部分；第二硬掩模材料的蚀刻对第一硬掩模材料具有选择性；移除可光限定的材料并且在移除可光限定的材料之后，蚀刻第一硬掩模材料、石墨烯层和金属互连层以移除未被第二硬掩模材料保护的第一硬掩模材料、石墨烯层和金属互连层的部分。在一些实施例中，形成第二介电层包括利用溅射或旋涂工艺沉积氧化硅或利用无氧的化学气相沉积（CVD）工艺沉积碳化硅、硅碳氮化物或氮化硅，以及形成第三介电层包括利用CVD工艺沉积氧化硅，其中第二介电层被配置成在形成第三介电层期间保护石墨烯层不受氧等离子体、自由基或离子的损害。
在一些实施例中，形成石墨烯层包括在金属互连层的侧壁表面上沉积石墨烯。在一些实施例中，该方法进一步包括通过移除第三介电层和第二介电层的材料形成通孔结构以形成暴露石墨烯层的开口，以及在被暴露的石墨烯层上沉积通孔结构的导电材料，其中通孔结构的导电材料终止于石墨烯层。在一些实施例中，该方法进一步包括，通过移除第三介电层、第二介电层和石墨烯层的材料以形成暴露金属互连层的开口、以及在被暴露的金属互连层上的开口中沉积通孔结构的导电材料形成通孔结构，其中通孔结构的导电材料终止于金属互连层。在一些实施例中，沉积通孔结构的导电材料包括沉积碳纳米管（CNT），以及形成通孔结构进一步包括沉积介电材料以封装CNT。在一些实施例中，该方法进一步包括执行平坦化工艺以为CNT的平坦表面提供第三介电层，其中沉积介电材料以封装CNT有利于CNT的平坦化工艺。
在一些实施例中，线结构为第一线结构，金属互连层为第一金属互连层以及石墨烯层为第一石墨烯层，并且该方法进一步包括：在通孔结构上形成与通孔结构电耦合的第二金属互连层；利用第二金属互连层作为第二石墨烯层的生长起始层在第二金属互连层上形成第二石墨烯层；并且图案化第二金属互连结构以形成第二线结构。在一些实施例中，利用单镶嵌工艺分别形成通孔结构和第二线结构。在一些实施例中，利用双镶嵌工艺形成通孔结构和第二线结构作为同一层的部分。
在一些实施例中，该方法进一步包括在形成石墨烯层之后选择性地移除金属互连层的金属，以在通过石墨烯层的悬浮部分电耦合的金属互连层中形成至少两个金属互连结构。在一些实施例中，两个金属互连结构中的至少一个为接合焊盘，并且该方法进一步包括沉积介电材料以填充其中金属互连层的金属已被移除的石墨烯层的悬浮部分和衬底之间的区域，并在接合焊盘上形成与接合焊盘电耦合的隆起焊盘或柱。在一些实施例中，该方法进一步包括形成以螺旋线圈形式配置的电通路，两个金属互连结构为电通路的部分并且电通路在金属互连层和石墨烯层的平面中。
根据各个实施例，本公开描述了混合碳－金属线（“导线”）。在一些实施例中，导线包括金属线芯和设置在金属线芯上并且配置成封装金属线芯的石墨烯层。在一些实施例中，导线进一步包括设置在石墨烯层上并且配置成封装石墨烯层的电绝缘材料。在一些实施例中，电绝缘材料为介电绝缘体，并且导线进一步金属屏蔽层和电绝缘外层，金属屏蔽层设置在介电绝缘体上并且配置成封装介电绝缘体，电绝缘外层设置在金属屏蔽层上并且配置成封装金属屏蔽层，其中导线被配置成路由射频（RF）信号并且其中石墨烯层被配置成降低RF信号的趋肤效应。
根据各个实施例，本公开描述了一种系统或计算设备，该系统或计算设备包括：插入器，包括衬底、金属互连层、石墨烯层，金属互连层设置在衬底上并且配置成作为石墨烯层的生长起始层，石墨烯层在金属互连层上直接形成；以及管芯，管芯与插入器电耦合，其中金属互连层和石墨烯层被配置成将电信号路由通过插入器。在一些实施例中，该系统或计算设备进一步包括：电路板其中插入器与电路板电耦合，并且电路板被配置成路由管芯的电信号；以及和电路板耦合的天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）装置、指南针、盖革计数器、加速度计、陀螺仪、扬声器、或照相机中的一个或多个。在一些实施例中，该系统或计算设备为膝上型计算机、上网本、笔记本电脑、超极本、智能电话、平板电脑、个人数字助理（PDA）、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数字视频录像机。
各个实施例可包括包含以上以逻辑形式（和）（例如，“和”可能是“和/或”）描述的实施例的替代（或）实施例的上述实施例的任何合适的组合。此外，一些实施例可包括具有存储在其上的指令的一个或多个制品（例如，非瞬态计算机可读介质），该指令当执行时产生以上描述的实施例中的任何一个动作。此外，一些实施例可包括具有用于执行以上实施例的各种操作的任何合适装置的装置或系统。
所示的实现的上述描述、包括摘要中的描述的不旨在穷举或将本公开的实施例限制为所公开的精确形式。虽然为了说明目的在本文中描述了特定实现和示例，但如相关领域技术人员将认识到的，在本发明的范围内有许多等效修改是可能的。
鉴于以上详细描述，可对本公开的实施例进行这些修改。下面权利要求中使用的术语不应当解释成将本公开的各个实施例限定于说明书和权利要求书所披露的特定实现。相反，本发明的范围完全由所附权利要求确定，所附权利要求将根据已确立的权利要求解释原则来解读。

Claims (25)

1.一种集成电路组件，所述组件包括：
衬底；
金属互连层，所述金属互连层设置在所述衬底上并且配置成作为石墨烯层的生长起始层；以及
石墨烯层，其中所述石墨烯层在所述金属互连层上直接形成，所述金属互连层和石墨烯层被配置成路由电信号。
2.如权利要求1所述的组件，其特征在于，所述石墨烯层包括一层或多层单层的石墨烯纳米带（GNR）。
3.如权利要求1所述的组件，其特征在于，进一步包括：
插入器，所述插入器包括衬底，
其中：
所述衬底由半导体、玻璃或金属中的一种或多种构成；
所述衬底不包括在衬底上形成的任何有源晶体管器件；
所述金属互连层由铜（Cu）、镍（Ni）、钴（Co）、钌（Ru）、铱（Ir）、铂（Pt）或钯（Pd）构成；以及
所述金属互连层和石墨烯层配置成将电信号路由通过所述插入器。
4.如权利要求1－3中的任一项所述的组件，其特征在于，进一步包括：
第一介电层，所述第一介电层设置在衬底上；
阻挡层，所述阻挡层设置在所述第一介电层上，其中所述阻挡层设置在所述金属互连层和第一介电层之间，所述金属互连层与所述阻挡层直接接触；
第二介电层，所述第二介电层设置在所述石墨烯层上，所述第二介电层与所述石墨烯层直接接触并且被配置成在使用氧等离子体、自由基或离子沉积第三介电层期间保护所述石墨烯层；
第三介电层，所述第三介电层设置在所述第二介电层上，所述第三介电层与所述第二介电层直接接触，其中：
所述第一介电层、第二介电层和第三介电层由氧化硅、碳化硅、硅碳氮化物、或氮化硅中的一种或多种构成；
所述金属互连层具有（111）纹理；以及
所述阻挡层由钽（Ta）、氮化钽（TaN）、钛（Ti）、氮化钛（TiN）、钛钨（TiW）、氮化钨（WN）或钌（Ru）构成。
5.如权利要求1-3中任一项所述的组件，其特征在于，所述石墨烯层的材料设置在所述金属互连层的顶表面和侧壁表面上。
6.如权利要求1-3中任一项所述的组件，其特征在于，所述金属互连层和石墨烯层形成线结构，所述组件进一步包括：
通孔结构，其中所述通孔结构的导电材料终止于所述石墨烯层。
7.如权利要求1-3中任一项所述的组件，其特征在于，所述金属互连层和石墨烯层形成线结构，所述组件进一步包括：
通孔结构，其中所述通孔结构的导电材料延伸通过所述石墨烯层并且终止于所述金属互连层。
8.如权利要求7所述的组件，其特征在于，所述通孔结构的导电材料包括封装在介电材料中的碳纳米管（CNT），所述线结构为第一线结构，所述金属互连层为第一金属互连层并且所述石墨烯层为第一石墨烯层，所述组件进一步包括：
第二金属互连层，所述第二金属互连层设置在所述通孔结构上并且与所述通孔结构电耦合，所述第二金属互连层被配置成作为第二石墨烯层的生长起始层；以及
所述第二石墨烯层，其中所述第二石墨烯层在所述第二金属互连层上直接形成，其中第二金属互连结构和第二石墨烯层形成第二线结构。
9.如权利要求1－3中的任一项所述的组件，其特征在于：
所述金属互连层包括其中所述金属互连层的金属已被移除的区域，以形成至少两个金属互连结构；以及
所述石墨烯层在所述石墨烯层的平面内的方向上延伸，以提供在金属已被移除的区域上的悬挂的石墨烯部分，所述悬挂的石墨烯部分被配置成电耦合两个金属互连结构。
10.如权利要求9所述的组件，其特征在于，所述两个金属互连结构是以螺旋线圈形式配置的电通道的部分，所述电通道在所述金属互连层和石墨烯层的平面中。
11.一种制造集成电路组件的混合碳－金属互连的方法，所述方法包括：
提供衬底；
在所述衬底上形成金属互连层；以及
使用所述金属互连层作为石墨烯层的生长起始层在所述金属互连层上直接形成石墨烯层，所述金属互连层和石墨烯层被配置成路由电信号。
12.如权利要求11所述的方法，其特征在于：
所述提供衬底包括提供插入器的衬底，所述插入器的衬底不包括在所述衬底上形成的任何有源晶体管器件并且包括在所述衬底上形成的一个或多个无源器件；以及
所述形成石墨烯层包括在大于或等于800℃的温度下在所述金属互连层上沉积一层或多层单层的石墨烯纳米带（GNR）。
13.如权利要求11所述的方法，其特征在于，所述形成金属互连层包括沉积金属，所述方法进一步包括：
在所述衬底上形成介电层；以及
在所述介电层上形成阻挡层，其中所述阻挡层设置在所述金属互连层和介电层之间，所述金属互连层与所述阻挡层直接接触。
14.如权利要求13所述的方法，其特征在于：
所述形成金属互连层包括沉积铜（Cu）、镍（Ni）、钴（Co）、钌（Ru）、铱（Ir）、铂（Pt）或钯（Pd）中的一种或多种，所述被沉积的金属具有根据约定(xyz)的（111）纹理，其中x、y和z代表彼此垂直的三维中的各个晶面，以及
形成阻挡层包括利用物理气相沉积（PVD）工艺沉积钽（Ta）、氮化钽（TaN）、钛（Ti）、氮化钛（TiN）、钛钨（TiW）、氮化钨（WN）或钌（Ru）。
15.如权利要求13所述的方法，其特征在于，所述介电层为第一介电层，所述方法进一步包括：
图案化金属互连层以形成线结构；
使用没有氧等离子体、自由基或离子的沉积工艺在石墨烯层上形成第二介电层，所述第二介电层与所述石墨烯层直接接触；以及
在第二介电层上形成第三介电层，所述第三介电层与所述第二介电层直接接触。
16.如权利要求15所述的方法，其特征在于，图案化金属互连层包括：
在所述石墨烯层上沉积第一硬掩模材料；
在所述第一硬掩模材料上沉积第二硬掩模材料；
在所述第二硬掩模材料上沉积可光限定材料；
选择性地移除所述可光限定材料的部分；
蚀刻第二硬掩模材料以移除未被可光限定材料保护的第二硬掩模材料的部分，所述第二硬掩模材料的蚀刻对所述第一硬掩模材料具有选择性；
移除所述可光限定材料；以及
在移除所述可光限定材料之后，蚀刻第一硬掩模材料、石墨烯层和金属互连层，以移除未被第二硬掩模材料保护的第一硬掩模材料、石墨烯层和金属互连层的部分。
17.如权利要求15所述的方法，其特征在于：
所述形成第二介电层包括利用溅射或旋涂工艺沉积氧化硅或利用无氧的化学气相沉积（CVD）工艺沉积碳化硅、硅碳氮化物、或氮化硅；以及
所述形成第三介电层包括利用CVD工艺沉积氧化硅，其中所述第二介电层被配置成保护所述石墨烯层在形成第三介电层期间不受氧等离子体、自由基或离子的损害。
18.如权利要求15所述的方法，其特征在于，所述形成石墨烯层包括在所述金属互连层的侧壁表面上沉积石墨烯。
19.如权利要求15所述的方法，其特征在于，还包括：
通过移除第三介电层和第二介电层的材料，以形成暴露所述石墨烯层的开口，来形成通孔结构；以及
在被暴露的石墨烯层上沉积通孔结构的导电材料，其中所述通孔结构的导电材料终止于所述石墨烯层。
20.如权利要求15所述的方法，其特征在于，还包括：
通过如下步骤形成通孔结构：
移除第三介电层、第二介电层和石墨烯层的材料，以形成暴露所述金属互连层的开口；以及
在被暴露的金属互连层上的开口内沉积通孔结构的导电材料，其中所述通孔结构的导电材料终止于所述金属互连层。
21.如权利要求19或20所述的方法，其特征在于：
所述沉积通孔结构的导电材料包括沉积碳纳米管（CNT）；以及
所述形成通孔结构进一步包括沉积用以封装CNT的介电材料，所述方法进一步包括：
执行平坦化工艺，以为CNT的平坦表面提供第三介电层，其中沉积
用于封装CNT的介电材料有助于CNT的平坦化工艺。
22.如权利要求11-18中的任一项所述的方法，其特征在于，进一步包括：
在形成石墨烯层之后选择性地移除金属互连层的金属，以在金属互连层中形成通过石墨烯层的悬浮部分电耦合的至少两个金属互连结构。
23.如权利要求22所述的方法，其特征在于，所述两个金属互连结构中的至少一个为接合焊盘，所述方法进一步包括：
沉积介电材料以填充其中所述金属互连层的金属已被移除的所述石墨烯层的悬挂部分和衬底之间的区域；以及
在所述接合焊盘上形成与所述接合焊盘电耦合的隆起焊盘或柱。
24.一种计算设备，包括：
插入器，所述插入器包括：
衬底，
金属互连层，所述金属互连层设置在所述衬底上并且配置成作为石墨烯层的生长起始层，以及
石墨烯层，所述石墨烯层在所述金属互连层上直接形成；以及
管芯，所述管芯与所述插入器电耦合，其中所述金属互连层和石墨烯层被配置成将所述管芯的电信号路由通过所述插入器。
25.如权利要求24所述的计算设备，进一步包括：
电路板，其中所述插入器与所述电路板电耦合，并且所述电路板被配置成路由管芯的电信号；以及
与电路板耦合的天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）装置、指南针、盖革计数器、加速度计、陀螺仪、扬声器或照相机中的一个或多个，其中所述计算设备是膝上型计算机、上网本、笔记本电脑、超极本、智能电话、平板电脑、个人数字助理（PDA）、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或者数字录像机中的一个或多个。
CN201410127366.5A 2013-04-01 2014-03-31 混合碳－金属互连结构 Active CN104103626B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/854,449 2013-04-01
US13/854,449 US9209136B2 (en) 2013-04-01 2013-04-01 Hybrid carbon-metal interconnect structures

Publications (2)

Publication Number Publication Date
CN104103626A true CN104103626A (zh) 2014-10-15
CN104103626B CN104103626B (zh) 2018-03-20

Family

ID=51619995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410127366.5A Active CN104103626B (zh) 2013-04-01 2014-03-31 混合碳－金属互连结构

Country Status (4)

Country Link
US (3) US9209136B2 (zh)
KR (1) KR101583135B1 (zh)
CN (1) CN104103626B (zh)
TW (2) TWI671870B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105592636A (zh) * 2014-11-12 2016-05-18 富士通株式会社 电装置及其制造方法
CN106206409A (zh) * 2015-05-08 2016-12-07 华邦电子股份有限公司 堆叠电子装置及其制造方法
CN106409757A (zh) * 2015-07-31 2017-02-15 三星电子株式会社 制造半导体器件的方法
CN107275279A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其的形成方法
CN107577860A (zh) * 2017-08-29 2018-01-12 西安电子科技大学 基于单根金丝键合的微波器件路耦合传输性能预测方法
CN107658289A (zh) * 2016-07-26 2018-02-02 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107680932A (zh) * 2016-08-01 2018-02-09 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN109103169A (zh) * 2017-06-20 2018-12-28 三星电子株式会社 半导体器件
CN109712956A (zh) * 2018-11-30 2019-05-03 通富微电子股份有限公司 一种晶圆级封装器件及其封装方法
CN110313065A (zh) * 2017-02-21 2019-10-08 德克萨斯仪器股份有限公司 用于电子应用的石墨烯异质层
CN113130441A (zh) * 2019-12-30 2021-07-16 爱思开海力士有限公司 具有金属互连件的半导体器件

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140023864A1 (en) 2012-07-19 2014-01-23 Anirudha V. Sumant Superlubricating Graphene Films
US9583431B1 (en) * 2012-11-28 2017-02-28 Altera Corporation 2.5D electronic package
US9832883B2 (en) * 2013-04-25 2017-11-28 Intel Corporation Integrated circuit package substrate
US9431346B2 (en) * 2013-04-30 2016-08-30 GlobalFoundries, Inc. Graphene-metal E-fuse
KR102055361B1 (ko) * 2013-06-05 2019-12-12 삼성전자주식회사 반도체 패키지
CN105359268B (zh) * 2013-07-03 2018-07-17 罗森伯格高频技术有限及两合公司 高带宽互连所用的隔热结构
US9714988B2 (en) * 2013-10-16 2017-07-25 Infineon Technologies Ag Hall effect sensor with graphene detection layer
CN103606535B (zh) * 2013-11-26 2016-01-06 深圳市华星光电技术有限公司 软性显示器组件的制作方法及其制作的软性显示器组件
US9318439B2 (en) * 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method thereof
KR101831171B1 (ko) * 2014-04-25 2018-02-26 인텔 코포레이션 집적 회로 패키지 기판
TWI486969B (zh) * 2014-06-11 2015-06-01 Nat Univ Tsing Hua 複合導電材料的製作方法及其導電薄膜
CN106463478B (zh) * 2014-06-13 2020-10-02 英特尔公司 用于石墨烯与绝缘体和器件的集成的石墨烯氟化作用
US9561526B2 (en) 2014-06-19 2017-02-07 Uchicago Argonne, Llc Low friction wear resistant graphene films
US9754928B2 (en) * 2014-07-17 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. SMD, IPD, and/or wire mount in a package
US9613910B2 (en) 2014-07-17 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuse on and/or in package
KR102371295B1 (ko) * 2015-02-16 2022-03-07 삼성전자주식회사 확산 방지층을 포함하는 층 구조물 및 그 제조방법
US9431343B1 (en) * 2015-03-11 2016-08-30 Samsung Electronics Co., Ltd. Stacked damascene structures for microelectronic devices
US10899620B2 (en) * 2015-03-18 2021-01-26 Fujitsu Limited Carbon conductive structure and method of manufacturing the same
US9672319B1 (en) * 2015-06-29 2017-06-06 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing electronic designs with a pseudo-3D analysis mechanism
US10299366B2 (en) 2015-08-06 2019-05-21 International Business Machines Corporation Tamper detection circuits
US9842813B2 (en) * 2015-09-21 2017-12-12 Altera Corporation Tranmission line bridge interconnects
KR102412966B1 (ko) * 2015-09-25 2022-06-24 삼성전자주식회사 연결 구조체 및 이를 적용한 전자소자
CN105405826B (zh) * 2015-12-23 2019-02-15 中芯长电半导体（江阴）有限公司 一种铜柱凸块封装结构及其制作方法
TWI596735B (zh) * 2016-03-01 2017-08-21 長庚大學 一種半導體互聯線及其在積體電路製程之後的製造方法
US11225713B2 (en) 2016-05-06 2022-01-18 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Stable IR transparent conductive graphene hybrid materials and methods of making
CN107564888B (zh) 2016-07-01 2020-09-15 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US10665799B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
US9793206B1 (en) 2016-09-29 2017-10-17 International Business Machines Corporation Heterogeneous metallization using solid diffusion removal of metal interconnects
WO2018063208A1 (en) * 2016-09-29 2018-04-05 Intel Corporation Metal aluminum gallium indium carbide thin films as liners and barriers for interconnects
US10745641B2 (en) 2017-02-09 2020-08-18 Uchicago Argonne, Llc Low friction wear resistant graphene films
US10170338B2 (en) * 2017-05-23 2019-01-01 Northrop Grumman Systems Corporation Vertical nanoribbon array (VERNA) thermal interface materials with enhanced thermal transport properties
US10510657B2 (en) * 2017-09-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with interconnecting structure and method for manufacturing the same
CN108055456B (zh) * 2017-12-07 2020-09-29 中煤航测遥感集团有限公司 纹理采集方法及装置
US10559530B2 (en) 2017-12-27 2020-02-11 International Business Machines Corporation Forming dual metallization interconnect structures in single metallization level
US11121073B2 (en) * 2018-04-02 2021-09-14 Intel Corporation Through plate interconnect for a vertical MIM capacitor
KR20200012237A (ko) * 2018-07-26 2020-02-05 삼성전자주식회사 배선 구조체 및 이를 적용한 전자소자
JP7491923B2 (ja) 2018-12-06 2024-05-28 アナログ ディヴァイスィズ インク シールドされた一体型デバイスパッケージ
EP3891793A4 (en) * 2018-12-06 2022-10-05 Analog Devices, Inc. INTEGRATED DEVICE ENCLOSURES WITH PASSIVE DEVICE ASSEMBLIES
EP3723122B1 (en) 2019-04-10 2023-02-15 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising a double layer structure
US11155762B2 (en) 2019-09-30 2021-10-26 Uchicago Argonne, Llc Superlubrious high temperature coatings
US11440049B2 (en) 2019-09-30 2022-09-13 Uchicago Argonne, Llc Low friction coatings
TWI704659B (zh) * 2019-10-22 2020-09-11 樂鑫材料科技股份有限公司 背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法
US11387271B2 (en) * 2019-12-17 2022-07-12 Texas Instruments Incorporated Optical sensor with trench etched through dielectric over silicon
CN111226311B (zh) 2020-01-07 2021-01-29 长江存储科技有限责任公司 金属-电介质键合方法和结构
WO2021168134A1 (en) * 2020-02-19 2021-08-26 Lam Research Corporation Graphene integration
US11202368B2 (en) 2020-04-28 2021-12-14 Cisco Technology, Inc. Providing one or more carbon layers to a copper conductive material to reduce power loss in a power plane
US11330702B2 (en) 2020-04-28 2022-05-10 Cisco Technology, Inc. Integrating graphene into the skin depth region of high speed communications signals for a printed circuit board
US11361987B2 (en) 2020-05-14 2022-06-14 International Business Machines Corporation Forming decoupled interconnects
US20220068703A1 (en) * 2020-08-25 2022-03-03 Qualcomm Incorporated Metal interconnect wrap around with graphene
US11682623B2 (en) 2021-07-14 2023-06-20 Micron Technology, Inc. Integrated assemblies having graphene-containing-structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023420A (ja) * 2009-07-13 2011-02-03 Toshiba Corp 半導体装置
WO2011112589A1 (en) * 2010-03-08 2011-09-15 William Marsh Rice University Transparent electrodes based on graphene and grid hybrid structures
CN102593100A (zh) * 2011-01-04 2012-07-18 纳普拉有限公司 电子设备用基板及电子设备
TW201232637A (en) * 2010-10-05 2012-08-01 Toshiba Kk Device
CN102881675A (zh) * 2011-07-13 2013-01-16 台湾积体电路制造股份有限公司 用于高性能互连的结构和方法
US20130056873A1 (en) * 2011-09-02 2013-03-07 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473113A (en) * 1992-09-22 1995-12-05 Champlain Cable Corporation Shielded wire and cable
US20030008490A1 (en) * 2001-07-09 2003-01-09 Guoqiang Xing Dual hardmask process for the formation of copper/low-k interconnects
TW546794B (en) * 2002-05-17 2003-08-11 Advanced Semiconductor Eng Multichip wafer-level package and method for manufacturing the same
WO2005022965A2 (en) * 2003-08-29 2005-03-10 Thermalworks, Inc. Expansion constrained die stack
JP4823213B2 (ja) * 2005-03-17 2011-11-24 富士通株式会社 半導体パッケージ、およびその製造方法
US7713858B2 (en) * 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
KR101622306B1 (ko) * 2009-10-29 2016-05-19 삼성전자주식회사 그라펜 시트, 이를 포함하는 그라펜 기재 및 그의 제조방법
WO2009061843A2 (en) * 2007-11-07 2009-05-14 Massachusetts Institute Of Technology Induced-charge electrokinetics with high-slip polarizable surfaces
US7858989B2 (en) * 2008-08-29 2010-12-28 Globalfoundries Inc. Device and process of forming device with device structure formed in trench and graphene layer formed thereover
US8927057B2 (en) * 2010-02-22 2015-01-06 International Business Machines Corporation Graphene formation utilizing solid phase carbon sources
US8354339B2 (en) * 2010-07-20 2013-01-15 International Business Machines Corporation Methods to form self-aligned permanent on-chip interconnect structures
US8785261B2 (en) * 2010-09-23 2014-07-22 Intel Corporation Microelectronic transistor having an epitaxial graphene channel layer
US8492753B2 (en) * 2010-09-28 2013-07-23 Empire Technology Development Llc Directionally recrystallized graphene growth substrates
US20120156424A1 (en) 2010-12-15 2012-06-21 Academia Sinica Graphene-silicon carbide-graphene nanosheets
US8354296B2 (en) * 2011-01-19 2013-01-15 International Business Machines Corporation Semiconductor structure and circuit including ordered arrangement of graphene nanoribbons, and methods of forming same
JP5700415B2 (ja) 2011-02-05 2015-04-15 三菱樹脂株式会社 太陽電池裏面保護材用ポリエステルフィルム
US8288203B2 (en) * 2011-02-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package structure using conductive via and exposed bump
US8501531B2 (en) * 2011-04-07 2013-08-06 The United States Of America, As Represented By The Secretary Of The Navy Method of forming graphene on a surface
KR101813176B1 (ko) * 2011-04-07 2017-12-29 삼성전자주식회사 그래핀 전자 소자 및 제조방법
US8665049B2 (en) * 2011-07-21 2014-03-04 Ut-Battelle, Llc Graphene-coated coupling coil for AC resistance reduction
KR101878739B1 (ko) * 2011-10-24 2018-07-17 삼성전자주식회사 그래핀 전사부재, 그래핀 전사방법 및 이를 이용한 그래핀 소자 제조방법
US20130141442A1 (en) * 2011-12-06 2013-06-06 John W. Brothers Method and apparatus for multi-chip processing
US8704364B2 (en) * 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
JP5801221B2 (ja) * 2012-02-22 2015-10-28 株式会社東芝 半導体装置の製造方法および半導体装置
US9472450B2 (en) * 2012-05-10 2016-10-18 Samsung Electronics Co., Ltd. Graphene cap for copper interconnect structures
JP5851369B2 (ja) * 2012-09-10 2016-02-03 株式会社東芝 半導体装置の製造方法
US8796096B2 (en) * 2012-12-04 2014-08-05 International Business Machines Corporation Self-aligned double-gate graphene transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023420A (ja) * 2009-07-13 2011-02-03 Toshiba Corp 半導体装置
WO2011112589A1 (en) * 2010-03-08 2011-09-15 William Marsh Rice University Transparent electrodes based on graphene and grid hybrid structures
TW201232637A (en) * 2010-10-05 2012-08-01 Toshiba Kk Device
CN102593100A (zh) * 2011-01-04 2012-07-18 纳普拉有限公司 电子设备用基板及电子设备
CN102881675A (zh) * 2011-07-13 2013-01-16 台湾积体电路制造股份有限公司 用于高性能互连的结构和方法
US20130056873A1 (en) * 2011-09-02 2013-03-07 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105592636A (zh) * 2014-11-12 2016-05-18 富士通株式会社 电装置及其制造方法
CN105592636B (zh) * 2014-11-12 2018-07-10 富士通株式会社 电子装置及其制造方法
CN106206409B (zh) * 2015-05-08 2019-05-07 华邦电子股份有限公司 堆叠电子装置及其制造方法
CN106206409A (zh) * 2015-05-08 2016-12-07 华邦电子股份有限公司 堆叠电子装置及其制造方法
CN106409757A (zh) * 2015-07-31 2017-02-15 三星电子株式会社 制造半导体器件的方法
CN106409757B (zh) * 2015-07-31 2022-02-01 三星电子株式会社 制造半导体器件的方法
CN107275279A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其的形成方法
CN107658289A (zh) * 2016-07-26 2018-02-02 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US11296026B2 (en) 2016-07-26 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10763211B2 (en) 2016-07-26 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11328994B2 (en) 2016-08-01 2022-05-10 Semiconductor Manufacturing International (Shanghai) Corporation Method for fabricating CU interconnection using graphene
CN107680932A (zh) * 2016-08-01 2018-02-09 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US11876050B2 (en) 2016-08-01 2024-01-16 Semiconductor Manufacturing International (Shanghai) Corporation Method for fabricating interconnection using graphene
CN107680932B (zh) * 2016-08-01 2022-05-13 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN110313065B (zh) * 2017-02-21 2023-01-03 德克萨斯仪器股份有限公司 用于电子应用的石墨烯异质层
CN110313065A (zh) * 2017-02-21 2019-10-08 德克萨斯仪器股份有限公司 用于电子应用的石墨烯异质层
CN109103169A (zh) * 2017-06-20 2018-12-28 三星电子株式会社 半导体器件
CN109103169B (zh) * 2017-06-20 2024-06-04 三星电子株式会社 半导体器件
CN107577860A (zh) * 2017-08-29 2018-01-12 西安电子科技大学 基于单根金丝键合的微波器件路耦合传输性能预测方法
CN107577860B (zh) * 2017-08-29 2019-09-10 西安电子科技大学 基于单根金丝键合的微波器件路耦合传输性能预测方法
CN109712956B (zh) * 2018-11-30 2021-07-13 通富微电子股份有限公司 一种晶圆级封装器件及其封装方法
CN109712956A (zh) * 2018-11-30 2019-05-03 通富微电子股份有限公司 一种晶圆级封装器件及其封装方法
CN113130441A (zh) * 2019-12-30 2021-07-16 爱思开海力士有限公司 具有金属互连件的半导体器件
CN113130441B (zh) * 2019-12-30 2024-02-27 爱思开海力士有限公司 具有金属互连件的半导体器件

Also Published As

Publication number Publication date
KR101583135B1 (ko) 2016-01-07
US9680105B2 (en) 2017-06-13
US20140291819A1 (en) 2014-10-02
US10003028B2 (en) 2018-06-19
TW201507079A (zh) 2015-02-16
CN104103626B (zh) 2018-03-20
US20160056384A1 (en) 2016-02-25
US9209136B2 (en) 2015-12-08
TWI552288B (zh) 2016-10-01
US20170271594A1 (en) 2017-09-21
TWI671870B (zh) 2019-09-11
TW201639098A (zh) 2016-11-01
KR20140119652A (ko) 2014-10-10

Similar Documents

Publication Publication Date Title
CN104103626A (zh) 混合碳－金属互连结构
TWI552291B (zh) 用於電子系統的高導電率、高頻率之通孔
US9202743B2 (en) Graphene and metal interconnects
US9613854B2 (en) Method and apparatus for back end of line semiconductor device processing
TWI697993B (zh) 使通孔自對準至緊密間距金屬互連層的頂部及底部的結構及方法
US10615117B2 (en) Self-aligned via
JP2008172223A (ja) 低応力及び低欠陥密度の導電性貫通ビアを備えたシリコン・キャリアの製造方法及び該キャリアを有する半導体デバイス
CN110024105B (zh) 用于改善短路裕量的硬化插塞
KR100650907B1 (ko) 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법
JP2017520109A (ja) 集積回路デバイスの金属間の選択的な拡散障壁
CN108369923B (zh) 防止过孔穿通的无掩模气隙
EP4260370A1 (en) Hermetic sealing structures in microelectronic assemblies having direct bonding
US10763160B1 (en) Semiconductor device with selective insulator for improved capacitance
CN115039219A (zh) 采用具有裸片区域分离的导热封装衬底的集成电路(ic)封装及相关的制造方法
US11217455B2 (en) Carbon-based dielectric materials for semiconductor structure fabrication and the resulting structures
CN104979305A (zh) 一种半导体器件
KR102053350B1 (ko) 저유전율 절연층을 가진 반도체 소자를 형성하는 방법
CN115527989A (zh) 复合ic装置结构的部件中的绝热互连特征

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant