TWI596735B - 一種半導體互聯線及其在積體電路製程之後的製造方法 - Google Patents

一種半導體互聯線及其在積體電路製程之後的製造方法 Download PDF

Info

Publication number
TWI596735B
TWI596735B TW105106060A TW105106060A TWI596735B TW I596735 B TWI596735 B TW I596735B TW 105106060 A TW105106060 A TW 105106060A TW 105106060 A TW105106060 A TW 105106060A TW I596735 B TWI596735 B TW I596735B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
metal layer
pure
thickness
Prior art date
Application number
TW105106060A
Other languages
English (en)
Other versions
TW201733071A (zh
Inventor
始明 陳
賴朝松
巫迪 那魯拉
Original Assignee
長庚大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 長庚大學 filed Critical 長庚大學
Priority to TW105106060A priority Critical patent/TWI596735B/zh
Application granted granted Critical
Publication of TWI596735B publication Critical patent/TWI596735B/zh
Publication of TW201733071A publication Critical patent/TW201733071A/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

一種半導體互聯線及其在積體電路製程之後的製造方法
本發明係關於一種半導體互聯線,特別是關於一種於半導體互聯線的結構及其在積體電路製程之後的製造方法。
現今使用於半導體製造領域的半導體互聯線(semiconductor interconnection line)技術中,多會使用金屬,如業界目前會使用銅(copper)或是鋁。通常半導體內部的各式電晶體和被動元件須由半導體互聯線將其相互連結,而形成完整的積體電路,半導體互聯線於半導體之重要性不言可喻。
通常半導體業界所要求之金屬半導體互聯線,必須能夠符合幾個使用上的基本要求,包括了具有低電阻值,能夠穩定的與基板接觸連結,能夠傳導大電流,且不會產生大電壓的壓降現象,半導體互聯線的製程必須能夠與其它的半導體製程相容,所製出的半導體互聯線需符合半導體的規格,在正常使用狀態下,不會腐蝕破損,且價格成本必須符合經濟效益。然而,伴隨者半導體技術不斷發展出愈縮愈小的尺寸,半導體互聯線的尺寸亦需隨之縮小,但因為傳統金屬性質的限制,無法隨之縮小尺寸,而無法成為更小尺寸的半導體互聯線,無法符合現今市場的需求。
在目前的已知材料中,在處於室溫時的溫度下,石墨烯(graphene)具有最低的電阻值,且石墨烯的電阻值更低於銅金屬與鋁金屬,更由於石墨烯所具有的特殊性質,如石墨烯的厚度僅有一個碳原子(single atom)的直徑,具有高電子遷移率(high mobility),高電流密度容許值(high current density tolerance),高熱傳導係數(high thermal conductivity)等性質,故而受到半導體業界相當的青睞,未來極有可能將石墨烯運用於半導體領域中的半導體互 聯線。換言之,由於石墨烯的特殊性質,亦可以配合伴隨半導體領域所不斷發展出愈縮愈小的尺寸,成為更小尺寸的半導體互聯線。
故而在半導體製程中,為能夠因應半導體互聯線製造技術發展之需求,伴隨著終端客戶的需求,爭取客戶的信任與潛力市場,尚需發展半導體互聯線製造相關技術,藉以達到環保目的,可節省製造成本,且能有效形成半導體互聯線。
本發明之一種半導體互聯線,本發明之結構包含半導體基板層,介電層,屏障金屬層,純a-碳層(a-C),以及金屬層。
本發明之一種在積體電路製程之後,半導體互聯線的製造方法,首先的步驟提供一半導體基板層,接著形成介電層於半導體基板層上。
接著的步驟,係形成屏障金屬(barrier metal)層於介電層上。
次而,係形成純a-碳層於屏障金屬層上,即以惰性氣體將純a-碳層附上。
繼續的步驟,係形成金屬層於純a-碳層上。
最後的步驟,可將本發明之半導體互聯線放入高溫爐內通入純氫氣以進行退火處理。
本發明之優點是,透過純a-碳層的厚度(a-C layer thickness),退火時間(annealing time)以及退火溫度(annealing temperature),能夠調整石墨烯層的層數(the number of graphene),而當調整石墨烯層的層數時,則能夠調整半導體互聯線的導電性。
本發明於製程上的優勢,係使用半導體製程即可完成,且因不使用甲烷(CH4),排除了碳(C)所造成的環保汙染。
本發明之優點,所製造的半導體互聯線可以達到低電阻值,且具有高熱傳導係數的特性。
本發明之另一優點,在一般的正常使用狀態下,並不會造成腐蝕破損,且價格成本已符合經濟效益。
本發明之目的,所製造之半導體互聯線可以設定所需降低的半導 體互聯線尺寸,達到降低半導體互聯線尺寸的目的。
本發明之再一目的,係整體製程能夠與其它的半導體製程相容,所製出的成品可符合半導體互聯線規格。
本發明成長石墨烯(graphene)的製程是在積體電路(IC)製程之後,故對積體電路製程並無任何影響(本發明僅在形成屏障金屬之後,以及在銅互聯線之前,進行插入純a-碳層時採用化學氣相沉積法(CVD))。
經由下文的說明,可更進一步瞭解本發明的特徵及其優點,請參考第1圖至第4圖之詳細說明。
101‧‧‧半導體基板層
102‧‧‧介電層
103‧‧‧屏障金屬
104‧‧‧純a-碳層(a-C)
105‧‧‧金屬層
201~206‧‧‧半導體互聯線的製造步驟
第1圖係本發明之半導體互聯線的結構橫截面示意圖;第2圖係本發明實施例一種在積體電路製程之後,形成半導體互聯線的方法之流程示意圖;第3圖示係本發明之拉曼光譜測試圖;以及第4圖示係本發明之X光射線測試圖。
以下將參照所附圖式以敘述說明本發明之實施形態。在圖式中,相同的元件符號表示相同的元件,而為求清楚說明,元件之大小或元件厚度可能力求描繪清楚顯示。
請參考第1圖所示之本發明之半導體互聯線的結構橫截面示意圖,分別係本發明之半導體基板層101,介電層(dielectric)102,屏障金屬(barrier metal)103,純a-碳層(a-C)104(a-碳層係一種非晶層(amorphous layer)),以及金屬層105。其中介電層102之厚度為小於1微米(um)。純a-碳層104之厚度為10奈米至65奈米之間,以及金屬層105之厚度為小於1微米(um)。本發明係使用銅金屬作為催化劑(catalyst),由純a-碳層104合成(synthesis)石墨烯層104。
請參考第2圖,而第2圖係本發明一種在積體電路製程之後,形成半導體互聯線的方法之流程示意圖,如第2圖之步驟201所示,首先提供 半導體基板層101(如矽基板層101),但本發明並不以此為限。
繼續請參考第2圖之步驟202所示,以氧化法於半導體基板層101上形成介電層102(如氧化矽層102),所形成之介電層102之厚度為小於1微米(um),但本發明並不以此為限。而使用氧化矽層係做為介電層之目的。
又如第2圖之步驟203所示,以化學氣相沉積法(CVD)於介電層102上形成屏障金屬層103,所形成之屏障金屬層103(如鈦金屬層103),所形成之屏障金屬層103的厚度為1奈米至10奈米之間。然而,上述實施例僅作示範性說明之用,本發明並不以此為限。
又如第2圖之步驟204所示,以物理氣相沉積法(P.V.D.)於該屏障金屬層103上形成純a-碳層104,所形成之純a-碳層104之厚度為10奈米至65奈米之間。然而,上述實施例僅作示範性說明之用,本發明並不以此為限。
又如第2圖之步驟205所示,以射頻濺鍍法(RF Sputtering),或是直流濺鍍法(DC sputtering)於純a-碳層104上形成金屬層105(如銅金屬層105),進行濺鍍時,維持壓力為3毫托耳(mTorr),持續以30sccm(standard cubic centimeter per minute)流量通入氬氣(Ar),即通入惰性氣體(如氬氣)以將純a-碳層104附上該屏障金屬層103,而溫度為250℃,其中前述金屬層105之厚度為小於1微米(um)。然而,必須說明的是,上述實施例僅作示範性說明之用,本發明並不以此為限。
仍如第2圖之步驟206所示,將本發明半導體互聯線放入高溫爐內,維持於1大氣壓情況下,持續以50sccm(standard cubic centimeter per minute)流量通入純氫氣(H2),設定小於900℃溫度進行退火(annealing)處理,時間50分鐘。本步驟為主要關鍵步驟,係使得金屬銅105能夠形成附著於純a-碳層104上,且使得純a-碳層104形成為石墨烯與金屬銅相接合。然而,必須說明的是,上述實施例僅作示範性說明之用,本發明並不以此為限。
如第3圖所示,經由拉曼光譜(Raman spectra)測試驗證,得知以本發明半導體互聯線製造方法所造出之半導體互聯線,確實含有多層的石墨烯層與金屬層。換言之,透過純a-碳層的厚度(a-C layer thickness),退火時間(annealing time)以及退火溫度(annealing temperature),能夠調整石墨烯層的層 數(the number of graphene)。
如第4圖所示,經由X光射線(X-ray photoelectron spectroscopy)測試驗證,得知以本發明製造方法所造出之半導體互聯線,確實含有多層的石墨烯層。
本發明於製程上的優勢,係使用半導體製程即可完成,且因不使用甲烷(CH4),排除了碳(C)所造成的環保汙染。又本發明之優點,其所製造的半導體互聯線可以達到低電阻值,且具有高熱傳導係數的特性。本發明在一般的正常使用狀態下,並不會造成腐蝕破損,且價格成本已符合經濟效益。而本發明之目的,所製造之半導體互聯線可以設定所需降低的半導體互聯線尺寸,達到降低半導體互聯線尺寸的目的。本發明之再一目的,整體半導體互聯線製程能夠與其它的半導體製程相容,所製出的半導體互聯線可符合半導體互聯線規格。
本發明成長石墨烯(graphene)的製程是在積體電路(IC)製程之後,故對積體電路製程並無任何影響(本發明僅在形成屏障金屬之後,以及在銅互聯線之前,進行插入純a-碳層時採用化學氣相沉積法(CVD))。此外,本發明另外的優點係使用了純a-碳層,以較便宜的碳源形成了石墨烯,使得石墨烯形成在銅金屬的頂部,但純a-碳層的位置於銅金屬的低部,得以防止石墨烯被污染。同時,如前述所提及的,當調整石墨烯層的層數(the number of graphene),則能夠調整半導體互聯線的導電性(conductivity of the interconnect)。而對於銅而言,係一種銅互聯線的延伸,具有在700℃以下長成石墨烯的潛力。
以上所述僅為本發明之較佳實施例而已,並非用以限定本發明之申請專利範圍;凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾,均應包含在下述之申請專利範圍內。。
101‧‧‧半導體基板層
102‧‧‧介電層
103‧‧‧屏障金屬層
104‧‧‧純a-碳層
105‧‧‧金屬層

Claims (4)

  1. 一具有純a-碳層之半導體互聯線,至少包含:一半導體基板層;一介電層形成於該半導體基板層上,其中該介電層係氧化矽層,該氧化矽層之厚度小於1微米(um);一屏障金屬層形成於該介電層上,其中該屏障金屬層係鈦金屬層,該鈦金屬層之厚度為1奈米(nm)至10奈米之間;一純a-碳層形成於該屏障金屬層上,其中該a-碳層之厚度為21奈米至65奈米之間;以及一金屬層形成於該純a-碳層上,其中該金屬層係銅金屬層,該銅金屬層之厚度小於1微米。
  2. 一種在積體電路製程之後,形成具有純a-碳層之半導體互聯線的方法,至少包含下列步驟:提供一半導體基板層;於該半導體基板層上形成一介電層,其中該介電層係氧化矽層;於該介電層上形成一屏障金屬層,其中該屏障金屬層係鈦金屬層,該鈦金屬層之厚度為1奈米(nm)至10奈米之間;通入惰性氣體於該屏障金屬層上形成純a-碳層,其中該a-碳層之厚度為21奈米至65奈米之間;於該純a-碳層上形成金屬層,其中該金屬層係銅金屬層;以及放入一高溫爐內進行退火處理,其中該退火處理的溫度係低於900℃,通入純氫氣。
  3. 如申請專利範圍第2項所述之方法,其中該介電層之厚度為小於1微米(um)。
  4. 如申請專利範圍第2項所述之方法,其中該金屬層之厚度為小於1微米(um)。
TW105106060A 2016-03-01 2016-03-01 一種半導體互聯線及其在積體電路製程之後的製造方法 TWI596735B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105106060A TWI596735B (zh) 2016-03-01 2016-03-01 一種半導體互聯線及其在積體電路製程之後的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105106060A TWI596735B (zh) 2016-03-01 2016-03-01 一種半導體互聯線及其在積體電路製程之後的製造方法

Publications (2)

Publication Number Publication Date
TWI596735B true TWI596735B (zh) 2017-08-21
TW201733071A TW201733071A (zh) 2017-09-16

Family

ID=60189281

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105106060A TWI596735B (zh) 2016-03-01 2016-03-01 一種半導體互聯線及其在積體電路製程之後的製造方法

Country Status (1)

Country Link
TW (1) TWI596735B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110206934A1 (en) * 2010-02-22 2011-08-25 International Business Machines Corporation Graphene formation utilizing solid phase carbon sources
TW201507079A (zh) * 2013-04-01 2015-02-16 Intel Corp 混合碳-金屬互連結構

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110206934A1 (en) * 2010-02-22 2011-08-25 International Business Machines Corporation Graphene formation utilizing solid phase carbon sources
TW201507079A (zh) * 2013-04-01 2015-02-16 Intel Corp 混合碳-金屬互連結構

Also Published As

Publication number Publication date
TW201733071A (zh) 2017-09-16

Similar Documents

Publication Publication Date Title
US10115670B2 (en) Formation of advanced interconnects including set of metal conductor structures in patterned dielectric layer
US10177092B2 (en) Formation of advanced interconnects
US8946082B2 (en) Methods for forming semiconductor devices
CN100550316C (zh) 半导体结构的形成方法及半导体结构
US10700281B2 (en) Semiconductor random access memory and manufacturing method thereof
TWI567915B (zh) Wiring structure and manufacturing method thereof
CN102938378A (zh) 半导体器件及其制造方法
WO2015157004A1 (en) Cobalt cvd
US20070059910A1 (en) Semiconductor structure and method for manufacturing the same
US20080009134A1 (en) Method for fabricating metal silicide
KR101335714B1 (ko) 그래핀 확산 방지막 및 이를 이용한 전자소자
CN102832167B (zh) 金属硬掩膜层制备方法以及半导体制造方法
TWI596735B (zh) 一種半導體互聯線及其在積體電路製程之後的製造方法
TW544838B (en) Method for forming refractory metal-silicon-nitrogen capacitors and structures formed
CN105869992A (zh) 一种新型铪硅钽氧氮高介电常数栅介质的制备方法
TW202206637A (zh) 具有過渡金屬二硫族化物之超薄膜
CN103441118B (zh) 一种用于铜互连的导电阻挡层材料及其制备方法
Nashed et al. Ultra-high mobility in dielectrically pinned CVD graphene
CN113725076A (zh) 一种氢终端金刚石隧穿欧姆接触电阻的制备方法
JP5256444B2 (ja) 絶縁膜の形成方法、半導体装置の製造方法および半導体装置の製造装置
CN113481484B (zh) 电阻温度系数趋于零的钴锗合金薄膜的制备方法
US20140218842A1 (en) Capacitor cathode foil structure and manufacturing method thereof
Yeo et al. Improvement of electrical properties of MOCVD HfO2 by multistep deposition
US10354882B2 (en) Low thermal budget crystallization of amorphous metal silicides
US10163576B2 (en) Capacitor cathode foil structure and manufacturing method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees