TWI567915B - Wiring structure and manufacturing method thereof - Google Patents

Wiring structure and manufacturing method thereof Download PDF

Info

Publication number
TWI567915B
TWI567915B TW102120108A TW102120108A TWI567915B TW I567915 B TWI567915 B TW I567915B TW 102120108 A TW102120108 A TW 102120108A TW 102120108 A TW102120108 A TW 102120108A TW I567915 B TWI567915 B TW I567915B
Authority
TW
Taiwan
Prior art keywords
wiring structure
graphene
metal
manufacturing
wiring
Prior art date
Application number
TW102120108A
Other languages
English (en)
Other versions
TW201419481A (zh
Inventor
Shintaro Sato
Daiyu Kondo
Motonobu Sato
Mizuhisa Nihei
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201419481A publication Critical patent/TW201419481A/zh
Application granted granted Critical
Publication of TWI567915B publication Critical patent/TWI567915B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

配線構造及其製造方法 發明領域
本發明是有關於一種配線構造及其製造方法。
發明背景
現在的LSI中，一般適用多層之配線構造。配線構造具有在層間絕緣膜上橫向延伸之配線部、及在層間絕緣膜之介層孔填充導電性材料，將配線部(上下之配線間)電連接之縱向介層部而構成。最前端之半導體元件之配線材料主要使用銅(Cu)，一般是藉在形成於預定位置之介層孔內填充Cu等之金屬材料等而形成介層部，以與Cu配線導通。
近年來，除了於介層部使用如Cu之金屬材料之外，也在檢討使用如包含有以所謂的奈米碳管(CNT)或成為筒狀之碳纖維等為代表之碳的筒狀構造體之碳材料。特別是CNT具有化學穩定性優異、又，具有特異的物理．電性性質等各種特性，作為半導體元件之形成材料受到注目。關於CNT除了例如其粗度或長度的控制之外，形成位置控制或掌性(chirality)控制等、現在也持續在做各種的檢討。
於介層部利用CNT之配線構造，有透過防止Cu 擴散之Ta等之障壁膜而形成Cu之配線部，以覆蓋由介層孔突出之CNT的構成(參考專利文獻1、非專利文獻1)。又，也有提出使用CNT而形成配線部之構成(專利文獻2)。進而，也有提出使用石墨烯、特別是多層石墨烯來形成配線的構成(非專利文獻2)。
先行技術文獻 專利文獻
【專利文獻1】日本特許第4212258號公報
【專利文獻2】日本特開2008-251701號公報
非專利文獻
【非專利文獻1】二瓶 Japan Journal of Applied Physics，Vol. 43 (2004) p.1856
【非專利文獻2】A. Naeemi and J. D. Meindl: Proc. of the 11th IEEE IITC (2008) p.183
【非專利文獻3】D. Kondo et al.，Appl. Phys. Express，Vol. 3 (2010) p.025102.
【非專利文獻4】A. Reina et al.，Nano Lett. Vol.9 (2009) p.30.
發明概要
如上述，於介層部利用CNT、於配線部利用石墨烯之配線構造對LSI極為有用。然而，為了實現具有應解決之課題。實際上，光是將石墨烯重疊於CNT，無法確保CNT 與石墨烯之間完全的電接觸。這是因為僅壓附CNT與石墨烯難以有良好的連接之故。
本發明是有鑑於上述課題而作成者，其目的在於提供一種在將CNT利用於介層部、將石墨烯利用於配線部之配線構造中，以較簡單的構成實現CNT與石墨烯之確實的電連接之信賴性高的配線構造及其配線構造之製造方法。
本發明之配線構造是奈米碳管與石墨烯透過金屬塊而電連接。
本發明之配線構造之製造方法是透過金屬塊而將奈米碳管與石墨烯電連接。
根據本發明，可得到於將CNT利用於介層部、將石墨烯利用於配線部之配線構造中，以較簡單的構成，實現CNT與石墨烯之確實的電連接之信賴性高的配線構造。
1‧‧‧矽基板
2‧‧‧導電體層
3‧‧‧層間絕緣膜
4‧‧‧配線部
4A‧‧‧多層石墨烯
4a‧‧‧石墨烯
5a‧‧‧介層孔
5b‧‧‧開口
6‧‧‧觸媒
7‧‧‧介層部
7a‧‧‧奈米碳管(CNT)
8‧‧‧障壁金屬
9‧‧‧金屬
10‧‧‧金屬塊
11‧‧‧成長用基板
12‧‧‧CNT
13‧‧‧層間絕緣膜
14‧‧‧介層部
15A‧‧‧多層石墨烯
15a‧‧‧石墨烯
15b‧‧‧開口
16‧‧‧障壁金屬
17‧‧‧金屬
20‧‧‧金屬塊
21‧‧‧非晶碳層
22‧‧‧金屬層
23‧‧‧多層石墨烯
31‧‧‧元件分離構造
32‧‧‧閘極絕緣膜
33‧‧‧閘極電極
34a,35a‧‧‧延伸區域
34b‧‧‧源極區域
35b‧‧‧汲極區域
36‧‧‧側壁絕緣膜
37‧‧‧矽化物層
圖1A是顯示第1實施形態之配線構造之製造方法的概略截面圖。
圖1B是接續圖1A，顯示第1實施形態之配線構造之製造方法的概略截面圖。
圖1C是接續圖1B，顯示第1實施形態之配線構造之製造方法的概略截面圖。
圖2A是接續圖1C，顯示第1實施形態之配線構造之製 造方法的概略截面圖。
圖2B是接續圖2A，顯示第1實施形態之配線構造之製造方法的概略截面圖。
圖2C是接續圖2B，顯示第1實施形態之配線構造之製造方法的概略截面圖。
圖3是顯示第1實施形態之配線構造之其他例的概略截面圖。
圖4A是顯示第2實施形態之配線構造之製造方法的概略截面圖。
圖4B是接續圖4A，顯示第2實施形態之配線構造之製造方法的概略截面圖。
圖4C是接續圖4B，顯示第2實施形態之配線構造之製造方法的概略截面圖。
圖5A是接續圖4C，顯示第2實施形態之配線構造之製造方法的概略截面圖。
圖5B是接續圖5A，顯示第2實施形態之配線構造之製造方法的概略截面圖。
圖5C是接續圖5B，顯示第2實施形態之配線構造之製造方法的概略截面圖。
圖6A是接續圖5C，顯示第2實施形態之配線構造之製造方法的概略截面圖。
圖6B是接續圖6A，顯示第2實施形態之配線構造之製造方法的概略截面圖。
圖6C是接續圖6B，顯示第2實施形態之配線構造之製 造方法的概略截面圖。
圖7是顯示第2實施形態之配線構造其他例的概略截面圖。
圖8A是顯示第3實施形態之配線構造之製造方法之主要製程的概略截面圖。
圖8B是接續圖8A，顯示第3實施形態之配線構造之製造方法之主要製程的概略截面圖。
圖8C是接續圖8B，顯示第3實施形態之配線構造之製造方法之主要製程的概略截面圖。
圖8D是接續圖8C，顯示第3實施形態之配線構造之製造方法之主要製程的概略截面圖。
圖9A是顯示第4實施形態之MOS電晶體之製造方法的概略截面圖。
圖9B是接續圖9A，顯示第4實施形態之MOS電晶體之製造方法的概略截面圖。
圖9C是接續圖9B，顯示第4實施形態之MOS電晶體之製造方法的概略截面圖。
較佳實施例之詳細說明
以下、參考圖式詳細說明適用本發明之具體各實施形態。
(第1實施形態)
本實施形態中，配線構造與其製造方法一併揭示。圖1A~圖2C是依製程順序顯示第1實施形態之配線構造之製 造方法的概略截面圖。
首先，如圖1A所示，將多層石墨烯4A轉印到矽基板1。
詳而言之，在表面形成有導電體層2之矽基板1上，形成層間絕緣膜3以覆蓋導電體層2。導電體層2為例如配線層或矽化物層等。層間絕緣膜3由SiO2、SiOC、低介電率材料等構成，在此是藉由例如CVD法堆積SiO2而形成。
其次，在層間絕緣膜3上，轉印形成於其他成長用基板上之多層石墨烯4A。多層石墨烯4A之石墨烯4a積層成多層，雖然石墨烯4a之層數不限，但宜為1層~10000層左右之範圍內(厚度約0.3nm左右~3.4μm左右)。在此，石墨烯之形成法不限。方法有幾種，但代表性的則有來自結晶石墨之剝離、或化學氣相沉積(CVD)法。CVD法中，是以例如非專利文獻3所記載之方法形成石墨烯。又，使用CVD法時之轉印法是利用例如非專利文獻4所記載之方法。
接著，圖1B所示，於層間絕緣膜3及多層石墨烯4A形成介層孔5。
詳而言之，於多層石墨烯4A上塗布光阻劑，藉由平版印刷將該光阻劑加工，形成具有開口之光阻遮罩。使用該光阻遮罩，將多層石墨烯4A及層間絕緣膜3進行蝕刻、在此進行反應性離子蝕刻(RIE)直到導電體層2之表面的一部份露出。藉由上述，分別在層間絕緣膜3形成底面露出導電體層2之表面之一部份之介層孔5a，在多層石墨烯4A形成與介層孔5a連通之開口5b。
接著，如圖1C所示，形成介層部7。
詳而言之，首先，在於介層孔5a之底面露出之導電體層2之表面上，藉由例如濺鍍法堆積觸媒6。觸媒6為例如TaN、Ti與Co之積層構造(TaN為最下層、Ti為其上層、Co為最上層)。然後、藉由將光阻遮罩進行使用氧電漿之電漿清洗(ashing)處理或使用藥液之濕處理，一併除去光阻遮罩上之TaN、Ti及Co。
其次，藉由使用例如乙炔(Acethylene)及Ar之混合氣體之CVD法，使奈米碳管由介層孔5a之底面上之觸媒6成長(CNT)7a。藉由上述，形成在介層孔5a內埋置CNT7a之介層部7。
接著，如圖2A所示，於多層石墨烯4A進行異質分子之嵌入(摻雜doping)。
詳而言之，首先，就介層部7之CNT7a，藉由RIE適當地蝕刻由層間絕緣膜3之表面突出之部分。
其次，在多層石墨烯4A，由開口5b之側面進行異質分子之嵌入。進行嵌入之異質分子非特別限定者，但宜使用選自於FeCl3、K、Rb、Cs、Li、HNO3、SbCl5、SbF5、Br2、AlCl3、NiCl2、AsF5及AuCl3之至少1種。在此、使用例如FeCl3。藉由該嵌入，可使多層石墨烯4A之電阻大幅地降低。
接著，如圖2B所示，堆積障壁金屬8及金屬9。
詳而言之，首先，於多層石墨烯4A上形成防止Cu擴散之薄障壁金屬8，而與CNT7a之上面接觸。障壁金屬8 是藉由例如濺鍍法，而為Ti及Ta之積層構造(Ti為下層，厚度3nm左右、Ta為上層，厚度5nm左右)。障壁金屬8也具有後述之金屬9之研磨時之阻止層的功能。
其次，於障壁金屬8上，以濺鍍法等形成薄的晶種層(例如Cu)。然後、將用以電連接石墨烯與CNT之塊體的金屬9，藉由鍍敷法或濺鍍法等，隔著障壁金屬8而堆積地填埋開口5b。金屬9雖然非為特別限定者，但是以鍍敷法堆積選自於Cu、Ni、Co、Lu、Al、Ti、Ta、TiN及TaN之至少1種、在此為例如Cu。
接著，如圖2C所示，形成金屬塊10。
詳而言之，將金屬9之多層石墨烯4A上之部分以化學機械研磨(CMP)法進行研磨除去。在此、將金屬9下之障壁金屬8使用作為研磨阻止層。藉由上述，僅於開口5b內殘存金屬9形成金屬塊10。在多層石墨烯4A上殘存障壁金屬8。金屬塊10透過障壁金屬8而與介層孔5a之CNT7a電連接。
而後，將障壁金屬8及多層石墨烯4A藉由平版印刷及乾蝕刻而加工成所期望之配線形狀。藉此，形成配線部4。藉由上述，形成在介層孔5a內形成CNT7a而構成之介層部7、與在層間絕緣膜3上由多層石墨烯4A構成之配線部4透過金屬塊10而電連接之配線構造。
再者，障壁金屬8之多層石墨烯4A上之部分亦可藉由使用CMP或例如氧(O2)及四氟乙烯(C2F4)之電漿蝕刻除去。將形成有除去上面之障壁金屬8之配線4的樣子例示 於圖3。如此，藉除去多層石墨烯4A上之障壁金屬8，可盡量防止障壁金屬8往配線4內的擴散。
本實施形態之配線構造中，由CNT7a構成之介層部7與由多層石墨烯4A構成之配線部4是藉由金屬塊10而電連接。因此，可大幅地降低CNT7a與多層石墨烯4A之導電電阻。以Cu等之金屬材料形成層間絕緣膜上之配線部時，擔心發生電子遷移時，以多層石墨烯4A構成配線部4，並且僅在介層部7與配線部4之電連接部分，局部且限定地配設金屬塊10。藉此，可大幅地降低導電電阻，並且可盡量抑制電子遷移的發生。
如以上所說明，根據本實施形態，在將CNT利用於介層部、將石墨烯利用於配線部之配線構造中，實現以較簡單的構成實現CNT與石墨烯之確實的電連接之信賴性高之配線構造。
(第2實施形態)
本實施形態中，與第1實施形態同樣，揭示配線構造及其製造方法，但在介層部之形成方法不同之點與第1實施形態不同。再者，與第1實施形態之構成構件等相同者賦與相同標號。
圖4A~圖6C是依製程順序顯示第2實施形態之配線構造之製造方法的概略截面圖。
首先，如圖4A所示，將CNT12轉印至矽基板1。
詳而言之，將黏著用之金屬以濺鍍法等堆積於形成於不同於矽基板1的成長用基板11上之配向CNT12的上部。 該金屬非為特別限定者，例如以Ti、Ta及Au之積層構造(Ti為下層(與CNT12接觸)，厚度3nm左右，Ta在中間層，厚度為5nm左右，Au在上層，厚度10nm左右)。
其次，將形成於另外的成長用基板上之CNT12轉印於表面形成有導電體層2之矽基板1上。導電體層2為例如配線層或矽化物層等。
將CNT12透過黏著用之金屬而依每成長用基板11壓附於矽基板1上。在該狀態下一面施加壓力一面令溫度為250℃左右。藉由上述，CNT12轉印於矽基板1上。
接著，如圖4B所示，蝕刻CNT12。
詳而言之，藉由平版印刷及RIE將CNT12之多餘的部分除去，僅將CNT12殘留於導電體層2上之預定部位。
接著，如圖4C所示，形成層間絕緣膜13。
詳而言之，在矽基板1上，以填埋CNT12的方式形成層間絕緣膜13。層間絕緣膜13由SiO2、SiOC、低介電率材料等構成，在此將例如預定之低介電率材料塗布於矽基板1上。塗布後、將低介電率材料進行退火處理。
接著，如圖5A所示，形成介層部14。
詳而言之，將層間絕緣膜13之表面及CNT12之前端部分以CMP進行研磨。藉此，層間絕緣膜13之表面及CNT12上部平坦化，形成介層部14。介層部14之相鄰的CNT12之間的間隙被層間絕緣膜13之低介電率材料填埋，CNT12之前端由上面露出。
接著，圖5B所示，轉印多層石墨烯15A。
詳而言之，將形成於另外的成長用基板上之多層石墨烯15A轉印於包含介層部14上之層間絕緣膜13上。多層石墨烯15A之石墨烯15a積層為多層，石墨烯15a之層數不限，但宜在1層~10000層左右之範圍內(厚度約0.3nm左右~3.4μm左右)。在此，石墨烯之形成法不限。方法有幾種，但代表性的有自結晶石墨的剝離、或化學氣相沉積(CVD)法。CVD法中，以例如非專利文獻3所記載之方法形成石墨烯。又，使用CVD法時之轉印法利用例如非專利文獻4所記載之方法。
接著，如圖5C所示，於多層石墨烯15A形成開口15b。
詳而言之，於多層石墨烯15A上塗布光阻劑，將該光阻劑藉由平版印刷加工，而形成具有開口之光阻遮罩。使用該光阻遮罩，將多層石墨烯15A進行蝕刻、在此進行RIE直到露出介層部14之上面之一部份。藉由上述，於多層石墨烯15A形成在底面露出介層部14之上面之開口15b。
接著，如圖6A所示，於多層石墨烯4A進行異質分子之嵌入(摻雜)。
詳而言之，於多層石墨烯15A，由在開口15b露出之側面進行異質分子之嵌入。嵌入之異質分子並非特別限定者，但宜使用選自FeCl3、K、Rb、Cs、Li、HNO3、SbCl5、SbF5、Br2、AlCl3、NiCl2、AsF5及AuCl3之至少1種。在此、使用例如Br2。藉由該嵌入，可使多層石墨烯15A之電導度大幅降低。
接著，如圖6B所示，堆積障壁金屬16及金屬17。
詳而言之，首先，於多層石墨烯15A上，以覆蓋開口15b之內壁的方式形成防止Cu之擴散之薄的障壁金屬16，而與介層部14之CNT12之上面接觸。障壁金屬16藉由例如濺鍍法，而為Ti及Ta之積層構造(Ti為下層，厚度3nm左右、Ta為上層，厚度5nm左右)。障壁金屬16也可發揮後述之金屬17之研磨時之阻止層的功能。
其次，於障壁金屬16上，以濺鍍法等形成薄的晶種層(例如Cu)後、將連接石墨烯與CNT之成塊的金屬17以鍍敷法或濺鍍法等堆積。金屬17並非是特別限定者，藉由鍍敷法堆積選自Cu、Ni、Co、Lu、Al、Ti、Ta、TiN及TaN之至少1種、在此例如Cu。
接著，如圖6C所示，形成金屬塊20。
詳而言之，將金屬17之多層石墨烯17A上之部分以CMP法研磨除去。在此、使用金屬17下之障壁金屬16作為研磨阻止層。藉由上述，僅於介層部14上之開口15a內殘存金屬17，形成金屬塊20。在多層石墨烯15A上殘存障壁金屬16。金屬塊20透過障壁金屬16而與介層部14之CNT12電連接。
而後，將障壁金屬16及多層石墨烯15A藉由平版印刷及乾蝕刻加工成所期望的配線形狀。藉此，形成配線部15。藉由上述，形成由CNT12構成之介層部14、與在層間絕緣膜13上由多層石墨烯15A構成之配線部15透過金屬塊20而電連接之配線構造。
再者，障壁金屬16之多層石墨烯15A上之部分亦可藉由使用CMP或例如氧(O2)及四氟乙烯(C2F4)之電漿蝕刻而除去。除去上面之障壁金屬16而僅於開口15a殘存障壁金屬16之樣子例示於圖7。如此，藉除去多層石墨烯15A上之障壁金屬16，可防止障壁金屬16往配線15內之擴散。
本實施形態之配線構造中，由CNT12構成之介層部14與由多層石墨烯15A構成之配線部15藉由金屬塊20而電連接。因此，可大幅地降低CNT12與多層石墨烯15A之導電電阻。若是以Cu等之金屬材料形成層間絕緣膜上之配線部，擔心發生電子遷移時，則以多層石墨烯15A構成配線部15，並僅於介層部14與配線部15之電連接部分局部且限定地配設金屬塊20。藉此，可大幅地降低導電電阻，並且可盡量地抑止電子遷移之發生。
進而本實施形態中，由於將CNT12轉印於矽基板1上，不需要考慮CNT12之形成時之溫度會影響多層石墨烯或層間絕緣膜等。因此，不需要將CNT12之形成時之溫度抑制為低溫，可以所期望的高溫(例如1000℃左右)使CNT12成長，並可使CNT12高品質地成長。藉此，可實現更低電阻之碳配線構造。
如以上所說明，根據本實施形態，在將CNT利用於介層部、將石墨烯利用於配線部之配線構造中，使用高品質之CNT，可實現以較簡單的構成實現CNT與石墨烯之確實的電連接之信賴性高的配線構造。
(第3實施形態)
本實施形態中，與第1實施形態同樣，揭示配線構造及其製造方法，在多層石墨烯之形成方法不同的點與第1實施形態不同。再者，就與第1實施形態之構成構件等相同者賦與相同標號。
圖8A~圖8D是顯示第3實施形態之配線構造之製造方法之主要製程的概略截面圖。
首先，如圖8A所示，準備表面形成有導電體層2之矽基板1。導電體層2為例如配線層或矽化物層等。
接著，如圖8B所示，形成非晶碳層21。
詳而言之，藉由濺鍍法等，於矽基板1上將非晶碳堆積成例如30nm左右之厚度。藉此，形成非晶碳層21。
接著，如圖8C所示，形成金屬層22。
詳而言之，藉由濺鍍法或蒸鍍法，於非晶碳層21上堆積金屬。藉由上述，形成金屬層22。金屬可舉選自於Ni、Co、Fe、Cu、Au、Pt、Lu、Ti、Ta之至少1種、或者其等之合金等。在此，選擇Co。雖然Co之厚度無限定，但為例如5nm左右~10000nm左右之範圍，在此為50nm左右。
接著，如圖8D所示，形成多層石墨烯23。
詳而言之，將矽基板1設置於退火爐內，將非晶碳層21及金屬層22進行退火處理。加熱環境在真空中或、氬、氮等之惰性氣體中、氫中、或者成形氣體中等進行，但在此在氮環境進行。加熱溫度在200℃左右~1000℃左右之範圍內，加熱時間為例如30分鐘左右。在此，為防止配線構造下之電晶體或使用作為絕緣膜之低介電率膜之損傷，加 熱溫度宜為450℃左右以下。又，亦可利用進行極短時間之加熱之RTA裝置。藉由該退火處理，金屬層22下之非晶碳層21變質為多層石墨烯23。多層石墨烯23成為複數之石墨烯23a積層的構成。退火處理後，矽基板1以預定之蝕刻液(鹽酸、氯化鐵溶液等)處理，除去多層石墨烯23上之金屬層22。如此，本實施形態中，可於層間絕緣膜3上直接形成多層石墨烯23。
然後，與第1實施形態同樣地依序進行圖1B~圖2C之各製程。藉由上述，與第1實施形態同樣地，形成於介層孔5a內形成CNT7a而構成之介層部7、與在層間絕緣膜3上由多層石墨烯23構成之配線部透過金屬塊10而電連接之配線構造。
本實施形態之配線構造中，由CNT7a構成之介層部7與由多層石墨烯23構成之配線部藉由金屬塊10電連接。因此，可大幅地降低CNT7a與多層石墨烯23之導電電阻。若是以Cu等之金屬材料形成層間絕緣膜上之配線部，擔心發生電子遷移時，則以多層石墨烯23構成配線部，並僅於介層部7與配線部之電連接部分局部且限定地配設金屬塊10。藉此，可大幅地降低導電電阻，並且可盡量抑止電子遷移之發生。
如以上說明，根據本實施形態，在將CNT利用於介層部、將石墨烯利用於配線部之配線構造中，實現以較簡單的構成實現CNT與石墨烯之確實的電連接之信賴性高的配線構造。
(第4之實施形態)
本實施形態中，例示在第1~第3實施形態之任一者所揭示之配線構造，在此例示將第1實施形態所揭示之配線構造適用於MOS電晶體之配線構造之情況。再者，就與第1實施形態之構成構件等相同者賦與相同標號。
圖9A~圖9C為依製程順序顯示第4實施形態之MOS電晶體之製造方法的概略截面圖。
首先，如圖9A所示，於矽基板1上形成電晶體元件作為機能元件。
詳而言之，於矽基板1之表層以例如STI(Shallow Trench Isolation)法形成元件分離構造31，確定元件活性區域。
其次，於元件活性區域，藉由熱氧化等，例如矽氧化膜以CVD法堆積，並且於矽氧化膜上利用CVD法堆積例如多結晶矽膜。將多結晶矽膜及矽氧化膜藉由平版印刷及接續於其之乾蝕刻加工成電極形狀。藉由上述，於閘極絕緣膜32上形成閘極電極33。
其次，在元件活性區域中之閘極電極33兩側對預定之導電型不純物進行離子注入。藉此，形成所謂的延伸區域34a、35a。
其次，藉由CVD法全面地堆積例如矽氧化膜，將該矽氧化膜進行所謂的回蝕。藉此，僅於閘極電極33之側面殘存矽氧化膜，形成側壁絕緣膜36。
其次，在元件活性區域中之閘極電極33及側壁絕緣膜36之兩側，離子注入與延伸區域34a、35a相同之導電型不 純物。藉此，形成與延伸區域34a、35a一部份重畳之源極區域34b及汲極區域35b。
其次，藉由濺鍍法等全面地堆積矽化物金屬、例如Co或Ni等，施行退火處理。藉由上述，閘極電極33、源極區域34b、及汲極區域35b之上面之Si與矽化物金屬進行反應，形成矽化物層37。接著，藉由使用預定之藥液之濕處理，除去未反應之矽化物金屬。
藉由上述，形成電晶體元件。
接著，如圖9B所示，形成第1實施形態之配線構造。
詳而言之，依序進行第1實施形態之圖1A~圖2B之各製程。圖示例中，顯示複數(在此3個)之介層部7並列形成於汲極區域35b附近之情況。接續於圖2B之製程，實行圖3之製程。
藉由上述，形成並設之介層部7中之一者透過矽化物層37(對應於第1實施形態之導電性層2)與汲極區域35b電連接之配線構造。圖9B中，僅例示形成於汲極區域35b之矽化物層37上之配線構造。
接著，如圖9C所示，進一步形成第1實施形態之配線構造，作為多層配線。
詳而言之，將具有介層部7、配線部4、及金屬塊10之構造體積層為複數層。即，再次依序進行第1實施形態之圖1A~圖2B、圖3之各製程。藉由上述，形成介層部7透過配線層4(對應於第1實施形態中之導電性層2。)與金屬 塊10而電連接之配線構造。圖9C中，僅例示形成於汲極區域35b之矽化物層37之上方之多層配線構造。圖示例中，是顯示2層之多層配線構造，但進而積層形成多層的配線構造。
如以上說明，根據本實施形態，可實現具有實現CNT與石墨烯之確實的電連接之信賴性高之配線構造的MOS電晶體。
以下，將配線構造及其製造方法之各態樣整理記載為附記。
(附記1)一種配線構造，其特徵在於奈米碳管與石墨烯透過金屬塊而電連接。
(附記2)如附記1之配線構造，其中前述石墨烯積層成複數層。
(附記3)如附記1或2之配線構造，其中具有前述奈米碳管、前述石墨烯及前述金屬塊之構造體積層為複數層。
(附記4)如附記1~3中任一項之配線構造，其中前述金屬塊含有選自於Cu、Ni、Co、Lu、Al、Ti、Ta、TiN及TaN之至少1種。
(附記5)如附記1~4中任一項之配線構造，其中前述石墨烯藉由異質分子而嵌入。
(附記6)如附記5之配線構造，其中前述異質分子選自於FeCl3、K、Rb、Cs、Li、HNO3、SbCl5、SbF5、Br2、AlCl3、NiCl2、AsF5及AuCl3之至少1種。
(附記7)如附記1~6中任一項之配線構造，其中前 述奈米碳管形成於在基板上之絕緣膜形成之開孔內。
(附記8)如附記1~6中任一項之配線構造，其中前述奈米碳管是填埋於基板上之絕緣膜內而形成。
(附記9)一種配線構造之製造方法，其特徵在於將奈米碳管與石墨烯透過金屬塊而電連接。
(附記10)如附記9之配線構造之製造方法，其中將前述石墨烯積層形成為複數層。
(附記11)如附記9或10之配線構造之製造方法，其中將具有前述奈米碳管、前述石墨烯及前述金屬塊之構造體積層為複數層。
(附記12)如附記9~11中任一項之配線構造之製造方法，其中前述金屬塊含有選自於Cu、Ni、Co、Lu、Al、Ti、Ta、TiN及TaN之至少1種。
(附記13)如附記9~12中任一項之配線構造之製造方法，其中將前述石墨烯藉由異質分子而嵌入。
(附記14)如附記13之配線構造之製造方法，其包含有下述製程：於前述石墨烯形成開口之製程；通過前述開口，將前述異質分子嵌入於前述石墨烯內之製程；及在前述嵌入後，將前述金屬塊埋置於前述開口內之製程。
(附記15)如附記13或14之配線構造之製造方法，其中前述異質分子選自於FeCl3、K、Rb、Cs、Li、HNO3、SbCl5、SbF5、Br2、AlCl3、NiCl2、AsF5及AuCl3之至少1種。
(附記16)如附記9~15中任一項之配線構造之製造方法，其中前述石墨烯是由來自另外的基板之轉印而得 之。
(附記17)如附記9~15中任一項之配線構造之製造方法，其中前述石墨烯是藉由將積層有金屬膜之非晶碳膜進行熱處理而得之。
(附記18)如附記9~17中任一項之配線構造之製造方法，其中前述奈米碳管是形成於在基板上之絕緣膜形成之開孔內。
(附記19)如附記9~17中任一項之配線構造之製造方法，其中前述奈米碳管是埋置於基板上之絕緣膜內而形成。
產業上之可利用性
根據本發明，可得到在介層部使用CNT，在配線部使用石墨烯之配線構造中，可以較簡單的構成實現CNT與石墨烯之確實電連接之信賴性高的配線構造。
1‧‧‧矽基板
2‧‧‧導電體層
3‧‧‧層間絕緣膜
4‧‧‧配線部
4A‧‧‧多層石墨烯
4a‧‧‧石墨烯
5a‧‧‧介層孔
5b‧‧‧開口
6‧‧‧觸媒
7‧‧‧介層部
7a‧‧‧奈米碳管(CNT)
8‧‧‧障壁金屬
9‧‧‧金屬
10‧‧‧金屬塊

Claims (17)

  1. 一種配線構造，含有：奈米碳管、石墨烯、及金屬塊；前述金屬塊具有金屬、及覆蓋前述金屬之至少第一面及第二面的障壁金屬；前述奈米碳管與前述第一面呈非接觸狀態，並且前述奈米碳管是藉由前述障壁金屬而形成於前述第一面來與前述金屬電連接；前述石墨烯與前述第二面呈非接觸狀態，並且前述石墨烯是藉由前述障壁金屬而形成於前述第二面來與前述金屬電連接。
  2. 如請求項1之配線構造，其中前述石墨烯積層成複數層。
  3. 如請求項1之配線構造，其中具有前述奈米碳管、前述石墨烯及前述金屬塊之構造體積層為複數層。
  4. 如請求項1之配線構造，其中前述金屬塊含有選自於Cu、Ni、Co、Lu、Al、Ti、Ta、TiN及TaN之至少1種。
  5. 如請求項1之配線構造，其中前述石墨烯藉由異質分子而嵌入。
  6. 如請求項5之配線構造，其中前述異質分子選自於FeCl3、K、Rb、Cs、Li、HNO3、SbCl5、SbF5、Br2、AlCl3、NiCl2、AsF5及AuCl3之至少1種。
  7. 如請求項1之配線構造，其中前述奈米碳管形成於在基板上之絕緣膜形成之開孔內。
  8. 如請求項1之配線構造，其中前述奈米碳管是填埋於基板上之絕緣膜內而形成。
  9. 一種配線構造之製造方法，是將奈米碳管與石墨烯透過金屬塊而電連接以製造配線構造之方法；前述金屬塊具有金屬、及覆蓋前述金屬周圍的障壁金屬；而該配線構造之製造方法包含下述製程：於前述石墨烯形成開口之製程；通過前述開口，將異質分子嵌入於前述石墨烯內之製程；及在前述嵌入後，將前述金屬塊埋置於前述開口內之製程。
  10. 如請求項9之配線構造之製造方法，其中將前述石墨烯積層形成為複數層。
  11. 如請求項9之配線構造之製造方法，其中將具有前述奈米碳管、前述石墨烯及前述金屬塊之構造體積層為複數層。
  12. 如請求項9之配線構造之製造方法，其中前述金屬塊含有選自於Cu、Ni、Co、Lu、Al、Ti、Ta、TiN及TaN之至少1種。
  13. 如請求項9之配線構造之製造方法，其中前述異質分子選自於FeCl3、K、Rb、Cs、Li、HNO3、SbCl5、SbF5、Br2、AlCl3、NiCl2、AsF5及AuCl3之至少1種。
  14. 如請求項9之配線構造之製造方法，其中前述石墨烯是由來自另外的基板之轉印而得之。
  15. 如請求項9之配線構造之製造方法，其中前述石墨烯是藉由將積層有金屬膜之非晶碳膜進行熱處理而得之。
  16. 如請求項9之配線構造之製造方法，其中前述奈米碳管是形成於在基板上之絕緣膜形成之開孔內。
  17. 如請求項9之配線構造之製造方法，其中前述奈米碳管是埋置於基板上之絕緣膜內而形成。
TW102120108A 2012-11-07 2013-06-06 Wiring structure and manufacturing method thereof TWI567915B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012245594A JP6083197B2 (ja) 2012-11-07 2012-11-07 配線構造及びその製造方法

Publications (2)

Publication Number Publication Date
TW201419481A TW201419481A (zh) 2014-05-16
TWI567915B true TWI567915B (zh) 2017-01-21

Family

ID=50684353

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120108A TWI567915B (zh) 2012-11-07 2013-06-06 Wiring structure and manufacturing method thereof

Country Status (4)

Country Link
US (1) US9576907B2 (zh)
JP (1) JP6083197B2 (zh)
TW (1) TWI567915B (zh)
WO (1) WO2014073232A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735280B1 (en) 2012-12-21 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
GB2518858A (en) * 2013-10-02 2015-04-08 Univ Exeter Graphene
JP2016063096A (ja) 2014-09-18 2016-04-25 株式会社東芝 グラフェン配線とその製造方法
JP5944547B1 (ja) * 2015-03-23 2016-07-05 株式会社東芝 グラフェン配線構造及びその製造方法
JP6077076B1 (ja) 2015-09-11 2017-02-08 株式会社東芝 グラフェン配線構造及びグラフェン配線構造の作製方法
JP6181224B1 (ja) 2016-03-04 2017-08-16 株式会社東芝 グラフェン配線構造とその作製方法
CN106591622B (zh) * 2016-12-30 2018-07-24 宁波墨西科技有限公司 一种石墨烯-碳纳米管复合改性铜铁合金及其制备方法
JP6845568B2 (ja) * 2017-04-03 2021-03-17 学校法人 名城大学 グラフェン基板、及びこの製造方法
US20180308696A1 (en) * 2017-04-25 2018-10-25 Texas Instruments Incorporated Low contact resistance graphene device integration
CN108933082B (zh) * 2017-05-25 2020-09-29 中芯国际集成电路制造(上海)有限公司 晶体管及其制作方法
US11640940B2 (en) * 2021-05-07 2023-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming interconnection structure including conductive graphene layers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07238000A (ja) * 1994-02-24 1995-09-12 Toshiba Corp グラファイト層間化合物及びその製造方法及び電気配線及び半導体装置
US20080142989A1 (en) * 2006-12-13 2008-06-19 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
JP2009070911A (ja) * 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法
JP2009283819A (ja) * 2008-05-26 2009-12-03 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電気光学装置、および電子機器
JP2012060010A (ja) * 2010-09-10 2012-03-22 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4212258B2 (ja) 2001-05-02 2009-01-21 富士通株式会社 集積回路装置及び集積回路装置製造方法
JP5194513B2 (ja) 2007-03-29 2013-05-08 富士通セミコンダクター株式会社 配線構造及びその形成方法
JP2010141046A (ja) * 2008-12-10 2010-06-24 Toshiba Corp 不揮発性半導体メモリ及び半導体記憶装置
JP2011032156A (ja) * 2009-07-06 2011-02-17 Kaneka Corp グラフェンまたは薄膜グラファイトの製造方法
US8927057B2 (en) * 2010-02-22 2015-01-06 International Business Machines Corporation Graphene formation utilizing solid phase carbon sources
JP2011175996A (ja) * 2010-02-23 2011-09-08 Nippon Telegr & Teleph Corp <Ntt> グラフェントランジスタおよびその製造方法
KR101537638B1 (ko) * 2010-05-18 2015-07-17 삼성전자 주식회사 그라펜 박막을 이용한 수지의 도금 방법
KR101312454B1 (ko) * 2010-07-15 2013-09-27 삼성테크윈 주식회사 그래핀의 저온 제조 방법, 및 이를 이용한 그래핀 직접 전사 방법 및 그래핀 시트
JP5414760B2 (ja) * 2011-09-27 2014-02-12 株式会社東芝 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07238000A (ja) * 1994-02-24 1995-09-12 Toshiba Corp グラファイト層間化合物及びその製造方法及び電気配線及び半導体装置
US20080142989A1 (en) * 2006-12-13 2008-06-19 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
JP2009070911A (ja) * 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法
JP2009283819A (ja) * 2008-05-26 2009-12-03 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電気光学装置、および電子機器
JP2012060010A (ja) * 2010-09-10 2012-03-22 Fujitsu Ltd 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Maxwell Zheng et al, " Metal-catalyzed crystallization of amorphous carbon to graphene"applied physics letters vol. 96, 12February 2010, page 063110 *

Also Published As

Publication number Publication date
US9576907B2 (en) 2017-02-21
TW201419481A (zh) 2014-05-16
US20150235960A1 (en) 2015-08-20
JP6083197B2 (ja) 2017-02-22
JP2014096411A (ja) 2014-05-22
WO2014073232A1 (ja) 2014-05-15

Similar Documents

Publication Publication Date Title
TWI567915B (zh) Wiring structure and manufacturing method thereof
TWI449128B (zh) 積體電路結構及其製造方法
US8357609B2 (en) Dual damascene-like subtractive metal etch scheme
TWI460839B (zh) 石墨烯（ｇｒａｐｈｅｎｅ）內連線及其製造方法
JP2009070911A (ja) 配線構造体、半導体装置および配線構造体の製造方法
US9431345B2 (en) Semiconductor device and method of manufacturing the same
TWI461349B (zh) Carbon nanotube wiring and its manufacturing method
KR20120035854A (ko) 그래핀 배선 및 그 제조 방법
CN102859651B (zh) 形成多个间隔特征的方法
TWI590459B (zh) A method of manufacturing the conductive structure, and a method of manufacturing the electronic device
TWI564241B (zh) 具奈米碳管之產線後端的互連件
JP2011204769A (ja) 半導体装置及びその製造方法
JP6330415B2 (ja) 半導体装置の製造方法
JP6225596B2 (ja) 配線構造の製造方法及び配線構造
US8981561B1 (en) Semiconductor device and method of manufacturing the same
US20140284799A1 (en) Semiconductor device and method of manufacturing the same
US9184133B2 (en) Graphene wiring and semiconductor device
US9484206B2 (en) Semiconductor device including catalyst layer and graphene layer thereon and method for manufacturing the same
JP6077076B1 (ja) グラフェン配線構造及びグラフェン配線構造の作製方法
JP6244770B2 (ja) カーボン導電構造及びその製造方法
TWI495059B (zh) 半導體元件與半導體裝置與其形成方法
US20140284814A1 (en) Semiconductor device and manufacturing method thereof
US20240014071A1 (en) Cmos-compatible graphene structures, interconnects and fabrication methods
WO2014038244A1 (ja) グラフェン構造及びその製造方法