CN103441118B - 一种用于铜互连的导电阻挡层材料及其制备方法 - Google Patents
一种用于铜互连的导电阻挡层材料及其制备方法 Download PDFInfo
- Publication number
- CN103441118B CN103441118B CN201310399157.1A CN201310399157A CN103441118B CN 103441118 B CN103441118 B CN 103441118B CN 201310399157 A CN201310399157 A CN 201310399157A CN 103441118 B CN103441118 B CN 103441118B
- Authority
- CN
- China
- Prior art keywords
- electrically conductive
- conductive barrier
- vacuum chamber
- copper
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
本发明公开了一种铜互连导电阻挡层材料及其制备方法，其采用磁控溅射法，在硅基片上依次集成非晶Nb-Ni导电阻挡层和Cu互联层。所述非晶Nb-Ni导电阻挡层的厚度为2~8000nm，优选为2~5nm，所述Cu互连层的厚度为5~8000nm，优选为5~150nm。本发明所制备的Cu/Nb-Ni/Si异质结不仅具有良好的热稳定性、抗氧化性，而且Nb-Ni阻挡层与Cu和Si之间具有良好的粘附性。Cu/Nb-Ni/Si异质结即使在高达800℃的情况下，仍能保持较低的电阻率，并且无Cu-Si化合物生成，显示出优良的阻挡性能。非晶Nb-Ni导电阻挡层的厚度最薄可至2nm，很好的满足了对22nm节点工艺要求。Nb-Ni作为新型的铜互连导电阻挡层材料，价格低廉，生产工艺简单，设备要求低，与半导体工艺可以很好的兼容，在大规模集成电路等方面具有广泛的应用前景。
Description
技术领域
本发明涉及铜互连集成电路技术，具体的说是一种用于铜互连的导电阻挡层材料及其制备方法。
背景技术
随着大规模集成电路的发展，芯片的集成程度越来越高，呈现出摩尔定律发展趋势，基本上每隔1年集成程度就会增加1倍，器件的特征尺寸急剧缩小，目前对工艺的要求已达22nm节点。另外，在集成电路工艺中，铜互连由于其较低的电阻率、更好的抗电迁移能力以及高熔点等优势，正在取代传统的铝互连。然而铜互连的器件在温度达200℃以上时，铜原子会加速扩散到硅衬底中形成铜硅化合物，从而影响器件的正常工作。其解决办法就是在铜与硅之间引入一层导电阻挡层，阻挡铜与硅的直接接触。
由于导电阻挡层在制备过程中常常要经历高温热处理过程，因此阻挡层材料必须具备良好的热稳定性。研究人员最开始采用Ru、Ta等具备较高熔点的金属材料来制备导电阻挡层。这些金属材料虽然能够经受一定的高温热处理，但在高温热处理过程中很容易形成柱状晶粒，它们的晶界为铜原子提供了扩散通道，导致器件失效温度过低，因此，其热稳定性不够好，限制了其在铜互连中的应用。为了消除这种“通道”，提高导电阻挡层的热稳定性，研究人员用C、N、O等元素来填充晶界，如这些金属材料的碳化物或氮化物TaN、TaC等，以及后来的三元化合物，如Ta-Ge-N、Ti-Si-N等，这些化合物由于晶界被填充，从而具有很高的热稳定性以及优良的阻挡性能。但这些化合物也存在一个不可忽视的缺点，即由这些化合物制备的导电阻挡层的电阻率较高，这限制了它们在铜互连中的应用。以上所提到的导电阻挡层均为单层薄膜，除此之外，目前还出现了双层薄膜导电阻挡层，如Mo/W-N、Ir/TaN，这些材料虽然具有较高的热稳定性以及较低的电阻率，并且已经被证明具有良好的阻挡性能，但是与单层薄膜阻挡层相比，其制作工艺较复杂，且厚度大，难以满足22nm节点工艺要求。
为适应目前22nm节点的工艺需要，以及满足对导电阻挡层高热稳定性、低电阻率的要求，研究人员正在积极寻找新的能够用于铜互连的导电阻挡层材料。
发明内容
本发明的目的之一是提供一种新的铜互连导电阻挡层材料，以解决现有阻挡层材料热稳定性差、电阻率高的问题。
本发明的另一个目的是提供一种上述铜互连导电阻挡层材料的制备方法，以解决现有方法操作繁琐，且不适应目前对集成电路22nm节点工艺要求的问题。
本发明的目的是这样实现的：
本发明所提供的铜互连导电阻挡层材料，其异质结构层为Cu/Nb-Ni/Si，其中的Nb-Ni层为非晶Nb-Ni导电阻挡层。
所述非晶Nb-Ni导电阻挡层的厚度优选2~8000nm。
本发明所提供的铜互连导电阻挡层材料的制备方法，它包括以下步骤：
a）清洗硅基片：将硅基片依次用丙酮、无水乙醇超声清洗后，再先后置于氢氟酸和去离子水中浸泡5-10分钟，除掉其表面氧化层和杂质，再依次置于丙酮、无水乙醇中超声清洗，用高纯氮气吹干后，放到真空室的样品台上；
b）将Nb-Ni靶安装在真空室的靶台上，将真空室抽真空至（0.01~10）×10-4Pa，然后通入高纯氩气使真空室内的动态平衡气压为0.1~80Pa，调整Nb-Ni靶与硅基片间距为1~15cm，设定溅射功率为0.15~40W/cm2，在室温下沉积非晶Nb-Ni导电阻挡层，沉积厚度为2~8000nm，构成Nb-Ni/Si异质结构层；
c）将Cu靶安装在真空室的靶台上，将真空室抽真空至（0.01~10）×10-4Pa，然后通入高纯氩气使真空室内的动态平衡气压为0.1~80Pa，调整Cu靶与所述Nb-Ni/Si异质结构层间距为1~15cm，设定溅射功率为0.15~50W/cm2，在室温下原位沉积Cu互连层，沉积厚度为5~8000nm，构成Cu/Nb-Ni/Si异质结构层；然后将所述Cu/Nb-Ni/Si异质结构层应用超高真空(0.01~10)×10-4Pa退火系统进行退火处理，退火温度为200~1000℃。
作为另外一种实现方案，本发明还提供了一种铜互连导电阻挡层材料的制备方法：它包括以下步骤：
a）清洗硅基片：将硅基片依次用丙酮、无水乙醇中超声清洗后，再先后置于氢氟酸和去离子水中浸泡5-10分钟，除掉其表面氧化层和杂质，再依次置于丙酮、无水乙醇中超声清洗，用高纯氮气吹干后，放到真空室的样品台上；
b）将Nb-Ni靶安装在真空室的靶台上，将真空室抽真空至（0.01~10）×10-4Pa，然后通入高纯氩气使真空室内的动态平衡气压为0.1~80Pa，调整Nb-Ni靶与硅基片间距为1~15cm，设定溅射功率为0.15~40W/cm2，在室温下沉积非晶Nb-Ni导电阻挡层，沉积厚度为2~8000nm，构成Nb-Ni/Si异质结构层；
c）将Cu靶安装在真空室的靶台上，将真空室抽真空至(0.01~10)×10-4Pa，然后通入高纯氩气使真空室内的动态平衡气压为0.1~80Pa，调整Cu靶与所述Nb-Ni/Si异质结构层间距为1~15cm，设定溅射功率为0.15~50W/cm2，在200~1000℃条件下原位沉积Cu互连层，沉积厚度为5~8000nm，得到Cu/Nb-Ni/Si异质结构层。
a）步所述硅基片优选抛光的单晶硅衬底或表面为多晶硅的单晶硅衬底。
b）步所述非晶Nb-Ni导电阻挡层和c）步所述Cu互连层优选平面结构或大马士革结构。
优选的，b）步所述溅射功率为0.15~7W/cm2；c）步所述溅射功率为0.15~10W/cm2。
优选的，所述非晶Nb-Ni导电阻挡层的厚度为2~145nm，所述Cu互连层的厚度为5~450nm。
更为优选的，所述非晶Nb-Ni导电阻挡层的厚度为2~5nm，所述Cu互连层的厚度为5~150nm。
所述Cu互连层的沉积速率为1~500nm/min。
c）步结束之后，在所述Cu互连层上再生长一层非晶Nb-Ni保护层。
以上所述Nb-Ni靶的纯度为99.99%，所述Cu靶的纯度为99.95%，所述高纯氮气的纯度为99.99%，所述高纯氩气的纯度为99.99%。
本发明所提供的铜互连导电阻挡层材料，具有良好的热稳定性、抗氧化性，其即使在高达800℃的情况下，仍能保持较低的电阻率，并且无Cu-Si化合物生成，显示出优良的阻挡性能。
本发明方法所制备的铜互连导电阻挡层材料，不仅具有良好的热稳定性、抗氧化性，而且非晶Nb-Ni导电阻挡层与Cu和Si之间具有良好的粘附性。采用本发明方法所制备的铜互连导电阻挡层材料其非晶Nb-Ni导电阻挡层的厚度可薄至2nm，很好的满足了对22nm节点工艺要求。本发明所提供的铜互连导电阻挡层材料，价格低廉，生产工艺简单，设备要求低，与半导体工艺可以很好的兼容，在大规模集成电路等方面具有广泛的应用前景。
附图说明
图1表示本发明所制备的铜互连导电阻挡层材料在不同退火温度下的方块电阻。
图2表示本发明所制备的铜互连导电阻挡层材料在不同退火温度下的XRD衍射图谱。
图3表示本发明所制备的铜互连导电阻挡层材料在不同退火温度下的AFM表面形貌。
其中，a表示未经行退火处理的铜互连导电阻挡层材料AFM表面形貌，b~g依次表示经500℃、600℃、650℃、700℃、750℃、800℃退火处理的铜互连导电阻挡层材料AFM表面形貌。
具体实施方式
下面通过具体实施方式对本发明做进一步阐述。
以下实施例中所用到的Nb-Ni靶纯度为99.99%，购于北京泰科诺有限公司，所用到的Cu靶纯度为99.95%，购于北京泰科诺有限公司。所用抛光的单晶硅衬底为P型Si（001）硅基片，所用表面为多晶硅的单晶硅衬底为P型Si（001）硅基片。
以下实施例中所用到的高纯氮气纯度为99.99%，所用到的高纯氩气纯度为99.99%。
实施例1
1）清洗硅基片：将P型Si（001）硅基片依次置于丙酮、无水乙醇中分别超声清洗10min，然后依次置于氢氟酸（HF）、去离子水中分别浸泡10min，以除去其表面的自然氧化层和其他杂质，然后再依次置于丙酮、无水乙醇中分别超声清洗10min，用高纯氮气吹干，迅速放入真空室的样品台上。
2）将Nb-Ni靶安装在真空室的靶台上，将真空室抽真空至2×10-4Pa，然后通入高纯氩气使真空室内动态平衡气压为1.9Pa，调整Nb-Ni靶与硅基片间距为4.7cm，设定溅射功率为6.5W/cm2，沉积时间为30min，在室温（25℃）下沉积非晶Nb-Ni导电阻挡层（为平面结构），沉积厚度为5nm，构成Nb-Ni/Si异质结构层。
3）将Cu靶安装在真空室的靶台上，将真空室重新抽真空至2×10-4Pa，然后通入高纯氩气使真空室内动态平衡气压为3.6Pa，调整Cu靶与Nb-Ni/Si异质结构层间距为4.7cm，设定溅射功率为50W,沉积时间为3min（沉积速率为16.7nm/min），室温下在非晶Nb-Ni导电阻挡层上原位沉积Cu互连层（为平面结构），沉积厚度为50nm，得到Cu/Nb-Ni/Si异质结构层。
4）将以上Cu/Nb-Ni/Si异质结构层分为7份，其中的1份不做退火处理，取另外的6份分别应用超高真空0.5×10-4Pa退火系统进行退火处理，各份的退火温度分别为500℃、600℃、650℃、700℃、750℃、800℃，退火时间均为1min。
对以上未进行退火处理Cu/Nb-Ni/Si异质结构层和不同温度下进行退火处理的Cu/Nb-Ni/Si异质结构层的方块电阻进行检测，检测结果如图1所示，经退火处理过的Cu/Nb-Ni/Si异质结构层的方块电阻随着退火温度的升高而逐渐减小，即使当退火温度到达800℃时，其方块电阻仍然很小。表明本发明方法所制备的铜互连导电阻挡层材料，即使在高温处理后，仍然具有低的电阻率。
对以上未进行退火处理的Cu/Nb-Ni/Si异质结构层和不同温度下进行退火处理的Cu/Nb-Ni/Si异质结构层的进行XRD衍射分析，分析结果如图2所示，图中没有出现与Nb-Ni以及Cu-Si有关的结晶峰，只分别出现Si（002）、Cu（111）和Cu（002）三种结晶峰，其中Cu（111）和Cu（002）结晶峰随着退火温度的升高而升高，并且Cu（111）结晶峰明显高于Cu（002）结晶峰，说明Cu（111）为择优取向。以上分析表明，经过不同程度的高温退火处理后，Cu/Nb-Ni/Si异质结构层的中的Nb-Ni导电阻挡层仍然处于非晶状态，从而证明本发明方法所制备的铜互连导电阻挡层材料具有高的热稳定性。
对以上未进行退火处理Cu/Nb-Ni/Si异质结构层和不同温度下进行退火处理的Cu/Nb-Ni/Si异质结构层的AFM表面形貌进行分析，其结果如图3所示，从三维的AFM表面形貌图可以看出，从常温到750℃之间，随着退火温度的升高，Cu互连层薄膜保持了连续、光滑的形态，而当退火温度度到达800℃时，Cu互连层薄膜虽然变成岛状结构，但由于从XRD衍射图谱可知，此温度下并无Cu-Si化合物生成，也证明了本发明所制备的铜互连导电阻挡层材料具有良好的热稳定性，同时也说明非晶Nb-Ni导电阻挡层与Cu和Si之间具有良好的粘附性。
实施例2
1）清洗硅基片：将表面为多晶硅的单晶硅衬底（P型Si（001)硅基片）依次置于丙酮、无水乙醇中分别超声清洗10min，然后依次置于氢氟酸（HF）、去离子水中分别浸泡5min，以除去其表面的自然氧化层和其他杂质，然后再依次置于丙酮、无水乙醇中分别超声清洗5min，用高纯氮气吹干，迅速放入真空室的样品台上。
2）将Nb-Ni靶安装在真空室的靶台上，将真空室抽真空至0.01×10-4Pa，然后通入高纯氩气使真空室内动态平衡气压为0.1Pa，调整Nb-Ni靶与硅衬底间距为1cm，设定溅射功率为0.15W/cm2，沉积时间为30min，在室温（25℃）下沉积非晶Nb-Ni导电阻挡层（为平面结构），沉积厚度为2nm，构成Nb-Ni/Si异质结构层。
3）将Cu靶安装在真空室的靶台上，将真空室重新抽真空至0.01×10-4Pa，然后通入高纯氩气使真空室内动态平衡气压为0.1Pa，调整Cu靶与Nb-Ni/Si异质结构层间距为1cm，设定溅射功率为0.15W/cm2,沉积时间为5min（沉积速率为1nm/min），室温下在非晶Nb-Ni导电阻挡层上原位沉积Cu互连层（为平面结构），沉积厚度为5nm，得到Cu/Nb-Ni/Si异质结构层。
4）将以上Cu/Nb-Ni/Si异质结构层分为2份，应用超高真空0.01×10-4Pa退火系统，分别在200℃和1000℃下进行退火处理，退火时间持续1min，分别得到200℃和1000℃退火处理的铜互连导电阻挡层材料。
实施例3
1）清洗硅基片：将P型Si（001）硅基片依次置于丙酮、无水乙醇中分别超声清洗10min，然后依次置于氢氟酸（HF）、去离子水中分别浸泡10min，以除去其表面的自然氧化层和其他杂质，然后再依次置于丙酮、无水乙醇中分别超声清洗10min，用高纯氮气吹干，迅速放入真空室的样品台上。
2）将Nb-Ni靶安装在真空室的靶台上，将真空室抽真空至10×10-4Pa，然后通入高纯氩气使真空室内动态平衡气压为80Pa，调整Nb-Ni靶与硅衬底间距为15cm，设定溅射功率为7W/cm2，沉积时间为40min，在室温（25℃）下沉积非晶Nb-Ni导电阻挡层（为平面结构），沉积厚度为4nm，构成Nb-Ni/Si异质结构层。
3）将Cu靶安装在真空室的靶台上，将真空室重新抽真空至10×10-4Pa，然后通入高纯氩气使真空室内动态平衡气压为80Pa，调整Cu靶与Nb-Ni/Si异质结构层间距为15cm，设定溅射功率为10W,沉积时间为30min（沉积速率为5nm/min），室温下在非晶Nb-Ni导电阻挡层上原位沉积Cu互连层（为平面结构），沉积厚度为150nm，得到Cu/Nb-Ni/Si异质结构层。
4）将以上Cu/Nb-Ni/Si异质结构层应用超高真空10×10-4Pa退火系统，在300℃下进行退火处理，退火时间持续1min，得到300℃退火处理的铜互连导电阻挡层材料。
实施例4
1）清洗硅基片：将P型Si（001）硅基片依次置于丙酮、无水乙醇中分别超声清洗10min，然后依次置于氢氟酸（HF）、去离子水中分别浸泡10min，以除去其表面的自然氧化层和其他杂质，然后再依次置于丙酮和无水乙醇中分别超声清洗10min，用高纯氮气吹干，迅速放入真空室的样品台上。
2）将Nb-Ni靶安装在真空室的靶台上，将真空室抽真空至2×10-4Pa，然后通入高纯氩气使真空室内动态平衡气压为3Pa，调整Nb-Ni靶与硅衬底间距为4.5cm，设定溅射功率为40W/cm2，沉积时间为40min，在室温（25℃）下沉积非晶Nb-Ni导电阻挡层（为大马士革结构），沉积厚度为145nm，构成Nb-Ni/Si异质结构层。
3）将Cu靶安装在真空室的靶台上，将真空室重新抽真空至2×10-4Pa，然后通入高纯氩气使真空室内动态平衡气压为5Pa，调整Cu靶与硅基片间距为5cm，设定溅射功率为8W,沉积时间为30min（沉积速率为15nm/min），800℃下在非晶Nb-Ni导电阻挡层上原位沉积Cu互连层（为大马士革结构），沉积厚度为450nm，得到Cu/Nb-Ni/Si异质结构层。
上述实施例中，Cu互连层的沉积速率可选择为1~20nm/min。
将以上实施例2~4制备的铜互连导电阻挡层材料采用与实施例1相同的检测方法进行检测，结果表明，实施例2~4制备的铜互连导电阻挡层材料与实施例1制备的铜互连导电阻挡层材料具有同样的低电阻率特性和高热稳定性。
上述实施例给出的延伸技术方案是，在沉积完Cu互连层之后，在Cu互连层上再沉积一层非晶Nb-Ni保护层。
上述实施例中所使用的磁控溅射系统是由沈阳科学仪器中心生产的多靶系统。
本发明列举的实施例旨在更进一步的阐明用于铜互连的阻挡层材料的制备方法，而不对本发明的范围构成任何限制，非晶Nb-Ni导电阻挡层和Cu互连层可以用其他的物理或化学的薄膜制备方法实现。
Claims (10)
1.一种铜互连导电阻挡层材料，其特征是，其异质结构层形式为Cu/Nb-Ni/Si，其中的Nb-Ni层为非晶Nb-Ni导电阻挡层，其中的Si为P型Si（001）硅基片。
2.根据权利要求1所述的铜互连导电阻挡层材料，其特征是，所述非晶Nb-Ni导电阻挡层的厚度为2~8000nm。
3.权利要求1所述铜互连导电阻挡层材料的制备方法，其特征是，包括以下步骤：
a）清洗硅基片：将硅基片依次用丙酮、无水乙醇中超声清洗后，再先后置于氢氟酸和去离子水中浸泡5-10分钟，除掉其表面氧化层和杂质，再依次置于丙酮、无水乙醇中超声清洗，用高纯氮气吹干后，放到真空室的样品台上；
b）将Nb-Ni靶安装在真空室的靶台上，将真空室抽真空至（0.01~10）×10-4Pa，然后通入高纯氩气使真空室内的动态平衡气压为0.1~80Pa，调整Nb-Ni靶与硅基片间距为1~15cm，设定溅射功率为0.15~40W/cm2，在室温下沉积非晶Nb-Ni导电阻挡层，沉积厚度为2~8000nm，构成Nb-Ni/Si异质结构层；
c）将Cu靶安装在真空室的靶台上，将真空室抽真空至（0.01~10）×10-4Pa，然后通入高纯氩气使真空室内的动态平衡气压为0.1~80Pa，调整Cu靶与所述Nb-Ni/Si异质结构层间距为1~15cm，设定溅射功率为0.15~50W/cm2，在室温下原位沉积Cu互连层，沉积厚度为5~8000nm，构成Cu/Nb-Ni/Si异质结构层；然后将所述Cu/Nb-Ni/Si异质结构层应用超高真空(0.01~10)×10-4Pa退火系统进行退火处理，退火温度为200~1000℃。
4.权利要求1所述铜互连导电阻挡层材料的制备方法，其特征是，包括以下步骤：
a）清洗硅基片：将硅基片依次用丙酮、无水乙醇中超声清洗后，再先后置于氢氟酸和去离子水中浸泡5-10分钟，除掉其表面氧化层和杂质，再依次置于丙酮、无水乙醇中超声清洗，用高纯氮气吹干后，放到真空室的样品台上；
b）将Nb-Ni靶安装在真空室的靶台上，将真空室抽真空至（0.01~10）×10-4Pa，然后通入高纯氩气使真空室内的动态平衡气压为0.1~80Pa，调整Nb-Ni靶与硅基片间距为1~15cm，设定溅射功率为0.15~40W/cm2，在室温下沉积非晶Nb-Ni导电阻挡层，沉积厚度为2~8000nm，构成Nb-Ni/Si异质结构层；
c）将Cu靶安装在真空室的靶台上，将真空室抽真空至(0.01~10)×10-4Pa，然后通入高纯氩气使真空室内的动态平衡气压为0.1~80Pa，调整Cu靶与所述Nb-Ni/Si异质结构层间距为1~15cm，设定溅射功率为0.15~50W/cm2，在200~1000℃条件下原位沉积Cu互连层，沉积厚度为5~8000nm，得到Cu/Nb-Ni/Si异质结构层。
5.根据权利要求3或4所述的铜互连导电阻挡层材料的制备方法，其特征是，a）步所述硅基片为抛光的单晶硅衬底或表面为多晶硅的单晶硅衬底。
6.根据权利要求3或4所述的铜互连导电阻挡层材料的制备方法，其特征是，b）步所述非晶Nb-Ni导电阻挡层和c）步所述Cu互连层为平面结构或大马士革结构。
7.根据权利要求3或4所述的铜互连导电阻挡层材料的制备方法，其特征是，b）步所述溅射功率为0.15~7W/cm2；c）步所述溅射功率为0.15~10W/cm2。
8.根据权利要求3或4所述的铜互连导电阻挡层材料的制备方法，其特征是，所述非晶Nb-Ni导电阻挡层的厚度为2~145nm；所述Cu互连层的厚度为5~450nm。
9.根据权利要求8所述的铜互连导电阻挡层材料的制备方法，其特征是，所述非晶Nb-Ni导电阻挡层的厚度为2~5nm；所述Cu互连层的厚度为5~150nm。
10.根据权利要求3或4所述的铜互连导电阻挡层材料的制备方法，其特征是，所述Cu互连层的沉积速率为1~500nm/min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310399157.1A CN103441118B (zh) | 2013-09-05 | 2013-09-05 | 一种用于铜互连的导电阻挡层材料及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310399157.1A CN103441118B (zh) | 2013-09-05 | 2013-09-05 | 一种用于铜互连的导电阻挡层材料及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103441118A CN103441118A (zh) | 2013-12-11 |
| CN103441118B true CN103441118B (zh) | 2016-04-13 |
Family
ID=49694805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310399157.1A Expired - Fee Related CN103441118B (zh) | 2013-09-05 | 2013-09-05 | 一种用于铜互连的导电阻挡层材料及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103441118B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105039875B (zh) * | 2015-08-24 | 2017-04-12 | 浙江大学 | 一种具有超低粗糙度的Ni‑Nb金属薄膜及其制备方法 |
| CN107768348B (zh) * | 2017-09-25 | 2019-07-12 | 江苏时恒电子科技有限公司 | 一种用于铜互联的导电阻挡层材料及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101150115A (zh) * | 2007-11-08 | 2008-03-26 | 河北大学 | 一种用于铜互连的导电阻挡层材料及制备方法 |
| CN101286496A (zh) * | 2008-04-10 | 2008-10-15 | 河北大学 | 一种用于铜互连的导电阻挡层材料及制备方法 |
| CN103219225A (zh) * | 2013-03-29 | 2013-07-24 | 河北大学 | 用于硅基铁电电容器集成的一种阻挡层材料及集成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476939B1 (ko) * | 2003-06-05 | 2005-03-16 | 삼성전자주식회사 | 반도체 저항 소자의 콘택 형성방법 |
-
2013
- 2013-09-05 CN CN201310399157.1A patent/CN103441118B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101150115A (zh) * | 2007-11-08 | 2008-03-26 | 河北大学 | 一种用于铜互连的导电阻挡层材料及制备方法 |
| CN101286496A (zh) * | 2008-04-10 | 2008-10-15 | 河北大学 | 一种用于铜互连的导电阻挡层材料及制备方法 |
| CN103219225A (zh) * | 2013-03-29 | 2013-07-24 | 河北大学 | 用于硅基铁电电容器集成的一种阻挡层材料及集成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103441118A (zh) | 2013-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | Low resistivity ohmic titanium carbide contacts to n-and p-type 4H-silicon carbide | |
| Vassilevski et al. | Phase formation at rapid thermal annealing of Al/Ti/Ni ohmic contacts on 4H-SiC | |
| CN103441118B (zh) | 一种用于铜互连的导电阻挡层材料及其制备方法 | |
| CN101286496B (zh) | 一种用于铜互连的导电阻挡层材料及制备方法 | |
| CN110911352B (zh) | 一种Cu互连用扩散阻挡层及其制备方法和应用 | |
| CN102142428B (zh) | 一种适用于铜互连的Ru/WHfN抗铜扩散阻挡层及其制备方法 | |
| CN103151302A (zh) | 一种利用含氮的等离子体制备低阻钽和氮化钽双层阻挡层的方法 | |
| US9035323B2 (en) | Silicon carbide barrier diode | |
| Damayanti et al. | Study of Ru barrier failure in the Cu/Ru/Si system | |
| CN100521188C (zh) | 一种集成电路或半导体器件铜金属化阻挡层结构及其制备方法 | |
| US20210025051A1 (en) | Binary Ag-Cu Amorphous Thin-Films for Electronic Applications | |
| Liu et al. | Ultrathin amorphous Ni–Ti film as diffusion barrier for Cu interconnection | |
| Ravindra et al. | Electrical and compositional properties of TaSi 2 films | |
| TW202206637A (zh) | 具有過渡金屬二硫族化物之超薄膜 | |
| CN105474365B (zh) | 用于半导体装置的改善的低电阻接触件 | |
| JP6846834B2 (ja) | Ｍｉｓ型半導体装置およびその製造方法、並びにその製造に用いるスパッタリングターゲット | |
| Wang et al. | Diffusion barrier capability of Zr–Si films for copper metallization with different substrate bias voltage | |
| Gessert et al. | Development and analysis of Cu‐doped ZnTe for use as a back contact interface for CdS/CdTe solar cells | |
| Hsieh et al. | Failure behavior of ITO diffusion barrier between electroplating Cu and Si substrate annealed in a low vacuum | |
| KR100884360B1 (ko) | 니켈 실리사이드 제조방법 | |
| Dai et al. | Barrier performance of ultrathin amorphous Nb–Ni film between copper and silicon | |
| US10354882B2 (en) | Low thermal budget crystallization of amorphous metal silicides | |
| Kaidatzis et al. | Sputtered tungsten–silver and tungsten–aluminium thin films for non-volatile magnetic memories applications | |
| Kwong | Rapid thermal annealing of co-sputtered tantalum silicide films | |
| TWI375984B (en) | Nano-hole array in conductor element for improving the contact conductance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160413 Termination date: 20180905 |