KR101583135B1 - 하이브리드 카본-금속 상호연결 구조 - Google Patents

하이브리드 카본-금속 상호연결 구조 Download PDF

Info

Publication number
KR101583135B1
KR101583135B1 KR1020140038270A KR20140038270A KR101583135B1 KR 101583135 B1 KR101583135 B1 KR 101583135B1 KR 1020140038270 A KR1020140038270 A KR 1020140038270A KR 20140038270 A KR20140038270 A KR 20140038270A KR 101583135 B1 KR101583135 B1 KR 101583135B1
Authority
KR
South Korea
Prior art keywords
layer
metal interconnect
graphene
dielectric layer
graphene layer
Prior art date
Application number
KR1020140038270A
Other languages
English (en)
Other versions
KR20140119652A (ko
Inventor
한스-요아힘 바르트
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20140119652A publication Critical patent/KR20140119652A/ko
Application granted granted Critical
Publication of KR101583135B1 publication Critical patent/KR101583135B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명의 실시예들은 집적 회로 어셈블리 내의 하이브리드 카본-금속 상호연결 구조를 위한 기법 및 구성에 관한 것이다. 일 실시예에서, 장치는 기판, 기판 위에 배치되어 그라핀 층을 위한 성장 개시 층으로서 작용하도록 구성된 금속 상호연결 층; 및 그라핀 층을 포함하고, 그라핀 층은 금속 상호연결 층 바로 위에 형성되고, 금속 상호연결 층과 그라핀 층은 전기 신호를 라우트하도록 구성된다. 다른 실시예들도 기술되고 및/또는 청구될 수 있다.

Description

하이브리드 카본-금속 상호연결 구조{HYBRID CARBON-METAL INTERCONNECT STRUCTURES}
본 발명의 실시예들은 일반적으로 집적 회로 분야에 관한 것이며, 특히 집적 회로 어셈블리 내의 하이브리드 카본-금속 상호연결 구조(hybrid carbon-metal interconnect structures)를 위한 기술 및 구성에 관한 것이다.
예를 들어, 카본 나노튜브(carbon nanotube; CNT) 또는 그라핀 나노리본(graphene nanoribbon; GNR)과 같은 카본 재료는 집적 회로(integrated circuit; IC) 어셈블리에 이용을 위한 잠재적인 재료로 부상하고 있다. 그러나, 그러한 재료를 금속 기판 위에 퇴적(deposit)하기 위해서는 800℃를 초과하는 온도가 필요할 수 있다. 그러한 온도는, 예를 들어, 상호연결 공정 동안 약 450℃ 미만의 온도에 제한될 수 있는 상보 금속-산화물-반도체(CMOS) 공정과 같은 표준 반도체 제조 기술에 순응할 수 없을 수 있다. 현재, 그러한 문제는 박리 유형 공정으로 금속 기판으로부터 카본 재료를 원하는 기판(예로, 실리콘 웨이퍼)에 전사함으로써 다룰 수 있다. 그러나 그러한 박리 공정 또는 층 전사 공정은 비용이 많이 들고, 결함을 생성하기가 쉽고 및/또는 고 볼륨 반도체 제조에는 맞지 않을 수 있다. 게다가, 더 높은 주파수의 무선 주파수(RF) 응용을 위한 현재의 상호연결은 전류가 증가하는 전류의 주파수를 위해 전도 재료의 표면 영역(스킨)에서 주로 전송되는 "스킨 효과"를 나타낼 수 있다.
실시예들은 첨부 도면에 연관된 다음의 상세한 설명에 의해 쉽게 이해될 것이다. 이러한 설명을 용이하게 하기 위해서, 동일 참조 번호는 동일한 구조 요소를 지정한다. 실시예들은 첨부 도면의 그림에 제한되는 것이 아니라 예로서 설명되어 있다.
도 1은 일부 실시예들에 따른, 하이브리드 카본-금속 상호연결을 이용하도록 구성된 집적 회로(IC) 어셈블리 예의 측면 단면도를 개략적으로 보여주고 있다.
도 2a-2c는 일부 실시예들에 따른, 하이브리드 카본-금속 상호연결을 제1 기법에 따라서 제조하는 다양한 스테이지를 개략적으로 보여주고 있다.
도 3a-3b는 일부 실시예들에 따른, 하이브리드 카본-금속 상호연결을 제2 기법에 따라서 제조하는 다양한 스테이지를 개략적으로 보여주고 있다.
도 4는 일부 실시예들에 따른, 하이브리드 카본-금속 상호연결의 구성 예를 개략적으로 보여주고 있다.
도 5는 일부 실시예들에 따른, 하이브리드 카본-금속 상호연결의 다른 구성 예를 개략적으로 보여주고 있다.
도 6a-j는 일부 실시예들에 따른, 멀티-레벨 하이브리드 카본-금속 상호연결의 다양한 제조 스테이지를 개략적으로 보여주고 있다.
도 7-10은 일부 실시예들에 따른, 멀티-레벨 하이브리드 카본-금속 상호연결의 다양한 구성을 개략적으로 보여주고 있다.
도 11a-e는 일부 실시예들에 따른, 그라핀 층의 현수 부분(suspended portion)을 이용하는 하이브리드 카본-금속 상호연결의 다양한 제조 스테이지를 개략적으로 보여주고 있다.
도 12a-c는 일부 실시예들에 따른, 그라핀 층의 현수 부분을 이용하는 나선형 코일 구성의 하이브리드 카본-금속 상호연결의 다양한 제조 스테이지를 개략적으로 보여주고 있다.
도 13-14는 일부 실시예들에 따른, 하이브리드 카본-금속 와이어를 개략적으로 보여주고 있다.
도 15는 일부 실시예들에 따른, 하이브리드 카본-금속 와이어의 다양한 제조 스테이지를 개략적으로 보여주고 있다.
도 16은 일부 실시예들에 따른, 하이브리드 카본-금속 상호연결 제조 방법의 흐름도를 개략적으로 보여주고 있다.
도 17은 일부 실시예에 따른, 그라핀 층의 현수 부분을 이용하는 하이브리드 카본-금속 상호연결을 제조하는 방법의 흐름도를 개략적으로 보여주고 있다.
도 18은 일부 실시예에 따른, 여기에 기술된 바와 같은 하이브리드 카본-금속 상호연결을 포함하는 컴퓨팅 장치를 개략적으로 보여주고 있다.
본 발명의 실시예들은 집적 회로 어셈블리 내의 하이브리드 카본-금속 상호연결 구조에 대한 기법 및 구성을 기술하고 있다. 다음 설명에서는, 예시적인 구현의 다양한 양태는 연구 실체가 이 방면에 숙련된 자들이 다른 이 방면에 숙련된 자들에게 전달되도록 공통으로 이용하는 용어를 이용하여 기술된다. 그러나, 본 발명의 실시예들이 기술된 양태들 중 일부만으로도 실시될 수 있음은 이 방면에 숙련된 자들에게 명백할 것이다. 설명의 목적을 위해서, 특정 번호, 재료 및 구성은 예시적인 구현들에 대한 완전한 이해가 제공될 수 있게 제시된다. 그러나, 본 발명의 실시예들이 특정 세부사항 없이도 실시될 수 있다는 것은 이 방면에 숙련된 자에게 명백할 것이다. 다른 예에서, 널리-알려진 피처(feature)들은 예시적인 구현들이 불명료해지지 않도록 생략되거나 간소화된다.
다음의 상세한 설명에서는, 본 발명의 일부를 형성하는 첨부 도면들에 대한 참조가 이루어지며, 도면 전반에서 동일 번호는 동일한 부분을 지정하고 본 발명의 주제가 실시될 수 있는 실시예들이 예로서 도시되어 있다. 다른 실시예들이 이용될 수 있으며 구조적 또는 논리적 변경이 본 발명의 범위에서 벗어나지 않고 행해질 수 있음을 이해하여야 한다. 그러므로, 다음의 상세한 설명은 제한적인 의미로 의도된 것이 아니며, 본 실시예들의 범위는 첨부 청구항들과 그들의 균등물에 의해서 정의된다.
본 발명의 목적을 위해서, 구 "A 및/또는 B"는 (A), (B) 또는 (A 및 B)을 의미한다. 본 발명의 목적을 위해, 구 "A, B 및/또는 C"는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
설명은 상부/하부, 안/밖, 위/아래 등과 같은 투시-기반 설명을 이용할 수 있다. 그러한 설명은 단지 논의를 용이하게 하는데 이용되며 여기에 기술된 실시예들의 응용을 임의의 특정 방향에 제한하는 것이 아니다.
설명은 구 "실시예에서", 또는 "실시예들에서"를 이용할 수 있고, 이들은 각각 하나 이상의 동일하거나 상이한 실시예를 가리킬 수 있다. 더욱이, 본 발명의 실시예들에 관해서 이용되는 용어 "이루어지는", "포함하는", "갖는" 등은 동의어이다.
용어 "와 결합된"이 그의 파생어와 함께, 여기에 이용될 수 있다. "결합된"은 다음 중 1 이상을 의미할 수 있다. "결합된"은 2 이상의 요소가 직접 물리적 또는 전기적 접촉하고 있는 것을 의미할 수 있다. 그러나, "결합된"은 또한 2 이상의 요소가 서로 간접적으로 접촉하지만 서로 여전히 협력하거나 상호작용하는 것을 의미할 수 있고, 하나 이상의 다른 요소가 서로 결합되는 것으로 언급된 요소들 간에 결합 또는 연결되는 것을 의미할 수 있다. 용어 "직접 결합된"은 2 이상의 요소가 직접 접촉하고 있는 것을 의미할 수 있다.
다양한 실시예에서, 구 "제2 피처에 형성된, 퇴적된 또는 다른 식으로 배치된 제1 피처"는 제1 피처가 제2 피처 위에 형성, 퇴적 또는 배치되어 있고, 제1 피처의 적어도 일부가 제2 피처의 적어도 일부와 직접 접촉(예로, 직접 물리적 및/또는 전기적 접촉) 또는 간접 접촉(예로, 제1 피처와 제2 피처 사이에 하나 이상의 다른 피처를 갖는)될 수 있음을 의미할 수 있다.
여기에 이용되는 용어 "모듈"은 주문형 반도체(ASIC), 전자 회로, 시스템-온-칩(SoC), 하나 이상의 소프트웨어 또는 펌웨어 프로그램을 실행하는 프로세서(공유, 전용 또는 그룹) 및/또는 메모리(공유, 전용, 또는 그룹), 조합 논리 회로, 및/또는 기술된 기능을 제공하는 기타 적합한 컴포넌트들을 가리키거나, 이들의 일부이거나 이들을 포함할 수 있다.
도 1은 일부 실시예들에 따른, 하이브리드 카본-금속 상호연결을 이용하도록 구성된 집적 회로(IC) 어셈블리(100)의 예에 대한 측면 단면도를 개략적으로 보여주고 있다. 일부 실시예들에서, IC 어셈블리(100)는 볼 수 있는 바와 같이 인터포저(103)와 전기적 및/또는 물리적으로 결합된 하나 이상의 다이(이하 "다이(102)")를 포함할 수 있다. IC 어셈블리(100)는 볼 수 있는 바와 같이 인터포저(103) 및 다이(102)와 전기적으로 결합된 패키지 기판(104)을 더 포함할 수 있다. 패키지 기판(104)은 볼 수 있는 바와 같이 회로 보드(122)와 전기적으로 더 결합될 수 있다. 일부 실시예들에서, IC 어셈블리(100)는 하이브리드 카본-금속 상호연결을 포함하는 IC 어셈블리의 임의의 컴포넌트를 가리킬 수 있다.
다양한 실시예들에 따르면, 여기에 기술된 바와 같은 하이브리드 카본-금속 상호연결(예로, 각각의 도 2c 또는 도 3b의 하이브리드 카본-금속 상호연결(200 또는 300))은 IC 어셈블리(100)의 다양한 컴포넌트를 통해 다이(102)의 전기 신호를 라우트(route)하기 위해 IC 어셈블리(100) 내에 구성될 수 있다. 전기 신호는, 예를 들어, 다이(102)의 동작에 연관된 입력/출력(I/O) 신호, 무선 주파수(RF) 신호 또는 전력/접지를 포함할 수 있다.
예를 들어, 일부 실시예들에서, 하이브리드 카본-금속 상호연결은, 예를 들어, 800℃보다 높은 열 처리 온도에 양립하는 IC 어셈블리(100)의 인터포저(예로, 실리콘 또는 유리), 집적 수동 소자(integrated passive device; IPD) 또는 기타 컴포넌트와 같은 컴포넌트 내에 이용될 수 있다. 하이브리드 카본-금속 상호연결은 패키지 기판 및/또는 회로 보드에 내장되거나 조립될 수 있다. 일부 실시예들에서, 하이브리드 카본-금속 상호연결은 컴포넌트(들)의 기판(예를 들어, 도 2a의 기판(214))에 형성된 능동 트랜지스터 소자를 포함하지 않는 IC 어셈블리(100)의 임의 컴포넌트(들)에 형성될 수 있다. 통상, 능동 트랜지스터 소자(예로, CMOS 기술에서)는 상호연결 공정 또는 상호연결 제조 동안 450℃를 넘는 온도에 양립하지 못한다. 일부 실시예들에서, 하이브리드 카본-금속 상호연결을 갖는 IC 어셈블리(100)의 컴포넌트(들)는, 예를 들어, 컴포넌트(들)의 기판에 형성된 하나 이상의 저항, 캐패시터, 인덕터, 트랜스포머 등과 같은 하나 이상의 수동 소자를 더 포함할 수 있다.
미래에는, 450℃ 이하의 온도에서 금속 재료에 그라핀 성장 또는 그라핀 퇴적을 가능하게 해주는 새로운 그라핀 성장 또는 퇴적 공정 및 방법이 개발될 수 있다고 생각된다. 그러한 경우에, 여기에 기술된 하이브리드 카본-금속 상호연결은 CMOS 기술을 이용하여 제조된 다이나 칩과 같은 능동 트랜지스터 소자와 CMOS 트랜지스터 소자를 갖는 다이 또는 칩에 이용될 수 있다.
능동 트랜지스터 소자들을 포함하지 않지만 전기 신호를 라우트하도록 구성된 IC 어셈블리(100)의 컴포넌트는 일부 실시예들에서, 예를 들어, 인터포저(103), 패키지 기판(104) 및/또는 회로 보드(122)를 포함하는 "인터포저"라고 일반적으로 불릴 수 있다. 그러한 컴포넌트의 기판은 능동 트랜지스터 소자가 기판에 형성되어 있지 않은 것을 나타내기 위해 "수동" 기판이라 불릴 수 있다. 실시예들에서, 하이브리드 카본-금속 상호연결은 인터포저(103), 패키지 기판(104) 및/또는 회로 보드(122) 중 임의의 하나 이상의 일부일 수 있다.
IC 어셈블리(100)는 일부 실시예들에서 다이(102)와 IC 어셈블리(100)의 다른 컴포넌트들 간에 전기 신호를 라우트하기 위해서, 예를 들어, 플립-칩 및/또는 와이어-본딩 구성, 다수의 인터포저, 시스템-인-패키지(system-in-package; SiP)를 포함하는 멀티-칩 패키지 구성 및/또는 패키지-온-패키지(package-on-package; PoP) 구성의 적합한 조합을 포함해서 다른 실시예들에서의 아주 다양한 다른 적합한 구성을 포함할 수 있다.
다이(102)는 도시된 바와 같이, 예를 들어, 플립-칩 구성에서 인터포저(103)와 직접 결합하는 것을 포함해서 아주 다양한 적합한 구성에 따라서 패키지 기판(104)에 부착될 수 있고, 인터포저(103)는 플립-칩 또는 마이크로 플립-칩 구성에서 패키지 기판(104)과 직접 결합된다. 플립-칩 구성에서, 다이(102)의 능동 측(예로, S1 측)은 다이(102)를 전기적으로 인터포저(103)와 결합할 수 있는 범프, 필러 또는 다른 적당한 구조와 같은 상호연결 구조(106)를 이용하여 인터포저(103)의 표면에 부착된다. 다이(102)의 능동 측은, 예를 들어, 트랜지스터 소자와 같은 복수의 능동 집적 회로(IC) 장치를 포함할 수 있다.
인터포저(103)는 다이(102)의 전기 신호를 패키지 기판(104)으로 또는 이 기판으로부터 라우트하기 위해서 전기적 라우팅 피처를 포함할 수 있다. 전기적 라우팅 피처(도시되지 않음)는 인터포저(103)를 통해 전기 신호를 라우트하기 위해서, 예를 들어, 인터포저(103)의 하나 이상의 표면에 배치된 본드 패드 또는 트레이스 및/또는, 예를 들어, 트렌치, 비아(via) 또는 다른 상호연결 구조와 같은 내부 라우팅 피처들을 포함할 수 있다. 예를 들어, 일부 실시예들에서, 인터포저(103)는 다이(102)와 인터포저(103) 사이에 배치된 상호연결 구조(106)를 수용하고 다이(102)와 패키지 기판(104) 사이에 전기 신호를 라우팅하도록 구성된 다이 본드 패드(도시되지 않음)와 같은 전기적 라우팅 피처들을 포함할 수 있다. 인터포저(103)는 상호연결 구조(106) 또는 임의 다른 적당한 기법을 이용하여 패키지 기판(104)과 결합될 수 있다.
다이(102) 및/또는 인터포저(103)는 박막 퇴적, 리소그라피, 에칭 등과 같은 반도체 제조 기법을 이용하여 반도체 재료로 만들어진 개별 유닛을 나타낼 수 있다. 일부 실시예들에서, 다이(102)는 프로세서, 메모리, SoC 또는 ASIC을 포함하거나 그의 일부일 수 있다. 일부 실시예들에서, 예를 들어, 몰딩 화합물(molding compound) 또는 언더필 재료(underfill material)(도시되지 않음)와 같은 전기 절연 재료가 다이(102)의 일부, 인터포저(103) 및/또는 상호연결 구조(106)를 부분적으로 캡슐화(encapsulate)할 수 있다.
패키지 기판(104)은 전기 신호를 (예를 들어, 인터포저(103)를 통해서) 다이(102)로 또는 이 다이로부터 라우팅하도록 구성된 전기적 라우팅 피처들을 포함할 수 있다. 전기적 라우팅 피처는 전기 신호를 패키지 기판(104)을 통해서 라우트하기 위해, 예를 들어, 패키지 기판(104)의 하나 이상의 표면에 배치된 트레이스들(도시되지 않음) 및/또는, 예를 들어, 트렌치, 비아 또는 다른 상호연결 구조(도시되지 않음)와 같은 내부 라우팅 피처들을 포함할 수 있다. 예를 들어, 일부 실시예들에서, 패키지 기판(104)은 다이 및/또는 인터포저(103)의 상호연결 구조(106)를 수용하도록 구성되고 다이(102)와 패키지 기판(104) 사이에 전기 신호를 라우팅하도록 구성된 본드 패드(도시되지 않음)와 같은 전기적 라우팅 피처들을 포함할 수 있다.
일부 실시예들에서, 패키지 기판(104)은, 예를 들어, ABF(Ajinomoto Build-up Film) 기판과 같은 코어 및/또는 빌드-업 층들을 갖는 에폭시-기반 라미네이트 기판이다. 다른 실시예들에서 패키지 기판(104)은, 예를 들어, 유리, 세라믹 또는 반도체 재료로 형성된 기판을 포함해서 다른 적당한 유형의 기판을 포함할 수 있다. 인터포저(103)는 일부 실시예들에서 패키지 기판(104)에 연관지어서 기술된 재료를 포함할 수 있다.
회로 보드(122)는 에폭시 라미네이트와 같은 전기 절연 재료로 이루어진 인쇄 회로 기판(PCB)일 수 있다. 예를 들어, 회로 보드(122)는 예를 들어, 폴리테트라플루오로에틸렌(polytetrafluoroethylene), FR-4(Flame Retardant 4), FR-1과 같은 페놀 코튼 페이퍼 재료, CEM-1 또는 CEM-3과 같은 코튼 페이퍼 및 에폭시 재료, 또는 에폭시 수지 프리프레그(prepreg) 재료를 이용하여 함께 라미네이트된 직물 유리 재료와 같은 재료들로 이루어진 전기 절연 층들을 포함할 수 있다. 트레이스, 트렌치, 비아와 같은 구조(도시되지 않음)는 다이(102)의 전기 신호를 회로 보드(122)를 통해서 라우트하기 위해 전기 절연 층들을 통해서 형성될 수 있다. 회로 보드(122)는 다른 실시예에서 다른 적당한 재료로 이루어질 수 있다. 일부 실시예들에서, 회로 보드(122)는 마더보드(예로, 도 18의 마더보드(1802))이다.
예를 들어, 솔더 볼(112)과 같은 패키지 레벨 상호연결은 패키지 기판(104)과 회로 보드(122) 간에 전기 신호를 라우트하기 위해 구성되는 대응 솔더 조인트(solder joint)가 형성되도록 패키지 기판(104) 및/또는 회로 보드(122) 상의 하나 이상의 패드(이하 "패드(110)")에 결합될 수 있다. 패드(110)는, 예를 들어, 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 구리(Cu), 및 이들의 결합을 포함해서 금속과 같은 임의의 적합한 전기 전도 재료로 이루어질 수 있다. 물리적으로 및/또는 전기적으로 패키지 기판(104)을 회로 보드(122)에 결합하기 위한 다른 적합한 기법이 다른 실시예들에 이용될 수 있다.
도 2a-c는 일부 실시예들에 따른, 제1 기법에 따라 하이브리드 카본-금속 상호연결(200)을 제조하는 다양한 스테이지를 개략적으로 보여주고 있다. 도 2a를 참조하면, 도시된 바와 같이 기판(214)에 유전체 층(216), 배리어 층(218), 금속 상호연결 층(220) 및 그라핀 층(222)을 형성한 후의 하이브리드 카본-금속 상호연결(이하 "하이브리드 상호연결(200)")이 도시되어 있다.
기판(214)은, 예를 들어, 실리콘 또는 다른 반도체 재료, 유리 세라믹 또는 금속을 포함해서 아주 다양한 적합한 재료로 이루어질 수 있다. 일부 실시예들에서, 기판(214)은 인터포저(예로, 도 1의 인터포저(103))의 기판일 수 있다. 기판(214)은 다른 실시예들에서 IC 어셈블리의 다른 적합한 컴포넌트의 기판일 수 있다.
유전체 층(216)은, 예를 들어, 원자 층 퇴적(atomic layer deposition; ALD), 물리 증착(physical vapor deposition; PVD) 또는 화학적 퇴적(chemical vapor deposition; CVD) 기법을 포함해서 임의의 적합한 기법을 이용하여 유전체 재료를 퇴적함으로써 기판(214)에 형성될 수 있다. 유전체 층(216)은, 예를 들어, 실리콘 산화물(예로, SiO2), 실리콘 카바이드(SiC), 실리콘 카보나이트라이드(SiCN) 또는 실리콘 질화물(예로, SiN, Si3N4 등)을 포함해서 아주 다양한 적합한 유전체 재료 중 임의의 것으로 이루어질 수 있다. 예를 들어, 실리콘 다이옥사이드의 유전 상수 k보다 작은 유전 상수 k를 갖고 있는 로우-k 유전체 재료를 포함해서 다른 적합한 유전체 재료가 이용될 수 있다. 일부 실시예들에서, 유전체 층(216)은 50 나노미터(nm)에서 300 nm까지의 범위에 있는 두께를 가질 수 있다. 다른 식으로 특정되지 않는다면, 여기서 이용된 "두께"는 유전체 층이 형성되는 기판(214)의 표면에 직각인 방향의 두께를 나타낼 수 있다. 유전체 층(216)은 다른 실시예에서는 다른 두께를 가질 수 있다.
배리어 층(218)은 금속 상호연결 층(220)의 금속 확산을 막도록 구성되는 재료를 퇴적함으로써 유전체 층(216) 위에 형성될 수 있다. 일부 실시예들에서, 배리어 층(218)은 탄탈륨(Ta), 탄탈륨 질화물(TaN), 티타늄(Ti), 티타늄 질화물(TiN), 티타늄 텅스텐(TiW), 텅스텐 질화물(WN) 또는 루테늄(Ru) 또는 이들의 결합을 퇴적함으로써 형성될 수 있다. 배리어 층(218)은 일부 실시예들에서는 상이한 재료들의 다수 층으로 이루어질 수 있다. 일부 실시예들에서, 배리어 층(218)은 5 nm에서 15 nm까지의 범위에 있는 두께를 가질 수 있다. 배리어 층(218)은 다른 실시예들에서는 다른 적합한 재료나 두께를 포함할 수 있다.
배리어 층(218)은 임의의 적합한 퇴적 기법을 이용하여 퇴적될 수 있다. 일부 실시예들에서, 배리어 층(218)은 컨벤션(xyz)에 따른 (111) 텍스처(texture)를 금속 상호연결 층(220)에 제공하는 기법을 이용하여 퇴적될 수 있고, 여기서 x, y 및 z는 서로에 대해 수직인 3차원에서의 각자의 결정면을 나타낸다. 금속 상호연결 층(220)에 (111) 텍스처를 제공하는 것은 금속 상호연결 층(220) 상의 고품질 그라핀 층(222)의 성장을 용이하게 하기 위해 바람직할 수 있다. 일부 실시예들에서, 배리어 층(218)의 하나 이상의 배리어 재료는 그라핀 층(222)과 하이브리드 상호연결(200)의 품질 및 신뢰도가 개선되도록 PVD를 이용하여 퇴적될 수 있다. 예를 들어, 스퍼터링(예로, PVD)에 의해 형성된 금속 상호연결 층(220)은 PVD에 의해서 퇴적된 TaN/(알파-)Ta(bi-layer) 라이너(liner) 또는 PVD에 의해 퇴적된 TaN/Ru 라이너 또는 PVD에 의해 퇴적된 순수 Ru 라이너로 이루어진 배리어 층(218) 위에 퇴적되면 강한 (111) 텍스처를 나타낼 수 있다. 배리어 층(218)은 다른 실시예들에서는 다른 적합한 퇴적 기법을 이용하여 형성될 수 있다.
일부 실시예들에서, 하이브리드 상호연결(200)은 배리어 층(218) 및/또는 유전체 층(216)을 전혀 포함하지 않을 수 있다. 예를 들어, 금속 상호연결 층(220)은 일부 실시예들에서는 기판(214) 바로 위에 형성되거나 유전체 층(216) 바로 위에 형성될 수 있다.
금속 상호연결 층(220)은, 예를 들어, PVD를 포함해서 임의의 적합한 기법을 이용하여 금속을 퇴적함으로써 형성될 수 있다. 퇴적된 금속은, 예를 들어, 구리(Cu), 니켈(Ni), 코발트(Co), 루테늄(Ru), 이리듐(Ir), 백금(Pt), 또는 팔라듐(Pd) 중 1 이상을 포함할 수 있다. 일부 실시예들에서, 금속 상호연결 층(220)은 10 nm에서 20 nm까지의 범위에 있는 두께를 가질 수 있다. 다른 실시예들에서 금속 상호연결 층(220)을 형성하는데 다른 적합한 금속 및/또는 두께가 이용될 수 있다.
일부 실시예들에서, 금속 상호연결 층(220)은 그라핀 층(222)에 대한 성장 개시 층으로서 작용하도록 구성될 수 있다. 예를 들어, 금속 상호연결 층(220)은 그라핀 층(222)의 촉매 핵 형성 또는 성장 개시(여기서는, 둘 다 "성장 개시"라 칭함)를 위한 금속 기판으로 작용할 수 있다. 그라핀 층(222)은 금속 상호연결 층(220) 바로 위에 형성될 수 있고 IC 어셈블리(예로, 도 1의 IC 어셈블리(100))의 최종 생산품에서 금속 상호연결 층(220) 위에 남아 있을 수 있다.
금속 상호연결 층(220)은 그라핀 층(222)의 고품질 성장을 가능하게 하기 위해 (111) 텍스처를 가질 수 있다. 일부 실시예들에서, 금속 상호연결 층(220)은 (111) 텍스처를 갖는 Cu 또는 Ni를 포함한다. 일 실시예에서, 금속 상호연결 층(220)은 (111) 텍스처를 갖는 Cu를 포함한다. 큰 영역에 걸쳐서 정의된 균일한 텍스처의 금속 상호연결 층(220)을 이용함으로써 그라핀 층(222)의 장거리 균일성(long range uniformity)이 개선되거나 증대될 수 있다.
그라핀 층(222)은 카본을 금속 상호연결 층(220) 위에 퇴적함으로써 형성될 수 있다. 일부 실시예들에서, 그라핀 층(222)은 CVD 퇴적에 의해서 형성될 수 있다. 예를 들어, Cu로 이루어진 금속 상호연결 층(220) 상의 그라핀 층(222)의 성장은 800℃ 이상의 온도에서, 예를 들어, 메탄(CH4), 에틸렌(C2H4), 및/또는 수소(H2)와 같은 재료를 포함하는 가스 혼합물의 CVD 열 분해에 의해 형성될 수 있다. 그라핀 층(222)은 다른 적합한 퇴적 기법을 이용하여 수행될 수 있다. 예를 들어, 일부 실시예들에서, 그라핀 층(222)은 ALD, 카바이드 재료의 전환(온도>1100℃에서 SiC로부터의 Si의 승화(sublimation)) 또는 비-금속 개시 층을 이용하는 다른 퇴적 기법에 의해서 퇴적될 수 있다.
그라핀 층(222)을 형성하는데 연관된 열처리 온도는 금속 상호연결 층(220)의 금속의 용해점에 대응할 수 있다. 예를 들어, 그라핀 층(222)을 형성하는 열처리 온도(예로, 최대 열 온도)는 주로 Cu로 이루어진 금속 상호연결 층(220)에 대해서는 최대 약 1000℃까지 그리고 주로 Ni로 이루어진 금속 상호연결 층(220)에 대해서는 최대 약 1450℃까지의 온도를 포함할 수 있다.
그라핀 층(222)은 카본의 단일/모노-층 또는 다수 모노-층으로 이루어질 수 있다. 카본은, 예를 들어, 그라핀 나노리본(GNR)의 배열과 같은 그라핀 구성으로 구성될 수 있다. 그라핀 층(222)은 1 원자 층 두께로부터 20 nm까지의 범위에 있는 두께를 가질 수 있다. 일부 실시예들에서, 그라핀 층(222)은 5 nm에서 20 nm까지의 두께를 가질 수 있다. 그라핀 층(222)의 다른 적합한 두께가 다른 실시예들에서 이용될 수 있다.
일부 실시예들에서, 그라핀 층(222)은, 예를 들어, 비소 펜타플루오라이드(arsenic pentafluoride)(AsF5), 염화철(III)(FeCl3), 안티몬 펜타플루오라이드(antimony pentafluoride)(SbF5) 등 중에서 1 이상을 이용한 금속 상호연결 층(220)의 인터칼레이션(intercalation)에 의해 다른 재료로 도핑될 수 있다. 다른 실시예들에서는, 그라핀 층(222)이 도핑되지 않을 수 있다.
도 2b를 참조하면, 패터닝 후의 하이브리드 상호연결(200)이 도시되어 있다. 도 2b의 기판(214)은 나머지 도면(도 6a를 제외한)에서는 도시되어 있지 않을지라도, 나머지 도면의 피처들은 도 1 및 2a에 연관해서 구성된 및/또는 기술된 기판을 포함할 수 있음을 이해하여야 한다.
일부 실시예들에서, 감광성 재료(224)(예로, 포토레지스트 또는 다른 감광성(photodefinable) 재료)는 도 2a의 그라핀 층(222) 위에 퇴적될 수 있고 하이브리드 상호연결(200)이 정의되게 (예를 들어, 전자기 방사선 소스 및/또는 에칭을 이용하여) 패터닝될 수 있다. 예를 들어, 도시된 실시예에서, 감광성 재료(224)는 감광성 재료에 의해 보호되지 않는 층(218, 220 및 222)의 부분들을 제거하는 에칭 공정 동안 층(218, 220 및 222)의 하부 재료를 보호할 수 있다. 일부 실시예들에서, 에칭은 유전체 층(216)(또는 유전체 층(216)이 기판(214)과 하이브리드 상호연결(200) 사이에 개재되지 않는 경우에는 기판(214))에서 정지할 수 있다.
일부 실시예들에서, 에칭 공정은 그라핀 층(222)의 건식 에칭(예로, 산소 플라즈마를 이용함) 및 금속 상호연결 층(220) 및/또는 배리어 층(218)의 건식 또는 습식 에칭을 포함할 수 있다. 다른 실시예에서는 다른 적합한 에칭 기법 또는 화학 성질이 이용될 수 있다.
도 2c를 참조하면, 도 2a의 감광성 재료(224)를 제거한 후의 하이브리드 상호연결(200)이 도시되어 있다. 감광성 재료(224)는, 예를 들어, 그라핀 층(222)에 선택적인 습식 스트립 공정을 이용하여 제거될 수 있다. 다양한 실시예에 따르면, 도 2a-c에 연관해서 기술된 제1 기법에 따른 하이브리드 상호연결(200)의 형성은 도시된 바와 같이 그라핀 층(222)이 금속 상호연결 층(220)의 상부 표면에만 퇴적되어 있는 구성을 제공할 수 있다. 금속 상호연결 층(220) 및/또는 그라핀 층(222)은, 예를 들어, 일부 실시예들에서 트렌치 구조(예로, 전기 전도 재료로 채워진 트렌치)와 같은 라인 구조(예로, 도면 페이지의 안 및 밖)가 형성되도록 패터닝될 수 있다. 제1 기법에 따라서, 도시된 바와 같이, 그라핀 층(222)의 재료는 금속 상호연결 층(220)의 상부 표면에만 직접 접촉하고 금속 상호연결 층(220)의 측면(예로, 측벽)과는 직접 접촉하지 않는다.
도 3a-b는 일부 실시예들에 따른, 제2 기법에 따라서 하이브리드 카본-금속 상호연결(이하 "하이브리드 상호연결(300)")을 제조하는 다양한 스테이지를 개략적으로 보여주고 있다. 하이브리드 상호연결(300)은 일반적으로 달리 특정하지 않는다면 하이브리드 상호연결(200)과 연관해서 기술된 실시예들로 대처할 수 있다.
도 3a를 참조하면, 금속 상호연결 층(220) 및 배리어 층(218)의 패터닝 후의 하이브리드 상호연결(300)이 도시되어 있다. 예를 들어, 도 2a-c의 제1 기법과는 대조적으로, 제2 기법에서의 그라핀 층(222)은 패터닝이 실행된 후까지는 퇴적되지 않을 수 있다. 제2 기법에서의 패터닝 이전에, 도 3a의 하이브리드 상호연결(300)은 그라핀 층(222)이 없다는 것을 제외하고는 도 2a의 하이브리드 상호연결(200)과 유사하게 구성될 수 있다. 도 2b에 연관해서 기술된 금속 상호연결 층(220)과 배리어 층(218)의 부분들을 패터닝하고 제거하기 위한 유사한 기법이 도 3a의 금속 상호연결 층(220)과 배리어 층(218)의 부분들을 패터닝하고 제거하는데 이용될 수 있다.
도 3b를 참조하면, 도시된 바와 같이 패터닝된 금속 상호연결 층(220) 및/또는 배리어 층(218) 위에 그라핀 층(222)을 퇴적한 후의 하이브리드 상호연결(300)이 도시되어 있다. 그라핀 층(222)의 재료는, 예를 들어, 그라핀 층(222)을 위한 성장 개시 층으로 금속 상호연결 층(220)을 이용하는 선택 퇴적을 포함하는 도 2a에 연관해서 기술된 기법에 따라서 퇴적될 수 있다. 일부 실시예들에서, 그라핀 층(222)은 금속 상호연결 층(220)에 일치되게 퇴적될 수 있다. 도시된 바와 같이, 그라핀 층(222)은 금속 상호연결 층(220)의 상부 표면 및 측면에 직접 접촉할 수 있다. 금속 상호연결 층(220) 및 그라핀 층(222)은 일부 실시예들에서 라인 구조를 형성할 수 있다.
도 4는 일부 실시예들에 따른, 하이브리드 카본-금속 상호연결(이하 "하이브리드 상호연결(400)"))의 구성 예를 개략적으로 보여주고 있다. 하이브리드 상호연결(400)은 일부 실시예들에서는 다마신(damascene) 트렌치 구조이다. 트렌치 개구는 리소그라피 및/또는 에칭 공정과 같은 패터닝 공정을 포함하는 임의의 적합한 기법을 이용하여 유전체 층(216) 안에 형성될 수 있다. 배리어 층(218), 금속 상호연결 층(220) 및 그라핀 층(222)의 재료는 도시된 바와 같이 트렌치 개구 내에 퇴적될 수 있다. 일부 실시예들에서, 그라핀 층(222)은 금속 상호연결 층(220)의 금속상에 선택적으로 퇴적될 수 있거나 또는 일반적으로 금속 상호연결 층(220) 상에(예를 들어, 전체 웨이퍼 영역 위에) 퇴적된 다음 트렌치 개구 내에 존재하지 않는 층(218, 220 및/또는 222)의 부분들을 제거하기 위해 예를 들어, 화학적-기계적 연마(CMP) 공정을 이용하여 평탄화된다.
도 5는 일부 실시예들에 따른, 하이브리드 카본-금속 상호연결(이하, "하이브리드 상호연결(500)")의 다른 구성 예를 개략적으로 보여주고 있다. 하이브리드 상호연결(500)은 일부 실시예들에서 다마신 트렌치 구조이다. 다양한 실시예에 따르면, 하이브리드 상호연결(500)은 하이브리드 상호연결(400)보다 작은 치수(예로, 라인 폭)를 가질 수 있다. 하이브리드 상호연결(500)은 금속 상호연결 층(220)상에 그라핀을 선택적으로 퇴적함으로써 형성될 수 있다. 유전체 캡(cap) 층(517)(예로, SiN, SiC, SiCN 등)은 그라핀 층(222) 위에 퇴적될 수 있고 금속 상호연결 층(220)의 금속을 위한 추가 확산 배리어로서 작용할 수 있다.
도 6a-j는 일부 실시예들에 따른 멀티-레벨 하이브리드 카본-금속 상호연결(이하, "멀티-레벨 하이브리드 상호연결(600)")의 다양한 제조 스테이지를 개략적으로 보여주고 있다. 도 6a-c는 제1 하이브리드 상호연결(630)의 제조를 묘사하고, 도 6d-g는 제1 하이브리드 상호연결(630)과 결합된 비아 구조(640)의 제조를 묘사하며, 도 6h-j는 비아 구조(640)와 결합된 제2 하이브리드 상호연결(650)의 제조를 묘사한다.
도 6a를 참조하면, 예를 들어, 유전체 층(216), 배리어 층(218), 금속 상호연결 층(220), 그라핀 층(222), 제1 하드마스크 층(626) 및 제2 하드마스크 층(628)을 포함하는 층들의 스택이 순차적으로 기판(214) 위에 퇴적되고 감광성 재료(224)를 이용하여 패터닝될 수 있다. 감광성 재료(224)는 제2 하드마스크 층(628)상에 퇴적될 수 있고, 감광성 재료(224)의 부분들은 후속 에칭 공정을 이용하여 하나 이상의 하이브리드 상호연결(예로, 제1 하이브리드 상호연결(630))의 형성을 위한 마스크 패턴을 정의하기 위해 (예로, 리소그라피 및/또는 에칭 공정에 의해서) 선택적으로 제거될 수 있다.
도시된 바와 같이, 듀얼-하드마스크 구성은 감광성 재료(224)를 제거 또는 "스트립"하는데 이용될 수 있는 공정에 의한 그라핀 층(222)의 잠재적 손상을 줄여줄 수 있다. 예를 들어, 감광성 재료(224)를 제거하는데 이용될 수 있는 산소(O2) 플라즈마 공정은 그라핀 층(222)을 에칭할 수 있거나 달리 손상을 줄 수도 있다. 제1 하드마스크 층(626) 및 제2 하드마스크 층(628)은 일부 실시예들에서 상이한 기법 또는 화학 성질에 따라 형성된 유전체 재료로 이루어질 수 있다. 일부 실시예들에서, 제1 하드마스크 층(626)은 산소(예로, 산소 플라즈마, 라디칼(radical) 또는 이온) 없이 퇴적 공정을 이용하여 퇴적된 유전체 재료를 포함할 수 있고 제2 하드마스크 층(628)은 산소를 이용하거나 산소 없이 퇴적 공정을 이용하여 퇴적되는 유전체 재료를 포함할 수 있다. 일부 실시예들에서, 제2 하드마스크 층(628)은 산소(예로, 산소 플라즈마, 라디칼 또는 이온)을 이용한 퇴적 공정을 이용하여 퇴적될 수 있다. 예를 들어, 제1 하드마스크 층(626)은 스퍼터링 또는 스핀-온 공정에 의해 퇴적된 실리콘 산화물(예로, SiO2), 또는 산소 플라즈마, 라디칼 또는 이온이 없이 퇴적 공정(예로, 산소 없는 CVD)을 이용하여 퇴적된 실리콘 질화물(예로, SiN, Si3N4 등), SiC, SiCN을 포함할 수 있다. 제2 하드마스크 층(628)은 산소 플라즈마, 라디칼 또는 이온을 이용하는 CVD에 의해 퇴적된 실리콘 산화물을 포함할 수 있다. 일부 실시예들에서, 제2 하드마스크 층(628)은 임의의 적합한 퇴적 공정을 이용하여 퇴적된 실리콘 질화물, SiC, SiCN을 포함할 수 있다. 일부 실시예들에서, 하드마스크 층(626, 628)은 전도 재료들 또는, 예를 들어, TiN, TiW, Ta, TaN 등과 같은 금속들, 또는 유전체 및 전도 하드마스크 재료의 결합으로 이루어질 수 있다.
도 6b를 참조하면, 제2 하드마스크 층(628), 제1 하드마스크 층(626), 그라핀 층(222), 금속 상호연결 층(220) 및 배리어 층(218)은 에칭되어 제1 하이브리드 상호연결 구조(630)가 형성된다. 일부 실시예들에서, 제1 하이브리드 상호연결 구조(630)는 라인 구조일 수 있다.
일부 실시예들에서, 제2 하드마스크 층(628)은 먼저, 예를 들어, 제거되지 않은 제2 하드마스크 층(628)의 부분 또는 부분들을 보호하기 위해서 도 6a의 감광성 재료(224)가 구성되어 있는 제1 하드마스크 층(626)에 선택적인 건식 에칭 공정을 이용하여 에칭될 수 있다. 제2 하드마스크 층(628)을 에칭한 후에, 감광성 재료(224)는 제1 하드마스크 층(626)이 감광성 재료(224)의 제거 동안에 그라핀 층(222)을 보호하도록 구성되는 산소 공정(예로, 산소 플라즈마, 라디칼 또는 이온을 이용하는)을 이용한 습식 및/또는 플라즈마 에칭 공정을 포함해서 임의의 적합한 기법을 이용하여 제거될 수 있다.
감광성 재료(224)를 제거한 후에, 제거되지 않은 제2 하드마스크 층(628)의 부분(들)은 제1 하드마스크 층(626)의 에칭 동안 하드마스크로서 이용될 수 있다. 일부 실시예들에서, 제2 하드마스크 층(628)에 의해 보호되지 않는 제1 하드마스크 층(626)의 부분(들)은, 예를 들어, 건식 에칭 공정을 포함해서 임의의 적합한 에칭 공정을 이용해 에칭될 수 있다.
제1 하드마스크 층(626)의 부분(들)을 제거한 후에, 제2 하드마스크 층(628)의 부분(들) 및/또는 제거되지 않은 제1 하드마스크 층(626)은 그라핀 층(222), 금속 상호연결 층(220) 및 배리어 층(218)의 에칭 동안 하드마스크로서 이용될 수 있다. 그라핀 층(222)은, 예를 들어, 산소 플라즈마를 이용한 건식 에칭을 포함해서 임의의 적합한 에칭 공정을 이용하여 에칭될 수 있다. 금속 상호연결 층(220) 및 배리어 층(218)은, 예를 들어, 건식 또는 습식 에칭 기법을 포함해서 임의의 적합한 에칭 공정을 이용해 에칭될 수 있다. 하드마스크 층들(626, 628)의 잔류 부분들은 다양한 실시예에 따라서 연속해서 제거되거나 IC 어셈블리(예로, 도 1의 IC 어셈블리(100))의 최종 제품에 남아있을 수 있다. 나머지 도면에서, 하드마스크 층(626, 628)은 제거된 것으로 도시되어 있다.
다른 실시예들에서, 단일 하드마스크 층이 이용될 수 있다. 예를 들어, 일 실시예에서, 제1 하드마스크 층(626) 또는 제2 하드마스크 층(628) 중 단지 하나만이 제1 하이브리드 상호연결(630)의 패터닝을 정의하는데 이용될 수 있다.
도 6c를 참조하면, 유전체 층(632)은 도시된 바와 같이 그라핀 층(222), 금속 상호연결 층(220)과 배리어 층(218)의 표면을 포함하는 제1 하이브리드 상호연결(630)의 측벽, 및 유전체 층(216) 위에 형성될 수 있다. 유전체 층(634)은 도시된 바와 같이 유전체 층(632)에 퇴적될 수 있다.
일부 실시예들에서, 유전체 층(632)은 "보호" 유전체 층이라 불릴 수 있다. 유전체 층(632)은 그라핀 층(222)에 손상을 입할 수 있는 유전체 층(634)의 퇴적을 위해 산소(예로, 산소 플라즈마, 라디칼 또는 이온)를 이용한 퇴적 공정에서 그라핀을 보호할 수 있다. 다양한 실시예들에 따르면, 유전체 층(632)의 퇴적은 제1 하드마스크 층(626)의 퇴적에 연관해서 기술된 재료 및/또는 기법을 이용하여 실행될 수 있고, 유전체 층(634)의 퇴적은 제2 하드마스크 층(628)의 퇴적에 연관해서 기술된 재료 및/또는 기법을 이용하여 실행될 수 있다.
예를 들어, 유전체 층(632)의 퇴적은 퇴적 반응 챔버에서 산소 플라즈마, 라디칼 또는 이온을 이용하지 않고 실행될 수 있다. 유전체 층(632)의 퇴적은 스퍼터 또는 스핀-온 실리콘 산화물, 실리콘 질화물, SiC, SiCN 등의 무-산소 CVD, 또는 다른 산화물 또는 로우-k 재료의 스핀-온, 또는 로우-k 재료의 무-산소-라디칼 퇴적을 포함할 수 있다. 유전체 층(632)은 일부 실시예들에서 단지 수 나노미터(예로, 5 nm 미만)의 두께를 갖도록 퇴적될 수 있다. 다른 적합한 재료, 두께 또는 퇴적 기법이 다른 실시예에서 이용될 수 있다. 일부 실시예들에서, 유전체 층(632)은 전혀 사용되지 않을 수 있다.
유전체 층(634)의 퇴적은, 예를 들어, 실리콘 산화물, 로우-k 재료 등의 CVD 퇴적을 포함해서 임의의 적합한 기법을 이용하여 실행될 수 있다. 유전체 층(634)은 제1 하이브리드 상호연결(630)과 제2 하이브리드 상호연결(예로, 도 6i의 제2 하이브리드 상호연결(650)) 사이에 배치된 메인 금속 간 유전체 또는 층간 유전체(ILD)일 수 있다.
개구는 제1 하이브리드 상호연결(630)의 전기 전도 재료가 노출되도록 유전체 층(632, 634) 내에 형성될 수 있다. 도 6d를 참조하면, 개구(636)(예로, 비아 구조(640)를 위한)는 도시된 바와 같이 제1 하이브리드 상호연결(630)의 그라핀 층(222)이 노출되게 유전체 층(632, 634) 내에 형성될 수 있다. 개구(636)는 유전체 층(632, 634)의 재료를 정의 및/또는 제거하기 위해, 예를 들어, 리소그라피 및/또는 에칭 공정과 같은 예를 들어, 패터닝 공정을 포함해서 임의의 적합한 기술을 이용하여 형성될 수 있다. 레지스트 스트립 및/또는 클린 공정은 개구(636)를 정의 및/또는 형성하는데 이용된 임의 감광성 재료를 제거하는데 이용될 수 있다.
도 6d의 도시된 실시예에서, 개구(636)는 도 6f의 비아 구조(640)의 재료 퇴적 후에, 인터페이스가 비아 구조(640)(예로, 도 6f의 카본 나노튜브(638))의 재료와 그라핀 층(222)의 재료 간에 형성되도록 그라핀 층(222) 내에서 종단된다. 일부 실시예들에서, 그라핀 층(222)에 대해 선택적인 에칭 공정은 개구(636)를 형성하는데 이용될 수 있다. 다양한 실시예에서는, 예를 들어, 플루오로폼 (CHF3)+O2 또는 테트라플루오로메탄(CF4) 플라즈마 에칭 공정과 같은 플루오린을 포함하는 에칭 공정이 이용될 수 있다. 일부 실시예들에서, 얇은 에칭 정지 층(예로, 카본과 플루오린을 갖고 있는 폴리머로 이루어짐)은 개구(636)를 형성하기 위해 에칭의 정지가 가능해지도록 그라핀 층(222)에 퇴적될 수 있다. 다른 실시예들에서, 타임형(timed) 에칭이 개구(636)를 형성하는데 이용될 수 있다. 일부 실시예들에서, 그라핀 층(222)은 그라핀 층(222) 내의 에칭 정지를 가능하게 하는 두께(예로, 10 nm 이상)를 가질 수 있다. 레지스트 스트립 및/또는 클린 공정은 그라핀 층(222)에 선택적일 수 있다.
도 6e를 참조하면, 개구(636)(예로, 비아 구조(640)를 위한)는 금속 상호연결 층(220)의 재료가 노출되도록 유전체 층(632, 634) 내에 형성될 수 있다. 개구(636)는, 유전체 층(632, 634) 및 그라핀 층(222)의 재료가 정의 및/또는 제거되도록, 예를 들어, 리소그라피 및/또는 에칭 공정과 같은 예를 들어, 패터닝 공정을 포함해서 임의의 적합한 기법을 이용하여 형성될 수 있다. 레지스트 스트립 및/또는 클린 공정은 개구(636)를 정의 및/또는 형성하기 위해서 이용된 임의 감광성 재료를 제거하는데 이용될 수 있다.
일부 실시예들에서, 금속 상호연결 층(220)에 선택적인 에칭 공정은 개구(636)를 형성하는데 이용될 수 있다. 다른 실시예들에서는, 개구(636)를 형성하는데 타임형 에칭이 이용될 수 있다. 레지스트 스트립 및/또는 클린 공정은 금속 상호연결 층(220)에 선택적일 수 있다.
도 6e의 도시된 실시예에서, 개구(636)는 비아 구조(640)의 재료가 퇴적된 후, 인터페이스가 비아 구조(640)(예로, 도 6f의 카본 나노튜브(638))의 재료와 그라핀 층(222)의 재료 사이에 형성되고 또한 인터페이스가 비아 구조(640)의 재료와 금속 상호연결 층(220)의 재료 사이에 형성되도록 금속 상호연결 층(220) 내에서 종단된다. 다양한 실시예에 따르면, 도 6d에 도시된 바와 같이 그라핀 층(222) 안에서 종단되는 비아 구조(640)를 형성하면 도 6e에 연관해서 기술된 바와 같은 다수의 인터페이스가 생성되지 못할 수 있고, 이는 제1 하이브리드 상호연결(630)을 통한 전기 경로에 추가의 쇼트키 배리어 저항을 생성해야 하는 불리함을 초래할 수 있다.
도 6d 및 6f에 대해 묘사되고 기술된 실시예에서, 비아 구조(640)의 재료와 그라핀 층(222)의 재료 간의 인터페이스는 유리하게도 비아 구조(640)의 재료와 금속 상호연결 층(220)의 재료 사이의 인터페이스로부터의 추가 저항 없이도 쇼트키 배리어 저항을 제공할 수 있다. 나머지 도면, 즉 도 6f-j가 비아 구조(640)의 전기 전도 재료가 그라핀 층(222) 안에서 종단되는 경우의 실시예들을 묘사하고 있을지라도, 비아 구조(640)의 전기 전도 재료가 금속 산호연결 층(220) 안에서 종단되는 유사한 실시예들도 본 발명의 범위 안에 있음을 이해하여야 한다.
도 6f를 참조하면, 전기 전도 재료가 도 6d의 개구(636) 안에 퇴적되어, 도 6f의 비아 구조(640)가 형성된다. 묘사된 실시예에서, 비아 구조(640)의 전기 전도 재료는 하나 이상의 카본 나노튜브(이하 "CNT들(638)")를 포함한다. 다양한 실시예에 따르면, CNT들(638)은 싱글 벽 CNT들(SWCNT들)의 번들, 멀티-벽 CNT들(MWCNT들)의 번들 및/또는 싱글 멀티-벽 CNT들(MWCNT), 예를 들어, 10개보다 많은 벽을 갖는 CNT 등을 나타낼 수 있다. 싱글 MWCNT는 특히 싱글 MWCNT가 개구를 채우거나 실질적으로 개구를 채울 수 있는 작은 직경(예로, 20 nm 미만)을 갖는 개구(예로, 개구(636))에 유리할 수 있다.
CNT들(638)은 제1 하이브리드 상호연결(630)의 노출된 전기 전도 재료(예로, 그라핀 층(222))에 CNT 촉매(예로, Ni 나노입자)를 퇴적하고 CNT들(638)을 수직 방향으로 선택적으로 성장시켜서 형성될 수 있다. CNT들(638)의 재료와 그라핀 층(222)의 재료 간에 계면(interface)이 형성될 수 있다. 도 6e에 따라 형성된 개구(636)의 실시예에서, CNT들(638)과 금속 상호연결 층(220) 사이에 계면이 더 형성될 수 있다.
일부 실시예들에서, 유전체 재료(641)는 CNT들(638)을 캡슐화하도록 퇴적될 수 있다. 유전체 재료(641)는 비아 구조(640)에서 돌출할 수 있는 CNT들(638)의 일부를 평탄화(예로, CMP에 의한)가 허용되거나 가능해지게 퇴적될 수 있다. 실시예에서, 유전체 재료(641)는 ALD에 의해서 퇴적된 알루미늄 산화물(Al2O3)을 포함할 수 있다. 다른 실시예들에서는 유전체 재료(641)를 퇴적하는데 다른 적합한 재료 및/또는 기법이 이용될 수 있다. 일부 실시예들에서, 유전체 재료(641)는 전혀 사용되지 않을 수 있다.
도 6g를 참조하면, 도 6f의 비아 구조(640)의 전기 전도 재료(예로, CNT들(638))를 평탄화하기 위해 평탄화 공정(예로, CMP)을 실행할 수 있다. CNT들(638)을 캡슐화하기 위해 유전체 재료(641)가 이용되는 실시예에서, 에칭 공정은 CNT들(638)이 유전체 재료로부터 약간 돌출하도록 유전체 재료(641)를 우묵(recess)하게 만드는데 이용될 수 있다. 그러한 기법은 CNT들(638)이 비아 구조(640)에 형성되는 제2 하이브리드 상호연결과 전기적 결합을 할 수 있게 해준다.
도 6h를 참조하면, 도시된 바와 같이, 제2 하이브리드 상호연결(650)의 전기 전도 재료가 비아 구조(640)와 유전체 층(634)에 퇴적될 수 있다. 일부 실시예들에서, 제2 하이브리드 상호연결(650)의 전기 전도 재료는 제1 하이브리드 상호연결(630)에 연관해서 기술된 실시예들에 따라서 퇴적된 배리어 층(218), 금속 상호연결 층(220) 및 그라핀 층(222)을 포함할 수 있다. 다양한 실시예에 따르면, 배리어 층(218) 및/또는 금속 상호연결 층(220)은 비아 구조(640)의 전기 전도 재료(예로, CNT들(638))와 직접 접촉할 수 있다.
도 6i를 참조하면, 제2 하이브리드 상호연결(650)의 퇴적된 전기 전도 재료는 라인 구조가 형성되게 패터닝될 수 있다. 제2 하이브리드 상호연결(650)의 배리어 층(218), 금속 상호연결 층(220) 및/또는 그라핀 층(222)은 제1 하이브리드 상호연결(630)의 패터닝에 연관해서 기술된 기법을 이용하여 패터닝될 수 있다.
도 6j를 참조하면, 유전체 층(632 및 634)은 제1 하이브리드 상호연결(630) 상의 유전체 층(632 및 634)의 퇴적에 연관해서 기술된 기법을 이용하여 제2 하이브리드 상호연결(650) 위에 퇴적될 수 있다. 대안으로, 일부 실시예들에서는, 패시베이션 층(도시되지 않음)이 제2 하이브리드 상호연결(650)에 퇴적될 수 있고, 제2 하이브리드 상호연결 구조(650)가 추가 전기적 결합을 위해 노출되도록 패시베이션 층 안에 개구가 형성될 수 있다.
도 7-10은 일부 실시예들에 따른 멀티-레벨 하이브리드 카본-금속 상호연결의 다양한 구성을 개략적으로 보여주고 있다. 도 7을 참조하면, 제1 하이브리드 상호연결(630) 및 제2 하이브리드 상호연결(650)이 도 3b에 연관해서 기술된 실시예들에 따라 구성되는 그라핀 층(222)을 포함하는 구성(700)이 도시되어 있다.
도 8을 참조하면, 제1 하이브리드 상호연결(630) 및 제2 하이브리드 상호연결(650)이 도 5에 연관해서 묘사되고 기술된 바와 같은 다마신 트렌치 배열로 구성되어 있는 구성(800)이 도시되어 있다. 도시된 바와 같이, 제1 하이브리드 상호연결(630), 비아 구조(640) 및 제2 하이브리드 상호연결(650) 각각은 상호연결 구조가 형성되어 있는 대응 유전체 층(634)과 연관되거나 또는 그의 일부일 수 있다. 실시예에서, 비아 구조(640) 및 제2 하이브리드 상호연결(650)은 개별적으로 형성된 싱글-다마신 층들의 각 부분이다.
도 9를 참조하면, 비아 구조(640)와 제2 하이브리드 상호연결(650)이 듀얼-다마신 배열로 구성되어 있는 구성(900)이 도시되어 있다. 듀얼-다마신 배열에서, 비아 구조(640)와 제2 하이브리드 상호연결(650)은 동일한 듀얼-다마신 층(예로, 유전체 층(634) 내의)의 일부로 형성되어 있다. 비아 구조(640)의 전기 전도 재료는 배리어 층(218)의 부분들 및/또는 제2 하이브리드 상호연결(650)의 금속 상호연결 층(220)을 형성하기 위해 퇴적된 재료를 포함할 수 있다. 도 9에 도시된 실시예에서, 비아 구조(640)는 도시된 바와 같이 그라핀 층(222) 안에서 종단된다.
도 10을 참조하면, 도시된 바와 같이, 비아 구조(640) 및 제2 하이브리드 상호연결(650)이 도 10의 비아 구조(640)가 제1 하이브리드 상호연결(630)의 금속 상호연결 층(220) 안으로 연장하여 종단되는 것을 제외하고는 도 9와 유사한 듀얼-다마신 배열로 구성되어 있는 구성(1000)이 도시되어 있다. 본 발명의 범위는 여기에 기술된 실시예들의 아주 다양한 다른 적합한 조합을 포함한다.
도 11a-e는 일부 실시예들에 따른, 그라핀 층(222)의 현수 부분을 이용하여 하이브리드 카본-금속 상호연결(1100)을 제조하는 다양한 스테이지를 개략적으로 보여주고 있다. 도 11a-e는 하이브리드 카본-금속 상호연결(1100)의 평면도 및 측면 단면도이다. 유사하게 표시된 피처들은 여기에서 이전에 기술된 실시예들에 순응할 수 있다.
도 11a를 참조하면, 라인 AB 또는 라인 CD를 따른 단면도에서 알 수 있듯이, 유전체 층(216)에 금속 상호연결 층(220)과 그라핀 층(222)을 퇴적하고 패터닝한 후의 하이브리드 카본-금속 상호연결(이하 "하이브리드 상호연결(1100)")의 평면도가 도시되어 있다. 유전체 층(216)은 명료성을 위해 평면도에는 도시하지 않았다. 금속 상호연결 층(220)과 그라핀 층(222)은 여기서 앞서 기술된 기법 및 구성에 따라서 패터닝될 수 있다. 일부 실시예들에서, 하이브리드 상호연결(1100)은 앞서 기술된 바와 같은 배리어 층(218)을 포함할 수 있다. 예를 들어, 배리어 층(218)은 금속 상호연결 층(220)과 유전체 층(216) 사이에 배치될 수 있거나 다른 식으로 여기에 기술된 바와 같이 구성될 수 있다. 일부 실시예들에서, 유전체 층(216)은 기판(예로, 기판(214))에 형성될 수 있고, 또는 금속 상호연결 층(220)은 기판에 직접 형성될 수 있다(예로, 유전체 층(216)의 개입 없이). 다음 도면들에는 도시되지 않았을지라도, 하이브리드 상호연결(1100)은 IC 어셈블리(예로, 도 1의 IC 어셈블리(100))의 컴포넌트의 기판에 형성될 수 있다.
일부 실시예들에서, 하이브리드 상호연결(1100)은, 예를 들어, 상호연결 구조들(1133) 간에 전기 신호를 수평으로 라우트하기 위해 구성된 트레이스와 같은 수직 전기 라우팅 및 상호연결 구조(1135)를 제공하거나 종단하는, 예를 들어, 본드 패드 또는 다른 유사한 피처와 같은 상호연결 구조들(1133)을 포함할 수 있다.
도 11b의 평면도를 참조하면, 예를 들어, 라인 CD 또는 라인 EF를 따른 단면도에서 볼 수 있듯이, 예를 들어, 감광성 재료 또는 하드마스크 재료와 같은 마스킹 재료(1137)가 도 11a의 하이브리드 상호연결(1100)에 퇴적된 후, 마스킹 재료(1137)가 하이브리드 상호연결(1100)의 부분들을 커버하기 위해 구성되도록 패터닝될 수 있다. 마스킹 재료(1137)는 금속 상호연결 층(220)의 재료를 선택적으로 제거하는 에칭 공정에서 하이브리드 상호연결(1100)의 부분들을 보호하도록 구성될 수 있다. 도 11b의 라인 AB를 따른 측면 단면도는 도 11a의 라인 AB를 따른 측면 단면도와 동일하다. 도 11b의 도시된 예에서, 마스킹 재료(1137)는 도 11a의 상호연결 구조(1133)와 도 11a의 상호연결 구조(1135)의 일부에 배치된다.
도 11c에는, 도 11b의 마스킹 재료(1137)에 의해 보호되지 않는 금속 상호연결 층(220)의 부분들을 선택적으로 제거하기 위해 에칭 공정을 이용한 후 그리고 마스킹 재료(1137)를 제거한 후의 하이브리드 상호연결(1100)의 평면도가 도시되어 있다. 도 11d는 라인 GH를 따른 도 11c의 하이브리드 상호연결(1100)의 측면 단면도를 보여주고 있다. 도 11c 및 도 11d를 참조하면, 금속 상호연결 층(220)의 부분들을 제거하면 금속 상호연결 층(220)의 금속이 제거된 영역 위에 현수 그라핀 부분(1139)이 제공될 수 있고, 도시된 바와 같이, 현수 그라핀 부분(1139)은 그라핀 층(222)의 평면 내의 방향으로 연장할 수 있다.
현수 그라핀 부분(1139)은 상호연결 구조들(1133) 사이에 수평 전기 라우팅(예로, 그라핀 층(222)의 평면 내의 방향으로)을 제공할 수 있다. 도시된 바와 같이, 금속 상호연결 층(220)의 부분들을 제거하면 현수 그라핀 부분(1139)에 의해 전기적으로 결합되는 이산 상호연결 구조들(예로, 1133, 1141)이 금속 상호연결 층(220) 내에 형성된다. 상호연결 구조(1141)는 상호연결 구조들(1133) 사이에 현수 그라핀 부분(1139)을 위한 구조적 지지를 제공하도록 형성될 수 있다. 일부 실시예들에서, 상호연결 구조(1141)는 그라핀 층(222)에 수직 전기 라우팅을 더 제공할 수 있고 또는 상호연결 구조들(1133)과 유사한 본드 패드로서 작용할 수 있다.
다양한 실시예들에 따르면, 금속 상호연결 층(220)의 부분들을 선택적으로 제거하기 위해 임의 접합한 에칭 공정을 이용할 수 있다. 예를 들어, 금속 상호연결 층(220)이 실질적으로 Cu로 이루어지는 실시예에서, 에칭 공정은 과황산 암모늄(ammonium persulphate)((NH4)2S2O8)을 이용하는 이방성 습식 에칭 공정을 포함할 수 있다. 다른 실시예에서는 다른 적합한 에칭 기법 또는 화학성질이 이용될 수 있다. 예를 들어, 일부 실시예에서는 타임형 에칭이 이용될 수 있다. 마스킹 재료(1137)는, 예를 들어, 그라핀 층(222)에 대해 선택적인 임의 적당한 레지스트 스트립 공정을 이용하여 제거할 수 있다.
도 11e에는, 유전체 층(1143), 언더-범프 금속화(under-bump metallization; UBM)(1145) 및 범프(1147)가 형성된 후의 하이브리드 상호연결(1100)이 도시되어 있다. 일부 실시예들에서, 유전체 층(1143)은 그라핀 층(222)을 캡슐화 및/또는 언더필(underfill)하기 위해 유전체 재료를 퇴적(예로, 스핀-온)함으로써 형성될 수 있다. 예를 들어, 유전체 층(1143)은, 예를 들어, 폴리이미드와 같은 감광성-이미드(photodefinable-imide)와 같은 감광성 재료를 포함할 수 있다. 유전체 층(1143)은 다른 실시예에서는 다른 적합한 재료로 이루어질 수 있고 다른 적합한 기법에 따라 퇴적될 수 있다.
유전체 층(1143)은 상호연결 구조들(1133)이 노출되게 개구들을 이용해 패터닝될 수 있고 전기 전도 재료는 상호연결 구조들(1133) 위에 UBM(1145)이 형성되게 개구들 안에 퇴적될 수 있다. 일부 실시예들에서, UBM(1145)은 구리 필러들을 포함할 수 있다. UBM(1145)은 다른 실시예에서는 다른 재료 및/또는 구조를 포함할 수 있다.
범프들(1147)은 UBM(1145) 위에 형성되어 IC 어셈블리의 컴포넌트(예로, 도 1의 인터포저(103))를 IC 어셈블리의 다른 컴포넌트들에 전기적으로 결합할 수 있다. 예를 들어, 도 1의 상호연결 구조들(106)은 범프들(1147)을 포함할 수 있다. 범프들(1147)은 솔더 범프, Cu-필러 범프, 또는 다른 적합한 구성으로 이루어질 수 있다. 범프들(1147)은 일부 실시예들에서 컴포넌트를 패키지 기판(예로, 라미네이트), 회로 보드, 인터포저(예로, 2.5D 인터포저) 또는 3차원(3D) 칩 스택에 결합하는 데 이용될 수 있다.
도 12a-c는 일부 실시예에 따른, 그라핀 층의 현수 부분을 이용하는 나선형 코일 구성으로 하이브리드 카본-금속 상호연결(이하 "하이브리드 상호연결(1200)")을 제조하는 다양한 스테이지를 개략적으로 보여주고 있다. 하이브리드 상호연결(1200)은 하이브리드 상호연결(1100)과 연관해서 기술된 실시예들에 따라 형성될 수 있다. 그라핀에서 감소한 "스킨 효과"로 인해, 현수 그라핀 나선형 코일은 구리나 알루미늄과 같은 다른 재료로 구축된 등가의 나선형 코일에 비해서 개선된 고주파수 거동(behavior)(예로, 더 높은 Q-팩터)을 가질 수 있다.
도 12a에서, 하이브리드 상호연결(1200)은 도 11a의 각 상호연결 구조(1135 및 1133)의 라인 AB 및 CD를 따른 측면 단면도와 유사한 단면 프로필을 가질 수 있다. 도 12b에서, 하이브리드 상호연결(1200)의 부분들은 도 11b에 연관해서 기술된 바와 같은 마스킹 재료(1137)로 덮여질 수 있다. 하이브리드 상호연결(1200)의 도시된 실시예에서, 나선형 구성의 코너들은 마스킹 재료(1137)로 덮여진다. 도 12c에서, 마스킹 재료(1137)에 의해서 보호되지 않는 금속 상호연결 층의 부분들은 도 11c-d에 연관해서 기술된 바와 같은 에칭 공정에 의해서 선택적으로 제거되어, 상호연결 구조들(1133 및 1141) 사이에 현수 그라핀 부분(1139)이 제공된다.
상호연결 구조들(1133 및 1141)은 현수 그라핀 부분(1139)에 대한 전기적 라우팅 및/또는 구조적 지지를 제공하는 그라핀 층 아래의 금속 상호연결 층의 부분들을 포함한다. 일부 실시예들에서, 상호연결 구조들(1133 및 1141)은 금속 상호연결 층과 그라핀 층의 평면에 있는 나선형 코일 형태로 구성된 전기 경로의 일부이다. 일부 실시예들에서, 상호연결 구조들(1133)은 본드 패드이고 상호연결 구조들(1141)은 지지 구조이다.
도 13-14는 일부 실시예들에 따른 하이브리드 카본-금속 와이어를 개략적으로 보여주고 있다. 도 13에서는 하이브리드 와이어(1300)의 단면 프로필이 도시되어 있다. 하이브리드 와이어(1300)는 도시된 바와 같이 구성된 금속 와이어(1351), 그라핀 층(1322) 및 전기 절연 커버(1357)를 포함할 수 있다. 일부 실시예들에서는, 전기 절연 커버(1357)는 이용되지 않을 수 있다.
일부 실시예들에서, 금속 와이어(1351)는 그라핀 층(1322)에 의해 둘러싸인 구리 코어일 수 있다. 하이브리드 와이어(1300) 또는 케이블은 전류가 주로 전류의 주파수 증가를 위해 전도 재료의 표면 영역(스킨)에서 전송되는 고주파수 RF 응용(예로, 500 kHz-10GHz)을 위해 "스킨 효과"를 줄일 수 있게 구성될 수 있다. 그라핀 층(1322)은 그러한 경우에 "스킨 효과"를 완화할 수 있다. 일부 실시예들에서, 그라핀 층(1322)은 도핑된 더 낮은 저항 그라핀 층이다. 더 높은 주파수에서, 전류는 주로 더 낮은 저항 그라핀 층(1322)에서 전도될 수 있다.
일부 실시예들에서, 금속 와이어(1351)는 RF 신호를 출력하도록 구성된 컴퓨팅 장치(예로, 도 18의 컴퓨팅 장치(1800)) 또는 다른 전기 장치를 RF 신호를 수신하도록 구성된 다른 컴퓨팅 장치 또는 전기 장치에 결합하는 데 이용될 수 있다. 일부 실시예들에서, 금속 와이어(1351)는 튜너를 스피커나 뮤직 플레이어(예로, CD 플레이어)에 결합하거나 전기 측정 장비를 RF 장치 등에 결합하는 데 이용될 수 있다. 일부 실시예들에서, 금속 와이어(1351)는 칩 어셈블리 내의 와이어본드 와이어, 인덕터 코일(예로, 표면 실장 장치(SMD)) 내의 RF 와이어, 또는 이산 반도체 컴포넌트들로서 이용될 수 있다. 금속 와이어(1351)는 다른 실시예에서는 다른 적합한 응용에 이용될 수 있다.
도 14에서는, 하이브리드 와이어(1400)의 단면 프로필이 도시되어 있다. 하이브리드 와이어(1400)는 도시된 바와 같이 금속 와이어(1351), 그라핀 층(1322), 유전체 절연체(1353), 금속 차폐(1355) 및 전기 절연 커버(1357)를 포함할 수 있다. 그라핀 층(1322)은 하이드리브 와이어(1400)에서 "스킨 효과"를 줄이도록 구성될 수 있다.
도 15는 일부 실시예들에 따른 하이브리드 카본-금속 와이어(예로, 도 13의 하이브리드 와이어(1300))를 제조하는 다양한 스테이지를 개략적으로 보여주고 있다. 1502에서, 제조는 일부 실시예들에서 구리로 이루어진 금속 코어일 수 있는 인입 금속 와이어(1351)의 클리닝을 포함할 수 있다. 클리닝은 금속 코어로부터 표면 산화물을 제거하기 위해 클리닝 스테이션에서 습식 또는 플라즈마 에칭에 의해 실행될 수 있다.
1504에서, 제조는 불활성 또는 환원(예로, H2) 환경에서 금속 와이어(1351)의 가열을 더 포함할 수 있다. 가열은 램프 가열 또는 다른 적합한 가열 소스에 의해 가열 스테이션에서 실행될 수 있다. 불활성 또는 환원 환경은, 예를 들어, Ar, N2, H2 또는 이들의 적합한 조합을 포함할 수 있다.
1506에서, 제조는 그라핀 층(1322)으로 금속 와이어(1351)를 코팅하는 것을 더 포함할 수 있다. 그라핀 층(1322)은, 예를 들어, CVD에 의해 퇴적될 수 있다. 일부 실시예들에서, 그라핀 층(1322)은, 예를 들어, CH4, C2H2, H2 등과 같은 화학 물질을 이용하여 800℃보다 높은 온도에서 퇴적될 수 있다.
1508에서, 제조는 금속 와이어(1351)와 그라핀 층(1322)을 냉각하는 것을 더 포함할 수 있다. 냉각은 1504에 연관해서 기술된 바와 같은 불활성 또는 환원 환경에서 300℃ 미만의 온도로 냉각 스테이션에서 실행될 수 있다. 도면에는 도시되어 있지 않을지라도, 이 스테이지에서, 그라핀 층(1322)은 일부 실시예들에서는 저항을 줄이기 위해 인터칼레이션(intercalation)에 의해 도핑될 수 있다.
1510에서, 제조는 유전체 코팅(예로, 전기 절연 커버(1357))으로 그라핀 층(1322)을 코팅하는 것을 더 포함할 수 있다. 일부 실시예들에서, 유전체 코팅은 유전체 절연체(예로, 도 14의 유전체 절연체(1353))일 수 있고, 금속 차폐(예로, 도 14의 금속 차폐(1355))는 유전체 절연체 위에 형성된 다음 전기 절연 커버(1357)로 코팅될 수 있다.
도 16은 일부 실시예들에 따른, 하이브리드 카본-금속 상호연결을 제조하는 방법(1600)에 대한 흐름도를 개략적으로 보여주고 있다. 방법(1600)은 도 1 내지 12c에 연관해서 기술된 실시예들에 순응할 수 있다.
1602에서, 방법(1600)은 기판(예로, 도 2a 또는 도 6a의 기판(214))을 제공하는 것을 포함할 수 있다. 기판은, 예를 들어, 인터포저와 같은 IC 어셈블리의 일부일 수 있다. 기판은 기판 위에 형성되는 임의의 능동 트랜지스터 소자를 포함하지 않을 수 있다. 일부 실시예들에서, 기판은 기판 위에 형성되는 하나 이상의 수동 소자를 포함할 수 있다.
1604에서, 방법(1600)은 기판에 유전체 층(예로,도 2a 또는 도 6a의 유전체 층(216))을 형성하는 것을 포함할 수 있다. 유전체 층은 일부 실시예들에서 기판에 직접 결합할 수 있다. 다른 실시예들에서는, 유전체 층은 컴포넌트의 층간 유전체 층(inter-dielectric layer; ILD)일 수 있다.
1606에서, 방법(1600)은 유전체 층에 배리어 층(예로, 도 2a 또는 도 6a의 배리어 층(218))을 형성하는 것을 포함할 수 있다. 배리어 층은 앞서 기술된 기법에 따라서 형성될 수 있다.
1608에서, 방법(1600)은 기판에 금속 상호연결 층(예로, 도 2a 또는 도 6a의 금속 상호연결 층(220))을 형성하는 것을 포함할 수 있다. 금속 상호연결 층은 앞서 기술된 기법에 따라서 형성될 수 있다.
1610에서, 방법(1600)은 금속 상호연결 층에 바로 그라핀 층(예로, 도 2a 또는 도 6a의 그라핀 층(222))을 형성하는 것을 포함할 수 있다. 금속 상호연결 층은 그라핀 층에 대한 성장 개시층으로서 작용할 수 있다. 금속 상호연결 층과 그라핀 층은 컴포넌트를 통해서 전기 신호를 라우트할 수 있게 구성될 수 있다. 일부 실시예들에서, 그라핀 층을 형성하는 것은 800℃ 이상의 온도에서 GNR들의 하나 이상의 모노-층을 금속 상호연결 층 위에 퇴적하는 것을 포함한다.
1612에서, 방법(1600)은 금속 상호연결 층을 패터닝하는 것을 포함할 수 있다. 일부 실시예들에서, 금속 상호연결 층은 라인 구조(예로, 트렌치 구조)가 형성되도록 패터닝되고 아니면 앞서 기술된 기법에 따라서 패터닝될 수 있다.
1614에서, 방법(1600)은 2 이상의 유전체 층(예로, 도 6c의 유전체 층(632) 및 유전체 층(634))을 그라핀 층 위에 퇴적하는 것을 포함할 수 있다. 2 이상의 유전체 층은 앞서 기술된 기법에 따라 퇴적될 수 있다.
1616에서, 방법(1600)은 그라핀 층에 전기적으로 결합되는 비아 구조(예로, 도 6f의 비아 구조(640))를 형성하는 것을 포함할 수 있다. 비아 구조는 앞서 기술된 기법에 따라서 형성될 수 있다.
1618에서, 방법(1600)은 다른 금속 상호연결 층(예로, 도 6h의 제2 하이브리드 상호연결(650)의 금속 상호연결 층(220))을 비아 구조상에 전기적으로 결합되게 형성하는 것을 포함할 수 있다. 다른 금속 상호연결 층은 앞서 기술된 기법에 따라서 비아 구조상에 전기적으로 결합되게 형성될 수 있다.
1620에서, 방법(1600)은 다른 금속 상호연결 층 바로 위에 다른 그라핀 층(예로, 도 6h의 제2 하이브리드 상호연결(650)의 그라핀 층(222))을 형성하는 것을 포함할 수 있다. 다른 그라핀 층은 앞서 기술된 기법에 따라서 다른 금속 상호연결 층 바로 위에 형성될 수 있다.
도 17은 일부 실시예들에 따른, 그라핀 층의 현수 부분(예로, 도 11d-e 또는 도 12c의 현수 그라핀 부분(1139))을 이용하여 하이브리드 카본-금속 상호연결(예로, 도 11a-e의 하이브리드 상호연결(1100) 또는 도 12a-c의 하이브리드 상호연결(1200))의 제조 방법(1700)의 흐름도를 개략적으로 보여주고 있다.
1702에서, 방법(1700)은 기판을 제공하는 것을 포함할 수 있다. 1704에서, 방법(1700)은 유전체 층을 기판 위에 형성하는 것을 포함할 수 있다. 1706에서, 방법(1700)은 금속 상호연결 층을 기판 위에 형성하는 것을 포함할 수 있다. 1708에서, 방법(1700)은 그라핀 층을 금속 상호연결 층 바로 위에 형성하는 것을 포함할 수 있다. 1702, 1704, 1706 및 1708에서의 액션은 도 16의 각 액션 1602, 1604, 1608 및 1610에 연관해서 기술된 실시예들에 순응할 수 있다. 일부 실시예들에서, 배리어 층은 방법(1600)에 연관해서 기술된 바와 유사한 방법(1700)으로 형성될 수 있다. 방법(1700)은 방법(1600)의 1612에 연관해서 기술된 바와 같이 금속 상호연결 층을 패터닝하는 것을 더 포함할 수 있다.
1710에서, 방법(1700)은 그라핀 층의 현수 부분을 형성하기 위해 금속 상호연결 층의 금속을 선택적으로 제거하는 것을 포함할 수 있다. 금속 상호연결 층의 금속을 선택적으로 제거하는 것은 그라핀 층의 현수 부분에 의해 전기적으로 결합되는 금속 상호연결 층에 적어도 2개의 금속 상호연결 구조(예로, 도 11d의 상호연결 구조(1133 및/또는 1141))를 형성할 수 있다.
1712에서, 방법(1700)은 그라핀 층의 현수 부분과 기판 사이에 유전체 재료(예로, 도 11e의 유전체 재료(1143))를 퇴적하는 것을 더 포함할 수 있다. 그라핀 층의 현수 부분과 기판 사이에 유전체 재료를 퇴적하는 것은 스핀-온, 언더필 디스펜스 기법 또는 여기에 기술된 다른 기법에 의해 실행될 수 있다. 다른 실시예들에서는 다른 적합한 기법이 이용될 수 있다.
1714에서, 방법(1700)은 범프 또는 필러를 금속 상호연결 층 위에 형성하는 것을 더 포함할 수 있다. 예를 들어, 일부 실시예들에서, 범프 또는 필러를 금속 상호연결 층 위에 형성하는 것은 도 11e의 UBM(1145) 및/또는 범프(1147)를 형성하는 것에 연관해서 기술된 기법을 포함할 수 있다. 일부 실시예들에서, 방법(1700)은 나선형 코일 형태(예로, 도 12c에 도시된 바와 같이)로 구성된 전기 경로(예로, 하이브리드 상호연결(1200))를 형성하는데 이용될 수 있다. 방법(1600 및 1700))에 연관해서 기술된 기법들은 다양한 실시예에서 적합하게 결합할 수 있다.
다양한 동작들이, 청구된 주제를 이해하는데 가장 도움이 되는 방식으로 다수의 개별 동작들로 차례로 기술된다. 그러나, 기술되는 순서가 이들 동작이 반드시 순서 의존인 것을 의미하는 것으로 해석되지 않아야 한다. 방법(1600 또는 1700)의 액션들은 도시된 것과는 다른 적합한 순서로 실행될 수 있다.
본 발명의 실시예들은 필요에 따라서 구성하기 위해 임의의 적합한 하드웨어 및/또는 소프트웨어를 이용하는 시스템 안에 구현될 수 있다. 도 18은 일부 실시예들에 따른, 여기에 기술된 바와 같은 하이브리드 카본-금속 상호연결을 포함하는 컴퓨팅 장치를 개략적으로 보여주고 있다. 컴퓨팅 장치(1800)는 마더보드(1802)와 같은 보드를 수용할 수 있다. 마더보드(1802)는 프로세서(1804) 및 적어도 하나의 통신 칩(1806)을 포함하지만 이것으로 한정되지 않는 다수의 컴포넌트를 포함할 수 있다. 프로세서(1804)는 마더보드(1802)에 물리적 전기적으로 결합될 수 있다. 일부 실시예들에서, 적어도 하나의 통신 칩(1806)도 또한 마더보드(1802)에 물리적 전기적으로 결합될 수 있다. 다른 구현에서, 통신 칩(1806)은 프로세서(1804)의 일부일 수 있다.
응용에 따라서, 컴퓨팅 장치(1800)는 마더보드(1802)에 물리적 전기적으로 결합되거나 결합되지 않을 수 있는 다른 컴포넌트들을 포함할 수 있다. 이들 다른 컴포넌트들은 휘발성 메모리(예러, DRAM), 비-휘발성 메모리(예로, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호화 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, 글로벌 위치추적 시스템(global positioning system; GPS) 장치, 나침반, Geiger 카운터, 가속도계, 자이로스코프, 스피커, 카메라, 및 대용량 저장 장치(예로, 하드 디스크 드라이브, 컴팩 디스크(CD), DVD(digital versatile disk) 등)을 포함하지만 이들에 한정되지 않는다.
통신 칩(1806)은 컴퓨팅 장치(1800)와 데이터를 송수신하기 위한 무선 통신을 가능하게 해준다. 용어 "무선" 및 그의 파생어는 비-고체 매체를 통해 변조된 전자기 방사선의 이용을 통해서 데이터를 통신할 수 있는 회로, 장치, 시스템, 방법, 기법, 통신 채널 등을 기술하는데 이용될 수 있다. 이 용어는, 연관 장치가 어떤 와이어(wire)도 포함하지 않음을 의미하지 않지만, 일부 실시예들에서는 그렇지 않을 수도 있다. 통신 칩(1806)은 Wi-Fi(IEEE 802.11 계열)를 포함하는 IEEE(Institute for Electrical and Electronic Engineers) 표준, IEEE 802.16 표준(예로, IEEE 802.16-2005 Amendment), 임의 보정, 갱신 및/또는 개정과 더불어 LTE(Long-Term Evolution) 프로젝트(예로, 어드번스드 LTE 프로젝트, 울트라 모바일 브로드밴드(UMB) 프로젝트(또한 "3GPP2"라 불림), 등)를 포함하지만 이것으로 한정되지 않는 다수의 무선 표준 또는 프로토콜 중 어떤 것도 구현할 수 있다. IEEE 802.16 호환가능 BWA 망은 일반적으로 WiMAX 망이라 불리며, 이는 Worldwide interoperability for Microwave Access를 나타내는 머리글자이고, 이는 IEEE 802.16 표준의 합치성 및 상호운용성 시험을 통과한 제품에 대한 인증 마크이다. 통신 칩(1806)은 GSM(Global System for Mobile Communication), GPRS(General Packet Radio Service), UMTS(Universal Mobile Telecommunications System), HSPA(High Speed Packet Access), E-HSPA(Evolved HSPA), 또는 LTE 망에 따라서 동작할 수 있다. 통신 칩(1806)은 EDGE(Enhanced Data for GSM Evolution), GERAN(GSM EDGE Radio Access Network), UTRAN(Universal Terrestrial Radio Access Network) 또는 E-UTRAN(Evolved UTRAN)에 따라서 동작할 수 있다. 통신 칩(1806)은 CDMA(Code Division Multiple Access), TDMA(Time Division Multiple Access), DECT(Digital Enhanced Cordless Telecommunications), EV-DO(Evolution-Data Optimized), 이들의 파생품은 물론이고 3G, 4G, 5G 및 그 이상으로 지정된 임의 다른 무선 프로토콜에 따라서 동작할 수 있다. 통신 칩(1806)은 다른 실시예들에서는 다른 무선 프로토콜에 따라 동작할 수 있다.
컴퓨팅 장치(1800)는 복수의 통신 칩(1806)을 포함할 수 있다. 예를 들어, 제1 통신 칩(1806)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신 전용일 수 있고, 제2 통신 칩(1806)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 장거리 무선 통신 전용일 수 있다.
컴퓨팅 장치(1800)의 프로세서(1804)는 여기에 기술된 것과 같은 하이브리드 카본-금속 상호연결을 갖는 컴포넌트(예로, 도 1의 인터포저(103))를 포함하는 IC 어셈블리(예로, 도 1의 IC 어셈블리(100))에 패키지화될 수 있다. 예를 들어, 도 1의 회로 보드(122)는 마더보드(1802)일 수 있고, 프로세서(1804)는 도 1의 인터포저(103)를 이용하는 패키지 기판(104)에 실장된 다이(102)일 수 있다. 패키지 기판(104)과 마더보드(1802)는 패키지 레벨 상호연결을 이용하여 함께 결합될 수 있다. 용어 "프로세서"는 레지스터 및/또는 메모리로부터의 전자 데이터를 처리하여 그 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 장치 또는 장치의 일부를 지칭할 수 있다.
통신 칩(1806)은 또한 여기에 기술된 바와 같은 하이브리드 카본-금속 상호연결을 갖는 컴포넌트(예로, 도 1의 인터포저(103))를 포함하는 IC 어셈블리(예로, 도 1의 IC 어셈블리(100)) 안에 패키지화될 수 있는 다이(예로, 도 1의 다이(102))를 포함할 수 있다. 다른 구현에서는, 컴퓨팅 장치(1800) 안에 수용된 다른 컴포넌트(예로, 메모리 장치 또는 다른 집적 회로 장치)는 여기에 기술된 바와 같은 하이브리드 카본-금속 상호연결을 갖는 컴포넌트(예로, 도 1의 인터포저(103))를 포함하는 IC 어셈블리(예로, 도 1의 IC 어셈블리(100)) 안에 패키지화될 수 있는 다이(예로, 도 1의 다이(102))를 포함할 수 있다.
다양한 구현에서, 컴퓨팅 장치(1800)는 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA(Personal Digital assistant), 울트라 모바일 PC, 모바일 폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 포터블 뮤직 플레이어, 또는 디지털 비디오 레코더일 수 있다. 다른 구현에서, 컴퓨팅 장치(1800)는 데이터를 처리하는 임의 다른 전자 장치일 수 있다.
예
다양한 실시예에 따르면, 본 발명은 기판, 상기 기판 위에 배치되어 있고 그라핀 층을 위한 성장 개시 층으로서 작용하도록 구성된 금속 상호연결 층, 및 상기 그라핀 층 - 상기 그라핀 층은 상기 금속 상호연결 층 바로 위에 형성되고, 상기 금속 상호연결 층과 상기 그라핀 층은 전기 신호를 라우트(route)하도록 구성됨 - 을 포함하는 장치 또는 집적 회로 어셈블리를 기술하고 있다. 일부 실시예들에서, 상기 그라핀 층은 그라핀 나노리본들(GNRs)의 하나 이상의 모노-층을 포함한다. 일부 실시예들에서, 상기 기판은 반도체, 유리 또는 금속 중에서 하나 이상으로 이루어지고, 상기 금속 상호연결 층은 구리(Cu), 니켈(Ni), 코발트(Co), 루테늄(Ru), 이리듐(Ir), 백금(Pt), 또는 팔라듐(Pd) 중에서 1 이상으로 이루어진다.
일부 실시예들에서, 상기 장치 또는 어셈블리는 상기 기판을 포함하는 인터포저를 더 포함하고, 상기 금속 상호연결 층과 상기 그라핀 층은 전기 신호를 상기 인터포저를 통해서 라우트하도록 구성되어 있고, 상기 기판은 상기 기판 위에 형성되는 임의의 능동 트랜지스터 소자를 포함하지 않는다. 일부 실시예들에서, 상기 인터포저는 집적 수동 소자이다.
일부 실시예들에서, 상기 장치 또는 어셈블리는 상기 기판 위에 배치된 제1 유전체 층, 상기 제1 유전체 층 위에 배치된 배리어 층 - 상기 배리어 층은 상기 금속 상호연결 층과 상기 제1 유전체 층 사이에 배치되어 있고, 상기 금속 상호연결 층은 상기 배리어 층과 직접 접촉함 - , 상기 그라핀 층 위에 배치된 제2 유전체 층 - 상기 제2 유전체 층은 상기 그라핀 층과 직접 접촉하며 산소 플라즈마, 라디칼 또는 이온을 이용하는 제3 유전체 층의 퇴적 동안 상기 그라핀 층을 보호하도록 구성됨 - , 및 상기 제2 유전체 층 위에 배치된 상기 제3 유전체 층 - 상기 제3 유전체 층은 상기 제2 유전체 층과 직접 접촉함 - 을 더 포함한다. 일부 실시예들에서, 상기 제1 유전체 층, 상기 제2 유전체 층 및 상기 제3 유전체 층은 실리콘 산화물, 실리콘 카바이드(silicon carbide), 실리콘 카보나이트라이드(silicon carbonitride), 또는 실리콘 질화물 중에서 1 이상으로 이루어지며, 상기 배리어 층은 탄탈륨(Ta), 탄탈륨 질화물(TaN), 티타늄(Ti), 티타늄 질화물(TiN), 티타늄 텅스텐(TiW), 텅스텐 질화물(WN) 또는 루테늄(Ru) 중에서 1 이상으로 이루어진다. 일부 실시예들에서, 상기 그라핀 층의 재료는 상기 금속 상호연결 층의 상부 표면과 측벽 표면들 위에 배치되어 있다. 일부 실시예들에서, 상기 금속 상호연결 층은 (111) 텍스처를 가지고 있다. 일부 실시예들에서, 상기 금속 상호연결 층과 상기 그라핀 층은 라인 구조를 형성한다.
일부 실시예들에서, 상기 장치 또는 어셈블리는 비아 구조를 더 포함하고, 상기 비아 구조의 전기 전도 재료는 상기 그라핀 층 안에서 종단된다. 일부 실시예들에서, 상기 장치 또는 어셈블리는 비아 구조를 더 포함하고, 상기 비아 구조의 전기 전도 재료는 상기 그라핀 층을 통해서 연장하고 상기 금속 상호연결 층 안에서 종단된다. 일부 실시예들에서, 상기 비아 구조의 전기 전도 재료는 카본 나노튜브들(CNT들) 또는 금속을 포함할 수 있다.
일부 실시예들에서, 상기 비아 구조의 전기 전도 재료는 유전체 재료 안에 캡슐화된 CNT들을 포함한다. 일부 실시예들에서, 상기 라인 구조는 제1 라인 구조이고, 상기 금속 상호연결 층은 제1 금속 상호연결 층이며, 상기 그라핀 층은 제1 그라핀 층이고, 상기 장치 또는 어셈블리는 상기 비아 구조 위에 배치되어 그와 전기적으로 결합되는 제2 금속 상호연결 층 - 상기 제2 금속 상호연결 층은 제2 그라핀 층을 위한 성장 개시 층으로서 작용하도록 구성됨 - , 및 상기 제2 그라핀 층 - 상기 제2 그라핀 층은 상기 제2 금속 상호연결 층 바로 위에 형성되고, 상기 제2 금속 상호연결 층과 상기 제2 그라핀 층은 제2 라인 구조를 형성함 - 을 더 포함한다. 일부 실시예들에서, 상기 비아 구조와 상기 제2 라인 구조는 각각 싱글-다마신 층의 일부이거나 동일한 듀얼-다마신 층의 일부이다.
일부 실시예들에서, 상기 금속 상호연결 층은 적어도 2개의 금속 상호연결 구조가 형성되도록 상기 금속 상호연결 층의 금속이 제거된 영역을 포함하고, 상기 그라핀 층은 상기 금속이 제거된 영역 위에 현수 그라핀 부분이 제공되도록 상기 그라핀 층의 평면 내의 방향으로 연장하고, 상기 현수 그라핀 부분은 2개의 금속 상호연결 구조를 전기적으로 결합하도록 구성된다. 일부 실시예들에서, 상기 2개의 금속 상호연결 구조 중에서 적어도 하나는 본드 패드이다. 일부 실시예들에서, 상기 장치 또는 어셈블리는 상기 금속이 제거된 영역에 배치된 유전체 재료와, 상기 본드 패드 위에 배치되어 그와 전기적으로 결합되는 범프 또는 필러를 더 포함한다. 일부 실시예들에서, 상기 2개의 금속 상호연결 구조는 나선형 코일 형태로 구성된 전기 경로의 일부이고, 상기 전기 경로는 상기 금속 상호연결 층과 상기 그라핀 층의 평면에 있다. 일부 실시예들에서, 상기 전기 신호는 하나 이상의 다이로 또는 이들로부터 라우트되는 입력/출력(I/O) 신호, 무선 주파수(RF) 신호 또는 전력을 포함한다.
다양한 실시예에 따르면, 본 발명은 집적 회로 어셈블리의 하이브리드 카본-금속 상호연결을 제조하는 방법을 기술한다. 일부 실시예들에서, 상기 방법은 기판을 제공하는 단계, 상기 기판 위에 금속 상호연결 층을 형성하는 단계, 및 상기 금속 상호연결 층을 그라핀 층을 위한 성장 개시 층으로서 이용하여 상기 금속 상호연결 층 바로 위에 상기 그라핀 층을 형성하는 단계 - 상기 금속 상호연결 층과 상기 그라핀 층은 전기 신호를 라우트하도록 구성됨 - 를 포함한다. 일부 실시예들에서, 상기 기판을 제공하는 단계는 기판 위에 형성되는 임의의 능동 트랜지스터 소자는 포함하지 않지만 기판 위에 형성되는 하나 이상의 수동 소자를 포함하는 인터포저의 기판을 제공하는 단계를 포함한다. 일부 실시예들에서, 상기 그라핀 층을 형성하는 단계는 800℃ 이상의 온도에서 상기 금속 상호연결 층 위에 그라핀 나노리본들(GNR들)의 하나 이상의 모노-층을 퇴적하는 단계를 포함한다. 일부 실시예들에서, 상기 금속 상호연결 층을 형성하는 단계는 금속을 퇴적하는 단계를 포함한다.
일부 실시예들에서, 상기 방법은 상기 기판 위에 유전체 층을 형성하는 단계, 및 상기 유전체 층 위에 배리어 층을 형성하는 단계 - 상기 배리어 층은 상기 금속 상호연결 층과 상기 유전체 층 사이에 배치되고, 상기 금속 상호연결 층은 상기 배리어 층과 직접 접촉함 - 를 더 포함한다. 일부 실시예들에서, 상기 금속 상호연결 층을 형성하는 단계는 구리(Cu), 니켈(Ni), 코발트(Co), 루테늄(Ru), 이리듐(Ir), 백금(Pt), 또는 팔라듐(Pd) 중에서 1 이상을 퇴적하는 단계를 포함하고, 상기 퇴적된 금속은 컨벤션(xyz)에 따른 (111) 텍스처를 가지며, 여기서 x, y 및 z는 서로에 대해 수직인 3차원에서 각자의 결정면을 나타내고, 상기 배리어 층을 형성하는 단계는 물리 증착(PVD) 공정을 이용하여 탄탈륨(Ta), 탄탈륨 질화물(TaN), 티타늄(Ti), 티타늄 질화물(TiN), 티타늄 텅스텐(TiW), 텅스텐 질화물(WN) 또는 루테늄(Ru)을 퇴적하는 단계를 포함한다.
일부 실시예들에서, 상기 유전체 층은 제1 유전체 층이고, 상기 방법은 라인 구조를 형성하기 위해 상기 금속 상호연결 층을 패터닝하는 단계, 산소 플라즈마, 라디칼 또는 이온이 없이 퇴적 공정을 이용하여 상기 그라핀 층 위에 제2 유전체 층 - 상기 제2 유전체 층은 상기 그라핀 층과 직접 접촉함 - 을 형성하는 단계, 및 상기 제2 유전체 층 위에 제3 유전체 층 - 상기 제3 유전체 층은 상기 제2 유전체 층과 직접 접촉함 - 을 형성하는 단계를 더 포함한다. 일부 실시예들에서, 상기 금속 상호연결 층을 패터닝하는 단계는 상기 그라핀 층 위에 제1 하드마스크 재료를 퇴적하는 단계, 상기 제1 하드마스크 재료 위에 제2 하드마스크 재료를 퇴적하는 단계, 상기 제2 하드마스크 재료 위에 감광성(photodefinable) 재료를 퇴적하는 단계, 상기 감광성 재료의 부분들을 선택적으로 제거하는 단계, 상기 감광성 재료에 의해 보호되지 않는 상기 제2 하드마스크 재료의 부분들을 제거하기 위해 상기 제2 하드마스크 재료를 에칭하는 단계 - 상기 제2 하드마스크 재료의 에칭은 상기 제1 하드마스크 재료에 대해 선택적임 - , 상기 감광성 재료를 제거하는 단계, 및 상기 감광성 재료를 제거한 후에, 상기 제2 하드마스크 재료에 의해 보호되지 않는 상기 제1 하드마스크 재료, 상기 그라핀 층 및 상기 금속 상호연결 층의 부분들을 제거하기 위해 상기 제1 하드마스크 재료, 상기 그라핀 층 및 상기 금속 상호연결 층을 에칭하는 단계를 포함한다. 일부 실시예들에서, 상기 제2 유전체 층을 형성하는 단계는 스퍼터링 또는 스핀-온 공정을 이용하여 실리콘 산화물을 퇴적하는 단계, 또는 무-산소 화학 증착(CVD) 공정을 이용하여 실리콘 카바이드, 실리콘 카보나이트라이드, 또는 실리콘 질화물을 퇴적하는 단계를 포함하고, 상기 제3 유전체 층을 형성하는 단계는 CVD 공정을 이용하여 실리콘 산화물을 퇴적하는 단계를 포함하고, 상기 제2 유전체 층은 상기 제3 유전체 층을 형성하는 동안 산소 플라즈마, 라디칼 또는 이온으로부터 상기 그라핀 층을 보호하도록 구성된다.
일부 실시예들에서, 상기 그라핀 층을 형성하는 단계는 상기 금속 상호연결 층의 측벽 표면들 위에 그라핀을 퇴적하는 단계를 포함한다. 일부 실시예들에서, 상기 방법은 상기 그라핀 층을 노출하는 개구를 형성하기 위해 상기 제3 유전체 층 및 상기 제2 유전체 층의 재료를 제거함으로써 비아(via) 구조를 형성하는 단계, 및 노출된 그라핀 층 위에 상기 비아 구조의 전기 전도 재료를 퇴적하는 단계 - 상기 비아 구조의 전기 전도 재료는 상기 그라핀 층 안에서 종단됨 - 를 더 포함한다. 일부 실시예들에서, 상기 방법은 상기 금속 상호연결 층을 노출하는 개구가 형성되도록 상기 제3 유전체 층, 상기 제2 유전체 층 및 상기 그라핀 층의 재료를 제거하고, 상기 노출된 금속 상호연결 층 상의 개구 안으로 상기 비아 구조의 전기 전도 재료 - 상기 비아 구조의 전기 전도 재료는 상기 금속 상호연결 층 안에서 종단됨 - 를 퇴적함으로써 비아 구조를 형성하는 단계를 더 포함한다. 일부 실시예들에서, 상기 비아 구조의 전기 전도 재료를 퇴적하는 단계는 카본 나노튜브들(CNT들)을 퇴적하는 단계를 포함하고, 상기 비아 구조를 형성하는 단계는 상기 CNT들을 캡슐화하기 위해 유전체 재료를 퇴적하는 단계를 더 포함한다. 일부 실시예들에서, 상기 방법은 상기 제3 유전체 층으로 상기 CNT들의 평면을 제공하기 위해 평탄화 공정을 실행하는 단계를 더 포함하고, 상기 CNT들을 캡슐화하기 위해 상기 유전체 재료를 퇴적하는 단계는 상기 CNT들의 평탄화 공정을 가능하게 해준다.
일부 실시예들에서, 상기 라인 구조는 제1 라인 구조이고, 상기 금속 상호연결 층은 제1 금속 상호연결 층이며 상기 그라핀 층은 제1 그라핀 층이고, 상기 방법은 상기 비아 구조 위에 그와 전기적으로 결합되는 제2 금속 상호연결 층을 형성하는 단계, 제2 그라핀 층을 위한 성장 개시 층으로서 상기 제2 금속 상호연결 층을 이용하여 상기 제2 금속 상호연결 층 바로 위에 상기 제2 그라핀 층을 형성하는 단계 및 제2 라인 구조가 형성되도록 상기 제2 금속 상호연결 층을 패터닝하는 단계를 더 포함한다. 일부 실시예들에서, 상기 비아 구조와 상기 제2 라인 구조는 싱글-다마스 공정을 이용하여 개별적으로 형성된다. 일부 실시예들에서, 상기 비아 구조와 상기 제2 라인 구조는 듀얼-다마스 공정을 이용하여 동일한 층의 일부로서 형성된다.
일부 실시예들에서, 상기 방법은 상기 그라핀 층의 현수 부분에 의해 전기적으로 결합되는 상기 금속 상호연결 층 내의 적어도 2개의 금속 상호연결 구조가 형성되도록 상기 그라핀 층을 형성한 후 상기 금속 상호연결 층의 금속을 선택적으로 제거하는 단계를 더 포함한다. 일부 실시예들에서, 상기 2개의 금속 상호연결 구조 중 적어도 하나는 본드 패드이며, 상기 방법은 상기 금속 상호연결 층의 금속이 제거되어 있는 기판과 상기 그라핀 층의 상기 현수 부분 사이의 영역을 채우기 위해서 유전체 재료를 퇴적하는 단계, 및 상기 본드 패드 위에 그와 전기적으로 결합되는 범프 또는 필러(pillar)를 형성하는 단계를 더 포함한다. 일부 실시예들에서, 상기 방법은 나선형 코일 형태로 구성된 전기 경로를 형성하는 단계를 더 포함하고, 상기 2개의 금속 상호연결 구조는 상기 전기경로의 일부이고, 상기 전기 경로는 상기 금속 상호연결 층과 상기 그라핀 층의 평면에 있다.
다양한 실시예에 따르면, 본 발명은 하이브리드 카본-금속 와이어("와이어")를 기술한다. 일부 실시예들에서, 상기 와이어는 금속 와이어 코어 및 상기 금속 와이어 코어 위에 배치되어 이를 캡슐화하도록 구성된 그라핀 층을 포함한다. 일부 실시예들에서, 상기 와이어는 상기 그라핀 층에 배치되어 이를 캡슐화하도록 구성된 전기 절연 재료를 더 포함한다. 일부 실시예들에서, 상기 전기 절연 재료는 유전체 절연체이고 상기 와이어는 상기 유전체 절연체 위에 배치되어 이를 캡슐화하도록 구성된 금속 차폐 층 및 상기 금속 차폐 층 위에 배치되어 이를 캡슐화하도록 구성된 전기 절연 외부 층을 더 포함하고, 상기 와이어는 무선 주파수(RF) 신호를 라우트하도록 구성되어 있고, 상기 그라핀 층은 RF 신호의 스킨 효과를 경감할 수 있게 구성되어 있다.
다양한 실시예에 따르면, 본 발명은 기판, 상기 기판 위에 배치되고 그라핀 층을 위한 성장 개시 층으로서 작용하도록 구성된 금속 상호연결 층, 및 상기 금속 상호연결 층 바로 위에 형성된 상기 그라핀 층을 포함하는 인터포저, 및 상기 인터포저와 전기적으로 결합된 다이를 포함하는 시스템 또는 컴퓨팅 장치를 기술하고 있고, 여기서 상기 금속 상호연결 층과 상기 그라핀 층은 상기 인터포저를 통해서 상기 다이의 전기 신호를 라우트할 수 있게 구성되어 있다. 일부 실시예들에서, 상기 시스템 또는 컴퓨팅 장치는 회로 보드 - 상기 인터포저는 상기 회로 보드와 전기적으로 결합되어 있고 상기 회로 보드는 상기 다이의 전기 신호를 라우트할 수 있게 구성되어 있음 - , 및 상기 회로 보드에 결합되는 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, 글로벌 위치추적 시스템(GPS) 장치, 나침반, Geiger 카운터, 가속도계, 자이로스코프, 스피커, 또는 카메라 중에서 1 이상을 더 포함한다. 일부 실시예들에서, 상기 시스템 또는 컴퓨팅 장치는 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA(Personal Digital assistant), 울트라 모바일 PC, 모바일 폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 포터블 뮤직 플레이어, 또는 디지털 비디오 레코더 중 하나이다.
다양한 실시예는 위에서 접속어 형식(및)으로 기술되어 있는 실시예들의 대안(또는) 실시예들을 포함해서 위에 기술된 실시예들의 임의의 적합한 조합을 포함할 수 있다(예로, "및"은 "및/또는"일 수 있음). 더욱이, 일부 실시예들은 실행될 때 위에 기술된 실시예들 중 임의 실시예의 액션이 수행되게 하는 명령어가 저장되어 있는 하나 이상의 제조물(예로, 비일시적 컴퓨터-판독가능 매체)를 포함할 수 있다. 더욱이, 일부 실시예들은 위에 기술된 실시예들의 다양한 동작을 실행하기 위한 임의의 적합한 수단을 갖춘 장치 또는 시스템을 포함할 수 있다.
설명된 구현들에 대한 위의 설명은, 요약서에 기술되어 있는 것을 포함해서, 철저한 것도 아니지만 본 발명의 실시예들을 개시된 정밀한 형태에 한정하는 것도 아니다. 특정 구현들 및 예들은 설명의 목적을 위해 본 명세서에 기술되어 있으므로, 다양한 등가의 수정이 본 발명의 범위 내에서 가능하며, 이는 관련 기술에 숙련된 자들이면 이해할 것이다.
이들 수정은 위의 상세한 설명에 비추어 본 발명의 실시예들에 대해서 행해질 수 있다. 다음 청구항들에 이용된 용어는 본 발명의 다양한 실시예를 명세서 및 특허청구범위에 제시된 특정 구현들에 한정하는 것으로 해석되지 않아야 한다. 오히려, 이 범위는 다음 특허청구범위에 의해서만 전적으로 결정되어야 하고, 이는 청구항 해석의 확립된 원칙에 따라서 해석되어야 한다.

Claims (25)

  1. 집적 회로 어셈블리(integrated circuit assembly)로서,
    기판;
    상기 기판 위에 배치되어 있고 상기 기판과 직접 접촉하고 그라핀 층(graphene layer)을 위한 성장 개시 층으로서 작용하는 금속 상호연결 층(metal interconnect layer);
    상기 그라핀 층 - 상기 그라핀 층은 상기 금속 상호연결 층 바로 위에 형성되고, 상기 금속 상호연결 층과 상기 그라핀 층은 전기 신호들을 라우트(route)함 -;
    상기 그라핀 층 위에 배치된 제1 유전체 층 - 상기 제1 유전체 층은 상기 그라핀 층과 직접 접촉하며 퇴적 시에 산소 플라즈마, 라디칼들 또는 이온들을 이용하는 제2 유전체 층의 퇴적 동안 상기 그라핀 층을 보호함 -;
    상기 제1 유전체 층 위에 배치된 상기 제2 유전체 층 - 상기 제2 유전체 층은 상기 제1 유전체 층과 직접 접촉하고, 상기 제1 유전체 층 및 상기 제2 유전체 층은 실리콘 산화물, 실리콘 카바이드(silicon carbide), 실리콘 카본 나이트라이드(silicon carbon nitride), 또는 실리콘 질화물 중 하나 이상으로 이루어지고, 상기 금속 상호연결 층은 (111) 텍스처(texture)를 가지고 있음 -; 및
    상기 제2 유전체 층 위에 배치되어 있고 상기 제2 유전체 층과 직접 접촉하는 감광성 재료
    를 포함하는, 집적 회로 어셈블리.
  2. 제1항에 있어서, 상기 그라핀 층은 그라핀 나노리본들(graphene nanoribbons; GNRs)의 하나 이상의 모노-층을 포함하는, 집적 회로 어셈블리.
  3. 제1항에 있어서,
    상기 기판을 포함하는 인터포저를 더 포함하고,
    상기 기판은 반도체, 유리 또는 금속 중 하나 이상으로 이루어지고;
    상기 기판 위에는 어떤 능동 트랜지스터 소자도 형성되어 있지 않으며;
    상기 금속 상호연결 층은 구리(Cu), 니켈(Ni), 코발트(Co), 루테늄(Ru), 이리듐(Ir), 백금(Pt), 또는 팔라듐(Pd)으로 이루어지고;
    상기 금속 상호연결 층과 상기 그라핀 층은 상기 전기 신호들을 상기 인터포저를 통해서 라우트하는, 집적 회로 어셈블리.
  4. 삭제
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 그라핀 층의 재료는 상기 금속 상호연결 층의 상부 표면 위에 배치되어 있는, 집적 회로 어셈블리.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 금속 상호연결 층과 상기 그라핀 층은 라인 구조를 형성하고, 상기 어셈블리는:
    비아(via) 구조를 더 포함하고, 상기 비아 구조의 전기 전도 재료는 상기 그라핀 층 안에서 종단되는(terminate), 집적 회로 어셈블리.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 금속 상호연결 층과 상기 그라핀 층은 라인 구조를 형성하고, 상기 어셈블리는:
    비아 구조를 더 포함하고, 상기 비아 구조의 전기 전도 재료는 상기 그라핀 층을 통해서 연장하고 상기 금속 상호연결 층 안에서 종단되는, 집적 회로 어셈블리.
  8. 제7항에 있어서, 상기 비아 구조의 전기 전도 재료는 유전체 재료 안에 캡슐화된 카본 나노튜브들(carbon nanotubes; CNTs)을 포함하고, 상기 라인 구조는 제1 라인 구조이고, 상기 금속 상호연결 층은 제1 금속 상호연결 층이고, 상기 그라핀 층은 제1 그라핀 층이고, 상기 어셈블리는:
    상기 비아 구조 위에 배치되어 그와 전기적으로 결합되는 제2 금속 상호연결 층 - 상기 제2 금속 상호연결 층은 제2 그라핀 층을 위한 성장 개시 층으로서 작용하도록 구성됨 - ; 및
    상기 제2 그라핀 층 - 상기 제2 그라핀 층은 상기 제2 금속 상호연결 층 바로 위에 형성되고, 상기 제2 금속 상호연결 층과 상기 제2 그라핀 층은 제2 라인 구조를 형성함 - 을 더 포함하는, 집적 회로 어셈블리.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 금속 상호연결 층은 적어도 2개의 금속 상호연결 구조가 형성되도록 상기 금속 상호연결 층의 금속이 제거된 영역을 포함하고;
    상기 그라핀 층은 상기 금속이 제거된 영역 위에 현수 그라핀 부분(suspended graphene portion)이 제공되도록 상기 그라핀 층의 평면 내의 방향으로 연장하고, 상기 현수 그라핀 부분은 상기 2개의 금속 상호연결 구조를 전기적으로 결합하도록 구성되는, 집적 회로 어셈블리.
  10. 제9항에 있어서, 상기 2개의 금속 상호연결 구조는 나선형 코일 형태로 구성된 전기 경로의 일부이고, 상기 전기 경로는 상기 금속 상호연결 층과 상기 그라핀 층의 평면에 있는, 집적 회로 어셈블리.
  11. 집적 회로 어셈블리의 하이브리드 카본-금속 상호연결(hybrid carbon-metal interconnect)을 제조하는 방법으로서,
    기판을 제공하는 단계;
    상기 기판 위에 금속 상호연결 층을 형성하는 단계 - 상기 금속 상호연결 층을 형성하는 단계는 금속을 퇴적하는 단계를 포함함 -;
    상기 금속 상호연결 층을 그라핀 층을 위한 성장 개시 층으로서 이용하여 상기 금속 상호연결 층 바로 위에 상기 그라핀 층을 형성하는 단계 - 상기 금속 상호연결 층과 상기 그라핀 층은 전기 신호들을 라우트하도록 구성됨 -;
    상기 기판 위에 제1 유전체 층을 형성하는 단계;
    상기 제1 유전체 층 위에 배리어 층을 형성하는 단계 - 상기 배리어 층은 상기 금속 상호연결 층과 상기 제1 유전체 층 사이에 배치되고, 상기 금속 상호연결 층은 상기 배리어 층과 직접 접촉함 -;
    라인 구조를 형성하기 위해 상기 금속 상호연결 층을 패터닝하는 단계;
    산소 플라즈마, 라디칼들 또는 이온들이 없이 퇴적 공정을 이용하여 상기 그라핀 층 위에 제2 유전체 층을 형성하는 단계 - 상기 제2 유전체 층은 상기 그라핀 층과 직접 접촉함 -; 및
    상기 제2 유전체 층 위에 제3 유전체 층을 형성하는 단계 - 상기 제3 유전체 층은 상기 제2 유전체 층과 직접 접촉함 -
    를 포함하는, 하이브리드 카본-금속 상호연결의 제조 방법.
  12. 제11항에 있어서,
    상기 기판을 제공하는 단계는, 인터포저의 기판 위에 어떠한 능동 트랜지스터 소자도 포함하지 않고 하나 이상의 수동 소자를 포함하는, 상기 인터포저의 기판을 제공하는 단계를 포함하고;
    상기 그라핀 층을 형성하는 단계는 800℃ 이상의 온도에서 상기 금속 상호연결 층 위에 그라핀 나노리본들(GNRs)의 하나 이상의 모노-층을 퇴적하는 단계를 포함하는, 하이브리드 카본-금속 상호연결의 제조 방법.
  13. 삭제
  14. 제11항에 있어서,
    상기 금속 상호연결 층을 형성하는 단계는 구리(Cu), 니켈(Ni), 코발트(Co), 루테늄(Ru), 이리듐(Ir), 백금(Pt), 또는 팔라듐(Pd) 중에서 1 이상을 퇴적하는 단계를 포함하고, 상기 퇴적된 금속은 컨벤션(xyz)에 따른 (111) 텍스처를 가지며, 여기서 x, y 및 z는 서로에 대해 수직인 3차원에서 각자의 결정면을 나타내고;
    상기 배리어 층을 형성하는 단계는 물리 증착(physical vapor deposition; PVD) 공정을 이용하여 탄탈륨(Ta), 탄탈륨 질화물(TaN), 티타늄(Ti), 티타늄 질화물(TiN), 티타늄 텅스텐(TiW), 텅스텐 질화물(WN) 또는 루테늄(Ru)을 퇴적하는 단계를 포함하는, 하이브리드 카본-금속 상호연결의 제조 방법.
  15. 삭제
  16. 제11항에 있어서, 상기 금속 상호연결 층을 패터닝하는 단계는:
    상기 그라핀 층 위에 제1 하드마스크 재료를 퇴적하는 단계;
    상기 제1 하드마스크 재료 위에 제2 하드마스크 재료를 퇴적하는 단계;
    상기 제2 하드마스크 재료 위에 감광성(photodefinable) 재료를 퇴적하는 단계;
    상기 감광성 재료의 부분들을 선택적으로 제거하는 단계;
    상기 감광성 재료에 의해 보호되지 않는 상기 제2 하드마스크 재료의 부분들을 제거하기 위해 상기 제2 하드마스크 재료를 에칭하는 단계 - 상기 제2 하드마스크 재료의 에칭은 상기 제1 하드마스크 재료에 대해 선택적임 - ;
    상기 감광성 재료를 제거하는 단계; 및
    상기 감광성 재료를 제거한 후에, 상기 제2 하드마스크 재료에 의해 보호되지 않는 상기 제1 하드마스크 재료, 상기 그라핀 층 및 상기 금속 상호연결 층의 부분들을 제거하기 위해 상기 제1 하드마스크 재료, 상기 그라핀 층 및 상기 금속 상호연결 층을 에칭하는 단계를 포함하는, 하이브리드 카본-금속 상호연결의 제조 방법.
  17. 제11항에 있어서, 상기 제2 유전체 층을 형성하는 단계는 스퍼터링 또는 스핀-온 공정을 이용하여 실리콘 산화물을 퇴적하는 단계, 또는 무-산소(oxygen-free) 화학 증착(chemical vapor deposition; CVD) 공정을 이용하여 실리콘 카바이드, 실리콘 카보나이트라이드, 또는 실리콘 질화물을 퇴적하는 단계를 포함하고;
    상기 제3 유전체 층을 형성하는 단계는 CVD 공정을 이용하여 실리콘 산화물을 퇴적하는 단계를 포함하고, 상기 제2 유전체 층은 상기 제3 유전체 층을 형성하는 동안 산소 플라즈마, 라디칼들 또는 이온들로부터 상기 그라핀 층을 보호하도록 구성되는, 하이브리드 카본-금속 상호연결의 제조 방법.
  18. 제11항에 있어서, 상기 그라핀 층을 형성하는 단계는 상기 금속 상호연결 층의 측벽 표면들 위에 그라핀을 퇴적하는 단계를 포함하는, 하이브리드 카본-금속 상호연결의 제조 방법.
  19. 제11항에 있어서, 상기 그라핀 층을 노출하는 개구를 형성하기 위해 상기 제3 유전체 층 및 상기 제2 유전체 층의 재료를 제거함으로써 비아 구조를 형성하는 단계; 및
    노출된 그라핀 층 위에 상기 비아 구조의 전기 전도 재료를 퇴적하는 단계 - 상기 비아 구조의 전기 전도 재료는 상기 그라핀 층 안에서 종단됨 - 를 더 포함하는, 하이브리드 카본-금속 상호연결의 제조 방법.
  20. 제11항에 있어서,
    상기 금속 상호연결 층을 노출하는 개구를 형성하기 위해 상기 제3 유전체 층, 상기 제2 유전체 층 및 상기 그라핀 층의 재료를 제거하고;
    노출된 금속 상호연결 층 위의 개구 안으로 비아 구조의 전기 전도 재료를 퇴적함으로써 - 상기 비아 구조의 전기 전도 재료는 상기 금속 상호연결 층 안에서 종단됨 -,
    비아 구조를 형성하는 단계를 더 포함하는, 하이브리드 카본-금속 상호연결의 제조 방법.
  21. 제19항 또는 제20항에 있어서,
    상기 비아 구조의 전기 전도 재료를 퇴적하는 단계는 카본 나노튜브들(CNTs)을 퇴적하는 단계를 포함하고;
    상기 비아 구조를 형성하는 단계는 상기 CNT들을 캡슐화하기 위해 유전체 재료를 퇴적하는 단계를 더 포함하고, 상기 방법은:
    상기 제3 유전체 층으로 상기 CNT들의 평면을 제공하기 위해 평탄화 공정을 실행하는 단계를 더 포함하고, 상기 CNT들을 캡슐화하기 위해 상기 유전체 재료를 퇴적하는 단계는 상기 CNT들의 평탄화 공정을 용이하게 해주는, 하이브리드 카본-금속 상호연결의 제조 방법.
  22. 제11항, 제12항, 제14항, 제16항 내지 제18항 중 어느 한 항에 있어서,
    상기 그라핀 층의 현수 부분에 의해 전기적으로 결합되는 상기 금속 상호연결 층 내의 적어도 2개의 금속 상호연결 구조를 형성하기 위해 상기 그라핀 층을 형성한 후 상기 금속 상호연결 층의 금속을 선택적으로 제거하는 단계를 더 포함하는, 하이브리드 카본-금속 상호연결의 제조 방법.
  23. 제22항에 있어서, 상기 2개의 금속 상호연결 구조 중 적어도 하나는 본드 패드이며, 상기 방법은:
    상기 금속 상호연결 층의 금속이 제거되어 있는 상기 기판과 상기 그라핀 층의 상기 현수 부분 사이의 영역을 채우기 위해서 유전체 재료를 퇴적하는 단계; 및
    상기 본드 패드 위에 그와 전기적으로 결합되는 범프 또는 필러(pillar)를 형성하는 단계를 더 포함하는, 하이브리드 카본-금속 상호연결의 제조 방법.
  24. 컴퓨팅 장치로서,
    기판, 상기 기판 위에 배치되고 상기 기판과 직접 접촉하고 그라핀 층을 위한 성장 개시 층으로서 작용하는 금속 상호연결 층, 상기 금속 상호연결 층 바로 위에 형성된 상기 그라핀 층, 상기 그라핀 층 위에 배치된 제1 유전체 층 - 상기 제1 유전체 층은 상기 그라핀 층과 직접 접촉하며 퇴적 시에 산소 플라즈마, 라디칼들 또는 이온들을 이용하는 제2 유전체 층의 퇴적 동안 상기 그라핀 층을 보호함 -, 상기 제1 유전체 층 위에 배치된 상기 제2 유전체 층 - 상기 제2 유전체 층은 상기 제1 유전체 층과 직접 접촉하고, 상기 제1 유전체 층 및 상기 제2 유전체 층은 실리콘 산화물, 실리콘 카바이드(silicon carbide), 실리콘 카본 나이트라이드(silicon carbon nitride), 또는 실리콘 질화물 중 하나 이상으로 이루어지고, 상기 금속 상호연결 층은 (111) 텍스처(texture)를 가지고 있음 -, 및 상기 제2 유전체 층 위에 배치되어 있고 상기 제2 유전체 층과 직접 접촉하는 감광성 재료를 포함하는 인터포저; 및
    상기 인터포저와 전기적으로 결합된 다이
    를 포함하고,
    상기 금속 상호연결 층과 상기 그라핀 층은 상기 인터포저를 통해서 상기 다이의 전기 신호들을 라우트하는 컴퓨팅 장치.
  25. 제24항에 있어서,
    회로 보드 - 상기 인터포저는 상기 회로 보드와 전기적으로 결합되어 있고 상기 회로 보드는 상기 다이의 전기 신호들을 라우트함 -; 및
    상기 회로 보드와 결합되는 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, 글로벌 위치확인 시스템(global positioning system; GPS) 장치, 나침반, Geiger 카운터, 가속도계, 자이로스코프, 스피커, 또는 카메라 중 하나 이상을 더 포함하고,
    상기 컴퓨팅 장치는 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA(Personal Digital assistant), 울트라 모바일 PC, 모바일 폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 포터블 뮤직 플레이어, 또는 디지털 비디오 레코더 중 하나인, 컴퓨팅 장치.
KR1020140038270A 2013-04-01 2014-03-31 하이브리드 카본-금속 상호연결 구조 KR101583135B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/854,449 US9209136B2 (en) 2013-04-01 2013-04-01 Hybrid carbon-metal interconnect structures
US13/854,449 2013-04-01

Publications (2)

Publication Number Publication Date
KR20140119652A KR20140119652A (ko) 2014-10-10
KR101583135B1 true KR101583135B1 (ko) 2016-01-07

Family

ID=51619995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140038270A KR101583135B1 (ko) 2013-04-01 2014-03-31 하이브리드 카본-금속 상호연결 구조

Country Status (4)

Country Link
US (3) US9209136B2 (ko)
KR (1) KR101583135B1 (ko)
CN (1) CN104103626B (ko)
TW (2) TWI552288B (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140023864A1 (en) 2012-07-19 2014-01-23 Anirudha V. Sumant Superlubricating Graphene Films
US9583431B1 (en) * 2012-11-28 2017-02-28 Altera Corporation 2.5D electronic package
US9832883B2 (en) * 2013-04-25 2017-11-28 Intel Corporation Integrated circuit package substrate
US9431346B2 (en) * 2013-04-30 2016-08-30 GlobalFoundries, Inc. Graphene-metal E-fuse
KR102055361B1 (ko) * 2013-06-05 2019-12-12 삼성전자주식회사 반도체 패키지
TWM498961U (zh) * 2013-07-03 2015-04-11 Rosenberger Hochfrequenztech 高頻寬互連線的熱絕緣結構
US9714988B2 (en) * 2013-10-16 2017-07-25 Infineon Technologies Ag Hall effect sensor with graphene detection layer
CN103606535B (zh) * 2013-11-26 2016-01-06 深圳市华星光电技术有限公司 软性显示器组件的制作方法及其制作的软性显示器组件
US9318439B2 (en) * 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method thereof
WO2015163918A1 (en) * 2014-04-25 2015-10-29 Intel Corporation Integrated circuit package substrate
TWI486969B (zh) * 2014-06-11 2015-06-01 Nat Univ Tsing Hua 複合導電材料的製作方法及其導電薄膜
EP3155659A4 (en) * 2014-06-13 2018-02-21 Intel Corporation Graphene fluorination for integration of graphene with insulators and devices
US9561526B2 (en) 2014-06-19 2017-02-07 Uchicago Argonne, Llc Low friction wear resistant graphene films
US9613910B2 (en) 2014-07-17 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuse on and/or in package
US9754928B2 (en) * 2014-07-17 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. SMD, IPD, and/or wire mount in a package
JP6455091B2 (ja) * 2014-11-12 2019-01-23 富士通株式会社 電子装置及び電子装置の製造方法
KR102371295B1 (ko) * 2015-02-16 2022-03-07 삼성전자주식회사 확산 방지층을 포함하는 층 구조물 및 그 제조방법
US9431343B1 (en) * 2015-03-11 2016-08-30 Samsung Electronics Co., Ltd. Stacked damascene structures for microelectronic devices
US10899620B2 (en) * 2015-03-18 2021-01-26 Fujitsu Limited Carbon conductive structure and method of manufacturing the same
CN106206409B (zh) * 2015-05-08 2019-05-07 华邦电子股份有限公司 堆叠电子装置及其制造方法
US9672319B1 (en) * 2015-06-29 2017-06-06 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing electronic designs with a pseudo-3D analysis mechanism
KR102420087B1 (ko) * 2015-07-31 2022-07-12 삼성전자주식회사 반도체 소자의 제조 방법
US10299366B2 (en) 2015-08-06 2019-05-21 International Business Machines Corporation Tamper detection circuits
US9842813B2 (en) * 2015-09-21 2017-12-12 Altera Corporation Tranmission line bridge interconnects
KR102412966B1 (ko) * 2015-09-25 2022-06-24 삼성전자주식회사 연결 구조체 및 이를 적용한 전자소자
CN105405826B (zh) * 2015-12-23 2019-02-15 中芯长电半导体（江阴）有限公司 一种铜柱凸块封装结构及其制作方法
TWI596735B (zh) * 2016-03-01 2017-08-21 長庚大學 一種半導體互聯線及其在積體電路製程之後的製造方法
CN107275279B (zh) * 2016-04-08 2020-04-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其的形成方法
WO2017192278A2 (en) * 2016-05-06 2017-11-09 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Stable ir transparent conductive graphene hybrid materials and methods of making
CN107564888B (zh) * 2016-07-01 2020-09-15 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US10665799B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
US10269706B2 (en) 2016-07-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN107680932B (zh) * 2016-08-01 2022-05-13 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
WO2018063208A1 (en) * 2016-09-29 2018-04-05 Intel Corporation Metal aluminum gallium indium carbide thin films as liners and barriers for interconnects
US9793206B1 (en) 2016-09-29 2017-10-17 International Business Machines Corporation Heterogeneous metallization using solid diffusion removal of metal interconnects
US10745641B2 (en) 2017-02-09 2020-08-18 Uchicago Argonne, Llc Low friction wear resistant graphene films
US10181521B2 (en) * 2017-02-21 2019-01-15 Texas Instruments Incorporated Graphene heterolayers for electronic applications
US10170338B2 (en) * 2017-05-23 2019-01-01 Northrop Grumman Systems Corporation Vertical nanoribbon array (VERNA) thermal interface materials with enhanced thermal transport properties
KR102326519B1 (ko) * 2017-06-20 2021-11-15 삼성전자주식회사 반도체 장치
CN107577860B (zh) * 2017-08-29 2019-09-10 西安电子科技大学 基于单根金丝键合的微波器件路耦合传输性能预测方法
US10510657B2 (en) 2017-09-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with interconnecting structure and method for manufacturing the same
CN108055456B (zh) * 2017-12-07 2020-09-29 中煤航测遥感集团有限公司 纹理采集方法及装置
US10559530B2 (en) 2017-12-27 2020-02-11 International Business Machines Corporation Forming dual metallization interconnect structures in single metallization level
US11121073B2 (en) * 2018-04-02 2021-09-14 Intel Corporation Through plate interconnect for a vertical MIM capacitor
KR20200012237A (ko) * 2018-07-26 2020-02-05 삼성전자주식회사 배선 구조체 및 이를 적용한 전자소자
CN109712956B (zh) * 2018-11-30 2021-07-13 通富微电子股份有限公司 一种晶圆级封装器件及其封装方法
CN113228272A (zh) * 2018-12-06 2021-08-06 美国亚德诺半导体公司 具有无源器件组件的集成器件封装
EP3723122B1 (en) 2019-04-10 2023-02-15 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising a double layer structure
US11440049B2 (en) 2019-09-30 2022-09-13 Uchicago Argonne, Llc Low friction coatings
US11155762B2 (en) 2019-09-30 2021-10-26 Uchicago Argonne, Llc Superlubrious high temperature coatings
TWI704659B (zh) * 2019-10-22 2020-09-11 樂鑫材料科技股份有限公司 背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法
US11387271B2 (en) 2019-12-17 2022-07-12 Texas Instruments Incorporated Optical sensor with trench etched through dielectric over silicon
KR20210085421A (ko) * 2019-12-30 2021-07-08 에스케이하이닉스 주식회사 반도체 장치
JP7398475B2 (ja) 2020-01-07 2023-12-14 長江存儲科技有限責任公司 金属誘電体接合方法及び構造
WO2021168134A1 (en) * 2020-02-19 2021-08-26 Lam Research Corporation Graphene integration
US11330702B2 (en) 2020-04-28 2022-05-10 Cisco Technology, Inc. Integrating graphene into the skin depth region of high speed communications signals for a printed circuit board
US11202368B2 (en) 2020-04-28 2021-12-14 Cisco Technology, Inc. Providing one or more carbon layers to a copper conductive material to reduce power loss in a power plane
US11361987B2 (en) 2020-05-14 2022-06-14 International Business Machines Corporation Forming decoupled interconnects
US20220068703A1 (en) * 2020-08-25 2022-03-03 Qualcomm Incorporated Metal interconnect wrap around with graphene
US11682623B2 (en) * 2021-07-14 2023-06-20 Micron Technology, Inc. Integrated assemblies having graphene-containing-structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173325B2 (en) 2003-08-29 2007-02-06 C-Core Technologies, Inc. Expansion constrained die stack
JP2011023420A (ja) * 2009-07-13 2011-02-03 Toshiba Corp 半導体装置
US8344483B2 (en) 2006-03-31 2013-01-01 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473113A (en) * 1992-09-22 1995-12-05 Champlain Cable Corporation Shielded wire and cable
US20030008490A1 (en) * 2001-07-09 2003-01-09 Guoqiang Xing Dual hardmask process for the formation of copper/low-k interconnects
TW546794B (en) * 2002-05-17 2003-08-11 Advanced Semiconductor Eng Multichip wafer-level package and method for manufacturing the same
JP4823213B2 (ja) * 2005-03-17 2011-11-24 富士通株式会社 半導体パッケージ、およびその製造方法
KR101622306B1 (ko) * 2009-10-29 2016-05-19 삼성전자주식회사 그라펜 시트, 이를 포함하는 그라펜 기재 및 그의 제조방법
US20100264032A1 (en) * 2007-11-07 2010-10-21 Bazant Martin Z Induced-charge electrokinetics with high-slip polarizable surfaces
US7858989B2 (en) * 2008-08-29 2010-12-28 Globalfoundries Inc. Device and process of forming device with device structure formed in trench and graphene layer formed thereover
US8927057B2 (en) * 2010-02-22 2015-01-06 International Business Machines Corporation Graphene formation utilizing solid phase carbon sources
WO2011112589A1 (en) * 2010-03-08 2011-09-15 William Marsh Rice University Transparent electrodes based on graphene and grid hybrid structures
US8354339B2 (en) * 2010-07-20 2013-01-15 International Business Machines Corporation Methods to form self-aligned permanent on-chip interconnect structures
US8785261B2 (en) * 2010-09-23 2014-07-22 Intel Corporation Microelectronic transistor having an epitaxial graphene channel layer
US8492753B2 (en) * 2010-09-28 2013-07-23 Empire Technology Development Llc Directionally recrystallized graphene growth substrates
JP5637795B2 (ja) * 2010-10-05 2014-12-10 株式会社東芝 装置
US20120156424A1 (en) * 2010-12-15 2012-06-21 Academia Sinica Graphene-silicon carbide-graphene nanosheets
US9704793B2 (en) * 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
US8354296B2 (en) * 2011-01-19 2013-01-15 International Business Machines Corporation Semiconductor structure and circuit including ordered arrangement of graphene nanoribbons, and methods of forming same
JP5700415B2 (ja) 2011-02-05 2015-04-15 三菱樹脂株式会社 太陽電池裏面保護材用ポリエステルフィルム
US8288203B2 (en) * 2011-02-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package structure using conductive via and exposed bump
US8501531B2 (en) * 2011-04-07 2013-08-06 The United States Of America, As Represented By The Secretary Of The Navy Method of forming graphene on a surface
KR101813176B1 (ko) * 2011-04-07 2017-12-29 삼성전자주식회사 그래핀 전자 소자 및 제조방법
US8716863B2 (en) * 2011-07-13 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for high performance interconnect
US8665049B2 (en) * 2011-07-21 2014-03-04 Ut-Battelle, Llc Graphene-coated coupling coil for AC resistance reduction
US8482126B2 (en) * 2011-09-02 2013-07-09 Kabushiki Kaisha Toshiba Semiconductor device
KR101878739B1 (ko) * 2011-10-24 2018-07-17 삼성전자주식회사 그래핀 전사부재, 그래핀 전사방법 및 이를 이용한 그래핀 소자 제조방법
US20130141442A1 (en) * 2011-12-06 2013-06-06 John W. Brothers Method and apparatus for multi-chip processing
US8704364B2 (en) * 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
JP5801221B2 (ja) * 2012-02-22 2015-10-28 株式会社東芝 半導体装置の製造方法および半導体装置
US9472450B2 (en) * 2012-05-10 2016-10-18 Samsung Electronics Co., Ltd. Graphene cap for copper interconnect structures
JP5851369B2 (ja) * 2012-09-10 2016-02-03 株式会社東芝 半導体装置の製造方法
US8796096B2 (en) * 2012-12-04 2014-08-05 International Business Machines Corporation Self-aligned double-gate graphene transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173325B2 (en) 2003-08-29 2007-02-06 C-Core Technologies, Inc. Expansion constrained die stack
US8344483B2 (en) 2006-03-31 2013-01-01 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
JP2011023420A (ja) * 2009-07-13 2011-02-03 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US20170271594A1 (en) 2017-09-21
CN104103626A (zh) 2014-10-15
US20160056384A1 (en) 2016-02-25
CN104103626B (zh) 2018-03-20
US10003028B2 (en) 2018-06-19
US20140291819A1 (en) 2014-10-02
US9680105B2 (en) 2017-06-13
TW201639098A (zh) 2016-11-01
US9209136B2 (en) 2015-12-08
KR20140119652A (ko) 2014-10-10
TW201507079A (zh) 2015-02-16
TWI552288B (zh) 2016-10-01
TWI671870B (zh) 2019-09-11

Similar Documents

Publication Publication Date Title
KR101583135B1 (ko) 하이브리드 카본-금속 상호연결 구조
TWI703633B (zh) 電子裝置和用以製造電子裝置、用以提供無遮罩氣隙流程、及用以提供替代層間介電質流程的方法
TWI552291B (zh) 用於電子系統的高導電率、高頻率之通孔
US9613854B2 (en) Method and apparatus for back end of line semiconductor device processing
US9123727B2 (en) Airgap interconnect with hood layer and method of forming
CN108701645B (zh) 减成图案化的互连下方的自对准通孔
US10615117B2 (en) Self-aligned via
TW201635471A (zh) 使通孔自對準至緊密間距金屬互連層的頂部及底部的結構及方法
US10971394B2 (en) Maskless air gap to prevent via punch through
US8987859B2 (en) Techniques for enhancing dielectric breakdown performance
US20210091194A1 (en) Contact over active gate structures with metal oxide-caped contacts to inhibit shorting
TW201729441A (zh) 用於磁電阻隨機存取記憶體裝置之電氣端子
TW201426870A (zh) 半導體積體電路與其製造方法
KR102053350B1 (ko) 저유전율 절연층을 가진 반도체 소자를 형성하는 방법
US20230420361A1 (en) Selective bottomless graphene lined interconnects

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 5