CN109712956B - 一种晶圆级封装器件及其封装方法 - Google Patents

一种晶圆级封装器件及其封装方法 Download PDF

Info

Publication number
CN109712956B
CN109712956B CN201811459466.2A CN201811459466A CN109712956B CN 109712956 B CN109712956 B CN 109712956B CN 201811459466 A CN201811459466 A CN 201811459466A CN 109712956 B CN109712956 B CN 109712956B
Authority
CN
China
Prior art keywords
layer
wafer
graphene
dielectric layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811459466.2A
Other languages
English (en)
Other versions
CN109712956A (zh
Inventor
宣慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201811459466.2A priority Critical patent/CN109712956B/zh
Publication of CN109712956A publication Critical patent/CN109712956A/zh
Application granted granted Critical
Publication of CN109712956B publication Critical patent/CN109712956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请公开了一种晶圆级封装器件及其封装方法，所述器件包括：晶圆，包括正面和背面，所述正面设置有焊盘；介质层，覆盖所述晶圆的所述正面，且对应所述焊盘的位置设置有开口；再布线层，包括石墨烯层，所述石墨烯层位于所述介质层远离所述晶圆一侧，且所述石墨烯层透过所述介质层的所述开口与所述焊盘电连接。通过上述方式，本申请能够降低晶圆级封装器件的再布线层电阻。

Description

一种晶圆级封装器件及其封装方法
技术领域
本申请涉及封装技术领域，特别是涉及一种晶圆级封装器件及其封装方法。
背景技术
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求。
晶圆级封装技术是对整片晶圆进行封装测试后再切割得到单个成品的技术，封装后的尺寸与芯片完全一致。晶圆级封装技术是可以将芯片设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。
本申请的发明人在长期研究过程中发现，目前晶圆级封装器件的金属再布线层电阻较大，导致晶圆级封装结构的电导效率较低。
发明内容
本申请主要解决的技术问题是提供一种晶圆级封装器件及其封装方法，能够降低晶圆级封装器件的再布线层电阻。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种晶圆级封装器件，所述器件包括：晶圆，包括正面和背面，所述正面设置有焊盘；介质层，覆盖所述晶圆的所述正面，且对应所述焊盘的位置设置有开口；再布线层，包括石墨烯层，所述石墨烯层位于所述介质层远离所述晶圆一侧，且所述石墨烯层透过所述介质层的所述开口与所述焊盘电连接。
其中，所述石墨烯层为单层碳石墨烯或者双层碳石墨烯中任一种。
其中，所述石墨烯层的边缘之外暴露所述介质层邻近边缘的部分。
其中，所述再布线层还包括金属再布线层，所述金属再布线层位于所述石墨烯层和所述介质层之间，且所述金属再布线层延伸入所述介质层的所述开口，以使得所述焊盘、所述金属再布线层、所述石墨烯层电连接。
其中，所述金属再布线层的材质包括铜；和/或，所述金属再布线层的厚度大于等于3微米。
其中，所述器件还包括：第一绝缘层，覆盖所述石墨烯层远离所述晶圆一侧，且所述第一绝缘层对应所述石墨烯层的位置设置有第一过孔；第一种子层，位于所述第二绝缘层远离所述晶圆一侧，且覆盖所述第一过孔；球下金属层，覆盖所述第一种子层远离所述晶圆一侧；焊球，设置于所述球下金属层远离所述晶圆一侧，其中，所述焊球、所述球下金属层、所述第一种子层、所述石墨烯层电连接。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种晶圆级封装器件的封装方法，所述封装方法包括：提供晶圆，所述晶圆包括正面和背面，所述正面设置有焊盘；在所述晶圆的所述正面形成介质层，且在所述介质层对应所述焊盘的位置设置开口；在所述介质层远离所述晶圆一侧形成再布线层，其中，所述再布线层包括石墨烯层，所述石墨烯层透过所述开口与所述焊盘电连接。
其中，所述在所述介质层远离所述晶圆一侧形成再布线层，其中，所述再布线层包括石墨烯层包括：在所述介质层远离所述晶圆一侧采用化学气相沉积方法形成所述石墨烯层。
其中，所述再布线层还包括金属再布线层；所述在所述介质层远离所述晶圆一侧采用化学气相沉积方法形成所述石墨烯层之前，所述封装方法还包括：在所述介质层远离所述晶圆一侧形成金属再布线层；所述在所述介质层远离所述晶圆一侧采用化学气相沉积方法形成所述石墨烯层，包括：在所述金属再布线层远离所述晶圆一侧采用化学气相沉积方法形成所述石墨烯层。
其中，所述在所述介质层远离所述晶圆一侧形成再布线层之后，所述封装方法还包括：在所述石墨烯层远离所述晶圆一侧形成第一绝缘层，且所述第一绝缘层对应所述石墨烯层的位置形成第一过孔；在所述第一过孔远离所述晶圆一侧形成第一种子层；在所述第一种子层远离所述晶圆一侧形成球下金属层；在所述球下金属层上植焊球，其中，所述焊球、所述球下金属层、所述第一种子层、所述石墨烯层电连接。
本申请的有益效果是：区别于现有技术的情况，本申请所提供的晶圆级封装器件中的再布线层包括石墨烯层，石墨烯层是目前已知导电性能最出色的材料，常温下其电子迁移率超过15000cm2/Vs，电阻率只有10-6Ωcm，而传统的半导体和导体，例如，硅、铜(电子迁移率32cm2/Vs，电阻率有10-4Ωcm)远没有石墨烯层表现得好，因此，在本申请中引入石墨烯层作为再布线层，可以降低再布线层的电阻，进而提高晶圆级封装器件的电导效率。此外，由于石墨烯层的导热系数较高，进而可以提高晶圆级封装器件的散热能力。即本申请中所提供的石墨烯层同时具备导电和导热能力，既保证了高的导电能力，又保证了高的散热能力。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请晶圆级封装器件一实施方式的结构示意图；
图2为晶圆一实施方式的结构示意图；
图3为本申请晶圆级封装器件的封装方法一实施方式的流程示意图；
图4为图3中步骤S101对应的晶圆级封装器件一实施方式的结构示意图；
图5为图3中步骤S102对应的晶圆级封装器件一实施方式的结构示意图；
图6为图3中步骤S103对应的晶圆级封装器件一实施方式的结构示意图；
图7为本申请晶圆级封装器件另一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请晶圆级封装器件一实施方式的结构示意图，该晶圆级封装器件1包括晶圆10、介质层12和再布线层14。
具体地，晶圆10包括正面100和背面102，正面100设置有多个阵列排布的焊盘104(图1中仅示意画出一个)。晶圆10的材质可以是硅、锗等，焊盘104的材质可以是金属等导电材质。请参阅图2，图2为晶圆一实施方式的结构示意图。一般而言，封装厂买回来的晶圆10的正面100预先阵列分布有若干芯片20，这些芯片20之间设有若干划片槽22，其中，芯片20内形成有半导体器件(图2中未示意)及焊盘(图2中未示意)。后期封装完成后，通过切割划片槽22以获得单颗芯片20。
请继续参阅图1，介质层12覆盖晶圆10的正面100，且对应焊盘104的位置设置有开口(未标示)；在一个应用场景中，介质层12包括钝化层120和第二绝缘层122；其中，钝化层120覆盖晶圆10的正面100，且对应焊盘104的位置设置有第二过孔(未标示)；钝化层120一般厚度较薄，用于保护晶圆10的正面100，钝化层120可以均匀地平铺在晶圆10的正面100上，钝化层120的材质可以是氮化硅、氧化硅等；第二绝缘层122覆盖钝化层120远离晶圆10一侧，且对应第二过孔的位置设置有第三过孔(未标示)，以使得焊盘104从第二过孔和第三过孔中露出，第二过孔和第三过孔共同形成介质层12的开口；第二绝缘层122的厚度一般较钝化层120厚，用于调整开口的形状。在本实施例中，第二绝缘层122的材质可以是光刻胶等。另外，在本实施例中，第二过孔和第三过孔的形状可以是任意形状，例如，圆柱形、棱柱形等，且第二过孔的尺寸可以和第三过孔的尺寸相同，或者，第二过孔的尺寸可以大于第三过孔的尺寸。当然，在其他应用场景中，介质层12也可为单层或者其他更多层的结构，本申请对此不作限定。
再布线层14包括石墨烯层140，石墨烯层140位于介质层12远离晶圆10一侧，且石墨烯层140透过介质层12的开口与焊盘104电连接。在本实施例中，石墨烯层140为单层碳石墨烯或者双层碳石墨烯中任一种，石墨烯层140在微观结构上可以是蜂窝结构的薄膜，本申请对石墨烯层140的厚度没有限定。另外，在本实施例中，石墨烯层140可以通过化学气相沉积方法制备形成，通过控制石墨烯层140生长过程中的温度、气压、时间等以控制石墨烯层140形成的质量。且上述化学气相沉积方法工艺简单，不会对晶圆10上的其他部位产生影响。
石墨烯层140是目前已知导电性能最出色的材料，常温下其电子迁移率超过15000cm2/Vs，电阻率只有10-6Ωcm，而传统的半导体和导体，例如，硅、铜(电子迁移率32cm2/Vs，电阻率有10-4Ωcm)远没有石墨烯层140表现得好，因此，在本申请中引入石墨烯层140作为再布线层14，可以降低再布线层14的电阻，进而提高晶圆级封装器件1的电导效率。此外，由于石墨烯层140的导热系数较高，进而可以提高晶圆级封装器件1的散热能力。总而言之，本申请中再布线层14包括石墨烯层140，石墨烯层140同时具备导电和导热能力，既保证了高的导电能力，又保证了高的散热能力。
在一个实施方式中，本申请所提供的石墨烯层140的边缘1400之外暴露介质层12邻近边缘1400的部分，即石墨烯层140的边缘1400在介质层12上的投影位于介质层12内部。石墨烯层140的边缘1400与介质层12之间相当于形成了一个台阶部，该台阶部的存在可以使得后续塑封料将石墨烯层140周围包裹，进而降低周围水、汽等对其影响。
在又一个实施方式中，为加速石墨烯层140的形成，本申请所提供的再布线层14还包括金属再布线层142，金属再布线层142位于石墨烯层140和介质层12之间，且金属再布线层142延伸入介质层12的开口(未标示)内，以使得焊盘104、金属再布线层142、石墨烯层140电连接。在本实施例中，金属再布线层142的材质包括铜等金属，铜等金属相当于石墨烯层140形成的催化剂，可以催化石墨烯晶核在铜等金属的晶界或者缺陷处优先成核，然后不断连接长大、成膜，进而形成一定厚度的石墨烯层140。例如，当铜具有低指数晶面(111)时，有利于形成单层碳石墨烯。在实际工艺处理过程中，通过材料、工艺制程的不断优化，提高金属再布线层142表面的平整度，降低金属再布线层142的表面粗糙度，进而尽量少的引入金属再布线层142的金属基体和石墨烯层140的晶界缺陷，提高金属基体上石墨烯层140的生长质量，显著降低石墨烯层140和金属再布线层142的之间的层间电阻。本申请所提供的金属再布线层142与石墨烯层140复合的结构电子迁移率较低，可以大大提高晶圆级封装器件1的电学性能。
在一个应用场景中，金属再布线层142可以通过电解电镀、金属蒸发等方式形成，金属再布线层142的厚度大于等于3微米，例如，3微米、5微米、10微米等。在与晶圆10的正面100平行的方向上，金属再布线层142与石墨烯层140横截面的大小可以相同。
在另一个实施方式中，请继续参阅图1，本申请所提供的晶圆级封装器件1还包括：
第一绝缘层16，覆盖石墨烯层140远离晶圆10一侧，且第一绝缘层16对应石墨烯层140的位置设置有第一过孔(未标示)，在本实施例中，第一绝缘层16的材质可以是光刻胶等，第一过孔的形状可以是圆柱体、棱柱体等。另外，在本申请中，第一绝缘层16可以将再布线层14的周围包裹，进而降低水汽等进入侵蚀的概率。第一绝缘层16的边缘160之外暴露第二绝缘层122邻近边缘160的部分，即第一绝缘层16的边缘160在第二绝缘层122上的投影位于第二绝缘层122内。第一绝缘层16的边缘160与第二绝缘层122之间相当于形成了一个台阶部，该台阶部的存在可以增加晶圆级封装器件1的稳定性。
第一种子层18，位于第一绝缘层16远离晶圆10一侧，且覆盖第一过孔，在本实施例中，第一种子层18可以采用物理气相沉积方法形成，第一种子层18的材质可以是氧化锌等，在本实施例中，氧化锌可以作为石墨烯层140的电子扩散阻挡层。第一种子层18的厚度小于100纳米，例如，50纳米、80纳米、99纳米等。
球下金属层11，覆盖第一种子层18远离晶圆10一侧；在本实施例中，球下金属层11可以采用物理气相沉积方法形成，球下金属层11的材质可以是铜等金属，球下金属层11的厚度大于300纳米，例如，400纳米、500纳米等。
焊球13，设置于球下金属层11远离晶圆10一侧，其中，焊球13、球下金属层11、第一种子层18、石墨烯层140电连接。焊球13的材质可以为锡银、锡银铜合金等。
在上述实施例中，当第一种子层18和球下金属层11采用物理气相沉积方法形成时，第一种子层18和球下金属层11纯度高、密实、重现性强、电学性能好，拓宽该晶圆级封装器件1作为半导体器件组件的应用前景。另外，上述实施例中所提供的晶圆级封装器件1采用层层相扣的方式封装形成，提高了封装产品的安全性，降低了漏电风险。
请参阅图3-图4，图3为本申请晶圆级封装器件的封装方法一实施方式的流程示意图，图4为图3中步骤S101对应的晶圆级封装器件一实施方式的结构示意图，图5为图3中步骤S102对应的晶圆级封装器件一实施方式的结构示意图，图6为图3中步骤S103对应的晶圆级封装器件一实施方式的结构示意图，该封装方法包括：
S101：提供晶圆10，晶圆10包括正面100和背面102，正面100设置有焊盘104。
具体地，请参阅图4，上述步骤S101具体包括：选取合适的晶圆10，在晶圆10的正面100形成多个阵列排布的焊盘104(图4中仅示意画出一个)。
S102：在晶圆10的正面100形成介质层12，且在介质层12对应焊盘104的位置设置开口。
具体地，请参阅图5，在本实施例中，介质层12包括钝化层120和第二绝缘层122，上述步骤S102具体包括：如图5a所示，在晶圆10的正面100形成钝化层120，且钝化层120对应焊盘104的位置设置有第二过孔(未标示)；如图5b所示，在钝化层120远离晶圆10一侧形成第二绝缘层122，且第二绝缘层122对应第二过孔的位置设置有第三过孔(未标示)，第二过孔和第三过孔共同形成该介质层12的开口。
S103：在介质层12远离晶圆10一侧形成再布线层14，其中，再布线层14包括石墨烯层140，石墨烯层140透过开口与焊盘104电连接。
具体地，如图6所示，在本实施例中，上述步骤S103具体包括：在介质层12远离晶圆10一侧采用化学气相沉积方法形成石墨烯层140。
为加快石墨烯层140的形成，本申请所提供的再布线层14还包括金属再布线层142，上述步骤S103具体包括：在介质层12远离晶圆10的一侧形成金属再布线层142；在金属再布线层142远离晶圆10一侧采用化学气相沉积方法形成石墨烯层140。
在其他实施例中，请结合图7，图7为本申请晶圆级封装器件另一实施方式的结构示意图。本申请所提供的方法还可以包括：如图7a所示，在石墨烯层140远离晶圆10的一侧形成第一绝缘层16，且在第一绝缘层16对应石墨烯层140的位置形成第一过孔(未标示)；如图7b所示，在第一过孔远离晶圆10一侧形成第一种子层18；如图7c所示，在第一种子层18远离晶圆10一侧形成球下金属层11；如图7d所示，在球下金属层11上植焊球13，其中，焊球13、球下金属层11、第一种子层18、石墨烯层140电连接。
总而言之，区别于现有技术的情况，本申请所提供的晶圆级封装器件中的再布线层包括石墨烯层，石墨烯层是目前已知导电性能最出色的材料，常温下其电子迁移率超过15000cm2/Vs，电阻率只有10-6Ωcm，而传统的半导体和导体，例如，硅、铜(电子迁移率32cm2/Vs，电阻率有10-4Ωcm)远没有石墨烯层表现得好，因此，在本申请中引入石墨烯层作为再布线层，可以降低再布线层的电阻，进而提高晶圆级封装器件的电导效率。此外，由于石墨烯层的导热系数较高，进而可以提高晶圆级封装器件的散热能力。即本申请中所提供的石墨烯层同时具备导电和导热能力，既保证了高的导电能力，又保证了高的散热能力。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (9)

1.一种晶圆级封装器件，其特征在于，所述器件包括：
晶圆，包括正面和背面，所述正面设置有焊盘；
介质层，覆盖所述晶圆的所述正面，且对应所述焊盘的位置设置有开口；
再布线层，包括石墨烯层，所述石墨烯层位于所述介质层远离所述晶圆一侧，且所述石墨烯层透过所述介质层的所述开口与所述焊盘电连接；所述石墨烯层的边缘之外暴露所述介质层邻近边缘的部分，使得所述石墨烯层的边缘与所述介质层之间形成一个台阶部；
第一绝缘层，覆盖所述石墨烯层远离所述晶圆一侧，且所述第一绝缘层将所述再布线层的周围包裹起来；
所述第一绝缘层的边缘之外暴露所述介质层邻近所述边缘的部分，所述第一绝缘层的边缘在所述介质层上的投影位于所述介质层内，使得所述第一绝缘层的边缘与所述介质层之间形成一个台阶部。
2.根据权利要求1所述的器件，其特征在于，
所述石墨烯层为单层碳石墨烯或者双层碳石墨烯中任一种。
3.根据权利要求1所述的器件，其特征在于，
所述再布线层还包括金属再布线层，所述金属再布线层位于所述石墨烯层和所述介质层之间，且所述金属再布线层延伸入所述介质层的所述开口，以使得所述焊盘、所述金属再布线层、所述石墨烯层电连接。
4.根据权利要求3所述的器件，其特征在于，
所述金属再布线层的材质包括铜；和/或，所述金属再布线层的厚度大于等于3微米。
5.根据权利要求1所述的器件，其特征在于，所述器件还包括：
所述第一绝缘层对应所述石墨烯层的位置设置有第一过孔；
第一种子层，位于所述第一绝缘层远离所述晶圆一侧，且覆盖所述第一过孔；
球下金属层，覆盖所述第一种子层远离所述晶圆一侧；
焊球，设置于所述球下金属层远离所述晶圆一侧，其中，所述焊球、所述球下金属层、所述第一种子层、所述石墨烯层电连接。
6.一种晶圆级封装器件的封装方法，其特征在于，所述封装方法包括：
提供晶圆，所述晶圆包括正面和背面，所述正面设置有焊盘；
在所述晶圆的所述正面形成介质层，且在所述介质层对应所述焊盘的位置设置开口；
在所述介质层远离所述晶圆一侧形成再布线层，其中，所述再布线层包括石墨烯层，所述石墨烯层透过所述开口与所述焊盘电连接；所述石墨烯层的边缘之外暴露所述介质层邻近边缘的部分，使得所述石墨烯层的边缘与所述介质层之间形成一个台阶部；
在所述石墨烯层远离所述晶圆一侧形成第一绝缘层，且所述第一绝缘层将所述再布线层的周围包裹起来；
所述第一绝缘层的边缘之外暴露所述介质层邻近所述边缘的部分，所述第一绝缘层的边缘在所述介质层上的投影位于所述介质层内，使得所述第一绝缘层的边缘与所述介质层之间形成一个台阶部。
7.根据权利要求6所述的封装方法，其特征在于，所述在所述介质层远离所述晶圆一侧形成再布线层，其中，所述再布线层包括石墨烯层包括：
在所述介质层远离所述晶圆一侧采用化学气相沉积方法形成所述石墨烯层。
8.根据权利要求7所述的封装方法，其特征在于，所述再布线层还包括金属再布线层；
所述在所述介质层远离所述晶圆一侧采用化学气相沉积方法形成所述石墨烯层之前，所述封装方法还包括：在所述介质层远离所述晶圆一侧形成金属再布线层；
所述在所述介质层远离所述晶圆一侧采用化学气相沉积方法形成所述石墨烯层，包括：在所述金属再布线层远离所述晶圆一侧采用化学气相沉积方法形成所述石墨烯层。
9.根据权利要求6所述的封装方法，其特征在于，所述在所述介质层远离所述晶圆一侧形成再布线层之后，所述封装方法还包括：
所述第一绝缘层对应所述石墨烯层的位置形成第一过孔；
在所述第一过孔远离所述晶圆一侧形成第一种子层；
在所述第一种子层远离所述晶圆一侧形成球下金属层；
在所述球下金属层上植焊球，其中，所述焊球、所述球下金属层、所述第一种子层、所述石墨烯层电连接。
CN201811459466.2A 2018-11-30 2018-11-30 一种晶圆级封装器件及其封装方法 Active CN109712956B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811459466.2A CN109712956B (zh) 2018-11-30 2018-11-30 一种晶圆级封装器件及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811459466.2A CN109712956B (zh) 2018-11-30 2018-11-30 一种晶圆级封装器件及其封装方法

Publications (2)

Publication Number Publication Date
CN109712956A CN109712956A (zh) 2019-05-03
CN109712956B true CN109712956B (zh) 2021-07-13

Family

ID=66255355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811459466.2A Active CN109712956B (zh) 2018-11-30 2018-11-30 一种晶圆级封装器件及其封装方法

Country Status (1)

Country Link
CN (1) CN109712956B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755342B (zh) * 2020-06-18 2022-12-20 宁波芯健半导体有限公司 一种封装晶圆级芯片的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426850A (zh) * 2013-08-27 2013-12-04 南通富士通微电子股份有限公司 晶圆级芯片尺寸封装结构
CN103545249A (zh) * 2012-07-11 2014-01-29 台湾积体电路制造股份有限公司 形成后钝化互连件的方法
CN104103626A (zh) * 2013-04-01 2014-10-15 英特尔公司 混合碳－金属互连结构
CN104617001A (zh) * 2014-12-30 2015-05-13 南通富士通微电子股份有限公司 半导体再布线封装工艺
CN105405826A (zh) * 2015-12-23 2016-03-16 中芯长电半导体（江阴）有限公司 一种铜柱凸块封装结构及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366461B1 (ko) * 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545249A (zh) * 2012-07-11 2014-01-29 台湾积体电路制造股份有限公司 形成后钝化互连件的方法
CN104103626A (zh) * 2013-04-01 2014-10-15 英特尔公司 混合碳－金属互连结构
CN103426850A (zh) * 2013-08-27 2013-12-04 南通富士通微电子股份有限公司 晶圆级芯片尺寸封装结构
CN104617001A (zh) * 2014-12-30 2015-05-13 南通富士通微电子股份有限公司 半导体再布线封装工艺
CN105405826A (zh) * 2015-12-23 2016-03-16 中芯长电半导体（江阴）有限公司 一种铜柱凸块封装结构及其制作方法

Also Published As

Publication number Publication date
CN109712956A (zh) 2019-05-03

Similar Documents

Publication Publication Date Title
US10930621B2 (en) Die stacking for multi-tier 3D integration
TW200941664A (en) Semiconductor device and a method of manufacturing the sae
US11594514B2 (en) Semiconductor device and method of manufacturing the same
JP2012507163A (ja) 金属ピラーのための低減された応力構造を含む半導体デバイス
US11127632B1 (en) Semiconductor device with conductive protrusions and method for fabricating the same
US20130037946A1 (en) Semiconductor chip including bump having barrier layer, and manufacturing method thereof
US11715709B2 (en) Manufacturing method of radiofrequency device including mold compound layer
US20120032339A1 (en) Integrated circuit structure with through via for heat evacuating
CN109712956B (zh) 一种晶圆级封装器件及其封装方法
CN108155155A (zh) 半导体结构及其形成方法
KR20150078008A (ko) 반도체 장치, 이의 제조 방법 및 이의 테스트 방법
US11107775B1 (en) Semiconductor device with electrically floating contacts between signal-transmitting contacts
US11557576B2 (en) Method for fabricating semiconductor device with active interposer
US20220044996A1 (en) Semiconductor device with connecting structure and method for fabricating the same
CN112909007B (zh) 三维存储器器件及其制造方法
CN220233194U (zh) 一种三维集成电路
CN220604687U (zh) 一种三维集成电路
CN116598312B (zh) 一种三维集成电路
CN116598313B (zh) 一种三维集成电路
CN113097091B (zh) 一种半导体结构及其制造方法
CN110265304B (zh) 重布线层的制造方法、封装方法及半导体结构
US20230361068A1 (en) Packaged Semiconductor Devices and Methods of Forming the Same
US7956446B2 (en) Semiconductor device and method
TW201731056A (zh) 介電緩衝層
US20210242169A1 (en) Encapsulated fan-in semiconductor package with heat spreader and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant