CN105405826A - 一种铜柱凸块封装结构及其制作方法 - Google Patents

一种铜柱凸块封装结构及其制作方法 Download PDF

Info

Publication number
CN105405826A
CN105405826A CN201510976588.9A CN201510976588A CN105405826A CN 105405826 A CN105405826 A CN 105405826A CN 201510976588 A CN201510976588 A CN 201510976588A CN 105405826 A CN105405826 A CN 105405826A
Authority
CN
China
Prior art keywords
layer
copper post
package structure
graphene
convex block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510976588.9A
Other languages
English (en)
Other versions
CN105405826B (zh
Inventor
汤红
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201510976588.9A priority Critical patent/CN105405826B/zh
Publication of CN105405826A publication Critical patent/CN105405826A/zh
Application granted granted Critical
Publication of CN105405826B publication Critical patent/CN105405826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明提供一种铜柱凸块封装结构及其制作方法，包括：首先，提供具有金属焊盘的半导体衬底，所述半导体衬底表面覆盖有绝缘层，刻蚀所述绝缘层层暴露出所述金属焊盘；然后，在所述金属焊盘上自下而上依次形成金属化层、铜柱、石墨烯层以及焊料帽层。本发明通过制作石墨烯层作为铜柱的保护层，取代现有技术中Ni保护层，降低电镀工艺带来的污染物排放，保护环境。另外，石墨烯具有优异的电导性能，保护铜柱的同时可以更好的与外界相连，形成性能优秀的封装结构。

Description

一种铜柱凸块封装结构及其制作方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种铜柱凸块封装结构及其制作方法。
背景技术
电子产品的可移动性、轻巧和薄型化对性能、功能、尺寸和成本的要求越来越高，为达到这些要求，除了设计与制造技术，IC封装厂商也在不断开发更新更先进的封装技术使集成更容易实现。
众所周知，随着芯片制程发展超出摩尔定律，芯片密度越来越高，芯片之间的间距不断减少，得益于铜材料优越的导电性能、导热性能和可靠性，带有铜柱凸块(CopperPillarBump)技术逐渐取代锡铅凸块(solderbump)，成为IC封装主流技术。未来这种先进封装技术将朝着进一步减小间距、增加密度方向发展，适用于28/20nm以下制程，并延伸到所有的倒装芯片产品上，用于晶圆封装上连接芯片和基板。
在现有的封装技术中，在铜柱表面形成有Ni层，主要作为铜柱的保护层。但是，电镀工艺制备Ni层产生的废料对环境有极大的危害，处理废弃的电镀液又增加了产品的投资成本。
因此，寻找一种新的用于替代Ni层的材料来作为铜柱的保护层是本领域技术人员需要解决的课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种铜柱凸块封装结构及其制作方法，用于减少现有技术中用到的电镀工艺，减少由于电镀而产生化学废液对环境的污染。
为实现上述目的及其他相关目的，本发明提供一种铜柱凸块封装结构的制作方法，所述制作方法至少包括：
提供具有金属焊盘的半导体衬底，所述半导体衬底表面覆盖有绝缘层，刻蚀所述绝缘层暴露出所述金属焊盘；
在所述金属焊盘上自下而上依次形成金属化层、铜柱、石墨烯层以及焊料帽层。
优选地，在所述金属焊盘上自下而上依次形成金属化层、铜柱、石墨烯层以及焊料帽层的具体步骤包括：
1)在所述绝缘层和金属焊盘表面溅射金属化层；
2)在所述金属化层表面旋涂光刻胶层，图形化光刻胶层，在所述金属焊盘之上形成暴露所述金属化层的开口；
3)在所述开口中电镀Cu金属，形成铜柱，再在所述铜柱表面依次形成石墨烯层和焊料帽层；
4)去除剩余光刻胶层及所述光刻胶层下的金属化层，之后进行热回流工艺。
优选地，在所述绝缘层表面还包括形成聚亚酰胺层的步骤。
优选地，所述金属化层包括粘附层和溅射在所述粘附层表面的Cu种子层。
优选地，在所述铜柱上表面形成石墨烯层的工艺包括提供氧化石墨烯粉末、转移所述氧化石墨烯粉末至所述铜柱上表面形成氧化石墨烯层以及还原过程。
优选地，所述氧化石墨烯粉末为商业购买或者由以下方法制备获得：
Ⅰ、将天然石墨粉、强酸溶剂混合置于冰水浴中，并搅拌；
Ⅱ、加入强氧化剂颗粒，继续搅拌2～5小时后，加入水继续搅拌2～20小时；
Ⅲ、加入双氧水去除未溶解的强氧化剂颗粒，将获得的产品过滤，再依次用稀盐酸和水清洗；
Ⅳ、超声1～10小时，再用真空冷冻干燥法干燥获得氧化石墨烯粉末。
优选地，所述步骤Ⅰ中，所述强酸溶剂为浓H2SO4和H3PO4，所述强酸溶剂为浓H2SO4和H3PO4，浓H2SO4和H3PO4的体积比为(5～15):(1～10)；所述强氧化剂为NaNO3和KMnO4颗粒，所述强氧化剂颗粒和天然石墨粉的质量百分比为(10～40)：(1～10)。。
优选地，转移所述氧化石墨粉末至所述铜柱上表面形成氧化石墨烯层的过程为：
A、在异丙醇中加入所述氧化石墨烯粉末，再加入Mg(NO3)2·6H2O形成稳定的氧化石墨烯胶体作为电解液；
B、将带有所述铜柱的半导体衬底置于所述电解液中作为工作电极，Pt箔作为对电极，两个电极之间距离保持0.5～10cm，施加电压一段时间，则在所述铜柱表面形成氧化石墨烯层。
优选地，所述还原过程为：将带有所述氧化石墨烯的半导体衬底置于包含有水合肼的密闭容器中，在50～150℃下反应数小时，所述氧化石墨烯层还原成石墨烯层。
本发明还提供一种由上述所述制作方法制作获得的铜柱凸块封装结构，所所述铜柱凸块封装结构至少包括：
具有金属焊盘的半导体衬底；
绝缘层，覆盖在所述半导体衬底表面，露出所述金属焊盘；
金属化层、铜柱、石墨烯层以及焊料帽层，自下而上依次形成在所述金属焊盘上。
本发明再提供一种石墨烯层在所述铜柱凸块封装结构中的应用，所述石墨烯层形成于所述铜柱的表面，作为所述铜柱的保护层，所述石墨烯层的厚度范围为1～10μm。
如上所述，本发明的铜柱凸块封装结构及其制作方法，包括：首先，提供具有金属焊盘的半导体衬底，所述半导体衬底表面覆盖有绝缘层，刻蚀所述绝缘层层暴露出所述金属焊盘；然后，在所述金属焊盘上自下而上依次形成金属化层、铜柱、石墨烯层以及焊料帽层。本发明通过制作石墨烯层作为铜柱的保护层，取代现有技术中Ni保护层，降低电镀工艺带来的污染物排放，保护环境，同时也可以避免金属之间的互相扩散。另外，石墨烯具有优异的电导性能，保护铜柱的同时可以更好的与外界相连，形成性能优秀的封装结构。
附图说明
图1～图7为本发明铜柱凸块封装结构的制作方法结构流程示意图。
元件标号说明
1半导体衬底
2金属焊盘
3绝缘层
4金属化层
41粘附层
42Cu种子层
5铜柱
6石墨烯层
7焊料帽层
8光刻胶层
9开口
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种铜柱凸块封装结构的制作方法，所述方法至少包括以下步骤：
步骤一、如图1所示，提供具有金属焊盘2的半导体衬底1，所述半导体衬底1表面覆盖有绝缘层3，刻蚀所述绝缘层3暴露出所述金属焊盘2；
步骤二、如图2～图7所示，在所述金属焊盘2上自下而上依次形成金属化层4、铜柱5、石墨烯层6以及焊料帽层7。
所述步骤一中，所述半导体衬底1可以是硅衬底，比如，单晶硅、多晶硅或非晶硅中的一种，也可以是绝缘体上硅(SiliconOnInsulator，SOI)，还可以是硅锗化合物。本实施例中，所述半导体衬底1为硅衬底。需要说明的是，提供的半导体衬底1中已经形成有栅极、源极和漏极等半导体结构，该些半导体结构通过金属互连结构及焊垫可以与外界电连，从而实现器件的各种功能。所述半导体衬底1中可进一步含有多个绝缘结构，比如浅沟槽隔离结构(STI)或局部氧化硅(LOCOS)等。
所述金属焊盘2的材料可包含但不限定于铜、铝、铝铜、铜合金、或其他现有导电材料。，可用于连接不同芯片中的集成电路至外部结构。
如图1所示，所述半导体衬底1表面覆盖有绝缘层3，刻蚀所述绝缘层3暴露出所述金属焊盘2。所述绝缘层3可以是氮化硅、氮氧化硅、氧化硅、或上述的组合、或其他常用的绝缘材料，在此不限。
将步骤一中的结构进行预清洗。在进行所述步骤二前，可以在所述绝缘层表面形成聚亚酰胺层(未予以图示)，用来保护所述绝缘层3。
之后进行步骤二，所述步骤二中，在所述金属焊盘2上自下而上依次形成金属化层4、铜柱5、石墨烯层6以及焊料帽层7的具体步骤包括如下：
首先，如图2所示，在所述绝缘层3和金属焊盘2表面溅射金属化层4。
进一步地，所述金属化层4包粘附附层41和溅射在所述粘附层41表面的Cu种子层42。其中，所述粘附层41可以增强金属间的粘附作用，使上下两层粘附牢靠，不易剥离。所述Cu种子层42可以是铜或者铜合金，使随后的铜电镀工艺得以实现。
然后，如图3所示，在所述金属化层4表面旋涂光刻胶层8，之后如图4所示，图形化光刻胶层8，在所述金属焊盘2之上形成暴露所述金属化层4的开口9。
利用匀胶机在所述金属化层4表面旋涂光刻胶层8，再利用光刻工艺使光刻胶层8图形化。形成的开口9可以是方形或圆形，其开口度大于绝缘层3用来暴露金属焊盘2的开口。图形化光刻胶层8后剩余的光刻胶位于金属焊盘2四周边缘的金属化层4上。
接着，如图5所示，在所述开口9中电镀Cu金属，形成铜柱5，再在所述铜柱5表面依次形成石墨烯层6和焊料帽层7。
最后，如图6所示，去除剩余光刻胶层8，再如图7所示，去除所述光刻胶层下的金属化层4，之后进行热回流工艺，圆化焊料帽层7。
形成的铜柱5的上表面低于开口9。再在所述开口9中的铜柱5的上表面依次形成石墨烯层6和焊料帽层7。所述石墨烯层6作为所述铜柱5的保护层，一方面表面铜柱5材料扩散到用来焊接的焊料中，另一方面，所述石墨烯层5具有良好的电导率，使封装结构具有优秀的电性能，更好的将半导体衬底1中的器件结构连接至外界，再一方面，形成石墨烯层5的工艺中减少了化学物品的使用，对环境友好，减少了企业在处理废镀液上的开支。
作为示例，在所述铜柱5表面形成石墨烯层6的工艺包括提供氧化石墨烯粉末、转移所述氧化石墨烯粉末至所述铜柱上表面形成氧化石墨烯层以及还原过程。
其中，提供氧化石墨烯粉末的方式可以是商业购买或者通过以下方法制备获得：
Ⅰ、将天然石墨粉、强酸溶剂混合置于冰水浴中，并搅拌；所述强酸溶剂为浓H2SO4和H3PO4，体积比为(5-15):(1-10)所述强氧化剂为NaNO3和KMnO4颗粒，所述强氧化剂颗粒和天然石墨粉的质量百分比为(10～40)：(1～10)。
Ⅱ、加入强氧化剂颗粒，继续搅拌2～5小时后，加入水继续搅拌2～20小时；；
Ⅲ、加入双氧水去除未溶解的强氧化剂颗粒，将获得的产品过滤，再依次用稀盐酸和水清洗；
Ⅳ、超声1～10小时，再用真空冷冻干燥法干燥获得氧化石墨烯粉末。
当然，制备氧化石墨烯粉末的方法也可以是其他合适的制备途径，在此不限。
制备所述氧化石墨烯粉末之后，将所述氧化石墨烯粉末转移至所述铜柱上表面形成氧化石墨烯层，本实施例中，可以采用电泳的方法将所述氧化石墨烯粉末转移至所述铜柱表面形成氧化石墨烯层，过如下：
A、在异丙醇中加入所述氧化石墨烯粉末，再加入Mg(NO3)2·6H2O形成稳定的氧化石墨烯胶体作为电解液；所述氧化石墨烯粉末、异丙醇、Mg(NO3)2·6H2O的质量分别为0.1～100g，10～1000ml，0.1～100g。
B、将带有所述铜柱的半导体衬底置于所述电解液中作为工作电极，Pt箔作为对电极，两个电极之间距离保持0.5～10cm，施加电压一段时间，则在所述铜柱表面形成氧化石墨烯层。
在所述铜柱表面形成氧化石墨烯层后，还原所述氧化石墨烯层。本实施例中，将带有所述氧化石墨烯的半导体衬底置于包含有水合肼(还原剂)的密闭容器中，在50～150℃下反应数小时，所述氧化石墨烯层还原成石墨烯层。
最后步骤中的热回流工艺目的是使焊料帽层7顶部两侧圆化。最终形成如图7所示的铜柱凸块封装结构。
本发明提供一种铜柱凸块封装结构，利用上述制作方法所制作获得，如图7所示，所述铜柱凸块封装结构至少包括：
具有金属焊盘2的半导体衬底1；
绝缘层3，覆盖在所述半导体衬底1表面，露出所述金属焊盘2；
金属化层4、铜柱5、石墨烯层6以及焊料帽层7，自下而上依次形成在所述金属焊盘2上。
作为示例，所述金属化层4包括粘附层41和溅射在所述粘附层41表面的Cu种子层42。所述石墨烯层6作为所述铜柱5的保护层形成于所述铜柱5的表面。通过本发明的铜柱凸块封装结构可以将半导体衬底1内的器件与外界电连。
本发明还提供一种石墨烯层在上述铜柱凸块封装结构中的应用，所述石墨烯层6形成于所述铜柱5的表面，作为所述铜柱5的保护层，所述石墨烯层6的厚度范围为1～10μm。例如，所述石墨烯层6的厚度可以是1μm、3μm或5μm等。与现有技术使用Ni层作为铜柱保护层相比，本发明的石墨烯保护层使封装结构的性能更优秀。
综上所述，本发明提供一种铜柱凸块封装结构及其制作方法，包括：首先，提供具有金属焊盘的半导体衬底，所述半导体衬底表面覆盖有绝缘层，刻蚀所述绝缘层层暴露出所述金属焊盘；然后，在所述金属焊盘上自下而上依次形成金属化层、铜柱、石墨烯层以及焊料帽层。本发明通过制作石墨烯层作为铜柱的保护层，取代现有技术中Ni保护层，降低电镀工艺带来的污染物排放，保护环境。另外，石墨烯具有优异的电导性能，保护铜柱的同时可以更好的与外界相连，形成性能优秀的封装结构。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种铜柱凸块封装结构的制作方法，其特征在于，所述制作方法至少包括：
提供具有金属焊盘的半导体衬底，所述半导体衬底表面覆盖有绝缘层，刻蚀所述绝缘层暴露出所述金属焊盘；
在所述金属焊盘上自下而上依次形成金属化层、铜柱、石墨烯层以及焊料帽层。
2.根据权利要求1所述的铜柱凸块封装结构的制作方法，其特征在于：在所述金属焊盘上自下而上依次形成金属化层、铜柱、石墨烯层以及焊料帽层的具体步骤包括：
1)在所述绝缘层和金属焊盘表面溅射金属化层；
2)在所述金属化层表面旋涂光刻胶层，图形化所述光刻胶层，在所述金属焊盘之上形成暴露所述金属化层的开口；
3)在所述开口中电镀Cu金属，形成铜柱，再在所述铜柱表面依次形成石墨烯层和焊料帽层；
4)去除剩余光刻胶层及所述光刻胶层下的金属化层，之后进行热回流工艺。
3.根据权利要求1所述的铜柱凸块封装结构的制作方法，其特征在于：在所述绝缘层表面还包括形成聚亚酰胺层的步骤。
4.根据权利要求2所述的铜柱凸块封装结构的制作方法，其特征在于：所述金属化层包括粘附层和溅射在所述粘附层表面的Cu种子层。
5.根据权利要求1或2所述的铜柱凸块封装结构的制作方法，其特征在于：在所述铜柱表面形成石墨烯层的工艺包括提供氧化石墨烯粉末、转移所述氧化石墨烯粉末至所述铜柱上表面形成氧化石墨烯层以及还原过程。
6.根据权利要求5所述的铜柱凸块封装结构的制作方法，其特征在于：所述氧化石墨烯粉末为商业购买或者由以下方法制备获得：
Ⅰ、将天然石墨粉、强酸溶剂混合置于冰水浴中，并搅拌；
Ⅱ、加入强氧化剂颗粒，继续搅拌2～5小时后，加入水继续搅拌2～20小时；
Ⅲ、加入双氧水去除未溶解的强氧化剂颗粒，将获得的产品过滤，再依次用稀盐酸和水清洗；
Ⅳ、超声1-10小时，再用真空冷冻干燥法干燥获得氧化石墨烯粉末。
7.根据权利要求6所述的铜柱凸块封装结构的制作方法，其特征在于：所述步骤Ⅰ中，所述强酸溶剂为浓H2SO4和H3PO4，浓H2SO4和H3PO4的体积比为(5～15):(1～10)；所述强氧化剂为NaNO3和KMnO4颗粒，所述强氧化剂颗粒和天然石墨粉的质量百分比为(10～40)：(1～10)。
8.根据权利要求5所述的铜柱凸块封装结构的制作方法，其特征在于：转移所述氧化石墨粉末至所述铜柱表面形成氧化石墨烯层的过程为：
A、在异丙醇中加入所述氧化石墨烯粉末，再加入Mg(NO3)2·6H2O形成稳定的氧化石墨烯胶体作为电解液；
B、将带有所述铜柱的半导体衬底置于所述电解液中作为工作电极，Pt箔作为对电极，两个电极之间距离保持0.5～10cm，施加电压一段时间，则在所述铜柱表面形成氧化石墨烯层。
9.根据权利要求5所述的铜柱凸块封装结构的制作方法，其特征在于：所述还原过程为：将带有所述氧化石墨烯的半导体衬底置于包含有水合肼的密闭容器中，在50～150℃下反应数小时，所述氧化石墨烯层还原成石墨烯层。
10.一种铜柱凸块封装结构，其特征在于，所述铜柱凸块封装结构至少包括：
具有金属焊盘的半导体衬底；
绝缘层，覆盖在所述半导体衬底表面，露出所述金属焊盘；
金属化层、铜柱、石墨烯层以及焊料帽层，自下而上依次形成在所述金属焊盘上。
11.一种石墨烯层在权利要求10所述的铜柱凸块封装结构中的应用，其特征在于，所述石墨烯层形成于所述铜柱的上表面，作为所述铜柱的保护层，所述石墨烯层的厚度范围为1～10μm。
CN201510976588.9A 2015-12-23 2015-12-23 一种铜柱凸块封装结构及其制作方法 Active CN105405826B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510976588.9A CN105405826B (zh) 2015-12-23 2015-12-23 一种铜柱凸块封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510976588.9A CN105405826B (zh) 2015-12-23 2015-12-23 一种铜柱凸块封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN105405826A true CN105405826A (zh) 2016-03-16
CN105405826B CN105405826B (zh) 2019-02-15

Family

ID=55471221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510976588.9A Active CN105405826B (zh) 2015-12-23 2015-12-23 一种铜柱凸块封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN105405826B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305861A (zh) * 2017-01-12 2018-07-20 中芯长电半导体（江阴）有限公司 一种干刻预处理方法及经该方法制得的铜柱凸块
CN109712956A (zh) * 2018-11-30 2019-05-03 通富微电子股份有限公司 一种晶圆级封装器件及其封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903690A (zh) * 2011-07-29 2013-01-30 台湾积体电路制造股份有限公司 在半导体器件和封装组件中的凸块结构
CN103871909A (zh) * 2012-12-18 2014-06-18 Imec公司 转移石墨烯片到用于封装的衬底金属接触凸块的方法
US20140291819A1 (en) * 2013-04-01 2014-10-02 Hans-Joachim Barth Hybrid carbon-metal interconnect structures
CN104291331A (zh) * 2014-09-29 2015-01-21 中国海洋大学 一种选择性氧化的石墨烯材料及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903690A (zh) * 2011-07-29 2013-01-30 台湾积体电路制造股份有限公司 在半导体器件和封装组件中的凸块结构
CN103871909A (zh) * 2012-12-18 2014-06-18 Imec公司 转移石墨烯片到用于封装的衬底金属接触凸块的方法
US20140291819A1 (en) * 2013-04-01 2014-10-02 Hans-Joachim Barth Hybrid carbon-metal interconnect structures
CN104291331A (zh) * 2014-09-29 2015-01-21 中国海洋大学 一种选择性氧化的石墨烯材料及制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305861A (zh) * 2017-01-12 2018-07-20 中芯长电半导体（江阴）有限公司 一种干刻预处理方法及经该方法制得的铜柱凸块
CN108305861B (zh) * 2017-01-12 2020-06-09 中芯长电半导体（江阴）有限公司 一种干刻预处理方法及经该方法制得的铜柱凸块
CN109712956A (zh) * 2018-11-30 2019-05-03 通富微电子股份有限公司 一种晶圆级封装器件及其封装方法
CN109712956B (zh) * 2018-11-30 2021-07-13 通富微电子股份有限公司 一种晶圆级封装器件及其封装方法

Also Published As

Publication number Publication date
CN105405826B (zh) 2019-02-15

Similar Documents

Publication Publication Date Title
CN103972159B (zh) 三维封装结构及其形成方法
US9837383B2 (en) Interconnect structure with improved conductive properties and associated systems and methods
TWI362710B (en) Method for forming metal electrode of system in package
TW201108355A (en) Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
TW200919687A (en) Methods and apparatus for EMI shielding in multi-chip modules
CN108630624A (zh) 电子装置及其制造方法
TW201104797A (en) Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
CN102194740A (zh) 半导体器件及其形成方法
TW201214626A (en) Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
TW201222773A (en) Integrated circuit device and method of forming the same
TW201125073A (en) Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
CN105448755B (zh) 一种铜柱凸点的封装方法及封装结构
TW201214649A (en) Semiconductor device and method of forming base leads from base substrate as standoff for stacking semiconductor die
TW201110285A (en) Package structure having embedded semiconductor element and method of forming the same
CN103165484B (zh) 堆迭式封装及其制造方法
CN106252333B (zh) 多元件封装体与其制备方法
CN203085525U (zh) 可用于堆叠的集成电路
CN103779351B (zh) 三维封装结构及其制造方法
CN105023906A (zh) 具电性连接结构的基板及其制法
Sharma Design of 3D integrated circuits and systems
TW569416B (en) High density multi-chip module structure and manufacturing method thereof
CN102386105A (zh) 四边扁平无接脚封装方法及其制成的结构
CN103420322B (zh) 晶片封装体及其形成方法
CN102683309B (zh) 晶圆级植球印刷填充通孔的转接板结构及其制作方法
CN105405826A (zh) 一种铜柱凸块封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.