CN113130441A - 具有金属互连件的半导体器件 - Google Patents

具有金属互连件的半导体器件 Download PDF

Info

Publication number
CN113130441A
CN113130441A CN202010504383.1A CN202010504383A CN113130441A CN 113130441 A CN113130441 A CN 113130441A CN 202010504383 A CN202010504383 A CN 202010504383A CN 113130441 A CN113130441 A CN 113130441A
Authority
CN
China
Prior art keywords
metal
metal interconnect
semiconductor device
multilevel
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010504383.1A
Other languages
English (en)
Other versions
CN113130441B (zh
Inventor
李殷星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113130441A publication Critical patent/CN113130441A/zh
Application granted granted Critical
Publication of CN113130441B publication Critical patent/CN113130441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Automation & Control Theory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种具有金属互连件的半导体器件。一种半导体器件包括：衬底；在衬底上方的测试晶体管；以及多级金属互连件，其与测试晶体管间隔开地形成在衬底上方，其中，在多级金属互连件之中的至少一个金属互连件是螺旋金属互连件。

Description

具有金属互连件的半导体器件
相关申请的交叉引用
本申请要求于2019年12月30日提交的申请号为10-2019-0178435的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各个实施例涉及一种半导体器件，更具体地，涉及一种包括具有螺旋结构(spiral structure)的金属互连件的半导体器件。
背景技术
在用于制造半导体器件的许多工艺中使用了利用等离子体的工艺(在下文中，称为等离子体工艺)。等离子体工艺主要用于沉积或刻蚀各种材料层。但是，通过等离子体工艺可能会损坏半导体器件的各种结构，这可能会使器件的特性劣化。
发明内容
本发明的各种实施例针对具有改善的特性(包括可靠性)的半导体器件。本发明可以减轻任何等离子体诱导损伤，从而改进半导体器件。
根据本发明的一实施例，一种半导体器件包括：衬底；在所述衬底上的测试晶体管；以及多级金属互连件(multi-level metal interconnection)，其与所述测试晶体管间隔开地形成在所述衬底上方，其中，在所述多级金属互连件之中的至少一个金属互连件是螺旋金属互连件。
根据本发明的另一实施例，一种半导体器件包括：多级金属互连件，其在衬底上方；以及焊盘，其形成在所述多级金属互连件上方，其中，在所述多级金属互连件之中的至少一个金属互连件是螺旋金属互连件。
根据本发明的又一实施例，一种半导体器件包括：衬底，其包括单元区域和外围区域；形成在所述单元区域的所述衬底上方的多级单元金属互连件，和形成在所述外围区域的所述衬底上方多层级外围金属互连件；以及形成在所述多级单元金属互连件上方的单元焊盘，和形成在所述多级外围金属互连件上方的外围焊盘，其中，在所述多级单元金属互连件和所述外围金属互连件之中的至少一个金属互连件是螺旋金属互连件。
附图说明
图1A和图1B是示出根据本发明的实施例的金属互连件的立体图。
图2A至图2D是示出根据本发明的其他实施例的金属互连件的立体图。
图3是示出根据本发明实施例的多级金属互连件的立体图。
图4A至图4C是示出根据本发明的实施例的多级金属互连件的立体图。
图5是示出根据本发明的实施例的测试图案的截面图。
图6A至图6F是示出根据本发明实施例的用于根据线刻蚀工艺来制造金属互连件的方法的截面图。
图7A至图7G是示出根据本发明实施例的用于根据镶嵌工艺(damascene process)来制造金属互连件的方法的截面图。
图8A至图8F是示出根据本发明的实施例的用于根据双镶嵌工艺来制造金属互连件的方法的截面图。
图9是示出根据本发明实施例的半导体器件的截面图。
具体实施方式
下面将参考附图更详细地描述本发明的各种实施例。然而，本发明可以以不同的形式实施，并且不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例以使得本公开将是透彻和完整的，并将向本领域技术人员充分传达本发明的范围。贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记指代相同的部件。
附图不一定按比例绘制，并且在某些情况下，可能已经放大了比例以便清楚地示出实施例的特征。当第一层被称为在第二层“上”或在衬底“上”时，不仅指第一层直接形成在第二层或衬底上的情况，而且还指第三层存在于第一层与第二层或衬底之间的情况。
等离子体诱导损伤(PID)主要是由晶片的离子带电引起的，并且取决于设备本身的环境和等离子体条件、根据等离子体的位置，PID还可能存在不均匀性。等离子体诱导损伤的不均匀性也可能导致电荷密度的不均匀性。
利用等离子体的沉积工艺和刻蚀工艺可以大多针对非导电材料(例如，电介质材料诸如氧化硅(SiO2))的表面来执行。在执行这些工艺的情况下，当电荷密度变得不均匀时，可以产生从较高的电荷密度到较低电荷密度的电流，从而消除电荷密度。
该电流流过晶片内部的器件，例如栅极电介质层，从而在该半导体器件上导致电应力，并导致等离子体诱导损伤(PID)，诸如栅极电介质层内部的电子陷阱和泄漏电流路径。
具体地，当在利用等离子体的刻蚀工艺期间电子累积在金属互连件上以形成特定图案时，即，当金属互连件在等离子体工艺中浮置时，累积的电子流入相邻的金属互连件或接触件中。
因此，根据本发明的实施例，可以通过以螺旋结构形成金属互连件并因此产生其方向与由当执行布线工艺(例如，接触刻蚀工艺、焊盘开口刻蚀工艺、线刻蚀工艺或镶嵌工艺)时出现的电荷引起的电势的方向相反的电势来减轻等离子体诱导损伤。
图1A和图1B是示出根据本发明的实施例的金属互连件的立体图。图1B是图1A的详图。图2A至图2D是示出根据本发明的其他实施例的金属互连件的立体图。参考图1A和图1B以及图2A至图2D，使用了相同的附图标记，并且每个附图标记可以指示相同的元件。
参考图1A和图1B以及图2A至图2D，金属互连件101可以形成为螺旋结构，所述螺旋结构产生抵消等离子体诱导损伤的电流。螺旋结构可以在沿着顶部水平面延伸的顶表面与沿着底部水平面延伸的底表面之间水平地延伸。向上接触件(upward contact)103可以耦接到金属互连件101的第一端，而向下接触件(downward contact)102可以耦接到金属互连件101的第二端。向上接触件103可以在金属互连螺旋件的顶部水平面上方延伸。向下接触件102可以在金属互连螺旋件的底部水平面下方延伸。
金属互连件101的第一端可以是位于螺旋金属互连件的外部的端部。金属互连件101的第二端可以是位于螺旋金属互连件内部的端部。金属互连件101的第二端可以位于螺旋结构的中央区域。向上接触件103和向下接触件102可以在水平方向上彼此间隔开预定的距离。向上接触件103和向下接触件102可以在水平方向和竖直方向上彼此不重叠。在一个实施例中，向上接触件103和向下接触件102可以仅在竖直方向上彼此不重叠。在一个实施例中，向上接触件103和向下接触件102可以仅在水平方向上彼此不重叠。
电流I可以从向上接触件103流到金属互连件101，并且可以从螺旋金属互连件101流到向下接触件102。当电流I沿着金属互连件101的螺旋结构移动时，可以在与由等离子体工艺期间诱导的电荷所引起的电势的方向相反的方向上产生电势，结果减轻等离子诱导损伤(PID)。
向上接触件103和向下接触件102可以由含硅材料或含金属的材料制成，或可以包括含硅材料或含金属的材料。例如，向上接触件103和向下接触件102可以由多晶硅、金属、金属氮化物、金属硅化物或它们的组合制成，或可以包括多晶硅、金属、金属氮化物、金属硅化物或它们的组合。
用于金属互连件101的合适材料的示例可以是或包括合适的金属，诸如，例如，钨、铜、铝或它们的组合。金属互连件101可以具有如图1A和1B所示的方形螺旋结构，其中螺旋由随着螺旋围绕螺旋的起点(本文中也称为螺旋金属互连件101的第二端)盘旋而形成90度角的线段组成。如图1A和图1B所示的螺旋金属互连件101的形状可以是正方形或矩形。根据本发明的另一实施例，金属互连件101可以具有如图2A和图2B所示的圆形形状的螺旋结构。金属互连件101的形状可以是如图2A所示的圆形螺旋结构，或者如图2B所示的椭圆形螺旋结构。根据本发明的另一实施例，金属互连件101可以具有如图2C和图2D所示的具有弯曲形状的多边形螺旋结构。金属互连件101可以包括如图1A和图1B所示的方形螺旋结构、如图2C所示的矩形螺旋结构或者如图2D所示的八边形螺旋结构。另外，它可以包括所有多边形螺旋结构。
金属互连件101的在同一平面上形成螺旋结构的线之间的距离d可以在约1nm到约1×105nm的范围内。盘旋缠绕的螺旋的数量N(360度螺旋匝的数量)可以在约1到约10000的范围内。金属互连件101的厚度可以包括约
Figure BDA0002526000200000041
到约
Figure BDA0002526000200000042
的厚度。在一个实施例中，螺旋结构的金属互连件101可以被应用到用于测量等离子体诱导损伤的测试图案。在另一实施例中，螺旋结构的金属互连件101可以被应用到用于器件运行的单元区域。
图3是示出根据本发明实施例的多级金属互连件的立体图。
参考图3，半导体器件可以包括多级金属互连件300M，其中第一金属互连件303、第二金属互连件305和第三金属互连件307在与衬底301不同的水平处位于衬底301上方。
半导体器件可以是当从顶部观看时包括螺旋结构的螺旋金属互连件，使得多级金属互连件300M之中的至少一个具有能抵消了由其他金属互连件或焊盘导致的等离子体诱导损伤的电流流动。金属互连件303、305和307可以分别通过第一接触件至第三接触件302、304和306耦接到上层和下层。
根据本发明的实施例，多级金属互连件300M可以具有如图3所示的第一金属互连件至第三金属互连件303、305和307，但是本发明的构思和精神不限于此。多级金属互连件300M可以包括：包含上部结构的单层金属互连件，或者至少两层或多层的多级金属互连件。
在半导体器件中，至少一个金属互连件，例如，第一金属互连件303(在图3的实施例中是最低层)可以形成为螺旋结构。根据本发明的另一实施例，半导体器件的第一金属互连件303至第三金属互连件307之中的至少一个可以形成为螺旋结构。根据本发明的另一实施例，半导体器件的第一金属互连件303至第三金属互连件307全部都可以形成为螺旋结构。
第一金属互连件至第三金属互连件303、305和307可以是或可以包括合适的金属，诸如，例如，钨、铜、铝或它们的任何组合。在第一金属互连件至第三金属互连件303、305和307之中的可以包括螺旋结构的金属互连件可以是具有诸如圆形或椭圆形的圈状(roundshape)的螺旋结构。根据本发明的另一实施例，第一金属互连件至第三金属互连件303、305和307之中的具有螺旋结构的金属互连件可以是具有从包括正方形、矩形和八边形等的各种多边形形状之中选择的一种形状的螺旋结构。
在第一金属互连件至第三金属互连件303、305和307之中的具有螺旋结构的金属互连件的线之间的距离可以在约1nm到约1×105nm的范围内。此外，缠绕的螺旋的数量N可以在约1到约10000的范围内。第一金属互连件至第三金属互连件303、305和307中的每个的厚度可以具有约
Figure BDA0002526000200000051
到约
Figure BDA0002526000200000052
的厚度。包括螺旋结构的金属互连件的第一金属互连件至第三金属互连件303、305和307可以被应用到例如用于测量等离子体诱导损伤的测试图案或用于器件运行的单元区域。
第一接触件至第三接触件302、304和306分别与第一金属互连件至第三金属互连件303、305和307接触。第二接触件304与第一金属互连件303的外端和第二金属互连件305的内端接触。第三接触件306与第二金属互连件305的外端和第三金属互连件307的内端接触。换言之，每个金属互连件的向上接触件可以接触所述金属互连件的外端和紧接的上部金属互连件的内端(如果存在的话)。每个金属互连件的向下接触件可以接触所述金属互连件的内端和紧接的下部金属互连件的外端(如果有的话)。第一接触件至第三接触件302、304和306可以在水平方向上彼此间隔开预定的距离。第一接触件至第三接触件302、304和306可以彼此不重叠。
例如，由于将第一金属互连件303与衬底301耦接的第一接触件302对应于第一金属互连件303的向下接触件，因此它可以耦接到第一金属互连件303的内端。由于将第一金属互连件303与第二金属互连件305耦接的第二接触件304对应于第一金属互连件303的向上接触件并且对应于第二金属互连件305的向下接触件，因此第二接触件304可以耦接到第一金属互连件303的外端并耦接到第二金属互连件305的内端。由于将第二金属互连件305与第三金属互连件307耦接的第三接触件306对应于第二金属互连件305的向上接触件和第三金属互连件307的向下接触件，因此第三接触件306可以耦接到第二金属互连件305的外端并耦接到第三金属互连件307的内端。
第一接触件至第三接触件302、304和306可以由含硅材料或含金属的材料制成，或可以包括含硅材料或含金属的材料。例如，第一接触件至第三接触件302、304和306可以由多晶硅、金属、金属氮化物、金属硅化物或它们的组合制成，或可以包括多晶硅、金属、金属氮化物、金属硅化物或它们的组合。
图4A至图4C是示出根据本发明的实施例的多级金属互连件的立体图。在图4A至图4C中呈现了相同的附图标记，并且相同的附图标记表示相同的组成元件。
参考图4A，第一金属互连件至第三金属互连件303、305和307可以各自形成为螺旋结构并且可以串联连接。该结构可以被称为串联的连续螺旋结构。在串联的连续结构中，第一金属互连件至第三金属互连件303、305和307之中的至少两个彼此相邻的金属互连件可以具有螺旋结构。在图4A的实施例中，金属互连件303、305和307中的每个可以具有螺旋结构。金属互连件303、305和307中的每个可以通过第一接触件至第三接触件302、304和306耦接到上部和/或下部的结构或层。
第一接触件302可以与第一金属互连件303接触。第二接触件304可以与第一金属互连件303和第二金属互连件305接触，并且第三接触件306可以与第二金属互连件305和第三金属互连件307接触。金属互连件的向上接触件可以接触所述金属互连件的外端，而向下接触件可以接触所述金属互连件的内端。第一接触件至第三接触件302、304和306可以被设置为在水平方向上彼此间隔开预定的距离并且可以彼此重叠。
参考图4B，同一平面上的相邻金属互连件可以被形成为具有彼此连续平行的螺旋结构。换言之，相邻的第一金属互连件303和303′可以被形成为各自具有螺旋结构。根据所述的图4B的实施例，仅示出了相邻的第一金属互连件303和303′具有螺旋结构，但是所描述的实施例的构思和精神不限于此，并且相邻的第二金属互连件305和305′和/或相邻的第三金属互连件307和307′也可以被形成为具有连续平行的螺旋结构。金属互连件303、305、307、303′、305’和307′中的每一个可以通过对应的第一接触件至第三接触件302、304、306、302′、304′和306′被耦接到它们各自的上部和下部的结构/层。
参考图4C，第一金属互连件303和第三金属互连件307可以被形成为螺旋结构，并且第二金属互连件305可以被形成为线型。换言之，第一金属互连件至第三金属互连件303、305和307的螺旋结构可以不连续地形成。
图5是示出根据本发明实施例的半导体器件的测试结构400的截面图。
参考图5，半导体器件的测试结构400可以包括：衬底401；形成在衬底401上方的栅极结构G；以及多级金属互连件400M，其与栅极结构G间隔开地形成在衬底401上方，其中多级金属互连件400M中的至少一个是具有螺旋结构的螺旋金属互连件，该螺旋金属互连件的电流流动抵消了由其他金属互连件或焊盘产生的等离子体诱导损伤。金属互连件408、410和412中的每一个可以通过对应的第一接触件至第三接触件407、409和411被耦接到它们各自的上部和下部的结构/层。
具体地，当从俯视图的角度看时，第一金属互连件至第三金属互连件408、410和412之中的至少一个可以具有螺旋结构。此外，第一金属互连件至第三金属互连件408、410和412之中的最低级的第一金属互连件408可以位于在比栅极结构G高的水平处。
半导体器件可以包括其中形成有隔离层402的衬底401。衬底401可以是适合于半导体加工的任何材料。例如，衬底401可以是或可以包括半导体衬底。在一个实施例中，衬底401可以由例如含硅材料形成。例如，衬底401可以由硅、单晶硅、多晶硅、非晶硅、锗硅、单晶锗硅、多晶锗硅、碳掺杂的硅、它们的组合或它们的多层制成，或可以包括硅、单晶硅、多晶硅、非晶硅、锗硅、单晶锗硅、多晶锗硅、掺杂碳的硅、它们的组合或它们的多层。在一个实施例中，衬底401可以由另一半导体材料制成或包括另一半导体材料，诸如锗。例如，衬底401可以由III/V族的半导体衬底制成或包括III/V族的半导体衬底，诸如化合物半导体衬底，例如，GaAs。在一个实施例中，衬底401可以包括绝缘体上硅(SOI)衬底。
栅极结构G可以包括栅极电介质层403和栅电极404。栅极电介质层403可以由氧化硅、氮化硅、氮氧化硅或高k材料制成，或可以包括氧化硅、氮化硅、氮氧化硅或高k材料。栅电极404可以由含硅材料或含金属的材料制成，或可以包括含硅材料或含金属的材料。栅电极404可以由多晶硅、钨、硅化钨、氮化钛、氮化钽或它们的组合制成，或可以包括多晶硅、钨、硅化钨、氮化钛、氮化钽或它们的组合。例如，栅电极404可以包括掺杂有杂质的掺杂多晶硅。杂质可以是N型杂质或P型杂质。杂质的合适示例可以包括硼、砷或其组合。源极/漏极区405和406可以形成在栅极结构G的两侧的衬底401中。源极/漏极区405和406可以掺杂有相同的杂质。源极/漏极区405和406可以包括N型杂质或P型杂质。源极/漏极区405和406可以是掺杂有高浓度杂质的区域。在这种情况下，第一金属互连件至第三金属互连件408、410和412可以耦接到源极区405或漏极区406中之一。
在一个实施例中，栅极结构G与源极/漏极区405和406可以是测试晶体管400T。
多级金属互连件400M可以用于通过施加测试电压来测量等离子体诱导损伤。在第一金属互连件至第三金属互连件408、410和412之中的至少一个可以包括螺旋结构。根据本发明的另一实施例，在第一金属互连件至第三金属互连件408、410、412之中至少最低级的第一金属互连件408可以具有螺旋结构。根据本发明的另一实施例，第一金属互连件至第三金属互连件408、410、412可以全部具有螺旋结构。螺旋结构可以在图1A和图1B以及图2A至图2D中描述的螺旋结构中的任意一个。
第一金属互连件至第三金属互连件408、410和412可以是或可以包括合适的金属，诸如，例如，钨、铜、铝或其任意组合。第一金属互连件至第三金属互连件408、410和412之中的螺旋结构的金属互连件可以具有圈状，诸如圆形或椭圆形。根据本发明的另一实施例，第一金属互连件至第三金属互连件408、410和412之中的螺旋结构的金属互连件可以具有N个角的多边形形状，所述多边形形状可以包括正方形、矩形和八边形等。第一金属互连件至第三金属互连件408、410和412之中的螺旋金属互连件可以形成为连续的串联形式或连续的平行形式(如图4A或图4B所示)。根据本发明的另一实施例，第一金属互连件至第三金属互连件408、410和412之中的螺旋金属互连件可以不连续地形成(如图4C所示)。
这里，在第一金属互连件至第三金属互连件408、410和412之中的具有螺旋结构的金属互连件的线之间的距离可以在约1nm到约1×105nm的范围内。此外，缠绕的螺旋的数量N可以在约1到约10000的范围内。多级金属互连件408、410和412中的每一个的厚度可以在约
Figure BDA0002526000200000081
到约
Figure BDA0002526000200000082
的范围内。
第一金属互连件至第三金属互连件408、410和412可以分别通过对应的第一接触件至第三接触件407、409和411耦接到它们各自的上层和下层。在与所述金属互连件接触的接触件之中，向上接触件可以接触每个金属互连件的外端，而向下接触件可以接触每个金属互连件的内端。换言之，第一接触件至第三接触件407、409和411可以被设置为在水平方向上彼此间隔开而彼此不重叠。
具体地，第一金属互连件至第三金属互连件408、410和412可以通过第一接触件407耦接到源极/漏极区405和406。第一接触件至第三接触件407、409和411可以被称为通孔接触件(via contact)。第一接触件至第三接触件407、409和411可以由含硅材料或含金属的材料制成，或可以包括含硅材料或含金属的材料。第一接触件至第三接触件407、409和411可以由多晶硅、金属、金属氮化物、金属硅化物或它们的组合制成，或者可以包括多晶硅、金属、金属氮化物、金属硅化物或它们的组合。
第一金属互连件至第三金属互连件408、410和412以及第一接触件至第三接触件407、409和411可以单独地通过沉积工艺和刻蚀工艺形成。具体地，可以通过根据沉积工艺和刻蚀方法工艺的线刻蚀工艺或镶嵌工艺来形成第一金属互连件至第三金属互连件408、410和412。
图6A至图6F是示出根据本发明实施例的用于根据线刻蚀工艺制造金属互连件的方法的截面图。
参考图6A，可以在包括隔离层502的衬底501上方形成栅极结构G。隔离层502可以通过浅沟槽隔离(STI)工艺来形成。例如，在衬底501中形成沟槽之后，可以利用电介质材料来填充沟槽。例如，隔离层502可以由氧化硅、氮化硅或它们的组合制成，或可以包括氧化硅、氮化硅或它们的组合。
衬底501可以是适合于半导体加工的任何材料。例如，衬底501可以是或可以包括半导体衬底。在一个实施例中，衬底501可以由例如含硅材料形成。衬底501可以是或可以包括：例如，单晶硅、多晶硅、非晶硅、锗硅、单晶锗硅、多晶锗硅、碳掺杂的硅、它们的组合或它们的多层。衬底501可以是或可以包括另一半导体材料，诸如锗。例如，衬底501可以包括III/V族的半导体衬底，诸如化合物半导体衬底，例如，GaAs。在一个实施例中，衬底501可以包括绝缘体上硅(SOI)衬底。
栅极结构G可以包括栅极电介质层503和栅电极504。栅极电介质层503可以是或可以包括：例如，氧化物、氮化硅、氮氧化硅或高k材料。栅电极504可以由含硅材料或含金属的材料制成，或可以包括含硅材料或含金属的材料。栅电极504可以由多晶硅、钨、硅化钨、氮化钛、氮化钽或它们的组合制成，或可以包括多晶硅、钨、硅化钨、氮化钛、氮化钽或它们的组合。例如，栅电极504可以包括掺杂有杂质的掺杂多晶硅。杂质的合适示例可以包括N型杂质或P型杂质。杂质的合适示例可以包括硼、砷或其组合。在栅极结构G的两侧的衬底501可以包括源极/漏极区505和506。源极/漏极区505和506可以掺杂有相同的杂质。源极/漏极区505和506可以包括N型杂质或P型杂质。例如，源极/漏极区505和506可以是掺杂有高浓度杂质的区域。
在一个实施例中，栅极结构G与源极/漏极区505和506可以是测试晶体管500T。
参考图6B，可以在包括栅极结构G的衬底501的轮廓上形成第一层间电介质层507。第一层间电介质层507可以由低k材料制成或可以包括低k材料。第一层间电介质层507可以由氧化硅、氮化硅或包括硅碳和硼的低k材料形成。
参考图6C，第一接触件508可以被形成为通过穿透第一层间电介质层507而耦接到衬底501。
为了形成第一接触件508，首先，可以形成接触孔(未示出)以穿透第一层间电介质层507，从而将衬底501的源极/漏极区505开口。随后，可以执行用于形成导电材料以填充接触孔并进行刻蚀工艺使得导电材料仅填充接触孔的内部的一系列工艺。
第一接触件508可以由含硅材料或含金属的材料制成，或可以包括含硅材料或含金属的材料。第一接触件508可以由多晶硅、金属、金属氮化物、金属硅化物或它们的组合制成，或可以包括多晶硅、金属、金属氮化物、金属硅化物或它们的组合。
参考图6D，可以在第一接触件508和第一层间电介质层507上方形成导电材料509A。导电材料509A可以是金属材料或可以包括金属材料。用于布线的导电材料509A可以是或可以包括合适的金属，诸如，例如，钨、铜、铝或其任意组合。
参考图6E，图6D的导电材料509A被刻蚀以形成第一金属互连件509。第一金属互连件509可以通过第一接触件508耦接到衬底501的源极/漏极区505。可以执行等离子体刻蚀工艺以形成第一金属互连件509。
第一金属互连件509可以是或可以包括合适的金属，诸如，例如，钨、铜、铝或其组合。第一金属互连件509可以具有诸如圆形或椭圆形的圈状的螺旋结构。根据本发明的另一实施例，第一金属互连件509可以具有多边形形状的螺旋结构，所述多边形可以包括正方形、矩形和八边形等。
这里，第一金属互连件509的在同一平面上形成螺旋结构的线之间的距离可以在约1nm到约1×105nm的范围内。此外，缠绕的螺旋的数量N可以在约1到约10000的范围内。第一金属互连件509的厚度可以在约
Figure BDA0002526000200000101
到约
Figure BDA0002526000200000102
的范围内。
参考图6F，可以在第一金属互连件509上方形成与第一金属互连件509耦接的第二金属互连件512和第三金属互连件515。第一金属互连件509至第三金属互连件515可以通过第一接触件至第三接触件508、511和514中的对应的接触件耦接到它们各自的下层。为了形成第二接触件511和第三接触件514以及第二金属互连件512和第三金属互连件515，可以如上所述重复执行图6B至图6E的工艺。根据本发明的实施例，第一接触件至第三接触件508、511和514可以在竖直方向上位于同一条线上，但是这对应于仅基于向下接触件的截面图。当考虑到如图3或图5所示的向上接触件和向下接触件的位置时，第一接触件至第三接触件508、511和514可以被设置为在水平方向上彼此间隔开预定的距离而彼此不重叠。
第二层间电介质层510和第三层间电介质层513可以由与第一层间电介质层507相同的材料形成。第二层间电介质层510和第三层间电介质层513可以由低k材料制成或可以包括低k材料。例如，第二层间电介质层510和第三层间电介质层513可以例如由氧化硅、氮化硅或包括硅碳和硼的低k材料之中的一种形成。
第二接触件511和第三接触件514可以由与第一接触件508相同的材料形成。第二接触件511和第三接触件514可以由含硅材料或含金属的材料制成，或可以包括含硅材料或含金属的材料。第二接触件511和第三接触件514可以由多晶硅、金属、金属氮化物、金属硅化物或它们的组合制成，或可以包括多晶硅、金属、金属氮化物、金属硅化物或它们的组合。
第二金属互连件512和第三金属互连件515可以由与第一金属互连件509相同的材料和结构形成。第二金属互连件512和第三金属互连件515可以是金属材料或可以包括金属材料。第二金属互连件512和第三金属互连件515可以是或可以包括合适的金属，诸如，例如，钨、铜、铝或它们的组合。
第二金属互连件512和第三金属互连件515都可以具有螺旋结构。根据本发明的另一实施例，第二金属互连件512和第三金属互连件515中的至少一个可以具有螺旋结构。根据本发明的另一实施例，第一金属互连件至第三金属互连件509、512和515之中的至少一个可以具有螺旋结构。这里，螺旋结构可以具有圈状，诸如圆形或椭圆形。根据本发明的另一实施例，螺旋结构可以具有包括正方形、矩形和八边形等的多边形形状。第一金属互连件至第三金属互连件509、512和515之中的螺旋金属互连件可以被形成为连续的串联结构或连续的平行结构(如图4A或图4B所示)。根据本发明的另一实施例，第一金属互连件至第三金属互连件509、512和515之中的螺旋金属互连件可以不连续地形成(如图4C所示)。
这里，第二金属互连件512和第三金属互连件515中的任何具有螺旋结构的金属互连件的线之间的距离可以在约1nm到约1×105nm的范围内。此外，缠绕的螺旋的数量N可以在约1到约10000的范围内。第二金属互连件512和第三金属互连件515中的每一个的厚度可以在约
Figure BDA0002526000200000111
到约
Figure BDA0002526000200000112
的范围内。
图7A至图7G是示出根据本发明实施例的用于根据镶嵌工艺制造金属互连件的方法的截面图。
参考图7A，可以在包括隔离层602的衬底601上方形成栅极结构G。隔离层602可以通过浅沟槽隔离(STI)工艺来形成。例如，在衬底601中形成沟槽之后，可以用电介质材料填充沟槽。隔离层602可以例如包括氧化硅、氮化硅或它们的组合。
衬底601可以是适合于半导体加工的任何材料。衬底601可以是或可以包括半导体衬底。衬底601可以由例如含硅材料形成。衬底601可以是或可以包括：例如，单晶硅、多晶硅、非晶硅、锗硅、单晶锗硅、多晶锗硅、碳掺杂的硅、它们的组合或它们的多层。衬底601可以是或可以包括另一半导体材料，诸如锗。衬底601可以是或可以包括例如III/V族的半导体衬底，诸如化合物半导体衬底，例如GaAs。在一个实施例中，衬底601可以包括绝缘体上硅(SOI)衬底。
栅极结构G可以包括栅极电介质层603和栅电极604。栅极电介质层603可以是或可以包括：例如，氧化物、氮化硅、氮氧化硅或高k材料。栅电极604可以由含硅材料或含金属的材料制成，或可以包括含硅材料或含金属的材料。栅电极604可以由多晶硅、钨、硅化钨、氮化钛、氮化钽或它们的组合制成，或可以包括多晶硅、钨、硅化钨、氮化钛、氮化钽或它们的组合。栅电极604可以例如包括掺杂有杂质的掺杂多晶硅。杂质的合适示例可以包括N型杂质或P型杂质。杂质的合适示例可以包括硼、砷或其组合。在栅极结构G的两侧的衬底601可以包括源极/漏极区605和606。源极/漏极区605和606可以掺杂有相同的杂质。源极/漏极区605和606可以包括N型杂质或P型杂质。源极/漏极区605和606可以是掺杂有高浓度杂质的区域。
在一个实施例中，栅极结构G与源极/漏极区605和606可以是测试晶体管600T。
参考图7B，可以在包括栅极结构G的衬底601的轮廓上方形成第一层间电介质层607。第一层间电介质层607可以由低k材料制成或可以包括低k材料。第一层间电介质层607可以由例如氧化硅、氮化硅或包括硅碳和硼的低k材料之中的一种形成。
随后，可以通过穿透第一层间电介质层607来形成耦接到衬底601的第一接触件608。
为了形成第一接触件608，首先，可以形成接触孔以穿透第一层间电介质层607从而将衬底601的源极/漏极区605开口。随后，可以执行形成导电材料以填充接触孔并进行刻蚀工艺使得导电材料仅填充接触孔内部的一系列工艺。
第一接触件608可以由含硅材料或含金属的材料制成，或可以包括含硅材料或含金属的材料。第一接触件608可以由多晶硅、金属、金属氮化物、金属硅化物或它们的组合制成，或可以包括多晶硅、金属、金属氮化物、金属硅化物或它们的组合。
参考图7C，可以在第一接触件608和第一层间电介质层607上方形成电介质材料609A。电介质材料609A可以由与第一层间电介质层607相同的材料形成，以执行用于随后形成金属互连件的镶嵌工艺。电介质材料609A可以由低k材料制成或可以包括低k材料。电介质材料609A可以由例如氧化硅、氮化硅或包括硅碳和硼的低k材料之中的一种形成。
参考图7D，图7C中所示的电介质材料609A可以被刻蚀以形成第二层间电介质层609，该第二层间电介质层609限定了暴露第一接触件608的沟槽T。
沟槽T可以具有诸如圆形或椭圆形的圈状的螺旋结构。根据本发明的另一实施例，沟槽T可以具有多边形的螺旋结构，所述多边形可以包括正方形、矩形和八边形等。
沟槽T的在同一平面上形成螺旋结构的线之间的距离可以在约1nm到约1×105nm的范围内。另外，缠绕在螺旋结构的中心点周围的螺旋的数量N可以在约1到约10000的范围内。沟槽T的深度可以在约
Figure BDA0002526000200000121
到约
Figure BDA0002526000200000122
的范围内。
参考图7E，可以在沟槽T(参见图7D)中形成导电材料610A。导电材料610A可以是或可以包括金属材料。导电材料610A可以是或可以包括合适的金属，诸如，例如，钨、铜、铝或其任何组合。在形成导电材料610A之前，可以在包括沟槽T(参见图7D)的衬底的轮廓上方形成扩散阻挡层(未示出)。
参考图7F，可以通过以使得导电材料610A(参见图7E)仅间隙填充沟槽T(参见图7D)的内部的方式执行刻蚀工艺来形成第一金属互连件610。第一金属互连件610可以通过第一接触件608耦接到衬底601的源极/漏极区605。
由于第一金属互连件610被掩埋在图7D的沟槽T中，因此第一金属互连件610可以具有螺旋结构，该螺旋结构具有与沟槽T的形状相同的圈状，诸如圆形或椭圆形。根据本发明的另一实施例，第一金属互连件610可以具有多边形形状的螺旋结构，所述多边形可以包括正方形、矩形和八边形等。
参考图7G，第二接触件612和第三接触件617以及第二金属互连件614和第三金属互连件619可以被形成为在第一金属互连件610上方耦接到第一金属互连件610。第一金属互连件610至第三金属互连件619可以通过第一接触件至第三接触件608、612和617中的对应一个耦接到它们各自的下层。如上所述，可以重复图7C至图7F的工艺以形成第二接触件612和第三接触件617以及第二金属互连件614和第三金属互连件619。根据本发明的实施例，第一接触件至第三接触件608、612和617可以在竖直方向上位于同一条线上。但是，这对应于仅基于向下接触件的截面图。当考虑到如图3和图5所示的向上接触件和向下接触件的所有位置时，第一接触件至第三接触件608、612和617可以被设置为在水平方向上彼此间隔开而彼此不重叠。
第三层间电介质层至第六层间电介质层611、613、616和618可以由与第一层间电介质层607和第二层间电介质层609相同的材料形成。第三层间电介质层至第六层间电介质层611、613、616和618可以由低k材料制成或可以包括低k材料。第三层间电介质层至第六层间电介质层611、613、616和618可以例如由氧化硅、氮化硅或包括硅碳和硼的低k材料之中的一种形成。
第二接触件612和第三接触件617可以由与第一接触件608相同的材料形成。第二接触件612和第三接触件617可以由含硅材料或含金属的材料制成，或可以包括含硅材料或含金属的材料。第二接触件612和第三接触件617可以由多晶硅、金属、金属氮化物、金属硅化物或它们的组合制成，或可以包括多晶硅、金属、金属氮化物、金属硅化物或它们的组合。
第二金属互连件614和第三金属互连件619可以由与第一金属互连件610相同的材料和结构形成。第二金属互连件614和第三金属互连件619可以是金属材料或可以包括金属材料。第二金属互连件614和第三金属互连件619可以是或可以包括合适的金属，诸如，例如，钨、铜、铝或其组合。
第二金属互连件614和第三金属互连件619均可以具有螺旋结构。根据本发明的另一实施例，第二金属互连件614与第三金属互连件619之间的至少一个可以具有螺旋结构。根据本发明的另一实施例，第一金属互连件至第三金属互连件610、614和619中的至少一个可以具有螺旋结构。在此，螺旋结构可以具有圈状，诸如圆形或椭圆形。根据本发明的另一实施例，螺旋结构可以具有包括正方形、矩形和八边形等的多边形形状。第一金属互连件至第三金属互连件610、614和619之中的螺旋金属互连件可以形成为连续的串联形式或连续的平行形式(如图4A或图4B所示)。根据本发明的另一实施例，第一金属互连件至第三金属互连件610、614和619之中的螺旋金属互连件可以不连续地形成(如图4C所示)。
这里，在第二金属互连件614与第三金属互连件619之中具有螺旋结构的金属互连件的线之间的距离可以在约1nm到约1×105nm的范围内。此外，缠绕在螺旋结构的中心点周围的螺旋的数量N可以在约1到约10000的范围内。第二金属互连件614和第三金属互连件619中的每一个的厚度可以在约
Figure BDA0002526000200000131
到约
Figure BDA0002526000200000132
的范围内。
图8A至图8F是示出根据本发明的实施例的用于根据双镶嵌工艺制造金属互连件的方法的截面图。
参考图8A，可以在包括隔离层702的衬底701上方形成栅极结构G。可以通过浅沟槽隔离(STI)工艺来形成隔离层702。例如，在衬底701中形成沟槽之后，可以用电介质材料填充沟槽。隔离层702可以是或可以包括：例如，氧化物、氮化硅或它们的组合。
衬底701可以是适合于半导体加工的任何材料。衬底701可以是或可以包括半导体衬底。衬底701可以由例如含硅材料形成。衬底701可以是或可以包括：例如，单晶硅、多晶硅、非晶硅、锗硅、单晶锗硅、多晶锗硅、碳掺杂的硅、它们的组合或它们的多层。衬底701可以是或可以包括另一半导体材料，诸如锗。衬底701可以是或可以包括：例如III/V族的半导体衬底，诸如化合物半导体衬底，例如，GaAs。在一个实施例中，衬底701可以包括绝缘体上硅(SOI)衬底。
栅极结构G可以包括栅极电介质层703和栅电极704。栅极电介质层703可以是或可以包括：例如，氧化物、氮化硅、氮氧化硅或高k材料。栅电极704可以由含硅材料或含金属的材料制成，或可以包括含硅材料或含金属的材料。栅电极704可以由多晶硅、钨、硅化钨、氮化钛、氮化钽或它们的组合制成，或可以包括多晶硅、钨、硅化钨、氮化钛、氮化钽或它们的组合。栅电极704可以例如包括掺杂有杂质的掺杂多晶硅。杂质的合适示例可以包括N型杂质或P型杂质。杂质的合适示例可以包括硼、砷或其组合。源极/漏极区705和706可以形成在栅极结构G的两侧的衬底701中。源极/漏极区705和706可以掺杂有相同的杂质。源极/漏极区705和706可以包括N型杂质或P型杂质。源极/漏极区705和706可以是掺杂有高浓度杂质的区域。
在一个实施例中，栅极结构G与源极/漏极区705和706可以是测试晶体管700T。
参考图8B，可以在包括栅极结构G的衬底701的轮廓上方形成电介质层707A。电介质层707A可以由低k材料制成或可以包括低k材料。电介质层707A可以由例如氧化硅、氮化硅或包括硅碳和硼的低k材料之中的一种形成。
参考图8C，可以刻蚀图8B中所示的电介质层707A。结果，可以在第一层间电介质层707中提供具有双镶嵌结构的孔H，其限定了通孔接触区域H1和金属互连件区域H2。用于形成具有双镶嵌结构的孔H的双镶嵌工艺可以是通孔优先的双镶嵌工艺(via-first dualdamascene process)，沟槽优先的双镶嵌工艺或沟槽优先的自对准通孔工艺。根据本发明的另一实施例，双镶嵌工艺可以包括部分通孔优先的双镶嵌工艺和部分沟槽优先的双镶嵌工艺。
通孔接触区域H1可以具有圆柱形状，其被局部开口以与下层连接。金属互连件区域H2可以具有螺旋结构，该螺旋结构具有诸如圆形或椭圆形的圈状。根据本发明的另一实施例，金属互连件区域H2可以具有包括正方形、矩形和八边形等的多边形形状的螺旋结构。
这里，金属互连件区域H2的在同一平面上形成螺旋结构的线之间的距离可以在约1nm到约1×105nm的范围内。此外，缠绕的螺旋的数量N可以在约1到约10000的范围内。金属互连件区域H2的深度可以在约
Figure BDA0002526000200000151
到约
Figure BDA0002526000200000152
的范围内。
参考图8D，可以形成填充孔H的导电材料708。导电材料708可以是或可以包括金属材料。导电材料708可以是或可以包括合适的金属，诸如，例如，钨、铜、铝或它们的组合。在形成导电材料708之前，可以在包括孔H的衬底的轮廓上方形成扩散阻挡层(未示出)。
参考图8E，图8D的导电材料708可以被刻蚀以形成第一通孔接触件709和第一金属互连件710。第一通孔接触件709可以具有以与通孔接触区域H1相同的形状被局部开口的圆柱状结构。第一金属互连件710可以具有与金属互连件区域H2相同的形状。换言之，第一金属互连件710可以具有诸如圆形或椭圆形的圈状的螺旋结构。根据本发明的另一实施例，第一金属互连件710可以具有包括正方形、矩形和八边形等的多边形形状的螺旋结构。
参考图8F，第二通孔接触件712和第三通孔接触件715以及第二金属互连件713和第三金属互连件716可以被形成为在第一金属互连件710上方被耦接到第一金属互连件710。第二通孔接触件712和第三通孔接触件715以及第二金属互连件713和第三金属互连件716可以通过重复执行图8B至图8E的工艺来形成。根据本发明的实施例，第一通孔接触件至第三通孔接触件709、712和715可以在竖直方向上位于同一条线上。然而，该位置对应于仅基于向下接触件的截面图。当考虑到如图3或图5所示的向上接触件和向下接触件的所有位置时，第一通孔接触件至第三通孔接触件709、712和715可以被设置为在水平方向上彼此间隔开而彼此不重叠。
第二层间电介质层711和第三层间电介质层714可以介入第二金属互连件713和第三金属互连件716周围。第二层间电介质层711和第三层间电介质层714可以由与第一层间电介质层707相同的材料形成。第二层间电介质层711和第三层间电介质层714可以由低k材料制成或可以包括低k材料。第二层间电介质层711和第三层间电介质层714可以由例如氧化硅、氮化硅或包括硅碳和硼的低k材料之中的一种形成。
分别地，第二通孔接触件712和第三通孔接触件715可以由与第一通孔接触件709相同的材料和结构形成，以及第二金属互连件713和第三金属互连件716可以由与第一金属互连件710相同的材料和结构形成。第二通孔接触件712和第三通孔接触件715以及第二金属互连件713和第三金属互连件716可以是金属材料或可以包括金属材料。第二通孔接触件712和第三通孔接触件715以及第二金属互连件713和第三金属互连件716可以是或可以包括合适的金属，诸如，例如，钨、铜、铝或它们的组合。
第二通孔接触件712和第三通孔接触件715可以具有被局部开口为与第一通孔接触件709相同的形状的圆柱状结构。第二金属互连件713和第三金属互连件716可以是具有诸如圆形或椭圆形的圈状的螺旋结构。根据本发明的另一实施例，第二金属互连件713和第三金属互连件716可以具有包括正方形、矩形和八边形等的多边形形状的螺旋结构。
第二金属互连件713和第三金属互连件716均可以具有螺旋结构。根据本发明的另一实施例，第二金属互连件713和第三金属互连件716之间的至少一个可以具有螺旋结构。根据本发明的另一实施例，第一金属互连件至第三金属互连件710、713和716之中的至少一个可以具有螺旋结构。在此，螺旋结构可以具有圈状，诸如圆形或椭圆形。根据本发明的另一实施例，螺旋结构可以具有包括正方形、矩形和八边形等的多边形形状。第一金属互连件至第三金属互连件710、713和716之中的螺旋金属互连件可以形成为连续的串联结构或连续的平行结构(如图4A或图4B所示)。根据本发明的另一实施例，第一金属互连件至第三金属互连件710、713和716之中的螺旋金属互连件可以不连续地形成(如图4C所示)。
这里，在第二金属互连件713和第三金属互连件716中具有螺旋结构的金属互连件的线之间的距离可以在约1nm到约1×105nm的范围内。此外，缠绕的螺旋的数量N可以在约1到约10000的范围内。第二金属互连件713和第三金属互连件716中的每一个的厚度可以在约
Figure BDA0002526000200000161
到约
Figure BDA0002526000200000162
的范围内。
图9是示出根据本发明实施例的半导体器件的截面图。
参考图9，半导体器件可以包括在衬底801上方的多级单元金属互连件812和817以及形成在多级单元金属互连件812和817上方的顶部焊盘822。半导体器件可以包括单元区域和外围区域，并且多级单元金属互连件812和817以及多级外围金属互连件811和816可以分别形成在单元区域和外围区域中。多级单元金属互连件812和817以及多级外围金属互连件811和816之中的至少一个可以是具有螺旋形俯视图的螺旋金属互连件。
在半导体器件的单元区域中，在包括一系列结构(未示出)的衬底801上方可以顺序地形成电容器C、多级单元金属互连件812和817以及单元焊盘822。在半导体器件的外围区域中，在包括一系列结构(未示出)的衬底801上方可以顺序地形成多级外围金属互连件811和816以及外围焊盘821。
衬底801可以是适合于半导体加工的任何材料。衬底801可以是或可以包括半导体衬底。衬底801可以由例如含硅材料形成。衬底801可以是或可以包括另一半导体材料，诸如锗。衬底801可以是或可以包括例如III/V族的半导体衬底，诸如化合物半导体衬底，例如，GaAs。在一个实施例中，衬底801可以包括绝缘体上硅(SOI)衬底。
所述系列结构(未示出)可以包括形成在单元区域的衬底801之上的栅极和位线，并且可以包括形成在外围区域的衬底801之上的栅极。
可以在电容器C与衬底801之间形成第一层间电介质层802。第一层间电介质层802可以由低k材料制成或可以包括低k材料。第一层间电介质层802可以由例如氧化硅、氮化硅和包括硅碳和硼的低k材料之中的一种形成。
电容器C可以包括下电极805、电介质层806和上电极807的层叠结构。尽管在本发明的实施例中示出了圆柱形结构的电容器C，但是本发明的构思和精神不限于圆柱形结构，并且电容器C可以包括所有包含柱状结构的结构的电容器。下电极805可以包括含金属的材料。下电极805可以包括金属、金属氮化物、导电金属氧化物或它们的组合。下电极805可以包括钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、钨(W)、氮化钨(WN)、钌、铱、氧化钌、氧化铱或它们的组合。根据本发明的另一实施例，下电极805可以由含硅材料制成或可以包括含硅材料。下电极805可以包括硅层、锗硅层或它们的组合。
电介质层806可以是单层、多层或层状结构。电介质层806可以接触下电极805。电介质层806可以由高k材料制成或包括高k材料。高k材料可以具有约20或更大的介电常数。高k材料可以例如包括氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铌(Nb2O5)或锶钛氧化物(SrTiO3)。根据本发明的另一实施例，电介质层806可以是包括两层或多层上述高k材料的复合层。电介质层806可以由基于锆的氧化物形成。电介质层806可以具有包括氧化锆(ZrO2)的多层结构。根据本发明的另一实施例，电介质层806可以由基于铪的氧化物形成。电介质层806可以是包括氧化铪的多层结构。根据本发明的另一实施例，电介质层806可以包括高k材料与具有比该高k材料大的带隙的高带隙材料的叠层。根据本发明的另一实施例，电介质层806可以包括诸如ZAZA(ZrO2/Al2O3/ZrO2/Al2O3)、HAHA(HfO2/Al2O3/HfO2/Al2O3)的层状体。
上电极807可以被形成为单层或多层。上电极807可以包括含金属的材料。上电极807可以由金属、金属氮化物、导电金属氧化物或它们的组合形成，或可以包括金属、金属氮化物、导电金属氧化物或它们的组合。上电极807可以由钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、钨(W)、氮化钨(WN)、钌、铱、氧化钌、氧化铱或它们的组合形成，或可以包括钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、钨(W)、氮化钨(WN)、钌、铱、氧化钌、氧化铱或它们的组合。根据本发明的另一实施例，上电极807可以由含硅材料制成或可以包括含硅材料。上电极807可以由硅层、锗硅层或它们的组合形成，或可以包括硅层、锗硅层或它们的组合。
电容器C可以通过储存节点接触件803耦接到衬底801。储存节点接触件803可以由含硅材料或含金属的材料制成，或可以包括含硅材料或含金属的材料。储存节点接触件803可以由多晶硅、金属、金属氮化物、金属硅化物或它们的组合制成，或可以包括多晶硅、金属、金属氮化物、金属硅化物或它们的组合。
相邻的电容器C可以通过第二层间电介质层804被电气地断开连接。第二层间电介质层804可以由低k材料制成或可以包括低k材料。第二层间电介质层804可以由例如氧化硅、氮化硅或包括硅碳和硼的低k材料之中的一种形成。
可以在包括电容器C的第二层间电介质层804上方形成第三层间电介质层808。第三层间电介质层808可以由低k材料制成或可以包括低k材料。第三层间电介质层808可以例如由氧化硅、氮化硅或包括硅碳和硼的低k材料之中的一种形成。
可以在单元区域的第三层间电介质层808上方形成通过第一单元接触件810耦接到电容器的上电极807的第一单元金属互连件812。可以在外围区域的第三层间电介质层808上方形成通过第一外围接触件809耦接到外围区域的衬底801的第一外围金属互连件811。第一单元金属互连件812和第一外围金属互连件811可以同时或顺序地被形成在同一平面上。
可以在第三层间电介质层808、第一单元金属互连件812和第一外围金属互连件811的上方形成第四层间电介质层813。分别地，可以在第四层间电介质层813上方形成贯穿第四层间电介质层813的第二单元接触件815以及分别通过第二单元接触件815和外围接触件814耦接到第一单元金属互连件812和第一外围金属互连件811的第二单元金属互连件817和第二外围金属互连件816。在此，在分别与金属互连件接触的接触件之中，向上接触件可以接触每个金属互连件的外端，而向下接触件可以接触每个金属互连件的内端。换言之，第一单元接触件810和第二单元接触件815可以被设置为在水平方向上彼此间隔开而彼此不重叠。此外，第一外围接触件809和第二外围接触件814也可以被设置为在水平方向上间隔开预定的距离而彼此不重叠。
第一单元金属互连件812和第二单元金属互连件817以及第一外围金属互连件811和第二外围金属互连件816可以是金属材料或可以包括金属材料。第一单元金属互连件812和第二单元金属互连件817以及第一外围金属互连件811和第二外围金属互连件816可以是或可以包括合适的金属，诸如，例如，钨、铜、铝或它们的任意组合。第一单元接触件810和第二单元接触件815以及第一外围接触件809和第二外围接触件814可以由含硅材料或含金属的材料制成，或可以包括含硅材料或含金属的材料。第一单元接触件810和第二单元接触件815以及第一外围接触件809和第二外围接触件814可以由多晶硅、金属、金属氮化物、金属硅化物或它们的组合制成，或可以包括多晶硅、金属、金属氮化物、金属硅化物或它们的组合。
第一单元金属互连件812和第二单元金属互连件817以及第一外围金属互连件811和第二外围金属互连件816之中的至少一个可以具有螺旋结构。根据本发明的另一实施例，在第一单元金属互连件812和第二单元金属互连件817以及第一外围金属互连件811和第二外围金属互连件816之中至少最低的金属互连件可以具有螺旋结构。根据本发明的另一实施例，第一单元金属互连件812和第二单元金属互连件817以及第一外围金属互连件811和第二外围金属互连件816都可以是螺旋结构。
这里，螺旋结构可以具有圈状，诸如圆形或椭圆形。根据本发明的另一实施例，螺旋结构可以具有包括正方形、矩形和八边形等的多边形形状。螺旋结构可以被形成为连续的串联形式或连续的平行形式(如图4A或图4B所示)。根据本发明的另一实施例，螺旋结构可以不连续地形成(如图4C所示)。
根据本发明的另一实施例，尽管多级单元金属互连件812和817以及多级外围金属互连件811和816被形成为两层，但是本发明的构思和精神不限于此。这些层可以具有为两层或多层的多级结构。根据本发明的另一实施例，尽管多级单元金属互连件812和817以及多级外围金属互连件811和816通过线刻蚀工艺而形成，但是本发明的构思和精神不限于此，并且金属互连件也可以通过图7A至图7G所示的镶嵌工艺或图8A至图8F所示的双镶嵌工艺形成。
可以在第二单元金属互连件817和第二外围金属互连件816的上方形成第五层间电介质层818。第五层间电介质层818可以是用于保护下面的结构的钝化层。
单元焊盘822和外围焊盘821可以被形成在第五层间电介质层818上方，以分别通过第三单元接触件820和第三外围接触件819耦接到第二单元金属互连件817和第二外围金属互连件816。单元焊盘822和外围焊盘821可以是接合焊盘。尽管未示出，但是可以在单元焊盘822和外围焊盘821之上形成凸块。
第三单元接触件820和第三外围接触件819可以由含硅材料或含金属的材料制成，或可以包括含硅材料或含金属的材料。第三单元接触件820和第三外围接触件819可以由多晶硅、金属、金属氮化物、金属硅化物或它们的组合制成，或可以包括多晶硅、金属、金属氮化物、金属硅化物或它们的组合。
根据本发明的实施例，可以通过应用具有螺旋结构的金属互连件并减少等离子体诱导损伤来提高半导体器件的可靠性。
根据本发明的实施例，可以通过将具有螺旋结构的螺旋金属互连件应用为多级金属互连件之中的至少一个金属互连件来减轻由其他金属互连件或焊盘产生的等离子体诱导损伤。
尽管已经针对特定实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (21)

1.一种半导体器件，包括：
衬底；
测试晶体管，其在所述衬底上方；以及
多级金属互连件，其与所述测试晶体管间隔开地形成在所述衬底上方，
其中，在所述多级金属互连件之中的至少一个金属互连件是螺旋金属互连件。
2.根据权利要求1所述的半导体器件，其中，所述螺旋金属互连件具有电流流动，所述电流流动抵消了由所述多级金属互连件之中的其他金属互连件产生的等离子体诱导损伤。
3.根据权利要求1所述的半导体器件，还包括：
接触件，其将所述多级金属互连件耦接，
其中，所述接触件中的向上接触件被耦接到所述多级金属互连件的第一端，以及
所述接触件中的向下接触件被耦接到所述多级金属互连件的第二端。
4.根据权利要求3所述的半导体器件，其中，所述向上接触件与所述向下接触件彼此不重叠。
5.根据权利要求1所述的半导体器件，其中，在所述多级金属互连件之中至少最低级的金属互连件是螺旋金属互连件。
6.根据权利要求1所述的半导体器件，其中，所述多级金属互连件是螺旋金属互连件。
7.根据权利要求1所述的半导体器件，其中，所述螺旋结构具有圈状或弯曲状。
8.根据权利要求7所述的半导体器件，其中，所述圈状包括圆形或椭圆形，以及
其中，所述弯曲状包括从包括矩形、正方形和八边形的多边形结构之中选择的一种形状。
9.根据权利要求1所述的半导体器件，其中，所述多级金属互连件位于比所述测试晶体管高的水平处。
10.根据权利要求1所述的半导体器件，其中，所述测试晶体管包括：栅极结构，其在所述衬底上方；以及源极/漏极区，其形成在所述栅极结构的两侧的所述衬底中；以及
其中，所述多级金属互连件耦接到所述源极/漏极区中之一。
11.一种半导体器件，包括：
多级金属互连件，其在衬底上方；以及
焊盘，其形成在所述多级金属互连件上方，
其中，在所述多级金属互连件之中的至少一个金属互连件是螺旋金属互连件。
12.根据权利要求11所述的半导体器件，其中，所述螺旋金属互连件具有电流流动，所述电流流动抵消了由所述多级金属互连件之中的其他金属互连件或所述焊盘产生的等离子体诱导损伤。
13.根据权利要求11所述的半导体器件，其中，在所述多级金属互连件之中至少最低级的金属互连件是螺旋金属互连件。
14.根据权利要求11所述的半导体器件，其中，所述多级金属互连件是螺旋金属互连件。
15.根据权利要求11所述的半导体器件，其中，所述螺旋结构具有圈状或弯曲状。
16.根据权利要求15所述的半导体器件，其中，所述圈状包括圆形或椭圆形，以及
其中，所述弯曲状包括从包括矩形、正方形和八边形的多边形结构之中选择的一种形状。
17.一种半导体器件，包括：
衬底，其包括单元区域和外围区域；
多级单元金属互连件和多级外围金属互连件，所述多级单元金属互连件形成在所述单元区域的所述衬底上方，所述多级外围金属互连件形成在所述外围区域的所述衬底上方；以及
单元焊盘和外围焊盘，所述单元焊盘形成在所述多级单元金属互连件的上方，所述外围焊盘形成在所述多级外围金属互连件的上方，
其中，在所述多级单元金属互连件和所述外围金属互连件之中的至少一个金属互连件是螺旋金属互连件。
18.根据权利要求17所述的半导体器件，其中，在所述多级单元金属互连件和所述多级外围金属互连件之中的至少一个最低级的金属互连件是螺旋金属互连件。
19.根据权利要求17所述的半导体器件，其中，所述多级单元金属互连件和所述多级外围金属互连件是螺旋金属互连件。
20.根据权利要求17所述的半导体器件，其中，所述螺旋结构具有圈状或弯曲状。
21.根据权利要求20所述的半导体器件，其中，所述圈状包括圆形或椭圆形，以及
其中，所述弯曲状包括从包括矩形、正方形和八边形的多边形结构之中选择的一种形状。
CN202010504383.1A 2019-12-30 2020-06-05 具有金属互连件的半导体器件 Active CN113130441B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0178435 2019-12-30
KR1020190178435A KR20210085421A (ko) 2019-12-30 2019-12-30 반도체 장치

Publications (2)

Publication Number Publication Date
CN113130441A true CN113130441A (zh) 2021-07-16
CN113130441B CN113130441B (zh) 2024-02-27

Family

ID=76547475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010504383.1A Active CN113130441B (zh) 2019-12-30 2020-06-05 具有金属互连件的半导体器件

Country Status (3)

Country Link
US (1) US11699658B2 (zh)
KR (1) KR20210085421A (zh)
CN (1) CN113130441B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452249B1 (en) * 2000-04-19 2002-09-17 Mitsubishi Denki Kabushiki Kaisha Inductor with patterned ground shield
US20060097836A1 (en) * 2004-11-05 2006-05-11 Nec Electronic Corporation Semiconductor device and method for manufacturing same
CN101308835A (zh) * 2007-05-17 2008-11-19 东部高科股份有限公司 半导体器件及其制造方法
CN101926003A (zh) * 2007-12-11 2010-12-22 HVVi半导体股份有限公司 半导体结构及其制造方法
CN102856247A (zh) * 2011-06-30 2013-01-02 中芯国际集成电路制造(上海)有限公司 一种背面硅通孔制作方法
US20140252618A1 (en) * 2013-03-06 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming interconnect structure that avoids via recess
CN104103626A (zh) * 2013-04-01 2014-10-15 英特尔公司 混合碳－金属互连结构
CN104253107A (zh) * 2013-06-28 2014-12-31 台湾积体电路制造股份有限公司 具有自保护熔丝的半导体器件及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270461A (ja) * 1996-03-29 1997-10-14 Mitsubishi Electric Corp 半導体装置
US5936299A (en) * 1997-03-13 1999-08-10 International Business Machines Corporation Substrate contact for integrated spiral inductors
US6815220B2 (en) * 1999-11-23 2004-11-09 Intel Corporation Magnetic layer processing
WO2004070746A1 (ja) * 2003-02-04 2004-08-19 Mitsubishi Denki Kabushiki Kaisha スパイラルインダクタおよびトランス
JP2004311504A (ja) * 2003-04-02 2004-11-04 Renesas Technology Corp 半導体装置およびその製造方法
US7436281B2 (en) * 2004-07-30 2008-10-14 Texas Instruments Incorporated Method to improve inductance with a high-permeability slotted plate core in an integrated circuit
US7265433B2 (en) * 2005-01-13 2007-09-04 International Business Machines Corporation On-pad broadband matching network
KR20090009441A (ko) 2007-07-20 2009-01-23 삼성전자주식회사 반도체 장치의 테스트 구조물 및 그 형성 방법
CN101577266B (zh) 2008-05-08 2012-01-25 台湾积体电路制造股份有限公司 等离子体损伤的检测测试结构及评估方法
TWI449143B (zh) * 2011-08-03 2014-08-11 矽品精密工業股份有限公司 用於３ｄ積體電路的電性互連機構
JP5981711B2 (ja) * 2011-12-16 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9673504B2 (en) * 2014-08-22 2017-06-06 Bae Systems Information And Electronic Systems Integration Inc. Miniaturized multi-section directional coupler using multi-layer MMIC process
JP2016162910A (ja) * 2015-03-03 2016-09-05 株式会社東芝 半導体装置
US9704855B2 (en) * 2015-11-23 2017-07-11 CoolStar Technology, Inc. Integration of active power device with passive components

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452249B1 (en) * 2000-04-19 2002-09-17 Mitsubishi Denki Kabushiki Kaisha Inductor with patterned ground shield
US20060097836A1 (en) * 2004-11-05 2006-05-11 Nec Electronic Corporation Semiconductor device and method for manufacturing same
CN101308835A (zh) * 2007-05-17 2008-11-19 东部高科股份有限公司 半导体器件及其制造方法
CN101926003A (zh) * 2007-12-11 2010-12-22 HVVi半导体股份有限公司 半导体结构及其制造方法
CN102856247A (zh) * 2011-06-30 2013-01-02 中芯国际集成电路制造(上海)有限公司 一种背面硅通孔制作方法
US20140252618A1 (en) * 2013-03-06 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming interconnect structure that avoids via recess
CN104103626A (zh) * 2013-04-01 2014-10-15 英特尔公司 混合碳－金属互连结构
CN104253107A (zh) * 2013-06-28 2014-12-31 台湾积体电路制造股份有限公司 具有自保护熔丝的半导体器件及其制造方法

Also Published As

Publication number Publication date
CN113130441B (zh) 2024-02-27
KR20210085421A (ko) 2021-07-08
US20210202383A1 (en) 2021-07-01
US11699658B2 (en) 2023-07-11

Similar Documents

Publication Publication Date Title
US10692966B2 (en) Deep trench capacitor with scallop profile
US11923405B2 (en) Metal-insulator-metal structure and methods of fabrication thereof
US9142557B2 (en) Cost effective method of forming embedded DRAM capacitor
CN108336022B (zh) 半导体器件的互连结构
CN101414606B (zh) 半导体器件中的叠层电容器及其制造方法
US10396147B2 (en) Grated MIM capacitor to improve capacitance
US7615819B2 (en) Semiconductor device
US11855128B2 (en) Metal insulator metal (MIM) structure and manufacturing method thereof
CN111480226B (zh) 在半导体芯片中的保护结构及用于形成其的方法
US11495658B2 (en) Hybrid high and low stress oxide embedded capacitor dielectric
US20100295111A1 (en) Semiconductor device and method for fabricating the same
US11257750B2 (en) E-fuse co-processed with MIM capacitor
KR101496550B1 (ko) 상호연결 구조물을 형성하는 방법
CN113130441B (zh) 具有金属互连件的半导体器件
US10134673B2 (en) Semiconductor device and manufacturing method thereof
CN112447721B (zh) 半导体装置及其制造方法
US20160247721A1 (en) Semiconductor device and method for manufacturing the same
CN110970559A (zh) 金属-绝缘体-金属电容结构的制造方法
US20230154972A1 (en) Capacitor device with multi-layer dielectric structure
TWI823534B (zh) 積體晶片結構及其形成方法
CN220023509U (zh) 电容器装置以及金属绝缘体金属电容器装置
TWI624090B (zh) 電阻式隨機存取記憶體裝置及其製造方法
US6969902B2 (en) Integrated circuit having antenna proximity lines coupled to the semiconductor substrate contacts
CN107845632A (zh) 动态随机存取存储器元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant